JPH09129839A - スイッチング素子 - Google Patents
スイッチング素子Info
- Publication number
- JPH09129839A JPH09129839A JP7284927A JP28492795A JPH09129839A JP H09129839 A JPH09129839 A JP H09129839A JP 7284927 A JP7284927 A JP 7284927A JP 28492795 A JP28492795 A JP 28492795A JP H09129839 A JPH09129839 A JP H09129839A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- switching element
- dielectric layer
- conductive channel
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 誘電体ゲートを用いたスイッチング素子で
は、誘電体／導電チャンネル界面にトラップされた電荷
や導電チャンネル自体に由来する問題を解決することに
よって、誘電体の分極電荷により有効に導電チャンネル
の導電率を変化させることが求められている。 【解決手段】 電荷注入により金属絶縁体転移を生じる
物質、例えばＡＥ1-x ＲＥx ＴＯ3 （ＡＥはアルカリ土
類金属元素から選ばれる少なくとも 1種、ＲＥはＹを含
む希土類金属元素から選ばれる少なくとも 1種、Ｔは遷
移金属元素から選ばれる少なくとも 1種、 xは 0≦ x＜
1）で実質的に表されるペロブスカイト酸化物からなる
導電チャンネル２と、ペロブスカイト酸化物等からなる
誘電体層３とを積層した積層膜を具備し、誘電体層３の
分極に伴う界面電荷によって、導電チャンネル２の導電
率を変化させるスイッチング素子７である。
は、誘電体／導電チャンネル界面にトラップされた電荷
や導電チャンネル自体に由来する問題を解決することに
よって、誘電体の分極電荷により有効に導電チャンネル
の導電率を変化させることが求められている。 【解決手段】 電荷注入により金属絶縁体転移を生じる
物質、例えばＡＥ1-x ＲＥx ＴＯ3 （ＡＥはアルカリ土
類金属元素から選ばれる少なくとも 1種、ＲＥはＹを含
む希土類金属元素から選ばれる少なくとも 1種、Ｔは遷
移金属元素から選ばれる少なくとも 1種、 xは 0≦ x＜
1）で実質的に表されるペロブスカイト酸化物からなる
導電チャンネル２と、ペロブスカイト酸化物等からなる
誘電体層３とを積層した積層膜を具備し、誘電体層３の
分極に伴う界面電荷によって、導電チャンネル２の導電
率を変化させるスイッチング素子７である。
Description
【０００１】
【発明の属する技術分野】本発明は、演算回路等に用い
られるスイッチング素子、あるいはメモリ効果を有する
スイッチング素子に関する。
られるスイッチング素子、あるいはメモリ効果を有する
スイッチング素子に関する。
【０００２】
【従来の技術】半導体集積回路の集積度に対する向上要
求は年々高まっており、これに伴って1トランジスタ・
1キャパシタ構成を持つＤＲＡＭやＦＲＡＭ等では高集
積化に限界があるとの見方が強まっている。
求は年々高まっており、これに伴って1トランジスタ・
1キャパシタ構成を持つＤＲＡＭやＦＲＡＭ等では高集
積化に限界があるとの見方が強まっている。
【０００３】そこで、誘電体をゲートとし、直接半導体
チャンネルの導電率を制御しようとするＭＦＳトランジ
スタ構造等が試みられている。しかし、この構造では主
としてＳｉを中心とする半導体と誘電体との接合界面に
生じる界面電子状態にトラップされた電荷の存在によっ
て、誘電体の分極により半導体チヤンネルの導電率を有
効に変化させることが難しいという問題があり、これが
ＭＦＳトランジスタの実用化を困難にさせている。
チャンネルの導電率を制御しようとするＭＦＳトランジ
スタ構造等が試みられている。しかし、この構造では主
としてＳｉを中心とする半導体と誘電体との接合界面に
生じる界面電子状態にトラップされた電荷の存在によっ
て、誘電体の分極により半導体チヤンネルの導電率を有
効に変化させることが難しいという問題があり、これが
ＭＦＳトランジスタの実用化を困難にさせている。
【０００４】一方、誘電体と高温超電導体とを積層し、
誘電体の分極により高温超電導体の転移温度や臨界電流
を変化させる試みも行われている（例えば、Analysis o
n electrocal field effect in Al/ SrTiO3 /YBa2 Cu3
O y structure, K.Matsuiet al., Jpn.J.Appl.Phys.,3
1,L1342(1992), In fluence of electric field onpinn
ing in YBa2 Cu3 O 7-d films, J.Mannhart et al., P
hys.Rev.Lett.,67,2099(1991), Electric field effect
in high Ｔc superconducting ultra thinYBa2 Cu3 O
7-d films,X.X.Xi et al., Appl.Phys.Lett., 59,3470
(1991), Electric field effect in Al/ SrTiO3 /YBa2
Cu3 O y structure in the normal state, K.Sakuta e
t al., Jpn.J.Appl.Phys., 31,L1411(1992), Field-eff
ect conductance of YBa2 Cu3 O 6 , A.Levy et al.,
J.Appl.Phys., 69,4439(1991), Transient behavior an
d memory effet of a PbZrx Ti1-x O 3 /YBa2 Cu3 O
7-x three terminal device, H.Lin et al., Appl.Phy
s.Lett.,65,953(1994) 等参照）。
誘電体の分極により高温超電導体の転移温度や臨界電流
を変化させる試みも行われている（例えば、Analysis o
n electrocal field effect in Al/ SrTiO3 /YBa2 Cu3
O y structure, K.Matsuiet al., Jpn.J.Appl.Phys.,3
1,L1342(1992), In fluence of electric field onpinn
ing in YBa2 Cu3 O 7-d films, J.Mannhart et al., P
hys.Rev.Lett.,67,2099(1991), Electric field effect
in high Ｔc superconducting ultra thinYBa2 Cu3 O
7-d films,X.X.Xi et al., Appl.Phys.Lett., 59,3470
(1991), Electric field effect in Al/ SrTiO3 /YBa2
Cu3 O y structure in the normal state, K.Sakuta e
t al., Jpn.J.Appl.Phys., 31,L1411(1992), Field-eff
ect conductance of YBa2 Cu3 O 6 , A.Levy et al.,
J.Appl.Phys., 69,4439(1991), Transient behavior an
d memory effet of a PbZrx Ti1-x O 3 /YBa2 Cu3 O
7-x three terminal device, H.Lin et al., Appl.Phy
s.Lett.,65,953(1994) 等参照）。
【０００５】しかし、上述したような構成では超電導転
移温度等の性質変化はわずかであり、誘電体を用いた電
界効果を有効に利用し得るデバイスは得られていない。
すなわち、層状ペロブスカイト構造の銅酸化物に代表さ
れる高温超電導体は、その低次元性のために絶縁体から
金属への転移を起こすのに大量のチャージ注入が必要と
なり、誘電体の選択や駆動回路の構成に大きな制限が生
じてしまう。これは複雑な層状の結晶構造を持つ高温超
電導体を導電層に用いていることが一つの原因になって
いる。高温超電導体ではもともと伝導を担う CuO2 面と
電荷の源となる電荷蓄積層が層状に積層しており、外部
電界により誘電体との界面に生成した電荷を伝導面であ
る CuO2 面に有効に注入することができない。
移温度等の性質変化はわずかであり、誘電体を用いた電
界効果を有効に利用し得るデバイスは得られていない。
すなわち、層状ペロブスカイト構造の銅酸化物に代表さ
れる高温超電導体は、その低次元性のために絶縁体から
金属への転移を起こすのに大量のチャージ注入が必要と
なり、誘電体の選択や駆動回路の構成に大きな制限が生
じてしまう。これは複雑な層状の結晶構造を持つ高温超
電導体を導電層に用いていることが一つの原因になって
いる。高温超電導体ではもともと伝導を担う CuO2 面と
電荷の源となる電荷蓄積層が層状に積層しており、外部
電界により誘電体との界面に生成した電荷を伝導面であ
る CuO2 面に有効に注入することができない。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の誘電体ゲートの分極に基く電荷発生により導電チヤン
ネルの導電率等を変化させるようにしたスイッチング素
子においては、誘電体／導電チャンネル界面にトラップ
された電荷や導電チャンネル自体の性質等に起因して、
導電チャンネルの導電率等を有効に変化させることが難
しいという問題があった。このようなことから、誘電体
ゲートを用いたスイッチング素子においては、誘電体ゲ
ートの分極に基く電荷により導電チャンネルの導電率等
を有効に変化させることを可能にすることが課題とされ
ている。
の誘電体ゲートの分極に基く電荷発生により導電チヤン
ネルの導電率等を変化させるようにしたスイッチング素
子においては、誘電体／導電チャンネル界面にトラップ
された電荷や導電チャンネル自体の性質等に起因して、
導電チャンネルの導電率等を有効に変化させることが難
しいという問題があった。このようなことから、誘電体
ゲートを用いたスイッチング素子においては、誘電体ゲ
ートの分極に基く電荷により導電チャンネルの導電率等
を有効に変化させることを可能にすることが課題とされ
ている。
【０００７】本発明は、このような課題に対処するため
になされたもので、誘電体／導電チャンネル界面におけ
る電荷トラップや導電チャンネル自体の性質に由来する
問題を解決することによって、誘電体の分極電荷により
有効に導電チャンネルの導電率を変化させることを可能
にしたスイッチング素子を提供することを目的としてい
る。
になされたもので、誘電体／導電チャンネル界面におけ
る電荷トラップや導電チャンネル自体の性質に由来する
問題を解決することによって、誘電体の分極電荷により
有効に導電チャンネルの導電率を変化させることを可能
にしたスイッチング素子を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】本発明のスイッチング素
子は、請求項１に記載したように、電荷注入により金属
絶縁体転移を生じる物質と誘電体とを積層した積層膜を
具備し、前記誘電体の分極に伴う界面電荷により前記金
属絶縁体転移を生じる物質の導電率を変化させることを
特徴としている。
子は、請求項１に記載したように、電荷注入により金属
絶縁体転移を生じる物質と誘電体とを積層した積層膜を
具備し、前記誘電体の分極に伴う界面電荷により前記金
属絶縁体転移を生じる物質の導電率を変化させることを
特徴としている。
【０００９】また、本発明の他のスイッチング素子は、
請求項２に記載したように、Ｓｉ基板上に直接あるいは
下地層を介してエピタキシャル成長させたペロブスカイ
ト酸化物からなる誘電体層と、 一般式：ＡＥ1-x ＲＥx ＴＯ3 （式中、ＡＥはアルカリ土類金属元素から選ばれる少な
くとも 1種を、ＲＥはＹを含む希土類金属元素から選ば
れる少なくとも 1種を、Ｔは遷移金属元素から選ばれる
少なくとも 1種を示し、 xは 0≦ x＜ 1を満足する数で
ある）で実質的に表され、電荷注入により金属絶縁体転
移を生じるペロブスカイト酸化物からなり、前記誘電体
層上にエピタキシャル成長させた導電チャンネルとを具
備し、前記誘電体層の分極に伴う界面電荷により前記導
電チャンネルの導電率を変化させることを特徴としてい
る。
請求項２に記載したように、Ｓｉ基板上に直接あるいは
下地層を介してエピタキシャル成長させたペロブスカイ
ト酸化物からなる誘電体層と、 一般式：ＡＥ1-x ＲＥx ＴＯ3 （式中、ＡＥはアルカリ土類金属元素から選ばれる少な
くとも 1種を、ＲＥはＹを含む希土類金属元素から選ば
れる少なくとも 1種を、Ｔは遷移金属元素から選ばれる
少なくとも 1種を示し、 xは 0≦ x＜ 1を満足する数で
ある）で実質的に表され、電荷注入により金属絶縁体転
移を生じるペロブスカイト酸化物からなり、前記誘電体
層上にエピタキシャル成長させた導電チャンネルとを具
備し、前記誘電体層の分極に伴う界面電荷により前記導
電チャンネルの導電率を変化させることを特徴としてい
る。
【００１０】本発明のスイッチング素子においては、導
電チャンネルに電荷注入により金属絶縁体転移を生じる
物質を用いている。この導電チャンネルとして用いられ
る物質は、電荷を注入することで例えば半導体もしくは
絶縁体から金属へと電子状態が大きく変化し、同時に導
電率が大幅に変化する、例えばペロブスカイト構造を有
する酸化物である。このような物質は主として構成元素
の置換や酸素量の変化により系の過剰電荷量が変化し、
これがいわゆる金属絶縁体転移を引き起こして導電率の
変化が生じると考えられる。本発明においては、このよ
うな物質を誘電体と積層しているため、この誘電体に電
界を印加して界面に分極電荷を発生させることによっ
て、導電チャンネルの界面付近で金属絶縁体転移が起こ
る。この金属絶縁体転移により導電チャンネルの導電率
が大きく変調するため、スイッチング素子としての機能
を得ることが可能となる。
電チャンネルに電荷注入により金属絶縁体転移を生じる
物質を用いている。この導電チャンネルとして用いられ
る物質は、電荷を注入することで例えば半導体もしくは
絶縁体から金属へと電子状態が大きく変化し、同時に導
電率が大幅に変化する、例えばペロブスカイト構造を有
する酸化物である。このような物質は主として構成元素
の置換や酸素量の変化により系の過剰電荷量が変化し、
これがいわゆる金属絶縁体転移を引き起こして導電率の
変化が生じると考えられる。本発明においては、このよ
うな物質を誘電体と積層しているため、この誘電体に電
界を印加して界面に分極電荷を発生させることによっ
て、導電チャンネルの界面付近で金属絶縁体転移が起こ
る。この金属絶縁体転移により導電チャンネルの導電率
が大きく変調するため、スイッチング素子としての機能
を得ることが可能となる。
【００１１】また、誘電体と導電チャンネルとの界面に
生じるトラップを回避し、誘電体の分極による導電チャ
ンネルの導電率変調を有効に行わせるためには、誘電体
と導電チャンネルとの結晶学的整合性が高く、界面不整
合がきわめて少ない材料を選定することが重要である。
従来用いられてきたＳｉや化合物半導体のような材料で
は、誘電体として用いられるぺロブスカイト酸化物との
整合性が悪く、また酸化物誘電体との界面に酸化物層が
生成して有効な導電率変調を得ることは極めて困難であ
った。これに対して、本発明では誘電体としてぺロブス
カイト酸化物を用いた際に、導電チャンネルにもぺロブ
スカイト酸化物を用いることができるため、上記問題を
回避して有効な導電率変調を得ることが可能となる。
生じるトラップを回避し、誘電体の分極による導電チャ
ンネルの導電率変調を有効に行わせるためには、誘電体
と導電チャンネルとの結晶学的整合性が高く、界面不整
合がきわめて少ない材料を選定することが重要である。
従来用いられてきたＳｉや化合物半導体のような材料で
は、誘電体として用いられるぺロブスカイト酸化物との
整合性が悪く、また酸化物誘電体との界面に酸化物層が
生成して有効な導電率変調を得ることは極めて困難であ
った。これに対して、本発明では誘電体としてぺロブス
カイト酸化物を用いた際に、導電チャンネルにもぺロブ
スカイト酸化物を用いることができるため、上記問題を
回避して有効な導電率変調を得ることが可能となる。
【００１２】なおこの際、導電チャンネルに半導体特性
を示す酸化物や金属導電性を示す酸化物を用いることも
考えられるが、これらの物質では誘電体の分極による導
電率変化が小さく、スイッチング素子として有効な性能
を得ることは難しいのに対し、電荷注入により金属絶縁
体転移を生じる物質を導電チャンネルに用いることによ
って、上述したように導電チャンネルの導電率を大きく
変調させることができ、スイッチング素子として有効な
性能を得ることができる。
を示す酸化物や金属導電性を示す酸化物を用いることも
考えられるが、これらの物質では誘電体の分極による導
電率変化が小さく、スイッチング素子として有効な性能
を得ることは難しいのに対し、電荷注入により金属絶縁
体転移を生じる物質を導電チャンネルに用いることによ
って、上述したように導電チャンネルの導電率を大きく
変調させることができ、スイッチング素子として有効な
性能を得ることができる。
【００１３】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
態について説明する。
【００１４】図１は、本発明の一実施形態によるスイッ
チング素子の構造を示す図である。同図において、１は
ＭｇＯ基板等の絶縁性基板であり、この絶縁性基板１上
には導電チヤンネル２として電荷注入により金属絶縁体
転移を生じる物質層が設けられている。この導電チヤン
ネル２上には、誘電体層３が積層形成されている。
チング素子の構造を示す図である。同図において、１は
ＭｇＯ基板等の絶縁性基板であり、この絶縁性基板１上
には導電チヤンネル２として電荷注入により金属絶縁体
転移を生じる物質層が設けられている。この導電チヤン
ネル２上には、誘電体層３が積層形成されている。
【００１５】導電チヤンネル２の両端には、それぞれ電
極４、５が設けられており、これら電極４、５は導電チ
ヤンネル２にスイッチング動作電流（ドレイン電流）を
流すための電圧を印加するソース電極およびドレイン電
極である。また、誘電体層３上には電極６が設けられて
おり、この電極６は導電チヤンネル２によるスイッチン
グ動作を制御するための電圧（ゲート電圧）を誘電体層
３に印加するゲート電極である。これらによって、導電
チヤンネル２と誘電体層３との積層膜を有する誘電体ス
イッチング素子７が構成されている。
極４、５が設けられており、これら電極４、５は導電チ
ヤンネル２にスイッチング動作電流（ドレイン電流）を
流すための電圧を印加するソース電極およびドレイン電
極である。また、誘電体層３上には電極６が設けられて
おり、この電極６は導電チヤンネル２によるスイッチン
グ動作を制御するための電圧（ゲート電圧）を誘電体層
３に印加するゲート電極である。これらによって、導電
チヤンネル２と誘電体層３との積層膜を有する誘電体ス
イッチング素子７が構成されている。
【００１６】上述した導電チャンネル２には、電荷注入
により金属絶縁体転移を生じる物質であれば各種の物質
系を用いることができるが、例えば誘電体層３としてぺ
ロブスカイト酸化物誘電体を用いる場合には、界面での
結晶学的整合性を高めて界面トラップに起因する問題を
回避する上で、同様なぺロブスカイト構造を有する酸化
物を用いることが望ましい。
により金属絶縁体転移を生じる物質であれば各種の物質
系を用いることができるが、例えば誘電体層３としてぺ
ロブスカイト酸化物誘電体を用いる場合には、界面での
結晶学的整合性を高めて界面トラップに起因する問題を
回避する上で、同様なぺロブスカイト構造を有する酸化
物を用いることが望ましい。
【００１７】このような電荷注入により金属絶縁体転移
を生じるぺロブスカイト酸化物としては、例えば 一般式：ＡＥ1-x ＲＥx ＴＯ3 ……(1) （式中、ＡＥはアルカリ土類金属元素から選ばれる少な
くとも 1種を、ＲＥはＹを含む希土類金属元素から選ば
れる少なくとも 1種を、Ｔは遷移金属元素から選ばれる
少なくとも 1種を示し、 xは 0≦ x＜ 1を満足する数で
ある）で実質的に表される酸化物が挙げられる。なお、
Ｔ元素は基本的には遷移金属元素であればよいが、特に
４Ｂ族元素、５Ｂ族元素、６Ｂ族元素、７Ｂ族元素およ
び８族元素から選ばれる 1種または 2種以上であること
が好ましい。
を生じるぺロブスカイト酸化物としては、例えば 一般式：ＡＥ1-x ＲＥx ＴＯ3 ……(1) （式中、ＡＥはアルカリ土類金属元素から選ばれる少な
くとも 1種を、ＲＥはＹを含む希土類金属元素から選ば
れる少なくとも 1種を、Ｔは遷移金属元素から選ばれる
少なくとも 1種を示し、 xは 0≦ x＜ 1を満足する数で
ある）で実質的に表される酸化物が挙げられる。なお、
Ｔ元素は基本的には遷移金属元素であればよいが、特に
４Ｂ族元素、５Ｂ族元素、６Ｂ族元素、７Ｂ族元素およ
び８族元素から選ばれる 1種または 2種以上であること
が好ましい。
【００１８】上記 (1)式で表されるペロブスカイト酸化
物において、 xの値が 0あるいは 1付近の組成を有する
物質は多くの場合半導体ないし絶縁体であり、電荷注入
しても導電率変化はほとんど得られない。ところが、 x
値がＴ元素の種類によって決まる特定の値およびその近
辺になると、系の導電率は xの変化に伴って大きく変化
し、ついには金属絶縁体転移を示して金属状態となる。
このような金属絶縁体転移に伴って、導電チャンネル２
の導電率が大きく変調する。
物において、 xの値が 0あるいは 1付近の組成を有する
物質は多くの場合半導体ないし絶縁体であり、電荷注入
しても導電率変化はほとんど得られない。ところが、 x
値がＴ元素の種類によって決まる特定の値およびその近
辺になると、系の導電率は xの変化に伴って大きく変化
し、ついには金属絶縁体転移を示して金属状態となる。
このような金属絶縁体転移に伴って、導電チャンネル２
の導電率が大きく変調する。
【００１９】導電チャンネル２としては、このような金
属絶縁体転移を示す x値およびその近辺の組成を有する
ペロブスカイト酸化物が用いられる。すなわち、導電チ
ャンネル２に用いる物質は、その系で金属絶縁体転移が
生じる組成もしくはその近傍の組成とし、誘電体層３の
分極変化による僅かな分極電荷の変化で電子状態の変
化、すなわち導電率変調が有効に起こるようにしておく
ことが望ましい。また、(1)式で表されるペロブスカイ
ト酸化物の組成によっては、電界を印加しない状態では
金属状態で、電界を印加することで半導体ないし絶縁体
となるような金属絶縁体転移を示す物質も得られる。導
電チャンネル２には、このような金属絶縁体転移を示す
ペロブスカイト酸化物を用いることもできる。
属絶縁体転移を示す x値およびその近辺の組成を有する
ペロブスカイト酸化物が用いられる。すなわち、導電チ
ャンネル２に用いる物質は、その系で金属絶縁体転移が
生じる組成もしくはその近傍の組成とし、誘電体層３の
分極変化による僅かな分極電荷の変化で電子状態の変
化、すなわち導電率変調が有効に起こるようにしておく
ことが望ましい。また、(1)式で表されるペロブスカイ
ト酸化物の組成によっては、電界を印加しない状態では
金属状態で、電界を印加することで半導体ないし絶縁体
となるような金属絶縁体転移を示す物質も得られる。導
電チャンネル２には、このような金属絶縁体転移を示す
ペロブスカイト酸化物を用いることもできる。
【００２０】なお、上記 (1)式で表されるペロブスカイ
ト酸化物は、上述したように基本的にはＴ元素の種類に
応じた xの値に基いて金属絶縁体転移を示す（ＡＥ1-x
ＲＥx ＴＯ3 (x:0＜ x＜1)）が、ＡＥ元素がＳｒでＴ元
素がＴｉである場合には、Ｔｉの一部をＮｂで置換する
ことによっても金属絶縁体転移を得ることができる。す
なわち、ＳｒＴｉ1-y Ｎｂy Ｏ3 (y:0＜ y＜1)で表され
るペロブスカイト酸化物を用いることも可能である。
ト酸化物は、上述したように基本的にはＴ元素の種類に
応じた xの値に基いて金属絶縁体転移を示す（ＡＥ1-x
ＲＥx ＴＯ3 (x:0＜ x＜1)）が、ＡＥ元素がＳｒでＴ元
素がＴｉである場合には、Ｔｉの一部をＮｂで置換する
ことによっても金属絶縁体転移を得ることができる。す
なわち、ＳｒＴｉ1-y Ｎｂy Ｏ3 (y:0＜ y＜1)で表され
るペロブスカイト酸化物を用いることも可能である。
【００２１】上記 (1)式で表されるペロブスカイト酸化
物の具体例としては、Ｃａ1-x ＲＥx ＴｉＯ3 （例えば
Ｃａ1-x Ｙx ＴｉＯ3 ）、Ｓｒ1-x ＲＥx ＴｉＯ3 （例
えばＳｒ1-x Ｌａx ＴｉＯ3 ）、Ｓｒ1-x ＲＥx ＶＯ3
（例えばＳｒ1-x Ｌａx ＶＯ3 ）、Ｓｒ1-x ＲＥx Ｍｎ
Ｏ3 （例えばＳｒ1-x Ｌａx ＭｎＯ3 ）、Ｂａ1-x ＲＥ
x ＭｎＯ3 （例えばＢａ1-x Ｌａx ＭｎＯ3 ）、Ｓｒ
1-x ＲＥx ＣｏＯ3 （例えばＳｒ1-x Ｌａx Ｃｏ
Ｏ3 ）、Ｓｒ1-x ＲＥx ＲｕＯ3 （例えばＳｒ1-x Ｌａ
x ＲｕＯ3 ）、Ｂａ1-x ＲＥx ＲｕＯ3 （例えばＢａ
1-x Ｌａx ＲｕＯ3 ）、Ｃａ1-x ＲＥx ＲｕＯ3 （例え
ばＣａ1-x Ｌａx ＲｕＯ3 ）、ＳｒＴｉ1-y Ｎｂy Ｏ3
等が挙げられる。
物の具体例としては、Ｃａ1-x ＲＥx ＴｉＯ3 （例えば
Ｃａ1-x Ｙx ＴｉＯ3 ）、Ｓｒ1-x ＲＥx ＴｉＯ3 （例
えばＳｒ1-x Ｌａx ＴｉＯ3 ）、Ｓｒ1-x ＲＥx ＶＯ3
（例えばＳｒ1-x Ｌａx ＶＯ3 ）、Ｓｒ1-x ＲＥx Ｍｎ
Ｏ3 （例えばＳｒ1-x Ｌａx ＭｎＯ3 ）、Ｂａ1-x ＲＥ
x ＭｎＯ3 （例えばＢａ1-x Ｌａx ＭｎＯ3 ）、Ｓｒ
1-x ＲＥx ＣｏＯ3 （例えばＳｒ1-x Ｌａx Ｃｏ
Ｏ3 ）、Ｓｒ1-x ＲＥx ＲｕＯ3 （例えばＳｒ1-x Ｌａ
x ＲｕＯ3 ）、Ｂａ1-x ＲＥx ＲｕＯ3 （例えばＢａ
1-x Ｌａx ＲｕＯ3 ）、Ｃａ1-x ＲＥx ＲｕＯ3 （例え
ばＣａ1-x Ｌａx ＲｕＯ3 ）、ＳｒＴｉ1-y Ｎｂy Ｏ3
等が挙げられる。
【００２２】一方、誘電体層３としては各種の誘電体を
用いることが可能であるが、上述した導電チャンネル２
に用いる物質との界面整合性を高める上でペロブスカイ
ト酸化物誘電体を用いることが好ましく、例えばＰΖ
Τ、ＢａＴｉＯ3 等の強誘電性材料、ＳｒＴｉＯ3 等の
高誘電率材料が用いられる。また、基板や導電チャンネ
ル２としてのペロブスカイト酸化物上等にエピタキシャ
ル成長させ、格子歪により室温で強誘電性を示すＢａ
1-a Ｓｒa ＴｉＯ3 (a:0＜ a＜1)等を用いることもでき
る。ここで、誘電体層３として上記エピタキシャル成長
させたＢａ1-a Ｓｒa ＴｉＯ3 を用いることは、誘電体
ゲートとしての誘電体層３と導電チャンネル２との間の
相互拡散による反応層の生成や界面電荷の発生を抑制す
るという観点からきわめて有効である。さらに、導電チ
ャンネル２としても、上記ペロブスカイト酸化物のうち
ＴｉをＢサイト元素として含むものを用いることは、界
面整合性の観点から望ましい。なお、導電チャンネル２
や誘電体層３の材質にかかわらず、各層２、３を単結晶
膜とし、かつ各層２、３間がエピタキシャル成長してい
ることが、界面電荷の発生を防止するという観点から望
ましい。
用いることが可能であるが、上述した導電チャンネル２
に用いる物質との界面整合性を高める上でペロブスカイ
ト酸化物誘電体を用いることが好ましく、例えばＰΖ
Τ、ＢａＴｉＯ3 等の強誘電性材料、ＳｒＴｉＯ3 等の
高誘電率材料が用いられる。また、基板や導電チャンネ
ル２としてのペロブスカイト酸化物上等にエピタキシャ
ル成長させ、格子歪により室温で強誘電性を示すＢａ
1-a Ｓｒa ＴｉＯ3 (a:0＜ a＜1)等を用いることもでき
る。ここで、誘電体層３として上記エピタキシャル成長
させたＢａ1-a Ｓｒa ＴｉＯ3 を用いることは、誘電体
ゲートとしての誘電体層３と導電チャンネル２との間の
相互拡散による反応層の生成や界面電荷の発生を抑制す
るという観点からきわめて有効である。さらに、導電チ
ャンネル２としても、上記ペロブスカイト酸化物のうち
ＴｉをＢサイト元素として含むものを用いることは、界
面整合性の観点から望ましい。なお、導電チャンネル２
や誘電体層３の材質にかかわらず、各層２、３を単結晶
膜とし、かつ各層２、３間がエピタキシャル成長してい
ることが、界面電荷の発生を防止するという観点から望
ましい。
【００２３】上述したような構成を有する誘電体スイッ
チング素子７においては、誘電体層（誘電体ゲート）３
に電圧（電界）を印加して分極させて、誘電体層３と導
電チャンネル２との界面に分極電荷を発生させ、この分
極電荷により導電チャンネル２に電荷を注入することに
よって、導電チャンネル２の界面付近で電子状態が大き
く変化し、同時に金属絶縁体転移が起って導電チャンネ
ル２の導電率が大きく変化する。従って、この導電チャ
ンネル２の金属絶縁体転移に伴う導電率の変調によっ
て、導電チャンネル２の電流（ドレイン電流）をオン・
オフさせることができる。すなわち、誘電体層３の分極
電荷により直接導電チャンネル２の導電率を制御したス
イッチング素子７が得られる。
チング素子７においては、誘電体層（誘電体ゲート）３
に電圧（電界）を印加して分極させて、誘電体層３と導
電チャンネル２との界面に分極電荷を発生させ、この分
極電荷により導電チャンネル２に電荷を注入することに
よって、導電チャンネル２の界面付近で電子状態が大き
く変化し、同時に金属絶縁体転移が起って導電チャンネ
ル２の導電率が大きく変化する。従って、この導電チャ
ンネル２の金属絶縁体転移に伴う導電率の変調によっ
て、導電チャンネル２の電流（ドレイン電流）をオン・
オフさせることができる。すなわち、誘電体層３の分極
電荷により直接導電チャンネル２の導電率を制御したス
イッチング素子７が得られる。
【００２４】この際、導電チャンネル２に電荷注入によ
り金属絶縁体転移を生じる物質を用いているため、僅か
な分極電荷の変化によって、導電チャンネル２の導電率
を大きく変調させることができると共に、導電チャンネ
ル２と誘電体層３とを同様なペロブスカイト酸化物で構
成することによって、界面での整合性を高めることがで
きることから、界面にトラップされた電荷による導電チ
ャンネル２の導電率変調の低下を抑制することが可能と
なる。従って、誘電体層３への印加電圧を制御すること
によって、導電チャンネル２の電流（ドレイン電流）を
有効かつ明確にオン・オフさせることが可能となる。
り金属絶縁体転移を生じる物質を用いているため、僅か
な分極電荷の変化によって、導電チャンネル２の導電率
を大きく変調させることができると共に、導電チャンネ
ル２と誘電体層３とを同様なペロブスカイト酸化物で構
成することによって、界面での整合性を高めることがで
きることから、界面にトラップされた電荷による導電チ
ャンネル２の導電率変調の低下を抑制することが可能と
なる。従って、誘電体層３への印加電圧を制御すること
によって、導電チャンネル２の電流（ドレイン電流）を
有効かつ明確にオン・オフさせることが可能となる。
【００２５】ここで、例えば導電チャンネル２として電
界を印加しない状態で半導体特性を示す組成を持つ物質
を選択することによって、ノーマリーオフ型のスイッチ
ング素子を構成することができ、また電界を印加しない
状態で金属状態の物質を用いることで、ノーマリーオン
型のスイッチング素子を得ることができる。このよう
に、所望の回路構成に合せた素子が得られることから、
消費電力が小さく、高速の電子回路を構成することが可
能となる。
界を印加しない状態で半導体特性を示す組成を持つ物質
を選択することによって、ノーマリーオフ型のスイッチ
ング素子を構成することができ、また電界を印加しない
状態で金属状態の物質を用いることで、ノーマリーオン
型のスイッチング素子を得ることができる。このよう
に、所望の回路構成に合せた素子が得られることから、
消費電力が小さく、高速の電子回路を構成することが可
能となる。
【００２６】また、誘電体層３として常誘電体を使用す
れば、電界を印加したときだけ導電チャンネル２の導電
率が変化するスイッチング素子が得られる。また、誘電
体層３に強誘電体を用いると、抗電界以上の電界を印加
して導電率が変化した後はその状態を保持するメモリ効
果を持つスイッチング素子を得ることができる。前者は
その高速動作を生かして演算回路用デバイスや半導体揮
発性メモリの代替として、後者は不揮発性メモリ素子
（記憶装置）として使用することができる。
れば、電界を印加したときだけ導電チャンネル２の導電
率が変化するスイッチング素子が得られる。また、誘電
体層３に強誘電体を用いると、抗電界以上の電界を印加
して導電率が変化した後はその状態を保持するメモリ効
果を持つスイッチング素子を得ることができる。前者は
その高速動作を生かして演算回路用デバイスや半導体揮
発性メモリの代替として、後者は不揮発性メモリ素子
（記憶装置）として使用することができる。
【００２７】上述したような誘電体スイッチング素子７
の構成のうち、製造上の利点を有し、かつ良好な特性を
示すものとして、導電チャンネル２として希土類金属元
素やＮｂを添加したＳｒＴｉＯ3 や希土類置換したＣａ
ＴｉＯ3 等のＴｉ系ペロブスカイト酸化物を用いると共
に、このような導電チャンネル２上に誘電体層３として
Ｂａ1-a Ｓｒa ＴｉＯ3 をエピタキシャル成長させたス
イッチング素子が挙げられる。
の構成のうち、製造上の利点を有し、かつ良好な特性を
示すものとして、導電チャンネル２として希土類金属元
素やＮｂを添加したＳｒＴｉＯ3 や希土類置換したＣａ
ＴｉＯ3 等のＴｉ系ペロブスカイト酸化物を用いると共
に、このような導電チャンネル２上に誘電体層３として
Ｂａ1-a Ｓｒa ＴｉＯ3 をエピタキシャル成長させたス
イッチング素子が挙げられる。
【００２８】上記構成において、誘電体層３としてのＢ
ａ1-a Ｓｒa ＴｉＯ3 に、導電チャンネル２との格子ミ
スマッチに起因する歪により応力誘起強誘電性を示す組
成を選択することによって、強誘電体不揮発性メモリ素
子が得られる。このとき、導電チャンネル２および誘電
体層３に用いる酸化物の格子定数は、誘電体層３として
の酸化物の本来の格子定数を正方晶表記でａd 、導電チ
ャンネル２としての酸化物の本来の格子定数を正方晶表
記でａs とした場合に、 1.002＜ａd ／ａs ＜1.015 を
満足させることが好ましい。例えば、導電チャンネル２
にＮｄ0.2 Ｃａ0.8 ＴｉＯ3 を用いた場合には、その格
子定数が斜方晶表記でａ=0.5430nm ，ｂ=0.555nmである
が、これを正方晶表記に変換したａs の値はａs =(ａ2
＋ｂ2 ）1/2 /2=0.39907nmとなり、Ｂａ0.5 Ｓｒ0.5 Ｔ
ｉＯ3 （ａd = 0.391nm)を誘電体層３として用いれば、
上記関係式を満足して応力誘起強誘電性を有効に利用す
ることができる。
ａ1-a Ｓｒa ＴｉＯ3 に、導電チャンネル２との格子ミ
スマッチに起因する歪により応力誘起強誘電性を示す組
成を選択することによって、強誘電体不揮発性メモリ素
子が得られる。このとき、導電チャンネル２および誘電
体層３に用いる酸化物の格子定数は、誘電体層３として
の酸化物の本来の格子定数を正方晶表記でａd 、導電チ
ャンネル２としての酸化物の本来の格子定数を正方晶表
記でａs とした場合に、 1.002＜ａd ／ａs ＜1.015 を
満足させることが好ましい。例えば、導電チャンネル２
にＮｄ0.2 Ｃａ0.8 ＴｉＯ3 を用いた場合には、その格
子定数が斜方晶表記でａ=0.5430nm ，ｂ=0.555nmである
が、これを正方晶表記に変換したａs の値はａs =(ａ2
＋ｂ2 ）1/2 /2=0.39907nmとなり、Ｂａ0.5 Ｓｒ0.5 Ｔ
ｉＯ3 （ａd = 0.391nm)を誘電体層３として用いれば、
上記関係式を満足して応力誘起強誘電性を有効に利用す
ることができる。
【００２９】次に、本発明の他の実施形態について、図
２〜図４を参照して説明する。
２〜図４を参照して説明する。
【００３０】本発明のスイッチング素子は、他の素子と
組合せて所望の電子回路を構成する上でＳｉ基板上に形
成する必要が生じる。このような場合には、例えば図２
に示すように、単結晶Ｓｉ基板８上にまずＴｉＮ層等の
下地層９を形成し、この下地層９上に前述したペロブス
カイト酸化物等からなる誘電体層３をエピタキシャル成
長させる。
組合せて所望の電子回路を構成する上でＳｉ基板上に形
成する必要が生じる。このような場合には、例えば図２
に示すように、単結晶Ｓｉ基板８上にまずＴｉＮ層等の
下地層９を形成し、この下地層９上に前述したペロブス
カイト酸化物等からなる誘電体層３をエピタキシャル成
長させる。
【００３１】ここで、ＴｉＮ層等の下地層９をＳｉ基板
８上に形成しておくことによって、ペロブスカイト酸化
物等からなる誘電体層３を良好にエピタキシャル成長さ
せることができる。また、誘電体層３としてＢａ1-a Ｓ
ｒa ＴｉＯ3 を用いた場合、ＴｉＮ層等の下地層９との
格子ミスマッチにより前述した応力誘起強誘電性を有効
に利用することができる。なお、下地層９にはＴｉＮ層
等の金属導電性下地層に限らず、誘電体層３と同様な構
造を有するＳｒＶＯ3 層等の酸化物層を適用することも
可能である。
８上に形成しておくことによって、ペロブスカイト酸化
物等からなる誘電体層３を良好にエピタキシャル成長さ
せることができる。また、誘電体層３としてＢａ1-a Ｓ
ｒa ＴｉＯ3 を用いた場合、ＴｉＮ層等の下地層９との
格子ミスマッチにより前述した応力誘起強誘電性を有効
に利用することができる。なお、下地層９にはＴｉＮ層
等の金属導電性下地層に限らず、誘電体層３と同様な構
造を有するＳｒＶＯ3 層等の酸化物層を適用することも
可能である。
【００３２】そして、上記誘電体層３上に電荷注入によ
り金属絶縁体転移を生じるペロブスカイト酸化物等をエ
ピタキシャル成長させて導電チャンネル２を形成すると
共に、この導電チャンネル２にソース電極４およびドレ
イン電極５を接続することによって、誘電体スイッチン
グ素子１０が構成されている。なお、図中１１はＳｉＯ
2 等の絶縁層であり、また誘電体層３には図示を省略し
たゲート電極が接続されている。
り金属絶縁体転移を生じるペロブスカイト酸化物等をエ
ピタキシャル成長させて導電チャンネル２を形成すると
共に、この導電チャンネル２にソース電極４およびドレ
イン電極５を接続することによって、誘電体スイッチン
グ素子１０が構成されている。なお、図中１１はＳｉＯ
2 等の絶縁層であり、また誘電体層３には図示を省略し
たゲート電極が接続されている。
【００３３】このように、誘電体スイッチング素子１０
をＳｉ半導体回路等と同一のＳｉ基板８上に形成するこ
とによって、本発明のスイッチング素子の実用性が大幅
に向上する。なお、スイッチング動作については前述し
た実施形態と同様である。
をＳｉ半導体回路等と同一のＳｉ基板８上に形成するこ
とによって、本発明のスイッチング素子の実用性が大幅
に向上する。なお、スイッチング動作については前述し
た実施形態と同様である。
【００３４】また、誘電体層３としてＢａ1-a Ｓｒa Ｔ
ｉＯ3 を用いることによって、下地層９との格子定数の
組合せで不揮発性メモリ素子および揮発性メモリ素子の
いずれをも容易に得ることができる。この際、導電チャ
ンネル２としては界面での整合性等の観点から、特に希
土類金属元素やＮｂを添加したＳｒＴｉＯ3 や希土類置
換したＣａＴｉＯ3 等のＴｉ系ペロブスカイト酸化物が
好ましく用いられる。さらに、誘電体層３としてＢａ
1-a Ｓｒa ＴｉＯ3 を用いることによって、低融点で拡
散しやすくＳｉ−ＬＳＩを製造する上で種々の問題を招
くおそれがあるＰｂやＢｉ等を含む強誘電体に比べて、
はるかに容易にこの種の大規模集積回路を製造すること
が可能となる。
ｉＯ3 を用いることによって、下地層９との格子定数の
組合せで不揮発性メモリ素子および揮発性メモリ素子の
いずれをも容易に得ることができる。この際、導電チャ
ンネル２としては界面での整合性等の観点から、特に希
土類金属元素やＮｂを添加したＳｒＴｉＯ3 や希土類置
換したＣａＴｉＯ3 等のＴｉ系ペロブスカイト酸化物が
好ましく用いられる。さらに、誘電体層３としてＢａ
1-a Ｓｒa ＴｉＯ3 を用いることによって、低融点で拡
散しやすくＳｉ−ＬＳＩを製造する上で種々の問題を招
くおそれがあるＰｂやＢｉ等を含む強誘電体に比べて、
はるかに容易にこの種の大規模集積回路を製造すること
が可能となる。
【００３５】図３は、上記誘電体スイッチング素子１０
の変形例を示す断面図であり、下地層９と誘電体層３と
の間にゲート電極として機能する導電層１２を設けたも
のである。この際、ゲート電極としての導電層１２には
種々の導電材料を用いることができるが、例えば誘電体
層３としてＢａ1-a Ｓｒa ＴｉＯ3 を用いて不揮発性メ
モリ素子を構成する場合には、Ｂａ1-a Ｓｒa ＴｉＯ3
が格子ミスマッチによる応力誘起強誘電性を示すような
格子定数を有する金属材料、例えばＰｔを用いることが
好ましい。なお、揮発性メモリ素子を構成する場合には
この限りではない。このような誘電体スイッチング素子
１０においても、上述した素子と同様な効果を得ること
ができる。
の変形例を示す断面図であり、下地層９と誘電体層３と
の間にゲート電極として機能する導電層１２を設けたも
のである。この際、ゲート電極としての導電層１２には
種々の導電材料を用いることができるが、例えば誘電体
層３としてＢａ1-a Ｓｒa ＴｉＯ3 を用いて不揮発性メ
モリ素子を構成する場合には、Ｂａ1-a Ｓｒa ＴｉＯ3
が格子ミスマッチによる応力誘起強誘電性を示すような
格子定数を有する金属材料、例えばＰｔを用いることが
好ましい。なお、揮発性メモリ素子を構成する場合には
この限りではない。このような誘電体スイッチング素子
１０においても、上述した素子と同様な効果を得ること
ができる。
【００３６】また、本発明のスイッチング素子をＳｉ基
板上に形成する場合、図２や図３に示すような構成に限
らず、図１と同様な構成を採用することも可能である。
すなわち、図４に示すように、Ｓｉ基板８上に直接ある
いはＣｅＯ2 層等からなる絶縁層１３を介して、電荷注
入により金属絶縁体転移を生じるペロブスカイト酸化物
等からなる導電チャンネル２をエピタキシャル成長させ
る。そして、この導電チャンネル２上にペロブスカイト
酸化物等からなる誘電体層３をエピタキシャル成長させ
ると共に、導電チャンネル２および誘電体層３にソース
電極４、ドレイン電極５、ゲート電極６を接続すること
によって、誘電体スイッチング素子１４が構成される。
板上に形成する場合、図２や図３に示すような構成に限
らず、図１と同様な構成を採用することも可能である。
すなわち、図４に示すように、Ｓｉ基板８上に直接ある
いはＣｅＯ2 層等からなる絶縁層１３を介して、電荷注
入により金属絶縁体転移を生じるペロブスカイト酸化物
等からなる導電チャンネル２をエピタキシャル成長させ
る。そして、この導電チャンネル２上にペロブスカイト
酸化物等からなる誘電体層３をエピタキシャル成長させ
ると共に、導電チャンネル２および誘電体層３にソース
電極４、ドレイン電極５、ゲート電極６を接続すること
によって、誘電体スイッチング素子１４が構成される。
【００３７】上述したような構成を有する誘電体スイッ
チング素子１４においては、上述した実施形態の誘電体
スイッチング素子１０と同様に実用性を大幅に向上させ
ることができる。また、導電チャンネル２として希土類
金属元素やＮｂを添加したＳｒＴｉＯ3 や希土類置換し
たＣａＴｉＯ3 等のＴｉ系ペロブスカイト酸化物を用い
ると共に、誘電体層３としてＢａ1-a Ｓｒa ＴｉＯ3 を
用いることによって、前述した実施形態で説明したよう
に、これら層２、３間の格子定数の組合せで不揮発性メ
モリ素子および揮発性メモリ素子のいずれをも容易に得
ることができる。さらに、ＰｂやＢｉ等を含む強誘電体
に比べて、はるかに容易に大規模集積回路を製造するこ
とが可能となる。
チング素子１４においては、上述した実施形態の誘電体
スイッチング素子１０と同様に実用性を大幅に向上させ
ることができる。また、導電チャンネル２として希土類
金属元素やＮｂを添加したＳｒＴｉＯ3 や希土類置換し
たＣａＴｉＯ3 等のＴｉ系ペロブスカイト酸化物を用い
ると共に、誘電体層３としてＢａ1-a Ｓｒa ＴｉＯ3 を
用いることによって、前述した実施形態で説明したよう
に、これら層２、３間の格子定数の組合せで不揮発性メ
モリ素子および揮発性メモリ素子のいずれをも容易に得
ることができる。さらに、ＰｂやＢｉ等を含む強誘電体
に比べて、はるかに容易に大規模集積回路を製造するこ
とが可能となる。
【００３８】なお、いずれの構成においても、下地層や
誘電体層、そして導電チャンネルに用いる物質の格子定
数を適当に選択することによって、歪誘起強誘電性を利
用した不揮発性メモリ素子を得ることができる。また、
強誘電性を発現しない格子定数の組合せによって、揮発
性メモリ素子を得ることもできる。
誘電体層、そして導電チャンネルに用いる物質の格子定
数を適当に選択することによって、歪誘起強誘電性を利
用した不揮発性メモリ素子を得ることができる。また、
強誘電性を発現しない格子定数の組合せによって、揮発
性メモリ素子を得ることもできる。
【００３９】
【実施例】次に、本発明の具体的な実施例について説明
する。
する。
【００４０】実施例１ 図１に示したように、ＭｇＯ基板１上に導電チャンネル
２として膜厚30nmのＳｒ0.8 Ｌａ0.2 ＴｉＯ3 膜をＲＦ
多元スパッタ法で成膜し、この上に誘電体層（誘電体ゲ
ート）３として膜厚 100nmのＢａ0.1 Ｓｒ0.9 ＴｉＯ3
膜を同様の方法で成膜した。これらはいずれも基板１あ
るいは導電チャンネル２に対してエピタキシャル成長し
た単結晶膜である。そして、導電チャンネル２にソース
電極４およびドレイン電極５を接続形成すると共に、誘
電体層３上にゲート電極６を形成して、誘電体スイッチ
ング素子７を作製した。
２として膜厚30nmのＳｒ0.8 Ｌａ0.2 ＴｉＯ3 膜をＲＦ
多元スパッタ法で成膜し、この上に誘電体層（誘電体ゲ
ート）３として膜厚 100nmのＢａ0.1 Ｓｒ0.9 ＴｉＯ3
膜を同様の方法で成膜した。これらはいずれも基板１あ
るいは導電チャンネル２に対してエピタキシャル成長し
た単結晶膜である。そして、導電チャンネル２にソース
電極４およびドレイン電極５を接続形成すると共に、誘
電体層３上にゲート電極６を形成して、誘電体スイッチ
ング素子７を作製した。
【００４１】このようにして作製した誘電体スイッチン
グ素子７について、ソース電極４およびドレイン電極５
間に所定の電圧を印加し、このときに流れる電流（ドレ
イン電流）とゲート電極６から誘電体層３に印加した電
圧（ゲート電圧）との関係を測定した。この結果を図５
に示す。図５から明らかなように、ゲート電圧の上昇に
伴って、−定の電圧をしきい値としてドレイン電流の急
激な増加が観測された。従って、上記素子は電界効果ス
イッチング素子として有効に機能することが分かる。
グ素子７について、ソース電極４およびドレイン電極５
間に所定の電圧を印加し、このときに流れる電流（ドレ
イン電流）とゲート電極６から誘電体層３に印加した電
圧（ゲート電圧）との関係を測定した。この結果を図５
に示す。図５から明らかなように、ゲート電圧の上昇に
伴って、−定の電圧をしきい値としてドレイン電流の急
激な増加が観測された。従って、上記素子は電界効果ス
イッチング素子として有効に機能することが分かる。
【００４２】実施例２ 実施例１の誘電体スイッチング素子において、誘電体層
３として膜厚 100nmのＢａ0.5 Ｓｒ0.5 ＴｉＯ3 膜を形
成する以外は、実施例１と同一構成の誘電体スイッチン
グ素子７を作製した。このとき、誘電体層３としてのＢ
ａ0.5 Ｓｒ0.5ＴｉＯ3 膜は、導電チャンネル２として
のＳｒ0.8 Ｌａ0.2 ＴｉＯ3 膜との格子歪により室温で
強誘電性を示している。
３として膜厚 100nmのＢａ0.5 Ｓｒ0.5 ＴｉＯ3 膜を形
成する以外は、実施例１と同一構成の誘電体スイッチン
グ素子７を作製した。このとき、誘電体層３としてのＢ
ａ0.5 Ｓｒ0.5ＴｉＯ3 膜は、導電チャンネル２として
のＳｒ0.8 Ｌａ0.2 ＴｉＯ3 膜との格子歪により室温で
強誘電性を示している。
【００４３】上記誘電体スイッチング素子７について、
まずソース電極４およびゲート電極６間に電界を印加し
て誘電体層３の分極を反転させ、この電界を除去した後
のソース電極４およびドレイン電極５間の抵抗測定を行
った。その結果、ゲート電極６に +2.5Vの電圧を印加し
た後の測定では 10mΩcmと低い値を示し、ゲート電極６
に -2.5Vの電圧を印加した後の測定では 1.2Ωcmと高い
抵抗を示した。このことから、上記誘電体スイッチング
素子は誘電体層３の分極反転によるメモリ効果を伴うス
イッチング素子として機能することが分かる。
まずソース電極４およびゲート電極６間に電界を印加し
て誘電体層３の分極を反転させ、この電界を除去した後
のソース電極４およびドレイン電極５間の抵抗測定を行
った。その結果、ゲート電極６に +2.5Vの電圧を印加し
た後の測定では 10mΩcmと低い値を示し、ゲート電極６
に -2.5Vの電圧を印加した後の測定では 1.2Ωcmと高い
抵抗を示した。このことから、上記誘電体スイッチング
素子は誘電体層３の分極反転によるメモリ効果を伴うス
イッチング素子として機能することが分かる。
【００４４】実施例３ 図３に示したように、Ｓｉ単結晶プラグ８上にマグネト
ロンスパッタ法を適用して、膜厚 400nmのΤｉΝ膜を下
地膜９としてエピタキシャル成長させ、その上に導電層
（ゲート電極）１２として膜厚50nmのＰｔ膜と誘電体層
３として膜厚200nmのＢａ0.5 Ｓｒ0.5 ΤｉＯ3 膜を順
に成膜した。この誘電体層３上に導電チャンネル２とし
て膜厚30nmのＳｒ0.8 Ｌａ0.2 ＴｉＯ3 をＲＦ多元スパ
ッタ法で成膜した。これらはいずれも基板あるいは下層
に対してエピタキシャル成長した単結晶膜である。この
とき、誘電体層３としてのＢａ0.5 Ｓｒ0.5 ΤｉＯ3 膜
は積層による格子歪により室温で強誘電性を示してい
る。そして、導電チャンネル２の両端にソース電極４お
よびドレイン電極５を設けて、誘電体スイッチング素子
１０を作製した。
ロンスパッタ法を適用して、膜厚 400nmのΤｉΝ膜を下
地膜９としてエピタキシャル成長させ、その上に導電層
（ゲート電極）１２として膜厚50nmのＰｔ膜と誘電体層
３として膜厚200nmのＢａ0.5 Ｓｒ0.5 ΤｉＯ3 膜を順
に成膜した。この誘電体層３上に導電チャンネル２とし
て膜厚30nmのＳｒ0.8 Ｌａ0.2 ＴｉＯ3 をＲＦ多元スパ
ッタ法で成膜した。これらはいずれも基板あるいは下層
に対してエピタキシャル成長した単結晶膜である。この
とき、誘電体層３としてのＢａ0.5 Ｓｒ0.5 ΤｉＯ3 膜
は積層による格子歪により室温で強誘電性を示してい
る。そして、導電チャンネル２の両端にソース電極４お
よびドレイン電極５を設けて、誘電体スイッチング素子
１０を作製した。
【００４５】このような誘電体スイッチング素子１０に
ついて、まずソース電極４およびゲート電極１２間に電
界を印加して誘電体層３の分極を反転させ、この電界を
除去した後のソース電極４およびドレイン電極５間の抵
抗測定を行った。その結果、ゲート電極１２に +2Vの電
圧を印加した後の測定では8mΩcmと低い値を示し、ゲー
ト電極１２に -2Vの電圧を印加した後の測定では 1.0Ω
cmと高い抵抗を示した。このことから、上記誘電体スイ
ッチング素子１０は誘電体層３の分極反転によるメモリ
効果を伴うスイッチング素子として機能することが分か
る。
ついて、まずソース電極４およびゲート電極１２間に電
界を印加して誘電体層３の分極を反転させ、この電界を
除去した後のソース電極４およびドレイン電極５間の抵
抗測定を行った。その結果、ゲート電極１２に +2Vの電
圧を印加した後の測定では8mΩcmと低い値を示し、ゲー
ト電極１２に -2Vの電圧を印加した後の測定では 1.0Ω
cmと高い抵抗を示した。このことから、上記誘電体スイ
ッチング素子１０は誘電体層３の分極反転によるメモリ
効果を伴うスイッチング素子として機能することが分か
る。
【００４６】実施例４ 実施例３の誘電体スイッチング素子において、導電チャ
ンネル２として膜厚30nmのＳｒ0.1 Ｌａ0.9 ＭｎＯ3 膜
を形成する以外は、実施例３と同一構成の誘電体スイッ
チング素子１０を作製した。このとき、誘電体層３とし
てのＢａ0.5 Ｓｒ0.5 ＴｉＯ3 膜は積層による格子歪に
より室温で強誘電性を示している。
ンネル２として膜厚30nmのＳｒ0.1 Ｌａ0.9 ＭｎＯ3 膜
を形成する以外は、実施例３と同一構成の誘電体スイッ
チング素子１０を作製した。このとき、誘電体層３とし
てのＢａ0.5 Ｓｒ0.5 ＴｉＯ3 膜は積層による格子歪に
より室温で強誘電性を示している。
【００４７】このような誘電体スイッチング素子１０に
ついて、まずソース電極４およびゲート電極１２間に電
界を印加し誘電体層３の分極を反転させ、この電界を除
去した後のソース電極４およびドレイン電極５間の抵抗
測定を行った。その結果、ゲート電極１２に -2.5Vの電
圧を印加した後の測定では 15mΩcmと低い値を示し、ゲ
ート電極１２に +2.5Vの電圧を印加した後の測定では
0.9Ωcmと高い抵抗を示した。このことから、上記誘電
体スイッチング素子１０は誘電体層３の分極反転による
メモリ効果を伴うスイッチング素子として機能すること
が分かる。
ついて、まずソース電極４およびゲート電極１２間に電
界を印加し誘電体層３の分極を反転させ、この電界を除
去した後のソース電極４およびドレイン電極５間の抵抗
測定を行った。その結果、ゲート電極１２に -2.5Vの電
圧を印加した後の測定では 15mΩcmと低い値を示し、ゲ
ート電極１２に +2.5Vの電圧を印加した後の測定では
0.9Ωcmと高い抵抗を示した。このことから、上記誘電
体スイッチング素子１０は誘電体層３の分極反転による
メモリ効果を伴うスイッチング素子として機能すること
が分かる。
【００４８】実施例５ 実施例３の誘電体スイッチング素子において、誘電体層
３として膜厚 200nmのＢａＴｉＯ3 膜を形成すると共
に、導電チャンネル２として膜厚30nmのＳｒ0.2Ｌａ
0.8 ＣｏＯ3 膜を形成する以外は、実施例３と同一構成
の誘電体スイッチング素子１０を作製した。このとき、
誘電体層３としてのＢａＴｉＯ3 膜は室温で強誘電性を
示している。
３として膜厚 200nmのＢａＴｉＯ3 膜を形成すると共
に、導電チャンネル２として膜厚30nmのＳｒ0.2Ｌａ
0.8 ＣｏＯ3 膜を形成する以外は、実施例３と同一構成
の誘電体スイッチング素子１０を作製した。このとき、
誘電体層３としてのＢａＴｉＯ3 膜は室温で強誘電性を
示している。
【００４９】このような誘電体スイッチング素子１０に
ついて、まずソース電極４およびゲート電極１２間に電
界を印加して誘電体層３の分極を反転させ、この電界を
除去した後のソース電極４およびドレイン電極５間の抵
抗測定を行った。その結果、ゲート電極１２に -2Vの電
圧を印加した後の測定では 20mΩcmと低い値を示し、ゲ
ート電極１２に +2Vの電圧を印加した後の測定では 3.0
Ωcmと高い抵抗を示した。このことから、上記誘電体ス
イッチング素子１０は誘電体層３の分極反転によるメモ
リ効果を伴うスイッチング素子として機能することが分
かる。
ついて、まずソース電極４およびゲート電極１２間に電
界を印加して誘電体層３の分極を反転させ、この電界を
除去した後のソース電極４およびドレイン電極５間の抵
抗測定を行った。その結果、ゲート電極１２に -2Vの電
圧を印加した後の測定では 20mΩcmと低い値を示し、ゲ
ート電極１２に +2Vの電圧を印加した後の測定では 3.0
Ωcmと高い抵抗を示した。このことから、上記誘電体ス
イッチング素子１０は誘電体層３の分極反転によるメモ
リ効果を伴うスイッチング素子として機能することが分
かる。
【００５０】実施例６ まず、酸化膜を除去したＳｉ(100) 基板上にへリコンス
パッタを用いて膜厚40nmのＳｒＶＯ3 膜を成膜した。こ
れを下地層として、その上に同じくへリコンスパッタを
用いて、誘電体層として膜厚80nmのＢａ0.5 Ｓｒ0.5 Ｔ
ｉＯ3 膜を成膜した。これらの膜はいずれも (100)配向
でＳｉ基板にエピタキシャル成長しており、誘電体層は
歪誘起強誘電性を示している。そして、この誘電体層上
に導電チャンネルとして膜厚30nmのＳｒ0.8 Ｌａ0.2 Ｔ
ｉＯ3 膜をＲＦ多元スパッタ法で成膜し、さらに各電極
を形成して、メモリ効果を有する全酸化物電界効果スイ
ッチング素子とした。
パッタを用いて膜厚40nmのＳｒＶＯ3 膜を成膜した。こ
れを下地層として、その上に同じくへリコンスパッタを
用いて、誘電体層として膜厚80nmのＢａ0.5 Ｓｒ0.5 Ｔ
ｉＯ3 膜を成膜した。これらの膜はいずれも (100)配向
でＳｉ基板にエピタキシャル成長しており、誘電体層は
歪誘起強誘電性を示している。そして、この誘電体層上
に導電チャンネルとして膜厚30nmのＳｒ0.8 Ｌａ0.2 Ｔ
ｉＯ3 膜をＲＦ多元スパッタ法で成膜し、さらに各電極
を形成して、メモリ効果を有する全酸化物電界効果スイ
ッチング素子とした。
【００５１】この全酸化物電界効果スイッチング素子に
ついて、まずソース〜ゲート間に電界を印加して誘電体
層の分極を反転させ、この電界を除去した後のソース〜
ドレイン間の抵抗測定を行った。その結果、ゲート電極
に +2Vの電圧を印加した後の測定では6mΩcmと低い値を
示し、ゲート電極に -2Vの電圧を印加した後の測定では
4Ωcmと高い抵抗を示した。このことから、上記素子は
誘電体層の分極反転によるメモリ効果を伴うスイッチン
グ素子として機能することが分かる。
ついて、まずソース〜ゲート間に電界を印加して誘電体
層の分極を反転させ、この電界を除去した後のソース〜
ドレイン間の抵抗測定を行った。その結果、ゲート電極
に +2Vの電圧を印加した後の測定では6mΩcmと低い値を
示し、ゲート電極に -2Vの電圧を印加した後の測定では
4Ωcmと高い抵抗を示した。このことから、上記素子は
誘電体層の分極反転によるメモリ効果を伴うスイッチン
グ素子として機能することが分かる。
【００５２】実施例７ 実施例３と同様にして、Ｓｉ単結晶プラグ上にマグネト
ロンスパッタ法を適用して、膜厚30nmのΤｉΝ膜を下地
膜としてエピタキシャル成長させ、その上に導電層（ゲ
ート電極）として膜厚40nmのＰｔ膜と誘電体層として膜
厚30nmの歪誘起強誘電性を示すＢａ0.5 Ｓｒ0.5 ΤｉＯ
3 膜を順に成膜した。次いで、この誘電体層上に導電チ
ャンネルとして膜厚40nmのＳｒ0.8 Ｌａ0.2 ＲｕＯ3 を
ＲＦ多元スパッタ方で成膜し、その上に再び誘電体層と
してＢａ0.5 Ｓｒ0.5 ΤｉＯ3 膜を30nmの厚さでエピタ
キシャル成長させた。その上にゲート電極としてＰｔ膜
を堆積させると共に、導電チャンネルの両端をエッチン
グにより露出させ、これにソース電極およびドレイン電
極を接続した。
ロンスパッタ法を適用して、膜厚30nmのΤｉΝ膜を下地
膜としてエピタキシャル成長させ、その上に導電層（ゲ
ート電極）として膜厚40nmのＰｔ膜と誘電体層として膜
厚30nmの歪誘起強誘電性を示すＢａ0.5 Ｓｒ0.5 ΤｉＯ
3 膜を順に成膜した。次いで、この誘電体層上に導電チ
ャンネルとして膜厚40nmのＳｒ0.8 Ｌａ0.2 ＲｕＯ3 を
ＲＦ多元スパッタ方で成膜し、その上に再び誘電体層と
してＢａ0.5 Ｓｒ0.5 ΤｉＯ3 膜を30nmの厚さでエピタ
キシャル成長させた。その上にゲート電極としてＰｔ膜
を堆積させると共に、導電チャンネルの両端をエッチン
グにより露出させ、これにソース電極およびドレイン電
極を接続した。
【００５３】このような誘電体スイッチング素子につい
て、まずソース〜ゲート間に電界を印加して誘電体層の
分極を反転させ、この電界を除去した後のソース〜ドレ
イン間の抵抗測定を行った。その結果、ゲート電極に +
2Vの電圧を印加した後の測定では2mΩcmと低い値を示
し、ゲート電極に -2Vの電圧を印加した後の測定では5
Ωcmと高い抵抗を示した。このことから、上記素子は誘
電体層の分極反転によるメモリ効果を伴うスイッチング
素子として機能することが分かる。
て、まずソース〜ゲート間に電界を印加して誘電体層の
分極を反転させ、この電界を除去した後のソース〜ドレ
イン間の抵抗測定を行った。その結果、ゲート電極に +
2Vの電圧を印加した後の測定では2mΩcmと低い値を示
し、ゲート電極に -2Vの電圧を印加した後の測定では5
Ωcmと高い抵抗を示した。このことから、上記素子は誘
電体層の分極反転によるメモリ効果を伴うスイッチング
素子として機能することが分かる。
【００５４】
【発明の効果】以上説明したように、本発明のスイッチ
ング素子によれば、電荷注入により金属絶縁体転移を示
す導電チャンネルと誘電体との積層膜を利用しているた
め、電界効果により極めて高い導電率変調を得ることが
できる。従って、高性能の誘電体スイッチング素子およ
びメモリ効果を有するスイッチング素子を提供すること
が可能となる。
ング素子によれば、電荷注入により金属絶縁体転移を示
す導電チャンネルと誘電体との積層膜を利用しているた
め、電界効果により極めて高い導電率変調を得ることが
できる。従って、高性能の誘電体スイッチング素子およ
びメモリ効果を有するスイッチング素子を提供すること
が可能となる。
【図１】 本発明のスイッチング素子の一実施形態の構
成を示す図である。
成を示す図である。
【図２】 本発明のスイッチング素子の他の実施形態の
構成を示す断面図である。
構成を示す断面図である。
【図３】 図２に示すスイッチング素子の変形例を示す
断面図である。
断面図である。
【図４】 本発明のスイッチング素子のさらに他の実施
形態の構成を示す断面図である。
形態の構成を示す断面図である。
【図５】 実施例１のスイッチング素子におけるゲート
電圧とドレイン電流との関係を示す図である。
電圧とドレイン電流との関係を示す図である。
１……絶縁性基板 ２……電荷注入により金属絶縁体転移を生じる物質から
なる導電チヤンネル ３……誘電体層 ７、１０、１４……誘電体スイッチング素子 ８……Ｓｉ基板 ９……下地層
なる導電チヤンネル ３……誘電体層 ７、１０、１４……誘電体スイッチング素子 ８……Ｓｉ基板 ９……下地層
Claims (2)
- 【請求項１】 電荷注入により金属絶縁体転移を生じる
物質と誘電体とを積層した積層膜を具備し、前記誘電体
の分極に伴う界面電荷により前記金属絶縁体転移を生じ
る物質の導電率を変化させることを特徴とするスイッチ
ング素子。 - 【請求項２】 Ｓｉ基板上に直接あるいは下地層を介し
てエピタキシャル成長させたペロブスカイト酸化物から
なる誘電体層と、 一般式：ＡＥ1-x ＲＥx ＴＯ3 （式中、ＡＥはアルカリ土類金属元素から選ばれる少な
くとも 1種を、ＲＥはＹを含む希土類金属元素から選ば
れる少なくとも 1種を、Ｔは遷移金属元素から選ばれる
少なくとも 1種を示し、 xは 0≦ x＜ 1を満足する数で
ある）で実質的に表され、電荷注入により金属絶縁体転
移を生じるペロブスカイト酸化物からなり、前記誘電体
層上にエピタキシャル成長させた導電チャンネルとを具
備し、 前記誘電体層の分極に伴う界面電荷により前記導電チャ
ンネルの導電率を変化させることを特徴とするスイッチ
ング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28492795A JP3664785B2 (ja) | 1995-11-01 | 1995-11-01 | スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28492795A JP3664785B2 (ja) | 1995-11-01 | 1995-11-01 | スイッチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129839A true JPH09129839A (ja) | 1997-05-16 |
| JP3664785B2 JP3664785B2 (ja) | 2005-06-29 |
Family
ID=17684867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28492795A Expired - Fee Related JP3664785B2 (ja) | 1995-11-01 | 1995-11-01 | スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3664785B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332538A (ja) * | 2002-05-16 | 2003-11-21 | Osaka Industrial Promotion Organization | 強誘電体メモリ素子とその製造方法 |
| KR100609699B1 (ko) * | 2004-07-15 | 2006-08-08 | 한국전자통신연구원 | 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 |
| JP2006210525A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 記憶素子及び回路素子 |
| KR100701159B1 (ko) * | 2006-02-01 | 2007-03-28 | 한국전자통신연구원 | 병렬 전도층 구조를 갖는 금속-절연체 전이 소자 |
| JP2011243632A (ja) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
| JP2012114373A (ja) * | 2010-11-26 | 2012-06-14 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
| US8391050B2 (en) | 2008-03-19 | 2013-03-05 | Nec Corporation | Resistance change element, semiconductor memory device, manufacturing method and driving method thereof |
-
1995
- 1995-11-01 JP JP28492795A patent/JP3664785B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332538A (ja) * | 2002-05-16 | 2003-11-21 | Osaka Industrial Promotion Organization | 強誘電体メモリ素子とその製造方法 |
| KR100609699B1 (ko) * | 2004-07-15 | 2006-08-08 | 한국전자통신연구원 | 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 |
| US7728327B2 (en) | 2004-07-15 | 2010-06-01 | Electronics And Telecommunications Research Institute | 2-terminal semiconductor device using abrupt metal-insulator transition semiconductor material |
| JP2006210525A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 記憶素子及び回路素子 |
| KR100701159B1 (ko) * | 2006-02-01 | 2007-03-28 | 한국전자통신연구원 | 병렬 전도층 구조를 갖는 금속-절연체 전이 소자 |
| US8391050B2 (en) | 2008-03-19 | 2013-03-05 | Nec Corporation | Resistance change element, semiconductor memory device, manufacturing method and driving method thereof |
| JP2011243632A (ja) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
| JP2012114373A (ja) * | 2010-11-26 | 2012-06-14 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3664785B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11848386B2 (en) | B-site doped perovskite layers and semiconductor device incorporating same | |
| US5155658A (en) | Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films | |
| US5274249A (en) | Superconducting field effect devices with thin channel layer | |
| US5270298A (en) | Cubic metal oxide thin film epitaxially grown on silicon | |
| US5418389A (en) | Field-effect transistor with perovskite oxide channel | |
| US5555486A (en) | Hybrid metal/metal oxide electrodes for ferroelectric capacitors | |
| US6642539B2 (en) | Epitaxial template and barrier for the integration of functional thin film metal oxide heterostructures on silicon | |
| Pešić et al. | Built-in bias generation in anti-ferroelectric stacks: Methods and device applications | |
| US5168420A (en) | Ferroelectrics epitaxially grown on superconducting substrates | |
| Guerrero et al. | Growth and characterization of epitaxial ferroelectric PbZrxTi1− xO3 thin film capacitors with SrRuO3 electrodes for non-volatile memory applications | |
| JP3664785B2 (ja) | スイッチング素子 | |
| JP2016127209A (ja) | ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子 | |
| US5828079A (en) | Field-effect type superconducting device including bi-base oxide compound containing copper | |
| JPH06112538A (ja) | 超電導素子 | |
| US6700145B1 (en) | Capacitor with high charge storage capacity | |
| JP2902939B2 (ja) | 酸化物薄膜とその製造方法、およびそれを用いた超電導素子 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JP2867956B2 (ja) | 超電導トランジスタ | |
| JP3011122B2 (ja) | 積層型酸化物絶縁膜 | |
| JPH06112539A (ja) | 超電導素子 | |
| Tamura et al. | Effect of silicon addition on electrical properties of SrBi2Ta2O9 thin films | |
| JPH06275882A (ja) | 超電導素子 | |
| Adachi | Rhombohedral PZT thin films prepared by sputtering | |
| JPH11145385A (ja) | 電子素子及び電極形成方法 | |
| Kung et al. | Novel Ferroelectric Heterostructures for High-Density DRAMS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |