JP2011243632A - ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 - Google Patents
ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 Download PDFInfo
- Publication number
- JP2011243632A JP2011243632A JP2010112133A JP2010112133A JP2011243632A JP 2011243632 A JP2011243632 A JP 2011243632A JP 2010112133 A JP2010112133 A JP 2010112133A JP 2010112133 A JP2010112133 A JP 2010112133A JP 2011243632 A JP2011243632 A JP 2011243632A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- field effect
- effect transistor
- single crystal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】ペロブスカイト構造を有し且つ化学式がA1-xBxNiO3(但し、Aは希土類元素から選択された1種類の元素であり、BとしてA以外の少なくとも1種類の希土類元素であって、xは0≦x≦1を満たす実数である)で表される複合酸化物からなる単結晶膜をチャンネル層に用いる。
【選択図】図2
Description
パルスレーザー堆積法を用いて、基板温度600℃〜800℃、酸素圧225mTorrの製膜条件で、(110)面に配向したNdGaO3の単結晶基板1の表面上に、ペロブスカイト型の酸化物であるNd1-xSmxNiO3(0≦x≦1)の単結晶薄膜を約10nmの膜厚になるまで成長させた。
上述の方法で製膜したNd1-xSmxNiO3単結晶薄膜をフォトリソグラフィー法及びアルゴンイオンエッチングを用いてパターニングを行い、縦幅100μm×横幅20μm程度の導電チャンネル2を形成した。このとき、導電チャンネル2以外の薄膜は除去され絶縁性の基板1の表面が露出した状態になるので、この露出した基板1の表面の上に次の工程で電極及び配線等を形成した。
上述の方法で形成した導電チャンネル2及び絶縁性基板1の表面の上に、フォトリソグラフィー法及び真空蒸着法を用いて、ソース3及びドレイン4、ゲート電極51,52及び金属配線を形成した。
(i) まず、上記のようにして形成された導電チャンネル2及び絶縁性基板1の表面上に、フォトリソグラフィー法を用いて、配線とソース3、ドレイン4、ゲート電極51,52の基となるパターンを形成した。
(ii) 上記の導電チャンネル2及び絶縁性基板1の表面上に厚さ10nmのPt層を蒸着法により形成し、該白金層と上記チャンネル層2との接合と配線及び電極を形成した。
(iii) 次いで、上記Pt層上に厚さ190nmのAu層を蒸着法により形成することによって、Au/Ptソース3及びAu/Ptドレイン4を形成した。また、該ソース3及びドレイン4の表面がイオン液体に接触しないように、ソース3及びドレイン4の表面上をエポキシ樹脂等の合成樹脂製の絶縁性物質からなる保護層31及び41でそれぞれ被覆した。尚、導電チャンネル2を形成するNd1-xSmxNiO3単結晶薄膜のキャリア21はp−typeであり、仕事関数は4.8ev〜5.3ev程度の範囲内であるので、これより仕事関数が深い金属であれば上記Pt層を代替することが可能である。
上述の方法で形成した導電チャンネル2及び金属配線の上にフォトリソグラフィー法を用いて、図2(a)の断面模式図に示されるように、ゲート電極51,52及び導電チャンネル層2間の絶縁性を確保するためのゲート絶縁体の一部を構成する構造のセパレータ層61,62を形成した。該セパレータ層61,62は、図2(b)の断面模式図に示されるように、電気二重層法に用いる電解質及び/或いはイオン液体が不必要な場所でソース電極或いはドレイン電極等の金属配線等に接触して漏れ電流が増大するのを防ぐためのものであり、素子の品質向上のために不可欠のものである。
ゲート絶縁体は、液状の電解質が上記導電チャンネル2及びゲート電極51,52に接触するように該液状の電解質を含有するイオン液体層7からなるゲート絶縁層を形成することによって構成される。すなわち、セパレータ層61,62の外側にゲート電極51,52を形成し、イオン液体層7が上記導電チャンネル2及びゲート電極51,52の表面に直接接触できるように液状の電解質を含有するイオン液体層7を充填した。
実施例1のFET素子は、図1の平面図及び図2(a)、(b)に示される構造を備える。
Nd1-xSmxNiO3単結晶薄膜のサマリウム(Sm)濃度xが0.7以上である場合、その金属絶縁体転移温度(TMI)は室温以上になる。このような単結晶薄膜で形成されたチャンネル層2は室温において絶縁体相になり、ゲート電極51のみに正の電圧を印加したときの状態は、図2(a)の断面模式図に示されるようになる。
実施例2のFET素子は、上記(1)乃至(5)にて説明した本発明のFETの一実施形態の製造方法によって製造されるが、図5に示されるようにゲート電極5がイオン液体層7の上側に設けられる点で、実施例1のFET素子と異なる構造を備えている。
2 導電チャンネル
3 ソース
4 ドレイン
5 ゲート電極
7 イオン液体層
21 導電チャンネル2のキャリア
22 導電チャンネル2に注入されたホール
31 保護層
41 保護層
51,52 ゲート電極
61,62 セパレータ層
71 カチオン(DEME)
72 アニオン(TFSI)
73 アニオン(BF4)
Claims (6)
- ペロブスカイト構造を有し、化学式がA1-xBxNiO3(但し、Aは希土類元素から選択された1種類の元素であり、BとしてA以外の少なくとも1種類の希土類元素であって、xは0≦x≦1を満たす実数である)で表される複合酸化物からなる単結晶膜をチャンネル層に用いる、
ことを特徴とする電界効果トランジスタ。 - 酸化物の単結晶からなる基板と、液状の電解質を含有するゲート絶縁層とを備え、
前記チャンネル層は、該基板上に直接に形成され、
上記ゲート絶縁層は、前記チャンネル層の露出した表面に接触する、
ことを特徴とする請求項1に記載の電界効果トランジスタ。 - 前記元素Aがネオジウムであり、前記元素Bがサマリウムである、
ことを特徴とする請求項1に記載の電界効果トランジスタ。 - 前記基板がNdGaO3単結晶からなる、
ことを特徴とする請求項2に記載の電界効果トランジスタ。 - 請求項1乃至4に記載の電界効果トランジスタのうち、少なくとも1つを配置することによって構成される、
ことを特徴とするメモリ素子。 - ソース領域及びドレイン領域、前記ソース領域と前記ドレイン領域の間に設けられたチャンネル層、電気絶縁層を介して前記チャンネル層に隣接して設けられたゲート領域が、酸化物単結晶の基板の同一表面上に配置されるプレーナ構造の電界効果トランジスタを製造する方法であって、
ペロブスカイト構造を有し、化学式がA1-xBxNiO3(但し、Aは希土類元素から選択された1種類の元素であり、BとしてA以外の少なくとも1種類の希土類元素であって、xは0≦x≦1を満たす実数である)で表される複合酸化物からなる単結晶膜を前記チャンネル層として、前記基板の同一平面上に直接的に形成する工程と、
フォトリソグラフィー法を用いて、ゲート領域及びチャンネル層間にゲート絶縁体領域の一部を構成する前記電気絶縁層を形成する工程と、
液状の電解質が上記チャンネル層に接触するように、液状の電解質を含有するイオン液体層で満たしたゲート絶縁体領域を上記チャンネル層上に形成する工程と、
を含むことを特徴とする、電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112133A JP5552638B2 (ja) | 2010-05-14 | 2010-05-14 | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びこれを利用したメモリ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112133A JP5552638B2 (ja) | 2010-05-14 | 2010-05-14 | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びこれを利用したメモリ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011243632A true JP2011243632A (ja) | 2011-12-01 |
JP5552638B2 JP5552638B2 (ja) | 2014-07-16 |
Family
ID=45410036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010112133A Expired - Fee Related JP5552638B2 (ja) | 2010-05-14 | 2010-05-14 | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びこれを利用したメモリ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5552638B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015065282A (ja) * | 2013-09-25 | 2015-04-09 | 凸版印刷株式会社 | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 |
JP2015118994A (ja) * | 2013-12-17 | 2015-06-25 | 凸版印刷株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
DE112016007367T5 (de) | 2016-10-24 | 2019-07-04 | Mitsubishi Electric Corporation | Verbundhalbleitervorrichtung |
DE112017005359T5 (de) | 2016-10-24 | 2019-07-11 | Mitsubishi Electric Corp. | Verbundhalbleitervorrichtung |
JP2020501379A (ja) * | 2016-11-23 | 2020-01-16 | ツィンファ ユニバーシティ | 相転移電子デバイス |
JP2020191394A (ja) * | 2019-05-23 | 2020-11-26 | 日本電信電話株式会社 | 薄膜形成方法 |
CN113555435A (zh) * | 2020-04-26 | 2021-10-26 | 中国科学院物理研究所 | 一种具有离子液体栅极的器件及其制备方法和应用 |
US11283021B2 (en) | 2016-10-24 | 2022-03-22 | Mitsubishi Electric Corporation | Compound semiconductor device including MOTT insulator for preventing device damage due to high-energy particles |
JP7336789B2 (ja) | 2020-07-03 | 2023-09-01 | 日本電信電話株式会社 | 電気二重層トランジスタ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109133201A (zh) * | 2018-09-19 | 2019-01-04 | 北京科技大学 | 基于多组分a位共掺杂镍基钙钛矿氧化物材料及使用方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129839A (ja) * | 1995-11-01 | 1997-05-16 | Toshiba Corp | スイッチング素子 |
JP2000294796A (ja) * | 1999-03-16 | 2000-10-20 | Internatl Business Mach Corp <Ibm> | 埋込みモット材料酸化物チャネルを有する電界効果トランジスタを製作する方法 |
JP2003031815A (ja) * | 2001-04-16 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | 2重層ペロブスカイト酸化物電極を有する電界効果トランジスタ構造及びその形成方法 |
WO2006013819A1 (ja) * | 2004-08-02 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
JP2006060209A (ja) * | 2004-08-20 | 2006-03-02 | Sharp Corp | 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ |
JP2006100814A (ja) * | 2004-08-31 | 2006-04-13 | Canon Inc | 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 |
JP2010092971A (ja) * | 2008-10-06 | 2010-04-22 | Central Res Inst Of Electric Power Ind | 電界効果トランジスタ |
-
2010
- 2010-05-14 JP JP2010112133A patent/JP5552638B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129839A (ja) * | 1995-11-01 | 1997-05-16 | Toshiba Corp | スイッチング素子 |
JP2000294796A (ja) * | 1999-03-16 | 2000-10-20 | Internatl Business Mach Corp <Ibm> | 埋込みモット材料酸化物チャネルを有する電界効果トランジスタを製作する方法 |
JP2003031815A (ja) * | 2001-04-16 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | 2重層ペロブスカイト酸化物電極を有する電界効果トランジスタ構造及びその形成方法 |
WO2006013819A1 (ja) * | 2004-08-02 | 2006-02-09 | Matsushita Electric Industrial Co., Ltd. | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
JP2006060209A (ja) * | 2004-08-20 | 2006-03-02 | Sharp Corp | 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ |
JP2006100814A (ja) * | 2004-08-31 | 2006-04-13 | Canon Inc | 圧電/電歪体素子構造体及び圧電/電歪体素子構造体の製造方法、並びに液体噴射ヘッドの製造方法 |
JP2010092971A (ja) * | 2008-10-06 | 2010-04-22 | Central Res Inst Of Electric Power Ind | 電界効果トランジスタ |
Non-Patent Citations (2)
Title |
---|
A. AMBROSINI ET AL.: "SmxNd1-xNiO3 thin-film solid solutions with tunable metal--insulator transition synthesized by alter", APPLIED PHYSICS LETTERS, vol. Vol.82, p.727, JPN7014000367, 2003, ISSN: 0002735754 * |
H. SHIMOTANI ET AL.: "p-type field-effect transistor of NiO with electric double-layer gating", APPLIED PHYSICS LETTERS, vol. Vol.92, p.242107, JPN7014000368, 2008, ISSN: 0002735753 * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015065282A (ja) * | 2013-09-25 | 2015-04-09 | 凸版印刷株式会社 | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 |
JP2015118994A (ja) * | 2013-12-17 | 2015-06-25 | 凸版印刷株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
US11283021B2 (en) | 2016-10-24 | 2022-03-22 | Mitsubishi Electric Corporation | Compound semiconductor device including MOTT insulator for preventing device damage due to high-energy particles |
DE112016007367T5 (de) | 2016-10-24 | 2019-07-04 | Mitsubishi Electric Corporation | Verbundhalbleitervorrichtung |
DE112017005359T5 (de) | 2016-10-24 | 2019-07-11 | Mitsubishi Electric Corp. | Verbundhalbleitervorrichtung |
DE112016007367B4 (de) | 2016-10-24 | 2023-01-12 | Mitsubishi Electric Corporation | Verbundhalbleitervorrichtung |
US10644119B2 (en) | 2016-10-24 | 2020-05-05 | Mitsubishi Electric Corporation | Compound semiconductor device |
DE112017005359B4 (de) | 2016-10-24 | 2022-12-15 | Mitsubishi Electric Corp. | Verbundhalbleitervorrichtung |
US11502253B2 (en) | 2016-11-23 | 2022-11-15 | Tsinghua University | Phase transformation electronic device |
JP2020501379A (ja) * | 2016-11-23 | 2020-01-16 | ツィンファ ユニバーシティ | 相転移電子デバイス |
JP7182177B2 (ja) | 2019-05-23 | 2022-12-02 | 日本電信電話株式会社 | 薄膜形成方法 |
JP2020191394A (ja) * | 2019-05-23 | 2020-11-26 | 日本電信電話株式会社 | 薄膜形成方法 |
CN113555435A (zh) * | 2020-04-26 | 2021-10-26 | 中国科学院物理研究所 | 一种具有离子液体栅极的器件及其制备方法和应用 |
JP7336789B2 (ja) | 2020-07-03 | 2023-09-01 | 日本電信電話株式会社 | 電気二重層トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP5552638B2 (ja) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5552638B2 (ja) | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びこれを利用したメモリ素子 | |
Huang et al. | Gate‐coupling‐enabled robust hysteresis for nonvolatile memory and programmable rectifier in van der Waals ferroelectric heterojunctions | |
KR101868305B1 (ko) | 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치 | |
Dhoot et al. | Large electric field effect in electrolyte-gated manganites | |
KR20200003288A (ko) | 반도체 장치 | |
US20210035994A1 (en) | Methods for forming ferroelectric memory devices | |
US10707270B2 (en) | Resistive memory cell having a compact structure | |
Xiang et al. | Electrolyte‐Gated SmCoO3 Thin‐Film Transistors Exhibiting Thickness‐Dependent Large Switching Ratio at Room Temperature | |
JP6191986B2 (ja) | 全固体電気二重層を利用した可変電気伝導素子およびそれを用いた電子装置 | |
CN101689605A (zh) | 三端金属-绝缘体转变开关、包括该转变开关的开关系统和控制该转变开关的金属-绝缘体转变的方法 | |
CN108447874A (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
JP5633804B2 (ja) | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 | |
JP7336789B2 (ja) | 電気二重層トランジスタ | |
Li et al. | Relaxation degree and defect dipoles‐controlled resistivity and leakage current in BF–BT‐based ceramics | |
Marinella et al. | Resistive switching in aluminum nitride | |
KR20200051463A (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
JP6813844B2 (ja) | トンネル接合素子及び不揮発性メモリ素子 | |
JP3664785B2 (ja) | スイッチング素子 | |
JP7182177B2 (ja) | 薄膜形成方法 | |
JP6706817B2 (ja) | 電界制御電極および電気二重層デバイス | |
KR20210143046A (ko) | 산화물 반도체 트랜지스터 | |
JP2016157874A (ja) | 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法 | |
Aull et al. | Externally controlled and switchable two-dimensional electron gas at the Rashba interface between ferroelectrics and heavy d metals | |
US11081586B2 (en) | Thin film transistor and method for manufacturing the same | |
KR102293876B1 (ko) | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5552638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |