CN113555435A - 一种具有离子液体栅极的器件及其制备方法和应用 - Google Patents

一种具有离子液体栅极的器件及其制备方法和应用 Download PDF

Info

Publication number
CN113555435A
CN113555435A CN202010338523.2A CN202010338523A CN113555435A CN 113555435 A CN113555435 A CN 113555435A CN 202010338523 A CN202010338523 A CN 202010338523A CN 113555435 A CN113555435 A CN 113555435A
Authority
CN
China
Prior art keywords
channel region
ionic liquid
insulating layer
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010338523.2A
Other languages
English (en)
Inventor
李沛岭
刘广同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN202010338523.2A priority Critical patent/CN113555435A/zh
Publication of CN113555435A publication Critical patent/CN113555435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种具有离子液体栅极的器件及其在沟道区材料的电学性质测试中的应用和制备方法。该器件包括:衬底;第一绝缘层,设置在所述衬底的表面;沟道区,设置在所述第一绝缘层上;漏极,设置在所述第一绝缘层上且与所述沟道区的一端电性接触;源极,设置在所述第一绝缘层上且与所述沟道区的另一端电性接触;第二绝缘层,设置在所述源极的顶部和所述漏极的顶部;以及离子液体栅极,包括设置在所述第一绝缘层上且与所述源极和所述漏极绝缘的门电极,以及覆盖所述沟道区的至少一部分和所述门电极的至少一部分的离子液体。该器件具有提高的沟道区可调节的电子浓度以及很小的漏电流,甚至没有漏电流,非常适合应用于沟道区材料的电学性质测试中。

Description

一种具有离子液体栅极的器件及其制备方法和应用
技术领域
本发明涉及半导体技术领域,特别是一种具有离子液体栅极的器件及其在沟道区材料的电学性质测试中的应用和制备方法。
背景技术
在半导体领域,对场效应晶体管的研究推动了现代电子信息工业的发展。特别是在对金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)的栅极结构的研究和演化,在微型化、高效化和节能化方面取得了显著的进步。
二维半导体材料是指具有原子级别厚度且电子被限制在二维平面内运动的材料。由于二维半导体材料优越的电气性质,对于二维半导体材料在场效应晶体管中的应用(特别是二维半导体材料作为沟道区材料)以及二维半导体材料的电学性质的基础研究受到越来越多的关注。然而,对于二维半导体材料形成的沟道区,现有的栅极结构中栅极氧化层的每平方厘米电容仅在纳法(nF)量级,使得采用现有的栅极氧化层的情况下,沟道区能够调节的电子浓度仅能达到1013/cm2量级。而且,随着场效应晶体管的微型化,栅极氧化层的厚度也越来越薄,使得电子更大可能越过栅极氧化层进入沟道区,从而形成漏电流。可见,现有的栅极结构限制了场效应晶体管性能的提升,而且,也不利于对沟道区材料(特别是作为沟道区材料的二维半导体材料)进行电学性质测试。因此,亟需开发一种具有改进的栅极结构的器件。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的具有离子液体栅极的器件及其在沟道区材料的电学性质测试中的应用和制备方法。
本发明的一个目的在于提供一种具有离子液体栅极的器件,该器件通过采用由离子液体和门电极组合而成的栅极结构,能够显著提高沟道区可调节的电子浓度,并减小漏电流。
本发明的一个进一步的目的在于将具有离子液体栅极的器件应用于沟道区材料的电学性质测试中,改善和增强材料性能,提高测试成功率。
根据本发明实施例的一方面,提供了一种具有离子液体栅极的器件,包括:
衬底;
第一绝缘层,设置在所述衬底的表面;
沟道区,设置在所述第一绝缘层上;
漏极,设置在所述第一绝缘层上且与所述沟道区的一端电性接触;
源极,设置在所述第一绝缘层上且与所述沟道区的另一端电性接触;
第二绝缘层,设置在所述源极的顶部和所述漏极的顶部;以及
离子液体栅极,包括设置在所述第一绝缘层上且与所述源极和所述漏极绝缘的门电极,以及覆盖所述沟道区的至少一部分和所述门电极的至少一部分的离子液体。
可选地,所述沟道区由二维半导体形成。
可选地,所述离子液体包括下列之一:
高氯酸锂和非水溶剂形成的凝胶状液体、高氯酸钾和非水溶剂形成的凝胶状液体、N,N-二乙基-N-甲基-N-(2-甲氧乙基)铵基双(三氟甲基磺酰)酰亚胺。
可选地,所述源极、所述漏极和所述门电极由金属形成。
可选地,所述金属包括钛和金。
可选地,所述电性接触为欧姆接触。
可选地,所述器件是场效应晶体管。
根据本发明实施例的另一方面,还提供了一种根据前文任一项所述的具有离子液体栅极的器件在沟道区材料的电学性质测试中的应用。
可选地,所述沟道区材料为二维半导体,所述电学性质包括横向电阻和/或纵向电阻。
根据本发明实施例的再一方面,还提供了一种根据前文任一项所述的具有离子液体栅极的器件的制备方法,包括:
提供具有所述第一绝缘层的衬底;
在所述第一绝缘层上制备沟道区、与所述沟道区的一端电性接触的漏极、与所述沟道区的另一端电性接触的源极以及与所述源极和所述漏极绝缘的门电极;
在所述源极和所述漏极的顶部形成第二绝缘层;
在所述沟道区和所述门电极所在区域涂覆离子液体,使所述离子液体覆盖所述沟道区的至少一部分和所述门电极的至少一部分。
优选地,在执行在所述沟道区和所述门电极所在区域涂覆离子液体,使所述离子液体覆盖所述沟道区的至少一部分和所述门电极的至少一部分的步骤之后,该制备方法还包括:
在真空环境内于指定温度下静置预设时间。
本发明实施例的具有离子液体栅极的器件,采用离子液体栅极结构,离子液体栅极包括与源极和漏极绝缘的门电极,以及覆盖沟道区和门电极的离子液体。由于在离子液体的玻璃化温度以上时,离子液体中的离子可以自由移动,因此,在高温下,通过门电极与源极之间的电场的驱动,能够使离子液体中的离子移动到沟道区表面,形成电容。该电容由于等效极板间距很近(约1nm),使得等效电容很大(每平方厘米电容达微法(μF)量级),因此可以在沟道区内部吸引大量电荷,从而提高沟道区可调节的电子浓度。特别地,对于二维半导体形成的沟道区,能够使沟道区可调节的电子浓度达到1015/cm2量级。并且,在低电压条件下,离子液体处于静电区域,其中的离子无法穿透沟道区表面而进入沟道区,使得漏电流很小甚至没有。
进一步地,由于该具有离子液体栅极的器件能够显著提高沟道区可调节的电子浓度,且具有很小的漏电流甚至没有漏电流,当将该具有离子液体栅极的器件应用于沟道区材料的电学性质测试中时,能够改善和增强材料性能,提高测试成功率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
根据下文结合附图对本发明具体实施例的详细描述,本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1示出了根据本发明一实施例的具有离子液体栅极的器件的截面示意图;
图2示出了根据本发明一实施例的具有离子液体栅极的器件的俯视示意图;
图3为图2所示的具有离子液体栅极的器件的局部放大图;
图4为根据本发明一实施例的离子液体栅极的工作原理示意图;
图5示出了根据本发明一实施例的具有离子液体栅极的器件的制备方法的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
图1示出了根据本发明一实施例的具有离子液体栅极的器件100的截面示意图。参见图1所示,具有离子液体栅极的器件100一般性地可包括:衬底110、第一绝缘层120、沟道区130、漏极140、源极150、第二绝缘层160和离子液体栅极170。衬底110可采用常规的半导体衬底,包括但不限于硅衬底,本发明对此不作具体限制。第一绝缘层120设置在衬底110的表面。第一绝缘层120可采用常规的绝缘材料,包括但不限于二氧化硅、五氧化二钽、氧化铝等,本发明对此不作具体限制。沟道区130设置在第一绝缘层120上。漏极140设置在第一绝缘层120上且与沟道区130的一端电性接触。源极150设置在第一绝缘层120上且与沟道区130的另一端电性接触。第二绝缘层160设置在漏极140的顶部和源极150的顶部。第二绝缘层160可采用常规的绝缘材料,包括但不限于二氧化硅、五氧化二钽、氧化铝等,本发明对此不作具体限制。离子液体栅极170包括设置在第一绝缘层120上且与漏极140和源极150绝缘的门电极171,以及覆盖沟道区130的至少一部分和门电极171的至少一部分的离子液体172(即离子液体172与沟道区130的至少一部分和门电极171的至少一部分相接触)。
需要说明的是,尽管图1中显示了离子液体172覆盖了沟道区130、门电极171、漏极140和源极150,本领域技术人员应认识到,图1中所示的仅是一种示意性的布局。在实际应用中,离子液体172只需覆盖沟道区130的至少一部分和门电极171的至少一部分以与沟道区130和门电极171充分接触,使得在门电极171与漏极140之间以及在源极150与漏极140之间施加电压时,离子液体172中的离子能够在电场的驱动下移动至沟道区130表面即可。
图2示出了根据本发明另一实施例的具有离子液体栅极的器件100的另一种布局,图3为图2所示的具有离子液体栅极的器件100的A部分的局部放大图。在图2和图3所示的器件100的布局中,除了与沟道区130电性接触的漏极140和源极150外,还设置有至少两个辅助电极180,这些辅助电极180均分别与沟道区电性连接。当器件100应用于对其沟道区材料进行测试的场合时,能够通过选取恰当的辅助电极180并将选取的辅助电极180连接至相应的测试设备(如电压计等),对器件100的沟道区130的电阻等电学性质进行测试。另外,为了便于将各电极与外部设备进行连线,器件10的每个电极(包括漏极140、源极150、门电极171以及辅助电极180)均设有用于键合引线以与外部设备连接的焊盘(Pad)190(即,图2中位于最外缘的以阴影线表示的方框部分),焊盘190的材料通常可与其所连接的电极的材料相同。需要说明的是,图2中所示的辅助电极180的数量仅是示意性的。通过采用这种布局,使器件100能够适用于不同的应用场合,增强了器件100的灵活性和适应性。
下面结合图4介绍离子液体栅极170的工作原理。当离子液体在其玻璃化温度以上时,离子液体中的离子可以自由移动。因此,在高于离子液体的玻璃化温度的条件下,将漏极140接地,在门电极171上施加正电压,则在电场的驱动下,离子液体172中的阴离子移动到门电极171表面,且移动到门电极171表面的阴离子与门电极171内部被吸引到门电极171表面的正电荷之间形成电容,该电容的等效极板间距约1nm。同时,离子液体172中的阳离子也在电场的驱动下移动到沟道区130表面,且移动到沟道区130表面的阳离子与沟道区130内部被吸引到沟道区130表面的负电荷之间形成电容,此电容的等效极板间距约1nm。由于移动到沟道区130表面的阳离子与被吸引到沟道区130表面的负电荷之间所形成的电容的等效极板间距很小(仅约1nm),因此,所形成的电容的等效电容很大(每平方厘米电容达微法(μF)量级),可以在沟道区130内部吸引大量电荷,从而提高沟道区130可调节的电子浓度。并且,在低电压条件下,离子液体172处于静电区域,其中的离子无法穿透沟道区130表面而进入沟道区130,使得漏电流很小甚至没有。在实际测试时,在源极150上也施加正电压,由于绝缘层160的存在,可以使测试电压对离子液体栅极的影响忽略不计,从而保障离子液体栅极的性能。
在一个实施例中,器件100可以是场效应晶体管。通过在场效应晶体管中采用离子液体栅极结构,能够显著改善场效应晶体管的性能。
在一个实施例中,沟道区130可由二维半导体形成。二维半导体可以选自以下材料:石墨烯、二硫化钼、氮化硼、黑磷等,本发明对此不作具体限制。在采用二维半导体作为沟道区130材料的情况下,沟道区130可调节的电子浓度能达到1015/cm2量级。
在一个实施例中,漏极140、源极150和门电极171可以由金属形成。
进一步地,漏极140、源极150和门电极171可各自由多层金属形成。例如,漏极140、源极150和门电极171可各自由钛层和金层形成。
在一个实施例中,漏极140与沟道区130的一端之间的电性接触以及源极150与沟道区130的另一端之间的电性接触可以是欧姆接触。如此,使得在漏极140与沟道区130以及源极150与沟道区130之间不会产生明显的附加阻抗。
离子液体的离子浓度会影响沟道区的电子浓度,离子液体的离子浓度越高,则沟道区可调节的电子浓度越高。同时,由于离子液体与门电极和沟道区、甚至还可能与源极和漏极相接触,离子液体对电极和沟道区材料的腐蚀性也应被考虑。优选地,选取化学活性低、腐蚀性低、离子浓度高且离子容易被电场驱动的离子液体。
在一个实施例中,离子液体172可包括高氯酸锂和非水溶剂形成的凝胶状液体、高氯酸钾和非水溶剂形成的凝胶状液体、N,N-二乙基-N-甲基-N-(2-甲氧乙基)铵基双(三氟甲基磺酰)酰亚胺(N,N-diethyl-N-(2-methoxyethyl)-N-methylammoniumbis(trifluoromethylsulphon yl)imide,DEME-TFSI)等之一。
更具体地,离子液体172可以是高氯酸锂和非水溶剂形成的凝胶状液体。非水溶剂例如可以是聚环氧乙烷(Poly(ethylene oxide),PEO)、碳酸丙烯酯(PropyleneCarbonate,PC)等。在采用高氯酸锂和PEO形成的凝胶状液体作为离子液体172时,优选高氯酸锂与PEO的质量比在(0.2-0.5):1范围内。
如前文所述,该具有离子液体栅极的器件100能够显著提高沟道区可调节的电子浓度,且具有很小的漏电流甚至没有漏电流,因此,器件100适用于对沟道区材料的电学性质测试中。
相应地,本发明实施例还提供了具有离子液体栅极的器件100在沟道区材料的电学性质测试中的应用。当器件100应用于对沟道区材料进行电学性质测试时,以待测沟道区材料形成器件100的沟道区130,制备得到具有离子液体栅极的器件100后,根据测试需求将器件100中相应的漏极140和源极150、以及门电极171与相应的测试设备连线,即可对待测沟道区材料的电学性质进行测试。
通过将该具有离子液体栅极的器件100应用于沟道区材料的电学性质测试中,能够实现对该器件100中的沟道区的材料性质的改善和增强,提高测试成功率。
当待测沟道区材料为二维半导体时,可以利用该二维半导体形成器件100的沟道区130,制备得到具有离子液体栅极的器件100。然后根据测试需求将器件100中相应的漏极140和源极150、以及门电极171与相应的测试设备连线,即可实现对二维半导体的电学性质进行测试。具体地,所测试的二维半导体的电学性质可包括横向电阻(也称为霍尔电阻)和/或纵向电阻。
此外,对于沟道区材料(如二维半导体)的电学性质进行测试的方法以及所需的测试设备是本领域技术人员所习知的,本文中不另赘述。
基于同一发明构思,本发明实施例还提供了一种具有离子液体栅极的器件100的制备方法。
图5示出了根据本发明一实施例的具有离子液体栅极的器件100的制备方法的流程图。参见图5所示,本发明实施例的具有离子液体栅极的器件100的制备方法包括以下步骤:
步骤S1,提供具有第一绝缘层120的衬底110。
步骤S2,在第一绝缘层120上制备沟道区130、与沟道区130的一端电性接触的漏极140、与沟道区130的另一端电性接触的源极150以及与源极150和漏极140绝缘的门电极171。
本步骤中,可采用通用的半导体器件的微加工工艺进行制备。
在一种实施方案中,步骤S2可通过以下分步骤进行:
第一分步骤:在第一绝缘层120上形成沟道区130。具体地,可以在第一绝缘层120上直接生长半导体材料以形成沟道区130。或者,也可以在制备好半导体材料后,再将制备的半导体材料转移到第一绝缘层120上,以形成沟道区130。
第二分步骤:在第一绝缘层120和沟道区130上涂覆第一光刻胶,根据设计的电极图案对第一光刻胶进行曝光和显影,得到第一图案化光刻胶和从第一图案化光刻胶露出的第一区域。具体地,第一光刻胶可以为聚甲基丙烯酸甲酯(Polymethyl Methacrylate,PMMA)光刻胶,以旋涂方式进行涂覆。采用电子束曝光方式对第一光刻胶进行曝光,以甲基异丁基酮(Methyl Isobutyl Ketone,MIBK)和异丙醇(Isopropanol,IPA)混合溶液对曝光的第一光刻胶进行显影。
第三分步骤:在第一区域和第一图案化光刻胶上蒸镀源极、漏极和门电极的材料,去除第一图案化光刻胶,得到漏极140、源极150和门电极171。具体地,可采用电子束蒸镀金属材料(如钛和金)。蒸镀后,放入丙酮中去除第一图案化光刻胶。
步骤S3,在源极150和漏极140的顶部形成第二绝缘层。
在本步骤中,首先,在第一绝缘层120、沟道区130、漏极140、源极150和门电极171上涂覆第二光刻胶,根据设计的第二绝缘层图案对第二光刻胶进行曝光和显影,得到第二图案化光刻胶和从第二图案化光刻胶露出的第二区域。第二光刻胶可以为聚甲基丙烯酸甲酯(Polymethyl Methacrylate,PMMA)光刻胶,以旋涂方式进行涂覆。采用电子束曝光方式对第二光刻胶进行曝光,以甲基异丁基酮(Methyl Isobutyl Ketone,MIBK)和异丙醇混合溶液对曝光的第一光刻胶进行显影。
然后,在第二区域和第二图案化光刻胶上蒸镀第二绝缘层的材料,去除第二图案化光刻胶,得到第二绝缘层160。具体地,可采用电子束蒸镀第二绝缘层的材料(如氧化铝)。蒸镀后,放入丙酮中去除第二图案化光刻胶。
步骤S4,在沟道区130和门电极171所在区域涂覆离子液体172,使离子液体172覆盖沟道区130的至少一部分和门电极171的至少一部分,得到具有离子液体栅极的器件100。
本步骤中,可采用滴涂方式涂覆离子液体172。
本发明实施例提供的具有离子液体栅极的器件的制备方法制备效率高,且操作简单。
在一个实施例中,在执行步骤S4之后,还可以将器件100在真空环境内于指定温度(如70℃)下静置预设时间(一般为6-15h,例如12h),以保证离子液体172与被离子液体172覆盖的沟道区130和门电极171充分接触。此处提及的真空不应当理解为绝对标准的真空,而是指低于一个大气压力的状态。优选地,真空环境的真空度在1Pa以下。
此外,在涂覆离子液体172后,还可以采用沾有有机溶剂(如甲醇)的擦拭物对沟道区130和门电极171所在区域之外的部位进行擦拭,以去除其他部位处的离子液体。
在本发明实施例的具有离子液体栅极的器件100的制备方法中,离子液体172可以是商购的,也可以预先制备得到。在预先制备离子液体172时,通过将离子液体原料(如高氯酸锂、高氯酸钾等)与相应非水溶剂(如PEO、PC等)混合形成凝胶状液体来制备。
下面通过特定的实施例1说明本发明的具有离子液体栅极的器件100的制备方法的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与效果。
实施例1
本发明实施例中,制备以二维半导体作为沟道区材料,具有基于高氯酸锂离子液体的离子液体栅极的场效应晶体管。本发明实施例的具有离子液体栅极的器件100的制备方法包括以下步骤:
步骤一:制备高氯酸锂离子液体172。
首先,将1g PEO粉末和0.3g高氯酸锂粉末与15mL无水甲醇混合。然后,在55℃下搅拌至无水甲醇基本挥发完全后,得到高氯酸锂和PEO形成的凝胶状液体作为高氯酸锂离子液体172。
步骤二:提供具有二氧化硅绝缘层120的硅衬底110。
步骤三:在二氧化硅绝缘层120上生长二维半导体,作为沟道区130。
步骤四:在二氧化硅绝缘层120和二维半导体上涂覆第一光刻胶,根据设计的电极图案对第一光刻胶进行曝光和显影,得到第一图案化光刻胶和从第一图案化光刻胶露出的第一区域。
具体地,利用台式匀胶机将PMMA 950A4光刻胶均匀旋涂在生长有二维半导体的二氧化硅绝缘层120上,然后在120℃下烘烤1min。
之后,在电压10KV、面曝光剂量100μA/cm2的条件下对PMMA 950A4光刻胶进行电子束曝光,再以MIBK:IPA体积比为1:3的溶液进行显影1min,得到用于对二维半导体进行定位的标记阵列。标记阵列共包含50×50个标记,每个标记为宽1μm的十字记号,相邻标记之间的间距为100μm。
接着,在光学显微镜下采集带有标记阵列的硅衬底上二维半导体图像,通过CAD设计电极图案(包括源极、漏极和门电极的图案,甚至还可以包括辅助电极的图案),并利用设计的电极图案,在电压10KV、面曝光剂量100μA/cm2的条件下再次对PMMA 950A4光刻胶进行电子束曝光,而后以MIBK:IPA体积比为1:3的溶液进行显影1min,得到第一图案化光刻胶和从第一图案化光刻胶露出的第一区域。
步骤五:在第一区域和第一图案化光刻胶上镀膜,去除第一图案化光刻胶,得到漏极140、源极150和门电极171。漏极140和源极150均为欧姆接触电极。
具体地,通过电子束镀膜机依次蒸镀5nm厚的钛层和70nm厚的金层,得到蒸镀后的样品。然后,将蒸镀后的样品在丙酮中浸泡0.5h,再超声清洗30s,使第一图案化光刻胶脱落。最后,使用异丙醇清洗样品。
另外,若在设计电极图案时设计了辅助电极的图案,则在本步骤中还可以同时得到辅助电极180。
步骤六:涂覆第二光刻胶,根据设计的第二绝缘层图案对第二光刻胶进行曝光和显影,得到第二图案化光刻胶和从第二图案化光刻胶露出的第二区域。
具体地,利用台式匀胶机将PMMA 950A4光刻胶均匀旋涂在生长有二维半导体且形成了漏极140、源极150和门电极171的二氧化硅绝缘层120上,然后在120℃下烘烤1min。
利用步骤四所得到的硅衬底上二维半导体的图像,设计第二绝缘层图案,并利用设计的第二绝缘层图案,在电压10KV、面曝光剂量100μA/cm2的条件下对PMMA 950A4光刻胶进行电子束曝光,而后以MIBK:IPA体积比为1:3的溶液进行显影1min。
另外,若在步骤五中同时制备得到了辅助电极180,则在设计第二绝缘层图案时,应使所设计的第二绝缘层图案覆盖漏极140和源极150的同时可覆盖辅助电极180。
步骤七:在第二区域和第二图案化光刻胶上蒸镀第二绝缘层的材料,去除第二图案化光刻胶,得到第二绝缘层160。
具体地,通过电子束镀膜机蒸镀100nm厚的氧化铝绝缘层。然后,浸泡在丙酮中0.5h,再超声清洗30s,使第二图案化光刻胶脱落。最后,使用异丙醇清洗样品。
在步骤五中同时制备得到了辅助电极180且步骤六中设计了覆盖辅助电极180的第二绝缘层图案的情况下,本步骤中可同时在漏极140、源极150和辅助电极180的顶部形成第二绝缘层160。
步骤八:等离子体清洗。
具体地,使用氩气等离子体在30Pa、功率30W的条件下对样品进行清洗30s,以去除器件表面的氧化层。然后,在真空环境下静置3天以去除水汽。
步骤九:滴涂离子液体172。
具体地,用移液器移取步骤一所制备的高氯酸锂离子液体172,在显微镜下将指定量高氯酸锂离子液体172滴到样品的二维半导体和门电极171所在区域(通常为样品中心区域),利用匀胶机在100rmp转速下对样品处理10s,使高氯酸锂离子液体172均匀摊开,以保证覆盖门电极171和二维半导体。然后,利用沾有无水甲醇的擦拭物擦除二维半导体和门电极171所在区域之外的其他区域的离子液体172,再在真空环境下以70℃的条件静置12h,以保证离子液体172与沟道区130和门电极171充分接触。
本发明实施例的方法所制备的具有离子液体栅极的器件100中,二维半导体内可调节的电子浓度可达到1015/cm2量级,而且基本没有漏电流,使得该器件非常适合应用于对二维半导体的电学性质测试。
根据上述任意一个可选实施例或多个可选实施例的组合,本发明实施例能够达到如下有益效果:
本发明实施例的具有离子液体栅极的器件,采用离子液体栅极结构,离子液体栅极包括与源极和漏极绝缘的门电极,以及覆盖沟道区和门电极的离子液体。由于在离子液体的玻璃化温度以上时,离子液体中的离子可以自由移动,因此,在高温下,通过门电极与源极之间的电场的驱动,能够使离子液体中的离子移动到沟道区表面,形成电容。该电容由于等效极板间距很近(约1nm),使得等效电容很大(每平方厘米电容达微法(μF)量级),因此可以在沟道区内部吸引大量电荷,从而提高沟道区可调节的电子浓度。特别地,对于二维半导体形成的沟道区,能够使沟道区可调节的电子浓度达到1015/cm2量级。并且,在低电压条件下,离子液体处于静电区域,其中的离子无法穿透沟道区表面而进入沟道区,使得漏电流很小甚至没有。
进一步地,由于该具有离子液体栅极的器件能够显著提高沟道区可调节的电子浓度,且具有很小的漏电流甚至没有漏电流,当将该具有离子液体栅极的器件应用于沟道区材料的电学性质测试中时,能够实现对该器件中的沟道区材料性质的改善和增强,提高测试成功率。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
至此,本领域技术人员应认识到,虽然本文已详尽示出和描述了本发明的多个示例性实施例,但是,在不脱离本发明精神和范围的情况下,仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此,本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。

Claims (10)

1.一种具有离子液体栅极的器件,其特征在于,包括:
衬底;
第一绝缘层,设置在所述衬底的表面;
沟道区,设置在所述第一绝缘层上;
漏极,设置在所述第一绝缘层上且与所述沟道区的一端电性接触;
源极,设置在所述第一绝缘层上且与所述沟道区的另一端电性接触;
第二绝缘层,设置在所述源极的顶部和所述漏极的顶部;以及
离子液体栅极,包括设置在所述第一绝缘层上且与所述源极和所述漏极绝缘的门电极,以及覆盖所述沟道区的至少一部分和所述门电极的至少一部分的离子液体。
2.根据权利要求1所述的器件,其特征在于,所述沟道区由二维半导体形成。
3.根据权利要求1所述的器件,其特征在于,所述离子液体包括下列之一:
高氯酸锂和非水溶剂形成的凝胶状液体、高氯酸钾和非水溶剂形成的凝胶状液体、N,N-二乙基-N-甲基-N-(2-甲氧乙基)铵基双(三氟甲基磺酰)酰亚胺。
4.根据权利要求1所述的器件,其特征在于,所述源极、所述漏极和所述门电极由金属形成。
5.根据权利要求4所述的器件,其特征在于,所述金属包括钛和金。
6.根据权利要求1所述的器件,其特征在于,所述电性接触为欧姆接触。
7.根据权利要求1所述的器件,其特征在于,所述器件是场效应晶体管。
8.一种根据权利要求1-7中任一项所述的具有离子液体栅极的器件在沟道区材料的电学性质测试中的应用。
9.根据权利要求8所述的具有离子液体栅极的器件在沟道区材料的电学性质测试中的应用,其特征在于,所述沟道区材料为二维半导体,所述电学性质包括横向电阻和/或纵向电阻。
10.一种根据权利要求1-7中任一项所述的具有离子液体栅极的器件的制备方法,其特征在于,包括:
提供具有所述第一绝缘层的衬底;
在所述第一绝缘层上制备沟道区、与所述沟道区的一端电性接触的漏极、与所述沟道区的另一端电性接触的源极以及与所述源极和所述漏极绝缘的门电极;
在所述源极和所述漏极的顶部形成第二绝缘层;
在所述沟道区和所述门电极所在区域涂覆离子液体,使所述离子液体覆盖所述沟道区的至少一部分和所述门电极的至少一部分;
优选地,在执行在所述沟道区和所述门电极所在区域涂覆离子液体,使所述离子液体覆盖所述沟道区的至少一部分和所述门电极的至少一部分的步骤之后,还包括:
在真空环境内于指定温度下静置预设时间。
CN202010338523.2A 2020-04-26 2020-04-26 一种具有离子液体栅极的器件及其制备方法和应用 Pending CN113555435A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010338523.2A CN113555435A (zh) 2020-04-26 2020-04-26 一种具有离子液体栅极的器件及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010338523.2A CN113555435A (zh) 2020-04-26 2020-04-26 一种具有离子液体栅极的器件及其制备方法和应用

Publications (1)

Publication Number Publication Date
CN113555435A true CN113555435A (zh) 2021-10-26

Family

ID=78101468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010338523.2A Pending CN113555435A (zh) 2020-04-26 2020-04-26 一种具有离子液体栅极的器件及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN113555435A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243632A (ja) * 2010-05-14 2011-12-01 National Institute Of Advanced Industrial & Technology ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
CN108987483A (zh) * 2018-06-07 2018-12-11 国家纳米科学中心 一种MoTe2场效应晶体管及其制备方法和应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243632A (ja) * 2010-05-14 2011-12-01 National Institute Of Advanced Industrial & Technology ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
CN108987483A (zh) * 2018-06-07 2018-12-11 国家纳米科学中心 一种MoTe2场效应晶体管及其制备方法和应用

Similar Documents

Publication Publication Date Title
JP4527194B1 (ja) グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス
EP1636826B1 (de) Verbindung zur bildung einer selbstorganisierenden monolage, schichtstruktur, halbleiterbauelement mit einer schichtstruktur und verfahren zur herstellung einer schichtstruktur
WO2015200758A9 (en) 3d graphene transistor
CN105247696B (zh) 制造有机电子装置的方法及有机电子装置
AU2002368525A1 (en) Integrated antifuse structure for finfet and cmos devices
CN107464847A (zh) 基于碱金属溶液掺杂的二硫化钼晶体管及制备方法
US10418490B2 (en) Field effect transistor and manufacturing method thereof
CN105899713B (zh) 选择性金属/金属氧化物刻蚀方法
CN111686828A (zh) 电浸润微流控背板及其制备方法
US9123815B1 (en) VTFTs including offset electrodes
Moon et al. High‐Speed Operation of Electrochemical Logic Circuits Depending on 3D Construction of Transistor Architectures
CN113555435A (zh) 一种具有离子液体栅极的器件及其制备方法和应用
US9214560B2 (en) VTFT including overlapping electrodes
CN105140261A (zh) 有机薄膜晶体管及其制备方法、阵列基板及显示装置
CN110634958B (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
US20140080274A1 (en) Method of forming channel layer of electric device and method of manufacturing electric device using the same
US9093470B1 (en) VTFT formation using capillary action
CN107369651B (zh) 互补场效应晶体管及其制备方法和像素电路
CN114695124B (zh) 一种独立式离子胶薄膜门控石墨烯场效应晶体管制备方法
CN111192937B (zh) 一种制作超薄透明石墨烯栅电极的方法
JP2017200873A (ja) グラフェンナノ構造のdna画定エッチング法
WO2021193564A1 (ja) ガス分子吸着体、及びガスセンサ
EP2985798A1 (en) Method for manufacturing an organic electronic device and organic electronic device
JP4156880B2 (ja) 電界効果トランジスタ
CN105097466B (zh) 半导体器件制造工艺和半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination