JP4156880B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP4156880B2 JP4156880B2 JP2002225469A JP2002225469A JP4156880B2 JP 4156880 B2 JP4156880 B2 JP 4156880B2 JP 2002225469 A JP2002225469 A JP 2002225469A JP 2002225469 A JP2002225469 A JP 2002225469A JP 4156880 B2 JP4156880 B2 JP 4156880B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field effect
- ions
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、混合導電体材料中の可動イオン密度を制御することにより、混合導電体材料の電子伝導性を制御する電界効果トランジスタに関するものである。
【0002】
【従来の技術】
従来、電界効果トランジスタと言えば、シリコンを材料のベースにしたMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)のことであり、例えば、ファイマン・レクチャーズ・オン・コンピューテーション(Feynman Lectureson Computation)第222頁〜第233頁に記載されている。
【0003】
この方法では、ゲート電極(Metal)に電圧を印加することにより、酸化膜(Oxide)を介してシリコン層(Semiconductor)に電界を印加し、このシリコン層中の電子分布を制御することにより電子伝導性を制御していた。また、この方法では、シリコンとゲート電極間に酸化膜を形成することで、シリコンとゲート電極間の電子の移動を防いでいる。
【0004】
一方、イオンの移動を制御する素子として、固体電解質を用いた電子素子が、本願発明者らによって既に提案されている(特開2000−265344)。
【0005】
この方法では、固体電解質からなる第1の電極と金属からなる第2の電極間に電圧を印加して、固体電解質から金属原子を析出させ、2つの電極間に金属原子による架橋を形成する(スイッチ・オンの状態)。電圧の極性を逆にすれば、析出した金属原子が固体電解質内に固溶して架橋が消失する(スイッチ・オフの状態)。その場合の状態の読み出しは、前記析出反応および固溶反応の臨界電圧より小さい電圧を印加して、電極間に流れる電流を計測することで行う。このとき用いられる素子は、2端子素子である。
【0006】
【発明が解決しようとする課題】
しかしながら、上記したシリコンを用いた従来の電界効果トランジスタは、微細化が進んだ結果、まもなくその動作限界を迎えようとしている。例えば、半導体開発ロードマップによれば、その酸化膜厚(実効膜厚)は、2010年には既に1nmを切っているだろうと予想されており、その場合、既存の材料を用いる限り、もはや絶縁膜として機能できなくなる。即ち、電界効果トランジスタとして動作しないことになる。
【0007】
このため、分子デバイスなど、nmサイズの新しいデバイスの開発が進められている。例えば、ネーチャー第393巻49頁から50頁(1998年)〔Nature,393(1998)pp.49−50〕に、カーボンナノチューブを用いたトランジスタの実験結果が報告されている。しかし、この方法でも、カーボンナノチューブ以外のゲート電極などの構造体は、既存の半導体デバイスの製造プロセスを応用して作られており、結果として、トランジスタ全体のサイズは従来のものと大差ない。即ち、nmサイズの素子の開発は、未だ基本原理実証の域を出ていないのが実状であった。
【0008】
また、前記イオンの移動を制御するスイッチは、前記シリコンを用いた従来の電界効果トランジスタのサイズ的な限界を解決するものであったが、2端子素子であったために、増幅作用などがなく、機能として、前記シリコンを用いた従来の電界効果トランジスタに劣る面があった。
【0009】
本発明は、上記状況を鑑みて、イオンの移動を制御することにより、電子伝導性を制御することができるナノメータサイズの電界効果トランジスタを提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕電界効果トランジスタにおいて、イオン伝導性および電子伝導性を有する混合導電体材料で構成された第1の層(4)および第2の層(6)、およびこの第1の層(4)と第2の層(6)に挟まれたイオン伝導性のみを有するイオン導電体材料で構成される第3の層(5)を有し、前記第1の層(4)、第2の層(6)、第3の層(5)の各層における可動イオンは同種であり、前記可動イオンの各層間の移動を制御することにより前記第1の層(4)の電子伝導性を制御し、それによって、前記第1の層(4)に接続されたソース電極(2)・ドレイン電極(3)間の電流・電圧特性を制御することを特徴とする。
【0011】
〔2〕上記〔1〕記載の電界効果トランジスタにおいて、前記第2の層(6)上に設けたゲート電極(7)により、前記可動イオンの移動を制御することを特徴とする。
【0012】
〔3〕上記〔1〕記載の電界効果トランジスタにおいて、前記第2の層(6)上に絶縁膜(30)を配置し、この絶縁膜層(30)上に設けたゲート電極(7)により、前記可動イオンの移動を制御することを特徴とする。
【0013】
〔4〕上記〔1〕、〔2〕又は〔3〕記載の電界効果トランジスタにおいて、
【0014】
〔5〕上記〔1〕、〔2〕又は〔3〕記載の電界効果トランジスタにおいて、
【0016】
すなわち、
〔1〕イオン伝導性および電子伝導性を有する混合導電体材料で構成された第1の層(4)を絶縁性基板(1)上に設置し、その上にイオン伝導性のみを有するイオン導電体材料で構成される第3の層(5)を設置し、さらにその上にイオン伝導性および電子伝導性を有する混合導電体材料で構成された第2の層(6)を設置し、さらにその第2の層(6)上に金属のゲート電極(7)を構成する。あるいは、第2の層(6)上に絶縁膜(30)を配置し、この絶縁膜(30)上に金属のゲート電極(7)を構成する。また、第1の層(4)に対して、ソース電極(2)およびドレイン電極(3)を接続して電界効果トランジスタを構成することを特徴とする。
【0017】
〔2〕上記〔1〕記載の電界効果トランジスタにおいて、前記ゲート電極(7)に電圧を印加して、前記第2の層(6)内に電界を発生させ、これにより第2の層(6)内の可動イオンを移動させる。例えば、ゲート電極(7)に正の電圧を印加すれば、可動イオンは、前記第3の層(5)へ向かって移動し、その一部は、第3の層(5)内へ流入する。これに伴い、第3の層(5)から前記第1の層(4)へも可動イオンが流入し、第1の層(4)のイオン密度は上昇する。即ち、第1の層(4)においては、イオン密度の上昇に伴い、電子伝導度が高くなる。従って、ソース・ドレイン間に一定電圧を印加した場合、上記ゲート電圧の印加により、ソース・ドレイン間に流れる電流量は増大する。
【0018】
一方、ゲート電極(7)に負の電圧を印加すれば、可動イオンの移動の向きは逆方向になり、前記第1の層(4)の可動イオン密度が減少し、その結果、第1の層(4)の電子伝導度が低くなり、ソース・ドレイン間の電流は減少する。このようにイオンの移動を電界により制御してトランジスタを動作させることを特徴とする。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【0020】
図1は本発明の実施例を示す電界効果トランジスタの模式図である。
【0021】
この図に示すように、絶縁性基板1上に、ソース電極2およびドレイン電極3に挟まれる形で、混合導電体材料からなる第1の層4が形成されている。この第1の層4上には、イオン導電体材料からなる第3の層5が形成されており、さらにこの第3の層5の上には、混合導電体材料からなる第2の層6が形成されている。この第2の層6上には、ゲート電極7があり、これらは、絶縁膜8によって覆われている。
【0022】
そこで、ゲート電極7に電圧を印加すると、前記第1の層4、第3の層5、第2の層6の各層内および各層間でイオンの移動が起こり、前記第1の層4内の可動イオン密度が変化することで、第1の層4内の電子伝導度が変化する。これによって、前記ソース電極2、ドレイン電極3間の電流・電圧特性が制御される。
【0023】
このように、本発明は、混合導電体材料からなる層とイオン導電体材料からなる層とを積層することによって、イオンの移動を制御することにより、電子伝導性を制御する新しいタイプの電界効果トランジスタを実現した。
【0024】
【実施例1】
図2は本発明の実施例を示す電界効果トランジスタの動作原理図である。
【0025】
説明を簡単にするため、この図では、絶縁性基板1、ソース電極2、ドレイン電極3、混合導電体材料からなる第1の層4、イオン導電体材料からなる第3の層5、混合導電体材料からなる第2の層6、ゲート電極7と、前記第1の層4、第3の層5、第2の層6内の可動イオン9のみを模式的に示した。
【0026】
図2(a)は、ゲート電圧がゼロの状態を示している。可動イオン9は、第1の層4、第2の層6、および第3の層5において均一な分布をしている。この状態でソース電極2、ドレイン電極3間に電圧を印加すれば、ソース電極2からドレイン電極3に、第1の層4を通って電流が流れる。
【0027】
図2(b)では、ゲート電極7に負の電圧が印加されており、第2の層6内の可動イオン(銀イオン)9が電界によってゲート電極7側に引き寄せられている。これに伴い、第2の層6内では、第3の層5近傍の銀イオン濃度が小さくなるので、それを補うため、第3の層5より第2の層6内へ銀イオン9が供給される。第3の層5内では、銀イオン9はヨウ素イオンと同数存在する必要があるため、第1の層4より、第3の層5内へ銀イオン9が供給される。
【0028】
この結果、第1の層4内の銀イオン濃度が減少し、電子伝導度が減少する。即ち、ソース・ドレイン間に流れる電流が減少する。なお、これらイオンの移動は無限に続くわけではなく、ゲート電圧による電界とイオンの移動によって形成される電界が釣り合った時点で移動は終了する。つまり、ゲート電圧と1対1に対応したイオン分布となる。
【0029】
一方、ゲート電極7に正の電圧を印加すると、図2(c)に示すように、第2の層6内の銀イオン9はゲート電極7から遠ざかり、一部が、第3の層5内へ流入する。この結果、第3の層5から第1の層4内へ銀イオン9の供給が行われ、第1の層4内の銀イオン濃度が上昇する。即ち、第1の層4の電子伝導度が増し、ソース・ドレイン間の電流が増大する。
【0030】
なお、イオン導電体からなる第3の層5は、イオン伝導性のみを有し、電子伝導性を有しないので、第1の層4と第2の層6間での電子の移動はない。即ち、第3の層5は、MOSFETで言うところのゲート絶縁膜の役目を果たす。ただし、上述の通り、ゲート電圧を印加することによってイオンの移動が起こるので、ゲート電圧に対応した準安定なイオン分布になるまでの間、いわゆるイオン電流が流れる。
【0031】
しかし、この時間は、前記第1の層4、第2の層6、第3の層5の膜厚と余剰イオン量(δ)を最適化することで、数ナノ秒から数ピコ秒以下に抑えられ、また、このとき流れる電流量もナノアンペア(nA)以下に抑えることが出来るので、回路を構成する上で、何ら問題はない。
【0032】
図3はソース・ドレイン間電圧を固定(0.5V)し、ゲート電圧を−2Vから+2Vに掃引した場合のソース・ドレイン電流の測定結果である。ここで、横軸はゲート電圧(V)、縦軸がソース・ドレイン間電流(mA)を示す。
【0033】
この図から明らかなように、ゲート電圧0Vでは、−1Vから+1Vの範囲では、ゲート電圧に応じ、上述の説明の通り、ソース・ドレイン電流が変化している。−1V以下では、第1の層4内の余剰イオンがほとんどなくなっており、イオンの移動はこれ以上起こらず、電流がゼロとなっている。一方、+1V以上では、やはり、イオンの移動がそれ以上は起こらず、一定電流が流れている。
【0034】
このように、実施例1では、−1Vから+1Vの範囲で電流の制御を行うことができるが、前記第1の層4、第2の層6、第3の層5の膜厚と余剰イオン量(δ)を制御することで、その範囲を変えた電界効果トランジスタを作製することが出来る。
【0035】
【実施例2】
図4を用いて、余剰イオン量(δ)を小さくした場合の本発明に基づく電界効果トランジスタの動作を説明する。
【0036】
この実施例では、余剰イオン量(δ)がほぼゼロとなるようにした。ゲート電極7の電圧がゼロの状態〔図4(a)〕では、第1の層4と第2の層6の余剰イオン量(δ)は等しい。従って、ゲート電圧ゼロの状態では、第1の層4内には、ほとんどキャリアが存在せず、ソース・ドレイン間に電流は流れない。
【0037】
図5に測定結果を示す。この図では、横軸がゲート電圧(V)、縦軸がソース・ドレイン間電流(ソース・ドレイン間電圧:0.5V)(mA)を示している。
【0038】
次いで、ゲート電圧として負電圧を印加すると、実施例1で説明した通り、第1の層4の余剰銀イオン9が限りなく0に近づくので〔図4(b)〕、ソース・ドレイン間電流は流れない。
【0039】
逆に、ゲート電圧として正の電圧を印加すると、第1の層4中の余剰銀イオン量(δ)が増え〔図4(c)〕、導電性が増すので、ソース・ドレイン間に電流が流れるようになる。
【0040】
この実施例では、電界効果トランジスタの閾値電圧が0Vとなるように余剰銀イオン量(δ)を制御したが、これを制御することで、閾値電圧をさらにプラス側にシフトさせることもできる。
【0041】
【実施例3】
【0042】
まず、絶縁性基板10上にPt配線11を形成し、その上にSiO2 等よりなる絶縁層12を形成する。さらに、その上にレジスト13,14を塗布し、電子線描画装置などによりパターンを形成する〔図6(a)〕。
【0043】
次いで、絶縁層12およびPt配線11をエッチングし、ソース電極11′、ドレイン電極11″、絶縁層12′,12″を形成する。さらに、真空蒸着法等により銀薄膜15,16,17を形成する〔図6(b)〕。
【0044】
続いて、基板を200℃程度に加熱した上で、この基板をイオウガス雰囲気中に導入すると、前記銀薄膜15,16,17は硫化され、硫化銀薄膜15′,16′,17′となる〔図6(c)〕。
【0045】
その後、基板をヨウ素雰囲気中に導入すると、硫化銀薄膜15′,16′,17′の表面がヨウ化され、ヨウ化銀薄膜18,19,20が形成される〔図6(d)〕。これは、硫化銀よりもヨウ化銀の方が安定であることを利用したものである。従って、ヨウ化銀薄膜18,19,20の膜厚を制御するには、基板をヨウ素雰囲気中に導入する際の基板温度、ヨウ素雰囲気濃度と導入時間を制御すればよい。
【0046】
さらに、銀薄膜を真空蒸着などにより形成し、上記の方法で硫化し、硫化銀薄膜21,22,23を形成し、その上にPt電極24,25,26を形成する〔図6(e)〕。
【0047】
最後に、リフトオフ法などによりレジスト13,14およびその上に形成された薄膜を除去して、本発明の電界効果トランジスタが形成される〔図6(f)〕。 この実施例では、電界効果トランジスタのサイズは、図6(a)に示すレジストの開口部の大きさで決まる。電子線描画装置などを用いれば、容易に10nm以下の加工が可能であり、本発明に基づく電界効果トランジスタが容易に集積化できることが分かる。
【0048】
なお、以上述べた製造プロセスは、一実施例である。他の製造プロセスにより作製しても、同様の構造が最終的に形成されれば、本発明に基づく電界効果トランジスタを実現できることは言うまでもない。
【0049】
【実施例4】
図7は本発明に係る絶縁膜を用いた電界効果トランジスタの模式図である。
【0050】
ここでは、ゲート電極7と混合導電体材料からなる第2の層6間に絶縁膜30を配置するようにしたものである(図7参照)。
【0051】
このように、ゲート電極7と第2の層6間に絶縁膜30を配置することにより、ゲート電極7とソース電極2ないしドレイン電極3間には一切電流が流れなくなる。このため、高速動作を行う上では、実施例1に示した構造よりも、この実施例による構造の方が有利である。
【0052】
図8(a)は、ゲート電圧がゼロの状態を示しており、可動イオン9は、第1の層4、第2の層6、および第3の層5において均一な分布をしている。この状態でソース電極2、ドレイン電極3間に電圧を印加すると、ソース電極2からドレイン電極3に、第1の層4を通って電流が流れる。
【0053】
図8(b)では、ゲート電極7に負の電圧が印加されており、絶縁膜30を介して、第2の層6内に電界が印加され、第2の層6内の銀イオン9が該電界によって、絶縁膜30(ゲート電極7)側に引き寄せられている。これに伴い、第2の層6内では、第3の層5近傍の銀イオン濃度が小さくなるので、それを補うため、第3の層5より第2の層6内へ銀イオン9が供給される。
【0054】
第3の層5内では、銀イオン9はヨウ素イオンと同数存在する必要があるため、第1の層4より、第3の層5内へ銀イオン9が供給される。この結果、第1の層4内の銀イオン濃度が減少し、電子伝導度が減少する。即ち、ソース・ドレイン間に流れる電流が減少する。
【0055】
一方、ゲート電極7に正の電圧を印加すると、図8(c)に示すように、第2の層6内の銀イオン9はゲート電極7から遠ざかり、一部が、第3の層5内へ流入する。この結果、第3の層5から第1の層4内への銀イオン9の供給が行われ、第1の層4内の銀イオン濃度が上昇する。即ち、第1の層4の電子伝導度が増し、ソース・ドレイン間の電流が増大する。
【0056】
なお、前述のように、本実施例では第2の層6とゲート電極7間に絶縁膜30を配置したことで、ソース・ドレイン間電流にイオン電流に基づく電流は一切含まれないので、高速動作に適している。
【0057】
上記したように、電子伝導性およびイオン伝導性を有する混合導電体と、イオン伝導性のみを有するイオン導電体とを積層し、電界を印加することで、前記混合導電体とイオン導電体間でのイオンの移動を誘起し、前記混合導電体中のイオンの濃度を制御する。この混合導電体中では、電子伝導性がイオン濃度に依存するので、前記イオンの濃度を電界で制御することにより、トランジスタ動作を実現できる。また、構造が簡単なので、ナノサイズ化が容易であり、従来型トランジスタで問題であったリーク電流が発生しないなどの利点がある。
【0058】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0059】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【0060】
(A)電子伝導性およびイオン伝導性を有する混合導電体と、イオン伝導性のみを有するイオン導電体とを積層し、電界を印加することで、前記混合導電体とイオン導電体間でのイオンの移動を誘起し、前記混合導電体中のイオンの濃度を制御する。この混合導電体中では、電子伝導性がイオン濃度に依存するので、前記イオンの濃度を電界で制御することにより、トランジスタ動作を実現できる。構造が簡単なので、ナノサイズ化が容易であり、従来型トランジスタで問題であったリーク電流が発生しないなどの利点がある。
【0061】
(B)より具体的には、イオン伝導性および電子伝導性を有する混合導電体材料で構成された第1の層、第2の層、および前記第1の層と第2の層に挟まれたイオン伝導性のみを有するイオン導電体材料で構成された第3の層を備え、前記第1の層、第2の層、第3の層の各層における可動イオンは同種であり、前記可動イオンの各層間の移動を制御することにより、ソース・ドレイン間の電子伝導性を制御することができる新しいタイプのナノメータサイズの電界効果トランジスタを得ることができる。
【0062】
(C)さらに、第2の層とゲート電極間に絶縁膜を配置することにより、高速動作に適した、新しいタイプのナノメータサイズの電界効果トランジスタを得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例を示す電界効果トランジスタの模式図である。
【図2】本発明の実施例を示す電界効果トランジスタの動作原理図である。
【図3】図2に示す電界効果トランジスタの動作結果を示す図である。
【図4】本発明の実施例を示す別の電界効果トランジスタの動作原理図である。
【図5】図4に示す電界効果トランジスタの動作結果を示す図である。
【図6】本発明の実施例を示す電界効果トランジスタの製造工程断面図である。
【図7】本発明の実施例を示す絶縁膜を用いた電界効果トランジスタの模式図である。
【図8】本発明の実施例を示す絶縁膜を用いた電界効果トランジスタの動作原理図である。
【符号の説明】
1,10 絶縁性基板
2,11′ ソース電極
3,11″ ドレイン電極
4 混合導電体からなる第1の層
5 イオン導電体からなる第3の層
6 混合導電体からなる第2の層
7 ゲート電極
8,30 絶縁膜
9 可動イオン(銀イオン)
11 Pt配線
12,12′,12″ 絶縁層
13,14 レジスト
15,16,17 銀薄膜
15′,16′,17′,21,22,23 硫化銀薄膜
18,19,20 ヨウ化銀薄膜
24,25,26 Pt電極
Claims (5)
- イオン伝導性および電子伝導性を有する混合導電体材料で構成された第1の層および第2の層、および該第1の層と第2の層に挟まれたイオン伝導性のみを有するイオン導電体材料で構成される第3の層を有し、前記第1の層、第2の層、第3の層の各層における可動イオンは同種であり、前記可動イオンの各層間の移動を制御することにより前記第1の層の電子伝導性を制御し、それによって前記第1の層に接続されたソース電極・ドレイン電極間の電流・電圧特性を制御することを特徴とする電界効果トランジスタ。
- 請求項1記載の電界効果トランジスタにおいて、前記第2の層上に設けたゲート電極により、前記可動イオンの移動を制御することを特徴とする電界効果トランジスタ。
- 請求項1記載の電界効果トランジスタにおいて、前記第2の層上に絶縁膜を配置し、該絶縁膜層上に設けたゲート電極により、前記可動イオンの移動を制御することを特徴とする電界効果トランジスタ。
- 請求項1、2又は3記載の電界効果トランジスタにおいて、前記第1の層および第2の層を構成する混合導電体材料がAg2+ δSないしAg2+ δSeであり、前記第3の層を構成するイオン導電体材料がAgIないしRbAg4 I5 であることを特徴とする電界効果トランジスタ。
- 請求項1、2又は3記載の電界効果トランジスタにおいて、前記第1の層および第2の層を構成する混合導電体材料がCu1+ δSないしCu2+ δSないしCu2+ δSeであり、前記第3の層を構成するイオン導電体材料がRb4 Cu16I7 Cl13であることを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002225469A JP4156880B2 (ja) | 2002-08-02 | 2002-08-02 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002225469A JP4156880B2 (ja) | 2002-08-02 | 2002-08-02 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004071659A JP2004071659A (ja) | 2004-03-04 |
JP4156880B2 true JP4156880B2 (ja) | 2008-09-24 |
Family
ID=32013086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002225469A Expired - Fee Related JP4156880B2 (ja) | 2002-08-02 | 2002-08-02 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4156880B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896033B2 (en) | 2010-09-22 | 2014-11-25 | National Institute For Materials Science | Electrochemical transistor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5211483B2 (ja) * | 2005-01-17 | 2013-06-12 | 日本電気株式会社 | 固体電解質スイッチング素子およびその製造方法ならびに集積回路 |
-
2002
- 2002-08-02 JP JP2002225469A patent/JP4156880B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896033B2 (en) | 2010-09-22 | 2014-11-25 | National Institute For Materials Science | Electrochemical transistor |
Also Published As
Publication number | Publication date |
---|---|
JP2004071659A (ja) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8772141B2 (en) | Doping carbon nanotubes and graphene for improving electronic mobility | |
Banno et al. | Diffusivity of Cu ions in solid electrolyte and its effect on the performance of nanometer-scale switch | |
CN109755307B (zh) | 一种基于二维层状材料的雪崩场效应晶体管及测量装置 | |
WO2003028124A1 (fr) | Dispositif electrique comprenant un electrolyte solide | |
Clifford et al. | Electrostatics of partially gated carbon nanotube FETs | |
Zhitenev et al. | Chemical modification of the electronic conducting states in polymer nanodevices | |
CN114597260B (zh) | 一种电学可控单分子开关器件及制备方法 | |
Zhou et al. | Discussion on device structures and hermetic encapsulation for SiOx random access memory operation in air | |
Kwon et al. | Laser direct writing process for making electrodes and high-k sol–gel ZrO2 for boosting performances of MoS2 transistors | |
CN108091698A (zh) | 场效应晶体管、制造场效应晶体管的方法及电子器件 | |
JP2008311449A (ja) | シリコンによる2端子抵抗スイッチ素子及び半導体デバイス | |
Goyal et al. | Enhanced thermally aided memory performance using few-layer ReS2 transistors | |
Du et al. | Low-voltage, flexible IGZO transistors gated by PSSNa electrolyte | |
JP4156880B2 (ja) | 電界効果トランジスタ | |
US8895425B2 (en) | Method of forming channel layer of electric device and method of manufacturing electric device using the same | |
CN107994078A (zh) | 具有源极控制电极的场效应晶体管、制造方法和电子器件 | |
Banno et al. | Solid-electrolyte nanometer switch | |
CN108376711B (zh) | 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法 | |
Im et al. | Self-Aligned Contact Doping of WSe2 Metal–Insulator–Semiconductor Field-Effect Transistors Using Hydrogen Silsesquioxane | |
CN110323277A (zh) | 场效应晶体管及其制备方法 | |
TW201205810A (en) | Method of manufacturing thin film transistors and transistor circuits | |
Belov et al. | Study of the formation process of memristor structures based on copper sulfide | |
KR20170104861A (ko) | 3차원 구조의 탄소나노튜브 전계 효과 트랜지스터 및 그 제조 방법 | |
CN110993694A (zh) | 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管 | |
Demirkiran | Reconfigurable Si Field-Effect Transistors with Crystalline Al Contacts Enabling Adaptive Complementary and Combinational Logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031201 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040323 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4156880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |