JP2000294796A - 埋込みモット材料酸化物チャネルを有する電界効果トランジスタを製作する方法 - Google Patents
埋込みモット材料酸化物チャネルを有する電界効果トランジスタを製作する方法Info
- Publication number
- JP2000294796A JP2000294796A JP2000065312A JP2000065312A JP2000294796A JP 2000294796 A JP2000294796 A JP 2000294796A JP 2000065312 A JP2000065312 A JP 2000065312A JP 2000065312 A JP2000065312 A JP 2000065312A JP 2000294796 A JP2000294796 A JP 2000294796A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- mott transition
- transition channel
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000000463 material Substances 0.000 title description 9
- 230000007704 transition Effects 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000012212 insulator Substances 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 238000004140 cleaning Methods 0.000 claims description 11
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 10
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 5
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 123
- 108091006146 Channels Proteins 0.000 description 117
- 239000004020 conductor Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002826 PrBa Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 埋込みモット絶縁酸化物チャネルを有するＦ
ＥＴの構造、およびその製造方法を提供すること。 【解決手段】 埋込みモット絶縁酸化物チャネルを有す
る電界効果トランジスタの構造およびこれを形成する方
法は、基板の上にソース電極およびドレイン電極を堆積
させること、基板および電極の上にモット転移チャネル
層を形成すること、モット転移チャネル層の上に絶縁体
層を形成すること、絶縁体層を介してソース・コンタク
トおよびドレイン・コンタクトを形成する（ソース・コ
ンタクトおよびドレイン・コンタクトがモット転移チャ
ネル層に電気的に接続されるようにする）こと、ならび
にソース・コンタクトとドレイン・コンタクトの間の絶
縁体層の上にゲート電極を形成することを含む。
ＥＴの構造、およびその製造方法を提供すること。 【解決手段】 埋込みモット絶縁酸化物チャネルを有す
る電界効果トランジスタの構造およびこれを形成する方
法は、基板の上にソース電極およびドレイン電極を堆積
させること、基板および電極の上にモット転移チャネル
層を形成すること、モット転移チャネル層の上に絶縁体
層を形成すること、絶縁体層を介してソース・コンタク
トおよびドレイン・コンタクトを形成する（ソース・コ
ンタクトおよびドレイン・コンタクトがモット転移チャ
ネル層に電気的に接続されるようにする）こと、ならび
にソース・コンタクトとドレイン・コンタクトの間の絶
縁体層の上にゲート電極を形成することを含む。
Description
【０００１】
【発明の属する技術分野】本発明は一般に電界効果トラ
ンジスタに関し、さらに詳細には、埋込みモット材料酸
化物チャネルを有する電界効果トランジスタに関する。
ンジスタに関し、さらに詳細には、埋込みモット材料酸
化物チャネルを有する電界効果トランジスタに関する。
【０００２】
【従来の技術】シリコン・ベースの金属酸化膜半導体電
界効果トランジスタ（ＭＯＳＦＥＴ）は、とりわけドー
ピングおよび二重空乏（double depletion）の影響によ
るスケーリング（例えばサイズの縮小）の限界に達して
いる。換言すると、半導体デバイスのサイズが小さくな
るにつれて、空乏領域が互いにさらに接近して配置され
ることになる。これは、しばしば隣接する空乏領域の一
体化（merging）または短絡（shorting）を招く。
界効果トランジスタ（ＭＯＳＦＥＴ）は、とりわけドー
ピングおよび二重空乏（double depletion）の影響によ
るスケーリング（例えばサイズの縮小）の限界に達して
いる。換言すると、半導体デバイスのサイズが小さくな
るにつれて、空乏領域が互いにさらに接近して配置され
ることになる。これは、しばしば隣接する空乏領域の一
体化（merging）または短絡（shorting）を招く。
【０００３】シリコンＭＯＳＦＥＴ技術では、２０００
年以降、チャネル長が０．１ミクロンまでのデバイスの
縮小が見込まれる。しかし、０．１ミクロン以下になる
と、短チャネル効果、ドーパント数の変動、バリスティ
ック輸送、および薄いゲート酸化膜を介したトンネル効
果も含めた、シリコンＭＯＳＦＥＴ技術を制限する可能
性のある基本的な物理効果がある。これらの効果は、シ
リコンＭＯＳＦＥＴ技術における最短チャネル長を３０
ｎｍ（推定値）に制限する可能性がある。
年以降、チャネル長が０．１ミクロンまでのデバイスの
縮小が見込まれる。しかし、０．１ミクロン以下になる
と、短チャネル効果、ドーパント数の変動、バリスティ
ック輸送、および薄いゲート酸化膜を介したトンネル効
果も含めた、シリコンＭＯＳＦＥＴ技術を制限する可能
性のある基本的な物理効果がある。これらの効果は、シ
リコンＭＯＳＦＥＴ技術における最短チャネル長を３０
ｎｍ（推定値）に制限する可能性がある。
【０００４】スケーリングの問題の１つの解決策は、モ
ット転移と呼ばれる金属／絶縁体転移を行うことができ
るチャネル酸化物を備えて形成された電界効果トランジ
スタ（ＦＥＴ）である（例えばモットＦＥＴまたはＭＴ
ＦＥＴ）。
ット転移と呼ばれる金属／絶縁体転移を行うことができ
るチャネル酸化物を備えて形成された電界効果トランジ
スタ（ＦＥＴ）である（例えばモットＦＥＴまたはＭＴ
ＦＥＴ）。
【０００５】モットＦＥＴは、全体が酸化物で作成され
た固体状態のスイッチング・デバイスであり、１９９８
年８月１０日のApplied Physics Letters, Vol 73, Num
ber6, 780〜782ページの、Newns等のMott Transition F
ield Effect Transistorに、より詳細に論じられてい
る。モットＦＥＴデバイスは、ソース電極およびドレイ
ン電極、ゲート酸化膜、ならびにゲート電極を接続する
チャネルを含む。
た固体状態のスイッチング・デバイスであり、１９９８
年８月１０日のApplied Physics Letters, Vol 73, Num
ber6, 780〜782ページの、Newns等のMott Transition F
ield Effect Transistorに、より詳細に論じられてい
る。モットＦＥＴデバイスは、ソース電極およびドレイ
ン電極、ゲート酸化膜、ならびにゲート電極を接続する
チャネルを含む。
【０００６】例として、モットＦＥＴデバイスを図８に
示す。このデバイスは、ゲート電極となる導電性基板８
０（例えばＮｂ−ＳＴＯを（１００）で切断した結
晶）、基板８０上にエピタキシャル成長させたゲート酸
化膜層８１（例えばチタン酸ストロンチウム（ＳＴ
Ｏ））、モット導体／絶縁体転移チャネル８２（例え
ば、Ｙ1- XＰｒXＢａ2Ｃｕ3Ｏ7-δ（ＹＰＢＣＯ、ＬＣ
Ｏ）など、エピタキシャル成長させたカプレート（cupr
ate）材料）、ソース電極８３およびドレイン電極８
３、ならびに分離トレンチ８４を含む。図８に示す構造
では、ゲート８１に電圧が印加されたときに、チャネル
８２は絶縁体から導体に（またはその逆に）変化し、ソ
ース８３とドレイン８３を接続または切断する。
示す。このデバイスは、ゲート電極となる導電性基板８
０（例えばＮｂ−ＳＴＯを（１００）で切断した結
晶）、基板８０上にエピタキシャル成長させたゲート酸
化膜層８１（例えばチタン酸ストロンチウム（ＳＴ
Ｏ））、モット導体／絶縁体転移チャネル８２（例え
ば、Ｙ1- XＰｒXＢａ2Ｃｕ3Ｏ7-δ（ＹＰＢＣＯ、ＬＣ
Ｏ）など、エピタキシャル成長させたカプレート（cupr
ate）材料）、ソース電極８３およびドレイン電極８
３、ならびに分離トレンチ８４を含む。図８に示す構造
では、ゲート８１に電圧が印加されたときに、チャネル
８２は絶縁体から導体に（またはその逆に）変化し、ソ
ース８３とドレイン８３を接続または切断する。
【０００７】モットＦＥＴデバイスは、チャネルが半導
体ではなく、特有の制御可能な金属／絶縁体転移を行う
材料であるモット酸化物である点で、従来のシリコンの
金属酸化膜電界効果トランジスタと大きく異なる。モッ
トＦＥＴデバイスには、不揮発性記憶装置の役割で強誘
電体材料と統合するため、また多層デバイス構造を製作
するために、ナノメートルの寸法までスケーリングする
ことができるという重要な将来性がある。モットＦＥＴ
デバイスは、現在予測されているシリコンＭＯＳＦＥＴ
のスケーリングの限界をはるかに超えるナノスコピック
な（nanoscopic）規模でも適格である。
体ではなく、特有の制御可能な金属／絶縁体転移を行う
材料であるモット酸化物である点で、従来のシリコンの
金属酸化膜電界効果トランジスタと大きく異なる。モッ
トＦＥＴデバイスには、不揮発性記憶装置の役割で強誘
電体材料と統合するため、また多層デバイス構造を製作
するために、ナノメートルの寸法までスケーリングする
ことができるという重要な将来性がある。モットＦＥＴ
デバイスは、現在予測されているシリコンＭＯＳＦＥＴ
のスケーリングの限界をはるかに超えるナノスコピック
な（nanoscopic）規模でも適格である。
【０００８】しかし、従来のモットＦＥＴにはいくつか
の制限がある。具体的に言うと、図８に示す構造では、
チャネル層８２が後続の処理ステップにさらされること
になり、これによりチャネル層８２が損傷を受ける、ま
たは望ましくない変化をすることがある。さらに、エピ
タキシャル成長させたゲート酸化膜８１は、モット転移
チャネル層８２をその上に成長させる表面にいくらか欠
陥があり、これにより、従来のモットＦＥＴで達成する
ことができるスケーリングは制限される。
の制限がある。具体的に言うと、図８に示す構造では、
チャネル層８２が後続の処理ステップにさらされること
になり、これによりチャネル層８２が損傷を受ける、ま
たは望ましくない変化をすることがある。さらに、エピ
タキシャル成長させたゲート酸化膜８１は、モット転移
チャネル層８２をその上に成長させる表面にいくらか欠
陥があり、これにより、従来のモットＦＥＴで達成する
ことができるスケーリングは制限される。
【０００９】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記従来の制限を改善した埋込みモット絶縁
（Mott-insulated）酸化物チャネルを有する電界効果ト
ランジスタの構造およびその製造方法を提供することで
ある。
目的は、上記従来の制限を改善した埋込みモット絶縁
（Mott-insulated）酸化物チャネルを有する電界効果ト
ランジスタの構造およびその製造方法を提供することで
ある。
【００１０】
【課題を解決するための手段】本発明の方法は、基板上
にソース電極およびドレイン電極を堆積させること、基
板の上にモット転移チャネル層を形成すること、モット
転移チャネル層の上に絶縁体層を形成すること、絶縁体
層を介してソース・コンタクトおよびドレイン・コンタ
クトを形成する（モット転移チャネル層との電気的接触
が生じるようにする）こと、ならびにソース電極とドレ
イン電極の間の絶縁体層の上にゲート導体電極を形成す
ることを含む。
にソース電極およびドレイン電極を堆積させること、基
板の上にモット転移チャネル層を形成すること、モット
転移チャネル層の上に絶縁体層を形成すること、絶縁体
層を介してソース・コンタクトおよびドレイン・コンタ
クトを形成する（モット転移チャネル層との電気的接触
が生じるようにする）こと、ならびにソース電極とドレ
イン電極の間の絶縁体層の上にゲート導体電極を形成す
ることを含む。
【００１１】本発明の方法は、モット転移チャネル層を
形成する前に、基板を洗浄することも含み、この洗浄
は、アセトン、イソプロパノール、およびエタノールの
少なくとも１つを連続的に使用する超音波洗浄を含む。
洗浄後、この方法は、基板上でＯ2アッシングを実行す
ることを含む。
形成する前に、基板を洗浄することも含み、この洗浄
は、アセトン、イソプロパノール、およびエタノールの
少なくとも１つを連続的に使用する超音波洗浄を含む。
洗浄後、この方法は、基板上でＯ2アッシングを実行す
ることを含む。
【００１２】モット転移チャネル層の形成は、モット転
移チャネル層をエピタキシャル形成することを含むこと
ができ、モット転移チャネル層は、ペロブスカイト酸化
物層を含むことができる。
移チャネル層をエピタキシャル形成することを含むこと
ができ、モット転移チャネル層は、ペロブスカイト酸化
物層を含むことができる。
【００１３】アキュムレーション型のデバイスでは、ソ
ース電極とドレイン電極の間隔がチャネル長を規定す
る。これに対して、デプレッション型のデバイスでは、
チャネル領域は、ゲート電極の下の区域によって規定さ
れる。この方法は、チャネル層の酸素含有量を増減させ
ることによってチャネル層の導電性を調節することも含
む。
ース電極とドレイン電極の間隔がチャネル長を規定す
る。これに対して、デプレッション型のデバイスでは、
チャネル領域は、ゲート電極の下の区域によって規定さ
れる。この方法は、チャネル層の酸素含有量を増減させ
ることによってチャネル層の導電性を調節することも含
む。
【００１４】本発明の電界効果トランジスタは、基板の
上のモット転移チャネル層と、モット転移チャネル層の
上の絶縁体層と、絶縁体層を通るソース・コンタクトお
よびドレイン・コンタクト（モット転移チャネル層に電
気的に接続されたソース電極およびドレイン電極に接続
する）と、ソース電極とドレイン電極の間の絶縁体層の
上のゲート導体電極とを含む。
上のモット転移チャネル層と、モット転移チャネル層の
上の絶縁体層と、絶縁体層を通るソース・コンタクトお
よびドレイン・コンタクト（モット転移チャネル層に電
気的に接続されたソース電極およびドレイン電極に接続
する）と、ソース電極とドレイン電極の間の絶縁体層の
上のゲート導体電極とを含む。
【００１５】モット転移チャネル層は、ペロブスカイト
酸化物層を含む、エピタキシャル形成したモット転移チ
ャネル層とすることができる。ソース電極とドレイン電
極の間隔は、アキュムレーション・デバイスではゲート
・チャネル長によって規定され、デプレッション・デバ
イスではゲート電極の長さによって規定される。チャネ
ル層の導電性は、チャネル層の酸素含有量を増減させる
ことによって調節される。
酸化物層を含む、エピタキシャル形成したモット転移チ
ャネル層とすることができる。ソース電極とドレイン電
極の間隔は、アキュムレーション・デバイスではゲート
・チャネル長によって規定され、デプレッション・デバ
イスではゲート電極の長さによって規定される。チャネ
ル層の導電性は、チャネル層の酸素含有量を増減させる
ことによって調節される。
【００１６】本発明を用いると、モット転移チャネル層
は、その後の処理中の損傷または変化からチャネル層を
保護するゲート酸化膜層の下に埋め込まれる。また、本
発明では、エピタキシャル成長プロセスを使用して清浄
な基板上にチャネル層を形成し、これにより従来の構造
に比べて優れた長距離秩序の特質がもたらされ、また欠
陥が少なくなる。さらに、本発明では、導電性コンタク
トのパターン形成（patterning）中にチャネル領域の長
さを容易に制御することができる。
は、その後の処理中の損傷または変化からチャネル層を
保護するゲート酸化膜層の下に埋め込まれる。また、本
発明では、エピタキシャル成長プロセスを使用して清浄
な基板上にチャネル層を形成し、これにより従来の構造
に比べて優れた長距離秩序の特質がもたらされ、また欠
陥が少なくなる。さらに、本発明では、導電性コンタク
トのパターン形成（patterning）中にチャネル領域の長
さを容易に制御することができる。
【００１７】
【発明の実施の形態】本発明は、モットＦＥＴデバイス
を製造する際の前述の課題を克服するものであり、エピ
タキシャル成長に理想的な条件を保持しながら、現況技
術のリソグラフィ技術を使用できるようにするものであ
る。
を製造する際の前述の課題を克服するものであり、エピ
タキシャル成長に理想的な条件を保持しながら、現況技
術のリソグラフィ技術を使用できるようにするものであ
る。
【００１８】現在の酸化物チャネル・デバイスを製作す
るためには原子制御（atomic control）が必要であるの
で、モット転移チャネル層をエピタキシャル成長させる
のに理想的な条件を保持することは重要である。特に、
チャネル層は、最高程度の長距離秩序と、最低の欠陥密
度とを必要とするエレメントである。チャネル層を良好
にエピタキシャル成長させるのに望ましい条件として
は、良好に格子整合した平らな単結晶基板であることが
含まれる。ゲート絶縁体は、これほどの格子の完全さは
必要とせず、チャネル層の後で堆積させることができ
る。したがって、本発明では、チャネルを規定し、埋め
込まれたソース領域およびドレイン領域への必要なコン
タクトを提供する特殊な方法を使用して、埋込みモット
転移チャネル層を形成する。
るためには原子制御（atomic control）が必要であるの
で、モット転移チャネル層をエピタキシャル成長させる
のに理想的な条件を保持することは重要である。特に、
チャネル層は、最高程度の長距離秩序と、最低の欠陥密
度とを必要とするエレメントである。チャネル層を良好
にエピタキシャル成長させるのに望ましい条件として
は、良好に格子整合した平らな単結晶基板であることが
含まれる。ゲート絶縁体は、これほどの格子の完全さは
必要とせず、チャネル層の後で堆積させることができ
る。したがって、本発明では、チャネルを規定し、埋め
込まれたソース領域およびドレイン領域への必要なコン
タクトを提供する特殊な方法を使用して、埋込みモット
転移チャネル層を形成する。
【００１９】本発明は、平らな単結晶表面上にチャネル
層をエピタキシャル成長させることによって原子制御を
実現する。具体的に言うと、本発明では、チャネル・サ
イズを規定し、埋め込まれたソースおよびドレインなら
びに頂部のゲート電極への必要なコンタクトを提供し、
デバイスを互いに電気的に分離するプロセスを使用す
る。
層をエピタキシャル成長させることによって原子制御を
実現する。具体的に言うと、本発明では、チャネル・サ
イズを規定し、埋め込まれたソースおよびドレインなら
びに頂部のゲート電極への必要なコンタクトを提供し、
デバイスを互いに電気的に分離するプロセスを使用す
る。
【００２０】次に図１を参照すると、金属や合金（例え
ばＰｔ）などの薄い（１０〜３００ｎｍ）導電性材料を
堆積させ（蒸着、スパッタリング、またはその他周知の
堆積プロセスによって）、パターン形成し（例えばリソ
グラフィ・マスキングやエッチングなど一般的なパター
ン形成技術を使用して）、アラインメント・マーク１０
２と、ソースおよびドレインのためのソース／ドレイン
電極１０３とを清浄かつ平らな単結晶ペロブスカイト酸
化物基板（例えばチタン酸ストロンチウム（ＳＴＯ））
１０１上に形成している。電極１０３を堆積させた後
で、このサンプルを徹底的に洗浄し、電極１０３以外の
領域上でエピタキシャル成長が可能となるようにする。
ばＰｔ）などの薄い（１０〜３００ｎｍ）導電性材料を
堆積させ（蒸着、スパッタリング、またはその他周知の
堆積プロセスによって）、パターン形成し（例えばリソ
グラフィ・マスキングやエッチングなど一般的なパター
ン形成技術を使用して）、アラインメント・マーク１０
２と、ソースおよびドレインのためのソース／ドレイン
電極１０３とを清浄かつ平らな単結晶ペロブスカイト酸
化物基板（例えばチタン酸ストロンチウム（ＳＴＯ））
１０１上に形成している。電極１０３を堆積させた後
で、このサンプルを徹底的に洗浄し、電極１０３以外の
領域上でエピタキシャル成長が可能となるようにする。
【００２１】多くの様々な洗浄剤および洗浄方法を使用
することができることを当業者なら理解するであろう。
例えば、このサンプルは、アセトン、イソプロパノー
ル、およびエタノール中で連続的に超音波洗浄すること
ができる。この後に、Ｏ2アッシングを行うこともでき
る（通常は５０ワットで１分間）。洗浄した基板（電極
１０３を備える）を次いで堆積チャンバ中に導入し、モ
ット転移チャネル層２０１を形成する。
することができることを当業者なら理解するであろう。
例えば、このサンプルは、アセトン、イソプロパノー
ル、およびエタノール中で連続的に超音波洗浄すること
ができる。この後に、Ｏ2アッシングを行うこともでき
る（通常は５０ワットで１分間）。洗浄した基板（電極
１０３を備える）を次いで堆積チャンバ中に導入し、モ
ット転移チャネル層２０１を形成する。
【００２２】次に図２を参照すると、モット転移チャネ
ル層２０１が基板１０１上でエピタキシャル成長してい
る。ゲート・チャネル長は参照符２０３で示してあり、
電極１０３の間隔によって制限される。本発明の重要な
特徴は、チャネル長が主にリソグラフィによって制限さ
れることである。本開示を与えられた当業者には分かる
であろうが、堆積させる前に、その場で基板１０１をガ
ス抜きすることもできる。
ル層２０１が基板１０１上でエピタキシャル成長してい
る。ゲート・チャネル長は参照符２０３で示してあり、
電極１０３の間隔によって制限される。本発明の重要な
特徴は、チャネル長が主にリソグラフィによって制限さ
れることである。本開示を与えられた当業者には分かる
であろうが、堆積させる前に、その場で基板１０１をガ
ス抜きすることもできる。
【００２３】好ましい実施形態では、チャネル層２０１
が基板１０１と良好に格子整合するようにするために、
ペロブスカイト酸化物を使用する。利用できる多くのペ
ロブスカイト酸化物が（本開示に鑑みて）当業者には既
知であろうが、ｐ型チャネルの場合にはＬａ2ＣｕＯ4や
Ｙ1-xＰｒＢａ2Ｃｕ3Ｏ7（ｘ＜１）などの材料を使用
し、ｎ型チャネルの場合にはＮｄ2ＣｕＯ4を使用する。
チャネルの厚さは、所与の設計で必要とされるどのよう
な厚さにすることもできるが、約３０〜１０ｎｍである
ことが好ましい。
が基板１０１と良好に格子整合するようにするために、
ペロブスカイト酸化物を使用する。利用できる多くのペ
ロブスカイト酸化物が（本開示に鑑みて）当業者には既
知であろうが、ｐ型チャネルの場合にはＬａ2ＣｕＯ4や
Ｙ1-xＰｒＢａ2Ｃｕ3Ｏ7（ｘ＜１）などの材料を使用
し、ｎ型チャネルの場合にはＮｄ2ＣｕＯ4を使用する。
チャネルの厚さは、所与の設計で必要とされるどのよう
な厚さにすることもできるが、約３０〜１０ｎｍである
ことが好ましい。
【００２４】洗浄およびアッシングが行われた単結晶基
板１０１上にチャネル層２０１をエピタキシャル成長さ
せることにより、チャネル層２０１の原子制御は最大限
に高められる。したがって、本発明を用いると、チャネ
ル層２０１の長距離秩序は最高程度となり、欠陥密度は
最低となる。したがって、本発明のチャネル層２０１が
有する欠陥は、図８に示すエピタキシャル成長させたゲ
ート酸化膜８１上に成長させた従来のチャネル層８２よ
り大幅に少なくなる。
板１０１上にチャネル層２０１をエピタキシャル成長さ
せることにより、チャネル層２０１の原子制御は最大限
に高められる。したがって、本発明を用いると、チャネ
ル層２０１の長距離秩序は最高程度となり、欠陥密度は
最低となる。したがって、本発明のチャネル層２０１が
有する欠陥は、図８に示すエピタキシャル成長させたゲ
ート酸化膜８１上に成長させた従来のチャネル層８２よ
り大幅に少なくなる。
【００２５】代替実施形態では、基板１０１とチャネル
層２０１の間のＣｕＯ析出物の形成は、チャネル層２０
１を堆積させる前に単層のＳｒＯ２０４を基板１０１上
に堆積させることによって防止される。
層２０１の間のＣｕＯ析出物の形成は、チャネル層２０
１を堆積させる前に単層のＳｒＯ２０４を基板１０１上
に堆積させることによって防止される。
【００２６】本発明の方法は、堆積チャンバ中の真空を
破壊することなく、任意の酸化物にすることができるが
ＳｒＴＯ3（ＳＴＯ）またはＢａ1-xＳｒxＴｉＯ3（ＢＳ
ＴＯ）であることが好ましいゲート酸化膜層２０２の堆
積に進む。ゲート酸化膜層２０２は、いくつかの従来の
技術のいずれかを使用して堆積させることもできる。例
えば、ゲート酸化膜層２０２は、エキシマ・レーザを使
用したパルス・レーザ堆積（ＰＬＤ）によって堆積させ
ることもできる。さらに、当業者には既知の通り、ゲー
ト酸化膜層２０２の厚さは特定の設計要件に合わせて調
節することができるが、２０〜２００ｎｍの範囲となる
ことが好ましい。
破壊することなく、任意の酸化物にすることができるが
ＳｒＴＯ3（ＳＴＯ）またはＢａ1-xＳｒxＴｉＯ3（ＢＳ
ＴＯ）であることが好ましいゲート酸化膜層２０２の堆
積に進む。ゲート酸化膜層２０２は、いくつかの従来の
技術のいずれかを使用して堆積させることもできる。例
えば、ゲート酸化膜層２０２は、エキシマ・レーザを使
用したパルス・レーザ堆積（ＰＬＤ）によって堆積させ
ることもできる。さらに、当業者には既知の通り、ゲー
ト酸化膜層２０２の厚さは特定の設計要件に合わせて調
節することができるが、２０〜２００ｎｍの範囲となる
ことが好ましい。
【００２７】別の実施形態では、ゲート絶縁体２０２の
堆積は、複数の段階で実行することもできる。例えば、
最初に、上記と同様にＳｒＴＯ3（ＳＴＯ）またはＢａ
1-xＳｒxＴｉＯ3（ＢＳＴＯ）の薄い層を形成し、チャ
ネル層２０１との良好な階段界面（abrupt interface）
をもたらす。次いで、同じ方法またはゾル−ゲル法など
の別の方法でゲート酸化膜の第２の層を堆積させる。こ
の実施形態では、ゲート酸化膜層の比誘電率および応力
を設計者の要件に適合させるために、より多くのパラメ
ータを見込む。
堆積は、複数の段階で実行することもできる。例えば、
最初に、上記と同様にＳｒＴＯ3（ＳＴＯ）またはＢａ
1-xＳｒxＴｉＯ3（ＢＳＴＯ）の薄い層を形成し、チャ
ネル層２０１との良好な階段界面（abrupt interface）
をもたらす。次いで、同じ方法またはゾル−ゲル法など
の別の方法でゲート酸化膜の第２の層を堆積させる。こ
の実施形態では、ゲート酸化膜層の比誘電率および応力
を設計者の要件に適合させるために、より多くのパラメ
ータを見込む。
【００２８】図３に示すように、このプロセスはバイア
３０１の開口の形成に進む。本開示を与えられた当業者
には分かるであろうが、バイア３０１は、イオン・ミリ
ングや反応性イオン・エッチング、リソグラフィ・マス
クを介したウェット・エッチングなど、任意数のプロセ
スを使用して形成することができる。例えば、ウェット
・エッチングを選択すると、より高速でより制御された
処理が可能となる。好ましい実施形態では、希釈した
（１：５０〜１：１００）ＨＦ溶液を使用して、ゲート
酸化膜２０２をエッチングする。ＨＦを選択することに
より、チャネル２０１はエッチングされない。同様に、
このプロセスは、ドライ・エッチングによって、または
希釈した（１：５０〜１：１００）ＨＣｌのウェット・
エッチング液を用いて続行することもできる。Ｐｔ電極
１０３は、ＨＦまたはＨＣｌのいずれのウェット・エッ
チング液とも反応せず、したがってＰｔ電極１０３でエ
ッチングは自動的に停止することになる。
３０１の開口の形成に進む。本開示を与えられた当業者
には分かるであろうが、バイア３０１は、イオン・ミリ
ングや反応性イオン・エッチング、リソグラフィ・マス
クを介したウェット・エッチングなど、任意数のプロセ
スを使用して形成することができる。例えば、ウェット
・エッチングを選択すると、より高速でより制御された
処理が可能となる。好ましい実施形態では、希釈した
（１：５０〜１：１００）ＨＦ溶液を使用して、ゲート
酸化膜２０２をエッチングする。ＨＦを選択することに
より、チャネル２０１はエッチングされない。同様に、
このプロセスは、ドライ・エッチングによって、または
希釈した（１：５０〜１：１００）ＨＣｌのウェット・
エッチング液を用いて続行することもできる。Ｐｔ電極
１０３は、ＨＦまたはＨＣｌのいずれのウェット・エッ
チング液とも反応せず、したがってＰｔ電極１０３でエ
ッチングは自動的に停止することになる。
【００２９】バイア３０１の形成が成功するかどうか
は、リソグラフィ・フォトレジストの密着性が良好であ
るかどうかによって決まる。この密着性は、新たにアッ
シングした酸化物表面上の密着性強化剤（例えば米国ミ
シガン州MidlandのDow Chemical社製のＡＰ８０００）
をスピニング（spinning）することによって高まる。
は、リソグラフィ・フォトレジストの密着性が良好であ
るかどうかによって決まる。この密着性は、新たにアッ
シングした酸化物表面上の密着性強化剤（例えば米国ミ
シガン州MidlandのDow Chemical社製のＡＰ８０００）
をスピニング（spinning）することによって高まる。
【００３０】バイア３０１を開けた後で、電極１０３を
任意選択で試験する。次いで、図４に示すように、従来
の周知の技術を使用して導体４０１（Ｐｔなど）を堆積
させ、ソース・コンタクトおよびドレイン・コンタクト
を形成する。例えば、バイア３０１を形成するために使
用したのと同じマスクを介して導体４０１を堆積させ、
バイアを充填し、電極１０３への導電パスを確立するこ
ともできる。
任意選択で試験する。次いで、図４に示すように、従来
の周知の技術を使用して導体４０１（Ｐｔなど）を堆積
させ、ソース・コンタクトおよびドレイン・コンタクト
を形成する。例えば、バイア３０１を形成するために使
用したのと同じマスクを介して導体４０１を堆積させ、
バイアを充填し、電極１０３への導電パスを確立するこ
ともできる。
【００３１】次いで、本開示を与えられた当業者には周
知のプロセスを使用して、ゲート電極４０２をパターン
形成する。例えば、図４に示すように、第１のマスクを
溶解させ、別のリソグラフィ・マスクを形成し、導体４
０２を堆積させてゲート電極４０２を規定することもで
きる。
知のプロセスを使用して、ゲート電極４０２をパターン
形成する。例えば、図４に示すように、第１のマスクを
溶解させ、別のリソグラフィ・マスクを形成し、導体４
０２を堆積させてゲート電極４０２を規定することもで
きる。
【００３２】電極１０３を使用しない代替実施形態で
は、コンタクト４０１が、チャネル層２０１との直接的
な電気接続を確立することによってソースおよびドレイ
ンを規定することもできる。
は、コンタクト４０１が、チャネル層２０１との直接的
な電気接続を確立することによってソースおよびドレイ
ンを規定することもできる。
【００３３】次のプロセスで、チップ上の各デバイスを
分離する。図５に示すように、やはり従来のマスキング
およびエッチングの技術を使用して分離領域の開口５０
１を形成する。図５は２次元の図であるので、分離領域
５０１の全ての面が見えるわけではない。
分離する。図５に示すように、やはり従来のマスキング
およびエッチングの技術を使用して分離領域の開口５０
１を形成する。図５は２次元の図であるので、分離領域
５０１の全ての面が見えるわけではない。
【００３４】チャネル層２０１の導電性は、その酸素含
有量を変えることによって修正することができる。これ
は、酸素を増加させる場合には酸素雰囲気中で、酸素を
減少させる場合には希ガス（または真空）雰囲気中で、
このサンプルをアニーリングすることによって実施され
る。
有量を変えることによって修正することができる。これ
は、酸素を増加させる場合には酸素雰囲気中で、酸素を
減少させる場合には希ガス（または真空）雰囲気中で、
このサンプルをアニーリングすることによって実施され
る。
【００３５】酸素は、高温（例えば７００℃）でゲート
酸化膜２０２中に拡散する。さらに、酸素は、分離領域
の開口５０１を介してチャネル層２０１中にも直接拡散
する。チャネル層の酸素含有量を修正した後で、開口５
０１を分離材料５０１で充填し、隣接するデバイスを電
気的にさらに分離し、チャネル領域をふさぐ。
酸化膜２０２中に拡散する。さらに、酸素は、分離領域
の開口５０１を介してチャネル層２０１中にも直接拡散
する。チャネル層の酸素含有量を修正した後で、開口５
０１を分離材料５０１で充填し、隣接するデバイスを電
気的にさらに分離し、チャネル領域をふさぐ。
【００３６】動作中には、ゲート電極４０２に電圧を印
加することによってチャネル層２０１の導電性を変更す
る。酸素含有量の少ないｐ型チャネル層２０１（例えば
ｐ型アキュムレーション・デバイス）は、小数のキャリ
ア（例えば正孔）を有し、絶縁体となる。酸素の少ない
チャネル層２０１は、負の電圧がゲート４０２に供給さ
れたときに導体となる。
加することによってチャネル層２０１の導電性を変更す
る。酸素含有量の少ないｐ型チャネル層２０１（例えば
ｐ型アキュムレーション・デバイス）は、小数のキャリ
ア（例えば正孔）を有し、絶縁体となる。酸素の少ない
チャネル層２０１は、負の電圧がゲート４０２に供給さ
れたときに導体となる。
【００３７】補的な配列では、酸素含有量の多いｐ型チ
ャネル層２０１（例えばｐ型デプレッション・デバイ
ス）は、多数のキャリアを有し、導体となる（ゲートに
電荷はない）。同様に、正の電圧がゲート４０２に印加
されたときに、酸素含有量の多いチャネル層２０１は絶
縁体となる。
ャネル層２０１（例えばｐ型デプレッション・デバイ
ス）は、多数のキャリアを有し、導体となる（ゲートに
電荷はない）。同様に、正の電圧がゲート４０２に印加
されたときに、酸素含有量の多いチャネル層２０１は絶
縁体となる。
【００３８】酸素含有量の多いｎ型チャネル層２０１
（例えばｎ型アキュムレーション・デバイス）は、小数
のキャリア（電子）を有し、絶縁体となる。酸素の多い
チャネル層２０１は、正の電圧がゲート４０２に供給さ
れたときに導体となる。
（例えばｎ型アキュムレーション・デバイス）は、小数
のキャリア（電子）を有し、絶縁体となる。酸素の多い
チャネル層２０１は、正の電圧がゲート４０２に供給さ
れたときに導体となる。
【００３９】補的な配列では、酸素含有量の少ないｎ型
チャネル層２０１（例えばｎ型デプレッション・デバイ
ス）は、多数のキャリアを有し、導体となる（ゲートに
電荷はない）。同様に、負の電圧がゲート４０２に印加
されたときに、酸素含有量の少ないチャネル層２０１は
絶縁体となる。
チャネル層２０１（例えばｎ型デプレッション・デバイ
ス）は、多数のキャリアを有し、導体となる（ゲートに
電荷はない）。同様に、負の電圧がゲート４０２に印加
されたときに、酸素含有量の少ないチャネル層２０１は
絶縁体となる。
【００４０】アキュムレーション・デバイスでは、ソー
ス電極とドレイン電極の間となるチャネル・フィルム中
の領域を、ゲート電圧を印加することによってメタライ
ズする必要がある。そうでなければ、直列抵抗が形成さ
れ、デバイスの性能が制限されることになる。対照的
に、デプレッション・デバイスでは、短い長さのチャネ
ル・フィルムのみをゲート・フィールド（gate field）
を適用した後で絶縁体にし、キャリアの流れを遮断しさ
えすればよい。
ス電極とドレイン電極の間となるチャネル・フィルム中
の領域を、ゲート電圧を印加することによってメタライ
ズする必要がある。そうでなければ、直列抵抗が形成さ
れ、デバイスの性能が制限されることになる。対照的
に、デプレッション・デバイスでは、短い長さのチャネ
ル・フィルムのみをゲート・フィールド（gate field）
を適用した後で絶縁体にし、キャリアの流れを遮断しさ
えすればよい。
【００４１】したがって、デプレッション・デバイスで
は、図６に示すようにチャネル領域はゲート電極６０２
の下の区域によって規定される。一方、アキュムレーシ
ョン・デバイスでは、チャネル領域はソース電極１０３
とドレイン電極１０３の間隔によって規定される。さら
に、図６には、チャネル長がゲート電極６０３の長さに
よって決まることが示してある。図６には、ソース電極
およびドレイン電極へのコンタクト４０１、ならびに分
離チャネル中の分離材料（例えばテトラエチルオルソシ
リケートＴＥＯＳ）も示してある。
は、図６に示すようにチャネル領域はゲート電極６０２
の下の区域によって規定される。一方、アキュムレーシ
ョン・デバイスでは、チャネル領域はソース電極１０３
とドレイン電極１０３の間隔によって規定される。さら
に、図６には、チャネル長がゲート電極６０３の長さに
よって決まることが示してある。図６には、ソース電極
およびドレイン電極へのコンタクト４０１、ならびに分
離チャネル中の分離材料（例えばテトラエチルオルソシ
リケートＴＥＯＳ）も示してある。
【００４２】したがって、モットＦＥＴデバイスは、ゲ
ート電極に電圧を印加するとソース／ドレインの導電性
（例えば接続または切断）が変化する点で、従来のＭＯ
ＳＦＥＴと同様に作動する。しかし、本発明では、いか
なる半導体材料（例えば拡散領域など）の使用も避け、
その代わりにモット転移チャネル層２０１に依拠する。
ート電極に電圧を印加するとソース／ドレインの導電性
（例えば接続または切断）が変化する点で、従来のＭＯ
ＳＦＥＴと同様に作動する。しかし、本発明では、いか
なる半導体材料（例えば拡散領域など）の使用も避け、
その代わりにモット転移チャネル層２０１に依拠する。
【００４３】別法として、ゲート絶縁体２０２を強誘電
体酸化物（例えば強誘電体コンデンサ）にすることもで
きる。強誘電体コンデンサ２０２はゲート４０２で発生
した電荷を維持し、これにより、ゲート４０２への電圧
の印加が停止した後でも、チャネル領域２０１を所与の
状態（例えば導電性、あるいは非導電性）のままにして
おくことができる。
体酸化物（例えば強誘電体コンデンサ）にすることもで
きる。強誘電体コンデンサ２０２はゲート４０２で発生
した電荷を維持し、これにより、ゲート４０２への電圧
の印加が停止した後でも、チャネル領域２０１を所与の
状態（例えば導電性、あるいは非導電性）のままにして
おくことができる。
【００４４】図７は、本発明の一実施形態の流れ図であ
る。図７では、項目７０に示すように、モット転移チャ
ネル層２０１を形成する前に基板１０１を洗浄する。項
目７１で示すように、ドレインおよびソースの電極１０
３を堆積させる。次いで、項目７２で、基板１０１を洗
浄し、アッシングする。次いで、項目７３で、基板１０
１の上にモット転移チャネル層２０１を形成する。項目
７４は、モット転移チャネル層２０１の上に絶縁体層２
０２を形成することを示す。項目７５に示すように、絶
縁体層２０２を通してソース・コンタクト４０１および
ドレイン・コンタクト４０１を形成する。項目７６に示
すように、ソース・コンタクト４０１とドレイン・コン
タクト４０１の間の絶縁体層２０２の上にゲート導体４
０２を形成する。項目７７に示すように、分離デバイス
６０４を形成する。
る。図７では、項目７０に示すように、モット転移チャ
ネル層２０１を形成する前に基板１０１を洗浄する。項
目７１で示すように、ドレインおよびソースの電極１０
３を堆積させる。次いで、項目７２で、基板１０１を洗
浄し、アッシングする。次いで、項目７３で、基板１０
１の上にモット転移チャネル層２０１を形成する。項目
７４は、モット転移チャネル層２０１の上に絶縁体層２
０２を形成することを示す。項目７５に示すように、絶
縁体層２０２を通してソース・コンタクト４０１および
ドレイン・コンタクト４０１を形成する。項目７６に示
すように、ソース・コンタクト４０１とドレイン・コン
タクト４０１の間の絶縁体層２０２の上にゲート導体４
０２を形成する。項目７７に示すように、分離デバイス
６０４を形成する。
【００４５】本発明は、従来のモットＦＥＴ構造に比べ
て多くの利益を生み出す。具体的に言うと、本発明を用
いると、モット転移チャネル層２０１は、その後の処理
中の損傷または変化からチャネル層２０１を保護するゲ
ート酸化膜層２０２の下に埋め込まれる。また、本発明
では、エピタキシャル成長プロセスを使用して清浄な基
板１０１上にチャネル層２０１を形成し、これにより従
来の構造に比べて優れた長距離秩序の特質がもたらさ
れ、また欠陥が少なくなる。さらに、本発明では、導電
性コンタクト１０３およびゲート導体４０２のパターン
形成中にゲート・チャネル領域２０３の長さを容易に制
御することができる。
て多くの利益を生み出す。具体的に言うと、本発明を用
いると、モット転移チャネル層２０１は、その後の処理
中の損傷または変化からチャネル層２０１を保護するゲ
ート酸化膜層２０２の下に埋め込まれる。また、本発明
では、エピタキシャル成長プロセスを使用して清浄な基
板１０１上にチャネル層２０１を形成し、これにより従
来の構造に比べて優れた長距離秩序の特質がもたらさ
れ、また欠陥が少なくなる。さらに、本発明では、導電
性コンタクト１０３およびゲート導体４０２のパターン
形成中にゲート・チャネル領域２０３の長さを容易に制
御することができる。
【００４６】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４７】（１）電界効果トランジスタを製造する方
法であって、基板の上にモット転移チャネル層を形成す
るステップと、前記モット転移チャネル層の上に絶縁体
層を形成するステップと、前記絶縁体層を介して、ソー
ス・コンタクトおよびドレイン・コンタクトを、前記モ
ット転移チャネル層と電気的に接触するように形成する
ステップと、前記ソース・コンタクトとドレイン・コン
タクトの間の前記絶縁体層の上にゲート電極を形成する
ステップとを含む方法。 （２）前記モット転移チャネル層を形成する前に、前記
基板上にソース電極およびドレイン電極を形成するステ
ップをさらに含む、上記（１）に記載の方法。 （３）前記モット転移チャネル層を形成する前に、前記
基板を洗浄するステップをさらに含む、上記（１）に記
載の方法。 （４）前記洗浄が、アセトン、イソプロパノール、およ
びエタノールの少なくとも１つを連続的に使用する超音
波洗浄を含む、上記（３）に記載の方法。 （５）前記洗浄後に、前記基板上でＯ2アッシングを実
行するステップをさらに含む、上記（３）に記載の方
法。 （６）前記モット転移チャネル層を形成する前記ステッ
プが、前記モット転移チャネル層をエピタキシャル成長
させることを含む、上記（１）に記載の方法。 （７）前記モット転移チャネル層を形成する前記ステッ
プが、ペロブスカイト酸化物層を形成することを含む、
上記（１）に記載の方法。 （８）前記ソース電極とドレイン電極の間隔がゲート・
チャネル長を規定する、上記（１）に記載の方法。 （９）ゲート電極の下の区域が、前記モット転移チャネ
ル層中のチャネル領域を規定する、上記（１）に記載の
方法。 （１０）前記モット転移チャネル層の酸素含有量を増減
させることによって前記モット転移チャネル層の導電性
を調節するステップをさらに含む、上記（１）に記載の
方法。 （１１）電界効果トランジスタ・チップを製造する方法
であって、基板の上にモット転移チャネル層を形成する
ステップと、前記モット転移チャネル層の上に絶縁体層
を形成するステップと、前記絶縁体層を介して、ソース
・コンタクトおよびドレイン・コンタクトを、前記モッ
ト転移チャネル層と電気的に接触するように形成するス
テップと、前記ソース・コンタクトとドレイン・コンタ
クトの間の前記絶縁体層の上にゲート電極を形成するス
テップとを含む方法。 （１２）前記モット転移チャネル層を形成する前に、前
記基板上にソース電極およびドレイン電極を形成するス
テップをさらに含む、上記（１１）に記載の方法。 （１３）前記モット転移チャネル層を形成する前に、前
記基板を洗浄するステップをさらに含む、上記（１１）
に記載の方法。 （１４）前記洗浄が、アセトン、イソプロパノール、お
よびエタノールの少なくとも１つを連続的に使用する超
音波洗浄を含む、上記（１３）に記載の方法。 （１５）前記洗浄後に、前記基板上でＯ2アッシングを
実行するステップをさらに含む、上記（１３）に記載の
方法。 （１６）前記モット転移チャネル層を形成する前記ステ
ップが、前記モット転移チャネル層をエピタキシャル形
成することを含む、上記（１１）に記載の方法。 （１７）前記モット転移チャネル層を形成する前記ステ
ップが、ペロブスカイト酸化物層を形成することを含
む、上記（１１）に記載の方法。 （１８）前記ソース電極とドレイン電極の間隔がゲート
・チャネル長を規定する、上記（１１）に記載の方法。 （１９）ゲート電極の下の区域が、前記モット転移チャ
ネル層中のチャネル領域を規定する、上記（１１）に記
載の方法。 （２０）前記モット転移チャネル層の酸素含有量を変え
ることによって前記モット転移チャネル層の導電性を調
節するステップをさらに含む、上記（１１）に記載の方
法。 （２１）基板の上のモット転移チャネル層と、前記モッ
ト転移チャネル層の上の絶縁体層と、前記モット転移チ
ャネル層に電気的に接続された、前記絶縁体層を通って
延びるソース・コンタクトおよびドレイン・コンタクト
と、前記ソース・コンタクトとドレイン・コンタクトの
間の前記絶縁体層の上のゲート電極とを含む電界効果ト
ランジスタ。 （２２）前記モット転移チャネル層が、前記ソース・コ
ンタクトおよびドレイン・コンタクトに電気的に接続さ
れたソース電極およびドレイン電極を含む、上記（２
１）に記載の電界効果トランジスタ。 （２３）前記モット転移チャネル層がエピタキシャル形
成される、上記（２１）に記載の電界効果トランジス
タ。 （２４）前記モット転移チャネル層がペロブスカイト酸
化物層を含む、上記（２１）に記載の電界効果トランジ
スタ。 （２５）前記ソース・コンタクトとドレイン・コンタク
トの間隔が、ゲート・チャネル長を規定する、上記（２
１）に記載の電界効果トランジスタ。 （２６）前記ゲート電極の下の区域が、前記モット転移
チャネル層中のチャネル領域を規定する、上記（２１）
に記載の電界効果トランジスタ。 （２７）前記モット転移チャネル層の導電性が、前記モ
ット転移チャネル層の酸素含有量を変えることによって
調節される、上記（２１）に記載の電界効果トランジス
タ。
法であって、基板の上にモット転移チャネル層を形成す
るステップと、前記モット転移チャネル層の上に絶縁体
層を形成するステップと、前記絶縁体層を介して、ソー
ス・コンタクトおよびドレイン・コンタクトを、前記モ
ット転移チャネル層と電気的に接触するように形成する
ステップと、前記ソース・コンタクトとドレイン・コン
タクトの間の前記絶縁体層の上にゲート電極を形成する
ステップとを含む方法。 （２）前記モット転移チャネル層を形成する前に、前記
基板上にソース電極およびドレイン電極を形成するステ
ップをさらに含む、上記（１）に記載の方法。 （３）前記モット転移チャネル層を形成する前に、前記
基板を洗浄するステップをさらに含む、上記（１）に記
載の方法。 （４）前記洗浄が、アセトン、イソプロパノール、およ
びエタノールの少なくとも１つを連続的に使用する超音
波洗浄を含む、上記（３）に記載の方法。 （５）前記洗浄後に、前記基板上でＯ2アッシングを実
行するステップをさらに含む、上記（３）に記載の方
法。 （６）前記モット転移チャネル層を形成する前記ステッ
プが、前記モット転移チャネル層をエピタキシャル成長
させることを含む、上記（１）に記載の方法。 （７）前記モット転移チャネル層を形成する前記ステッ
プが、ペロブスカイト酸化物層を形成することを含む、
上記（１）に記載の方法。 （８）前記ソース電極とドレイン電極の間隔がゲート・
チャネル長を規定する、上記（１）に記載の方法。 （９）ゲート電極の下の区域が、前記モット転移チャネ
ル層中のチャネル領域を規定する、上記（１）に記載の
方法。 （１０）前記モット転移チャネル層の酸素含有量を増減
させることによって前記モット転移チャネル層の導電性
を調節するステップをさらに含む、上記（１）に記載の
方法。 （１１）電界効果トランジスタ・チップを製造する方法
であって、基板の上にモット転移チャネル層を形成する
ステップと、前記モット転移チャネル層の上に絶縁体層
を形成するステップと、前記絶縁体層を介して、ソース
・コンタクトおよびドレイン・コンタクトを、前記モッ
ト転移チャネル層と電気的に接触するように形成するス
テップと、前記ソース・コンタクトとドレイン・コンタ
クトの間の前記絶縁体層の上にゲート電極を形成するス
テップとを含む方法。 （１２）前記モット転移チャネル層を形成する前に、前
記基板上にソース電極およびドレイン電極を形成するス
テップをさらに含む、上記（１１）に記載の方法。 （１３）前記モット転移チャネル層を形成する前に、前
記基板を洗浄するステップをさらに含む、上記（１１）
に記載の方法。 （１４）前記洗浄が、アセトン、イソプロパノール、お
よびエタノールの少なくとも１つを連続的に使用する超
音波洗浄を含む、上記（１３）に記載の方法。 （１５）前記洗浄後に、前記基板上でＯ2アッシングを
実行するステップをさらに含む、上記（１３）に記載の
方法。 （１６）前記モット転移チャネル層を形成する前記ステ
ップが、前記モット転移チャネル層をエピタキシャル形
成することを含む、上記（１１）に記載の方法。 （１７）前記モット転移チャネル層を形成する前記ステ
ップが、ペロブスカイト酸化物層を形成することを含
む、上記（１１）に記載の方法。 （１８）前記ソース電極とドレイン電極の間隔がゲート
・チャネル長を規定する、上記（１１）に記載の方法。 （１９）ゲート電極の下の区域が、前記モット転移チャ
ネル層中のチャネル領域を規定する、上記（１１）に記
載の方法。 （２０）前記モット転移チャネル層の酸素含有量を変え
ることによって前記モット転移チャネル層の導電性を調
節するステップをさらに含む、上記（１１）に記載の方
法。 （２１）基板の上のモット転移チャネル層と、前記モッ
ト転移チャネル層の上の絶縁体層と、前記モット転移チ
ャネル層に電気的に接続された、前記絶縁体層を通って
延びるソース・コンタクトおよびドレイン・コンタクト
と、前記ソース・コンタクトとドレイン・コンタクトの
間の前記絶縁体層の上のゲート電極とを含む電界効果ト
ランジスタ。 （２２）前記モット転移チャネル層が、前記ソース・コ
ンタクトおよびドレイン・コンタクトに電気的に接続さ
れたソース電極およびドレイン電極を含む、上記（２
１）に記載の電界効果トランジスタ。 （２３）前記モット転移チャネル層がエピタキシャル形
成される、上記（２１）に記載の電界効果トランジス
タ。 （２４）前記モット転移チャネル層がペロブスカイト酸
化物層を含む、上記（２１）に記載の電界効果トランジ
スタ。 （２５）前記ソース・コンタクトとドレイン・コンタク
トの間隔が、ゲート・チャネル長を規定する、上記（２
１）に記載の電界効果トランジスタ。 （２６）前記ゲート電極の下の区域が、前記モット転移
チャネル層中のチャネル領域を規定する、上記（２１）
に記載の電界効果トランジスタ。 （２７）前記モット転移チャネル層の導電性が、前記モ
ット転移チャネル層の酸素含有量を変えることによって
調節される、上記（２１）に記載の電界効果トランジス
タ。
【図１】本発明による、一部が完成したトランジスタを
示す概略断面図である。
示す概略断面図である。
【図２】本発明による、一部が完成したトランジスタを
示す概略断面図である。
示す概略断面図である。
【図３】本発明による、一部が完成したトランジスタを
示す概略断面図である。
示す概略断面図である。
【図４】本発明による、一部が完成したトランジスタを
示す概略断面図である。
示す概略断面図である。
【図５】本発明による、完成したトランジスタを示す概
略断面図である。
略断面図である。
【図６】本発明による、完成したデプレッション型トラ
ンジスタを示す概略断面図である。
ンジスタを示す概略断面図である。
【図７】本発明の好ましい方法を示す流れ図である。
【図８】従来のモットＦＥＴデバイスを示す概略図であ
る。
る。
１０１ 基板 １０２ アラインメント・マーク ２０１ モット転移チャネル層 ２０２ ゲート酸化膜層 ４０１ コンタクト ４０２ ゲート電極 ５０１ 分離領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２６Ｃ (72)発明者 アレサンドロ・ジー・シュロット アメリカ合衆国10011 ニューヨーク州ニ ューヨーク ウエスト・ツウェルブス・ス トリート 175 アパートメント ９ビー (72)発明者 ジェームズ・エイ・ミセヴィッチ アメリカ合衆国10566 ニューヨーク州ピ ークスキル セイモア・レーン 1200 (72)発明者 ブルース・エイ・スコット アメリカ合衆国10570 ニューヨーク州プ レザントヴィル ディアフィールド・レー ン 10
Claims (17)
- 【請求項１】電界効果トランジスタ・チップを製造する
方法であって、 基板の上にモット転移チャネル層を形成するステップ
と、 前記モット転移チャネル層の上に絶縁体層を形成するス
テップと、 前記絶縁体層を介して、ソース・コンタクトおよびドレ
イン・コンタクトを、前記モット転移チャネル層と電気
的に接触するように形成するステップと、 前記ソース・コンタクトとドレイン・コンタクトの間の
前記絶縁体層の上にゲート電極を形成するステップとを
含む方法。 - 【請求項２】前記モット転移チャネル層を形成する前
に、前記基板上にソース電極およびドレイン電極を形成
するステップをさらに含む、請求項１に記載の方法。 - 【請求項３】前記モット転移チャネル層を形成する前
に、前記基板を洗浄するステップをさらに含む、請求項
１に記載の方法。 - 【請求項４】前記洗浄が、アセトン、イソプロパノー
ル、およびエタノールの少なくとも１つを連続的に使用
する超音波洗浄を含む、請求項３に記載の方法。 - 【請求項５】前記洗浄後に、前記基板上でＯ2アッシン
グを実行するステップをさらに含む、請求項３に記載の
方法。 - 【請求項６】前記モット転移チャネル層を形成する前記
ステップが、前記モット転移チャネル層をエピタキシャ
ル形成することを含む、請求項１に記載の方法。 - 【請求項７】前記モット転移チャネル層を形成する前記
ステップが、ペロブスカイト酸化物層を形成することを
含む、請求項１に記載の方法。 - 【請求項８】前記ソース電極とドレイン電極の間隔がゲ
ート・チャネル長を規定する、請求項１に記載の方法。 - 【請求項９】ゲート電極の下の区域が、前記モット転移
チャネル層中のチャネル領域を規定する、請求項１に記
載の方法。 - 【請求項１０】前記モット転移チャネル層の酸素含有量
を変えることによって前記モット転移チャネル層の導電
性を調節するステップをさらに含む、請求項１に記載の
方法。 - 【請求項１１】基板の上のモット転移チャネル層と、 前記モット転移チャネル層の上の絶縁体層と、 前記モット転移チャネル層に電気的に接続された、前記
絶縁体層を通って延びるソース・コンタクトおよびドレ
イン・コンタクトと、 前記ソース・コンタクトとドレイン・コンタクトの間の
前記絶縁体層の上のゲート電極とを含む電界効果トラン
ジスタ。 - 【請求項１２】前記モット転移チャネル層が、前記ソー
ス・コンタクトおよびドレイン・コンタクトに電気的に
接続されたソース電極およびドレイン電極を含む、請求
項１１に記載の電界効果トランジスタ。 - 【請求項１３】前記モット転移チャネル層がエピタキシ
ャル形成される、請求項１１に記載の電界効果トランジ
スタ。 - 【請求項１４】前記モット転移チャネル層がペロブスカ
イト酸化物層を含む、請求項１１に記載の電界効果トラ
ンジスタ。 - 【請求項１５】前記ソース・コンタクトとドレイン・コ
ンタクトの間隔が、ゲート・チャネル長を規定する、請
求項１１に記載の電界効果トランジスタ。 - 【請求項１６】前記ゲート電極の下の区域が、前記モッ
ト転移チャネル層中のチャネル領域を規定する、請求項
１１に記載の電界効果トランジスタ。 - 【請求項１７】前記モット転移チャネル層の導電性が、
前記モット転移チャネル層の酸素含有量を変えることに
よって調節される、請求項１１に記載の電界効果トラン
ジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/268,633 US6333543B1 (en) | 1999-03-16 | 1999-03-16 | Field-effect transistor with a buried mott material oxide channel |
| US09/268633 | 1999-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294796A true JP2000294796A (ja) | 2000-10-20 |
| JP3513805B2 JP3513805B2 (ja) | 2004-03-31 |
Family
ID=23023840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000065312A Expired - Fee Related JP3513805B2 (ja) | 1999-03-16 | 2000-03-09 | モット転移チャネル層を有する電界効果トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6333543B1 (ja) |
| JP (1) | JP3513805B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333543B1 (en) * | 1999-03-16 | 2001-12-25 | International Business Machines Corporation | Field-effect transistor with a buried mott material oxide channel |
| US6365913B1 (en) * | 1999-11-19 | 2002-04-02 | International Business Machines Corporation | Dual gate field effect transistor utilizing Mott transition materials |
| USRE42530E1 (en) | 2001-09-17 | 2011-07-12 | Electronics And Telecommunications Research Institute | Device using a metal-insulator transition |
| JP2011243632A (ja) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426536B1 (en) * | 2001-04-16 | 2002-07-30 | International Business Machines Corporation | Double layer perovskite oxide electrodes |
| US6894916B2 (en) | 2002-09-27 | 2005-05-17 | International Business Machines Corporation | Memory array employing single three-terminal non-volatile storage elements |
| US6744087B2 (en) | 2002-09-27 | 2004-06-01 | International Business Machines Corporation | Non-volatile memory using ferroelectric gate field-effect transistors |
| KR100467330B1 (ko) * | 2003-06-03 | 2005-01-24 | 한국전자통신연구원 | 절연체 바나듐 산화막을 채널 영역으로 이용한 전계 효과트랜지스터 및 그 제조 방법 |
| KR100609699B1 (ko) * | 2004-07-15 | 2006-08-08 | 한국전자통신연구원 | 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 |
| KR100640001B1 (ko) * | 2005-02-21 | 2006-11-01 | 한국전자통신연구원 | 급격한 ｍｉｔ 소자를 이용한 전기전자시스템 보호 회로 및그 회로를 포함한 전기전자시스템 |
| KR100714125B1 (ko) * | 2005-03-18 | 2007-05-02 | 한국전자통신연구원 | 급격한 ｍｉｔ 소자를 이용한 저전압 잡음 방지회로 및 그회로를 포함한 전기전자시스템 |
| KR100723872B1 (ko) * | 2005-06-30 | 2007-05-31 | 한국전자통신연구원 | 급격한 금속-절연체 전이를 이용한 메모리소자 및 그동작방법 |
| KR100734882B1 (ko) * | 2005-07-28 | 2007-07-03 | 한국전자통신연구원 | 급격한 금속-절연체 전이를 하는 웨이퍼, 그 열처리 장치및 이를 이용한 열처리 방법 |
| KR100864833B1 (ko) * | 2006-11-23 | 2008-10-23 | 한국전자통신연구원 | 금속-절연체 전이(ｍｉｔ) 소자 기반의 발진 회로 및 그발진 회로 구동방법 |
| KR100842296B1 (ko) * | 2007-03-12 | 2008-06-30 | 한국전자통신연구원 | 금속-절연체 전이(ｍｉｔ) 소자 기반의 발진 회로 및 그발진 회로의 발진 주파수 조절방법 |
| KR100859717B1 (ko) * | 2007-05-07 | 2008-09-23 | 한국전자통신연구원 | 3 단자 ｍｉｔ 스위치, 그 스위치를 이용한 스위칭 시스템,및 그 스위치의 ｍｉｔ 제어방법 |
| CN105144383B (zh) * | 2013-03-21 | 2019-11-19 | 汉阳大学校产学协力团 | 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列 |
| US9419016B2 (en) | 2014-11-10 | 2016-08-16 | International Business Machines Corporation | Junctionless tunnel FET with metal-insulator transition material |
| US9379253B1 (en) | 2015-08-27 | 2016-06-28 | International Business Machines Corporation | Symmetric tunnel field effect transistor |
| US11387364B2 (en) | 2020-11-03 | 2022-07-12 | Globalfoundries U.S. Inc. | Transistor with phase transition material region between channel region and each source/drain region |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0324044B1 (en) * | 1988-01-15 | 1992-11-25 | International Business Machines Corporation | A field-effect device with a superconducting channel |
| JP2811786B2 (ja) | 1989-08-22 | 1998-10-15 | セイコーエプソン株式会社 | 薄膜トランジスタ |
| JP3186035B2 (ja) | 1991-08-09 | 2001-07-11 | 三菱化学株式会社 | 電界効果素子用積層薄膜および該積層薄膜を用いた電界効果トランジスター |
| JP3216089B2 (ja) | 1991-08-09 | 2001-10-09 | 三洋電機株式会社 | 超電導デバイスの製造方法並びにそれを用いた超電導トランジスタ |
| US5536584A (en) * | 1992-01-31 | 1996-07-16 | Hitachi, Ltd. | Polyimide precursor, polyimide and metalization structure using said polyimide |
| JPH06342172A (ja) | 1993-05-31 | 1994-12-13 | Sanyo Electric Co Ltd | 透明電極を備えた光学装置及びその製造方法 |
| JPH06338637A (ja) | 1993-05-31 | 1994-12-06 | Oki Electric Ind Co Ltd | 超電導膜の作製方法及び超電導トランジスタの作製方法 |
| JPH0794739A (ja) * | 1993-09-20 | 1995-04-07 | Sony Corp | 量子箱を有する電界効果トランジスタ及びその作製方法 |
| JP3635683B2 (ja) * | 1993-10-28 | 2005-04-06 | ソニー株式会社 | 電界効果トランジスタ |
| US5571737A (en) | 1994-07-25 | 1996-11-05 | United Microelectronics Corporation | Metal oxide semiconductor device integral with an electro-static discharge circuit |
| US5571337A (en) * | 1994-11-14 | 1996-11-05 | Yieldup International | Method for cleaning and drying a semiconductor wafer |
| JPH08274195A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Chem Corp | 強誘電体ｆｅｔ素子 |
| US5652156A (en) * | 1995-04-10 | 1997-07-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Layered polysilicon deposition method |
| JP3030264B2 (ja) | 1996-05-22 | 2000-04-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Ｍｏｔｔ遷移分子電界効果トランジスタ |
| JP2867956B2 (ja) | 1996-05-22 | 1999-03-10 | 株式会社日立製作所 | 超電導トランジスタ |
| US6121642A (en) * | 1998-07-20 | 2000-09-19 | International Business Machines Corporation | Junction mott transition field effect transistor (JMTFET) and switch for logic and memory applications |
| US6333543B1 (en) * | 1999-03-16 | 2001-12-25 | International Business Machines Corporation | Field-effect transistor with a buried mott material oxide channel |
| US6479847B2 (en) * | 1999-05-07 | 2002-11-12 | International Business Machines Corporation | Method for complementary oxide transistor fabrication |
| US6259114B1 (en) * | 1999-05-07 | 2001-07-10 | International Business Machines Corporation | Process for fabrication of an all-epitaxial-oxide transistor |
-
1999
- 1999-03-16 US US09/268,633 patent/US6333543B1/en not_active Expired - Fee Related
-
2000
- 2000-03-09 JP JP2000065312A patent/JP3513805B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-24 US US09/938,392 patent/US6555393B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333543B1 (en) * | 1999-03-16 | 2001-12-25 | International Business Machines Corporation | Field-effect transistor with a buried mott material oxide channel |
| US6555393B2 (en) | 1999-03-16 | 2003-04-29 | International Business Machines Corporation | Process for fabricating a field-effect transistor with a buried Mott material oxide channel |
| US6365913B1 (en) * | 1999-11-19 | 2002-04-02 | International Business Machines Corporation | Dual gate field effect transistor utilizing Mott transition materials |
| USRE42530E1 (en) | 2001-09-17 | 2011-07-12 | Electronics And Telecommunications Research Institute | Device using a metal-insulator transition |
| JP2011243632A (ja) * | 2010-05-14 | 2011-12-01 | National Institute Of Advanced Industrial & Technology | ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6555393B2 (en) | 2003-04-29 |
| US20010055818A1 (en) | 2001-12-27 |
| JP3513805B2 (ja) | 2004-03-31 |
| US6333543B1 (en) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3513805B2 (ja) | モット転移チャネル層を有する電界効果トランジスタ及びその製造方法 | |
| US5621681A (en) | Device and manufacturing method for a ferroelectric memory | |
| US4757028A (en) | Process for preparing a silicon carbide device | |
| US6259114B1 (en) | Process for fabrication of an all-epitaxial-oxide transistor | |
| US10680082B2 (en) | Vertical FET process with controlled gate length and self-aligned junctions | |
| KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| JPS6249750B2 (ja) | ||
| US20060208313A1 (en) | Double gate FET and fabrication process | |
| US6479847B2 (en) | Method for complementary oxide transistor fabrication | |
| JP3974807B2 (ja) | ２重層ペロブスカイト酸化物電極を有する電界効果トランジスタ構造及びその形成方法 | |
| JP3415496B2 (ja) | 半導体装置及びその製造方法 | |
| US5175127A (en) | Self-aligned interlayer contact process using a plasma etch of photoresist | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| US6338997B2 (en) | Method of fabricating semiconductor device having improved bias dependability | |
| JP2002270791A (ja) | 強誘電体メモリトランジスタの製造方法 | |
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| KR100275945B1 (ko) | 반도체장치의메모리셀및그제조방법 | |
| KR19990080754A (ko) | 비휘발성 반도체 소자 및 그 제조방법 | |
| KR100469760B1 (ko) | 복합 반도체 소자의 게이트 산화막 형성 방법 | |
| JPH0561783B2 (ja) | ||
| KR0123842B1 (ko) | 반도체 집적회로의 분리영역 제조방법 | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100243021B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031224 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20031224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031226 |
|
| LAPS | Cancellation because of no payment of annual fees |