JP5383517B2 - 不揮発性記憶装置 - Google Patents

Description

本発明は特に電気的な書き込み、および消去が可能な不揮発性メモリ素子を備えた不揮発性記憶装置に関する。

不揮発性メモリ素子は、電気的にデータを消去したり記憶したりすることができるものがある。電気的に書き込みや消去ができる不揮発性メモリ素子（以下、単に不揮発性メモリ素子と称する）が消去状態であるか、書き込み状態であるかは、この不揮発性メモリ素子のしきい値電圧により決定される。

不揮発性メモリ素子は、メモリ素子が一般的なフラッシュメモリの場合には、例えばワード線に消去電圧を印加し、電子を電荷蓄積領域から半導体基板方向に引き抜くことにより、不揮発性メモリ素子のしきい値電圧は、デプレッションの値をとり、消去状態になる。
さらに、不揮発性メモリ素子は、ワード線に書き込み電圧を印加し、チャネルに書き込み電流を流し、ホットエレクトロンを電荷蓄積領域に注入することにより、そのしきい値電圧は、エンハンスメントの値をとり、書き込み状態となる。

不揮発性記憶装置は、複数の不揮発性メモリ素子により構成される不揮発性メモリブロックを有している。不揮発性メモリ素子の初期状態は、熱平衡状態にあり、データ記憶状態においては、消去状態の不揮発性メモリ素子と書き込み状態の不揮発性メモリ素子とが混載することになる。

消去状態、および書き込み状態を有する複数の不揮発性メモリ素子のしきい値電圧は、時間経過や熱ストレスにより、熱平衡状態（初期状態）に応じた電圧値に向かって変動する。

時間経過や熱ストレスにより、不揮発性メモリ素子の電荷蓄積領域に蓄積された電荷が放出され、そのしきい値電圧が変動し、初期状態に近づくことになる。
不揮発性メモリ素子のしきい値電圧が大きく変動した場合には、書き込み状態と消去状態とを識別するレベル（以下、センスレベルと記載する）、を超えるような現象、いわゆるデータ化けが発生し、不揮発性記憶装置は誤動作することとなる。
したがって、不揮発性メモリ素子にとって、蓄積された電荷を保持するための電荷保持特性は、非常に重要な特性である。

一方、電荷が放出された場合に、再度データを記憶させるための行為をリフレッシュと呼び、このリフレッシュを行い、しきい値電圧がセンスレベルを超えないようにデータ記憶状態に戻すことが、電荷保持特性を向上する手段として知られている。

リフレッシュする電圧を発生するためのリフレッシュ電圧発生手段を備えた装置にあっては、複数の不揮発性メモリ素子のしきい値電圧を一旦消去状態とし、その後、データ記憶状態に戻すための書き込み電圧を不揮発性メモリに印加するという動作を行なうのが一般的である。
具体的には、データ記憶状態の不揮発性メモリ素子のしきい値電圧を検出手段を用いて検出し、しきい値電圧の変動を検出した場合に、リフレッシュ電圧発生手段を用いて不揮発性メモリ素子をリフレッシュするものである。

不揮発性メモリ素子のしきい値電圧は、不揮発性メモリ素子のゲートに印加する電圧を変化することにより検出することができる。
例えば、しきい値電圧より高い電圧を印加した場合には、不揮発性メモリ素子はソースとドレイン間に電流が流れる、いわゆるオン状態となる。逆に、不揮発性メモリ素子のしきい値電圧より低い電圧を不揮発性メモリ素子のゲートに印加した場合には、不揮発性メモリ素子はソースとドレイン間に電流が流ない、いわゆるオフ状態となる。
したがって、不揮発性メモリ素子のソースとドレイン間に電流が流れるか否かにより、不揮発性メモリ素子のしきい値電圧を検出することができる。

不揮発性メモリ素子にとって、電荷保持特性を維持することは非常に重要であるから、リフレッシュを行うことは有効な手段といえる。リフレッシュは、人為的にタイミングを見計らって実施することもできるが、不揮発性メモリ素子のしきい値電圧を検出するなどして、その結果を元にしてリフレッシュを行えば、いわば自動でリフレッシュできるから便利である。そのような技術は、多くの提案をみるものである（例えば、特許文献１参照。）。

特許文献１に示した従来技術は、しきい値電圧の変動を検出する手段とタイマー手段とを有しており、しきい値電圧の変動を検出すべき（リフレッシュすべき）タイミングをこのタイマー手段によって決めている。以下、図９を用いて説明する。
図９は特許文献１に示した従来技術の構成図である。なお、この図は主旨を逸脱しないようにしつつ説明しやすいように書き直したものである。また、同じ機能を有するものについては同じ番号を付与している。

図９において、３１は不揮発性メモリブロック、３０はしきい値電圧検出手段、３４はリフレッシュ電圧発生手段、３２はタイマー手段、Ｓ１１１は検出タイミング信号、Ｓ２１1は検出開始信号、Ｓ３１1は検出信号、Ｓ４１1はリフレッシュ開始信号である。

不揮発性メモリブロック３１の内部の特定のメモリ素子のしきい値電圧の変動は、しきい値電圧検出手段３０により検出する。このしきい値電圧検出手段３０がしきい値電圧の変動を検出するタイミングは、タイマー手段３２により制御され、しきい値電圧検出手段３０が特定のメモリ素子のしきい値電圧の変動を検出した場合に、リフレッシュ電圧発生手段３４を介して不揮発性メモリブロック３１に対してリフレッシュを行う構成となっている。

このような構成を有する特許文献１に示した従来技術は、不揮発性メモリ素子をリフレッシュすることにより、不揮発性メモリブロック３１をデータ蓄積状態に戻し、不揮発性メモリ素子の電荷保持特性の劣化を保障するという特徴がある。

特開平９−３０６１８２号公報（第３〜５頁、第１図）

特許文献１に示した従来技術のリフレッシュは、不揮発性メモリブロック３１に蓄積されたデータを読み出した後に行われる。そして、読み出したデータが期待値と一致しているかを判定することが必要である。このため、読み出しと判定との２つの手段が常に必要となり、回路規模が大きくなってしまう。

さらに特許文献１に示した従来技術のリフレッシュの方法は、不揮発性メモリブロック
３１に蓄積されたデータを一旦消去し、データ記憶状態に戻すためにリフレッシュ電圧を印加する。しかしこの方法では、書き込みされたメモリ素子（以下、書き込みメモリ素子と記載する）、あるいは、消去されたメモリ素子（以下、消去メモリ素子と記載する）のデータを、リフレッシュ前に、一旦格納するための別の記憶手段や回路などが必要になる。このため、さらに回路規模も大きくなるばかりか回路構成も複雑になってしまう。

さらに、リフレッシュ電圧は不揮発性メモリブロック３１をデータ記憶状態に戻す電圧値としなければならない。特許文献１に示した従来技術の場合には、通常は１０Ｖ以上の高電圧を印加しなければならない。このため、このような高いリフレッシュ電圧を印加することで、電荷を蓄積する膜などに結晶欠陥が発生するなど、電圧ストレスによるメモリ素子の劣化が起こることがある。これは、微細化された不揮発性メモリ素子の場合は、上述の膜などが薄膜化するため、より顕著になる。

以上説明したように、特許文献１に示した従来技術は、回路規模が大きくなってしまったり、回路構成が複雑化したりしてしまう問題と、不揮発性メモリ素子が劣化してしまうという問題とがあるため、素子を微細化してなる昨今の高集積化された不揮発性記憶装置には適用できない。

本発明は、上述のような課題を解決するためになされたものであって、複雑で大規模な回路構成を有することなく、かつ不揮発性メモリ素子のデータ記憶状態も劣化せず、不揮発性メモリ素子の電荷保持特性を向上させ、不揮発性記憶装置の高い信頼性を提供するものである。

上記課題を解決するために本発明の不揮発性記憶装置は次のような構成を採用する。

データを電気的に書き込みまたは消去可能な複数の不揮発性のメモリ素子を有する不揮発性メモリブロックを有する不揮発性記憶装置であって、
不揮発性メモリブロックは、書き込み電圧を印加してデータを書き込み状態として記憶する書き込みメモリ素子と、消去電圧を印加してデータを消去状態として記憶する消去メモリ素子と、を少なくとも１つずつ有し、リフレッシュ電圧発生手段と、制御手段と、を備える不揮発性記憶装置において、
リフレッシュ電圧発生手段は、消去メモリ素子のしきい値電圧の変動を発生しない電圧値であるリフレッシュ電圧を発生し、
グランド電位に対するリフレッシュ電圧の電圧値は、グランド電位に対する書き込み電圧または消去電圧の電圧値より小さく、
制御手段は、メモリ素子に書き込み電圧または消去電圧が印加された後、リフレッシュ電圧を発生するようにリフレッシュ電圧発生手段を制御し、
リフレッシュ電圧発生手段は、リフレッシュ電圧を書き込みメモリ素子と消去メモリ素子との両方に印加してリフレッシュを行うことを特徴とする。

このような構成にすることで、メモリ素子が書き込み状態か消去状態かに関わらず、リフレッシュを行うことができる。また、そのリフレッシュ電圧は比較的低い電圧値であるから、リフレッシュによってメモリ素子が劣化することもない。

制御手段は、メモリ素子が書き込み動作状態であるか消去動作状態であるかを検出する機能を有し、メモリ素子が読み出し動作を行っていないときに、リフレッシュ電圧を印加するように制御するようにしてもよい。

このような構成にすることで、メモリ素子からデータを読み出しているときを避けてリフレッシュを行うことができる。

制御手段は、タイマー手段を有し、
タイマー手段は、書き込み電圧または消去電圧が印加された後、またはリフレッシュ電圧発生手段によるリフレッシュ電圧の印加後から、所定の時間を計測し、
制御手段は、タイマー手段が所定の時間を計測し終わったタイミングでリフレッシュ電圧を発生するようにリフレッシュ電圧発生手段を制御するようにしてもよい。

このような構成にすることで、タイマー手段で計測した時間を基にしてリフレッシュできるから、リフレッシュするタイミングを時間で制御できる。

メモリ素子のしきい値の変化を計測するしきい値計測手段を有し、
制御手段は、しきい値計測手段によるメモリ素子のしきい値の計測結果によりリフレッシュ電圧を発生するようにリフレッシュ電圧発生手段を制御するようにしてもよい。

このような構成にすることで、メモリ素子のしきい値電圧の変化を基にしてリフレッシュできるから、リフレッシュするタイミングをしきい値電圧の変化で制御することができる。

リフレッシュ電圧発生手段は、外部から加わる運動、温度、光、またはそれらの組み合わせのエネルギーを基にして発電を行う発電手段と、
発電手段で発電した電圧を蓄電する蓄電手段と、
発電手段が発電した電圧、または蓄電手段が蓄電した電圧のどちらか一方を選択する選択手段と、
選択手段が選択した電圧をリフレッシュ電圧に変換する変換手段と、を有するようにしてもよい。

このような構成にすれば、発電手段で発電した電圧をリフレッシュ電圧として用いることができる。

発電手段が発電した電圧を計測する第１の計測手段と、蓄電手段が蓄電した電圧を計測する第２の計測手段とを有し、選択手段は、第１の計測手段の計測結果と第２の計測手段の計測結果とに基づいて電圧を選択するようにしてもよい。

このような構成にすることで、発電した電圧の計測した結果と蓄電した電圧の計測した結果との双方を知り得ることができるから、どちらか一方の電圧を選択するときに便利である。

リフレッシュ電圧は、書き込み電圧または消去電圧の略半分の電圧値であってもよい。

このような構成にすることで、メモリ素子が劣化せず不揮発性記憶装置として高い信頼性を有することができる。

メモリ素子はＭＯＮＯＳ型メモリ素子であってもよい。

ＭＯＮＯＳ型メモリ素子は、比較的低い電圧でデータの書き込みや消去ができる。このような構成にすることで、低消費電力化を行うことができる。

本発明の不揮発性記憶装置は、不揮発性メモリ素子が書き込み状態であるか消去状態であるかによらず、初期のデータの書き込み電圧よりも低い電圧でリフレッシュすることにより、消去状態の消去メモリ素子に影響を与えず、書き込み状態の書き込みメモリ素子の
みのしきい値電圧を変動させることができる。
よって、データを格納する別の記憶手段や回路などを必要とせずとも、不揮発性記憶装置の電荷保持特性を保障することができる。
さらに、複雑な回路構成を必要としないため、回路規模を縮小できるため、不揮発性記憶装置のサイズの縮小も可能となり、生産性も向上させることができる。

本発明の第１の実施形態の不揮発性半導体記憶装置の構成を説明する図である。 不揮発性メモリ素子の各端子の電位状態を説明する断面図である。 本発明の第２の実施形態の不揮発性半導体記憶装置の構成を説明する図である。 本発明の第３の実施形態のタイマー手段の構成を説明する図である。 本発明の第４の実施形態の不揮発性半導体記憶装置の構成を説明する図である。 本発明の第５及び第６の実施形態の不揮発性半導体記憶装置の構成を説明する図である。 本発明の第７の実施形態の不揮発性半導体記憶装置の構成を説明する図である。 本発明の第７の実施形態の不揮発性半導体記憶装置の構成を説明する図である。 特許文献１に示した従来技術を説明するための図である。

以下、図面を用いて本発明の実施形態を説明する。なお、以下に示す実施形態については、不揮発性メモリ素子としてＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のメモリ素子を用いる例で説明する。各図の説明において、同じ機能を有するものには同じ番号を付与している。

［第１の実施形態の説明：図１、図２］
図１を用いて第１の実施形態を説明する。図１は、不揮発性記憶装置の構成図である。
図１において、２１は不揮発性記憶装置、４１は書き込みメモリ素子、４２は消去メモリ素子、４４は不揮発性メモリブロック、３４はリフレッシュ電圧発生手段、３５はリフレッシュ制御手段、４６はデータ書き込み手段である。

まず、不揮発性メモリブロック４４にデータを記憶させる方法を説明する。
不揮発性メモリブロック４４には複数の不揮発性メモリ素子が存在している。不揮発性メモリ素子をデータ記憶状態にするためには、データを記憶させる前に、データ書き込み手段４６で発生する消去電圧Ｖ１２を不揮発性メモリブロック４４の全ての不揮発性メモリ素子に印加し、全ての不揮発性メモリ素子を消去状態とする。
これは、全ての不揮発性メモリ素子のしきい値電圧を均一にするためである。このようにしておけば、後に行うデータの書き込み状態をも均一にすることができる。
この状態では、不揮発性メモリブロック４４の内部の不揮発性メモリ素子は、すべて消去状態になっているから、消去状態としてデータを記憶する消去メモリ素子４２が存在することになる。

つぎに、データ書き込み手段４６で発生する書き込み電圧Ｖ１１を不揮発性メモリブロック４４の中の所定の不揮発性メモリ素子に印加する。
この状態で、所定の不揮発性メモリ素子が書き込み状態になるので、図１に示すように
、不揮発性メモリブロック４４には、書き込み状態としてデータを記憶する書き込みメモリ素子４１と消去状態としてデータを記憶する消去メモリ素子４２とが混在することになり、不揮発性メモリブロック４４は、書き込みと消去との２つの状態を有するデータ記憶状態となる。

なお、不揮発性メモリブロック４４の中の所定の不揮発性メモリ素子に書き込み電圧Ｖ１１を印加するときは、どの不揮発性メモリ素子にデータを記憶するかを知らなければならない。このように、メモリブロック内で所定のメモリ素子を選択する方法は、そのメモリ素子のアドレス情報などを用いればよく、例えば、デコーダ回路や選択回路、それらを制御する回路などを用いたアドレス選択手段の構成が広く知られている。
したがって、不揮発性記憶装置２１にもそのようなアドレス選択手段が設けてある。しかしながら、そのような構成は、公知技術であり本発明の主要部分でもないので説明は省略する。

ここで、このような書き込み動作、および消去動作における不揮発性メモリ素子の各端子の電位状態の例について、図２を用いて説明する。
なお、本実施例においては、不揮発性メモリ素子のしきい値電圧は、電荷をすべて放出された初期状態（熱平衡状態という）においては、消去状態として設計されている。このようなしきい値電圧の設定にすることにより、消去メモリ素子４２のしきい値電圧は、センスレベルを超えることがなく、データ化けが発生することがないのである。

図２はＭＯＮＯＳ型の不揮発性メモリ素子を模式的に示す断面図である。
まず、書き込み動作を説明する。図２（ａ）に示すように、データの書き込みは、ドレイン１３をオープンとし、ゲート１１をグランド電位（図ではＧＮＤと表記）とし、半導体基板１４とソース１２とに例えば−８Ｖの書き込み電圧Ｖ１１を印加する。そうすると、電荷蓄積層１５に電子が蓄積され、書き込み状態となる。
次に、消去動作を説明する。図２（ｂ）に示すように、データの消去は、ドレイン１３をオープンとし、半導体基板１４とソース１２をグランド電位（ＧＮＤ）とし、ゲート１１に例えば−８Ｖの消去電圧Ｖ１２を印加する。そうすると、電荷蓄積層１５に正孔が蓄積され、消去状態となる。

［リフレッシュの説明］
次に、再び図１を参照してリフレッシュの動作を説明する。
リフレッシュは、リフレッシュ制御手段３５からのリフレッシュ開始信号Ｓ４を所定のタイミングで発生する。リフレッシュ電圧発生手段３４は、リフレッシュ開始信号Ｓ４を受けると、リフレッシュ電圧Ｖ１３を発生させ、不揮発性メモリブロック４４に印加する。

リフレッシュ電圧Ｖ１３は、詳しくは後述するが、書き込み電圧Ｖ１１または消去電圧Ｖ１２より低く、かつ消去メモリ素子４２のしきい値電圧の変動を発生しない電圧値である。
このようなリフレッシュ電圧Ｖ１３を発生するためのタイミング、すなわち、リフレッシュを行うタイミングは、データ書き込み手段４６が不揮発性メモリブロック４４に書き込み電圧Ｖ１１または消去電圧Ｖ１２を印加した後、つまり、不揮発性メモリブロック４４がデータ記憶状態となった後の任意のタイミングということになる。

リフレッシュ電圧Ｖ１３は上述のような電圧であるから、リフレッシュを行っても書き込み状態としてデータを記憶している書き込みメモリ素子４１と、消去状態としてデータを記憶している消去メモリ素子４２とには影響がない。
このため、不揮発性メモリブロック４４がデータ記憶状態となった後にすぐさまリフレ
ッシュを行なっても問題はないが、そもそもリフレッシュは、不揮発性メモリ素子の電荷保持特性の劣化を保障するものであるから、不揮発性メモリブロック４４がデータ記憶状態となった後から、所定の時間を経過した後にリフレッシュする方が好ましい。

この所定の時間は、例えば、１千時間、１万時間、１０万時間などとすることができる。これらの時間は、不揮発性メモリブロック４４を構成する不揮発性メモリ素子の特性や性能に応じて自由に設定することができる。

また、例えば、不揮発性記憶装置２１の仕様や運用状態などから、不揮発性メモリブロック４４に記憶されたデータを１０年間保持する必要があるとき、リフレッシュは、データを保持すべき期間の半分の期間を経過したときなどとしてもよい。（この例では、不揮発性メモリブロック４４がデータ記憶状態となった後から５年後。）

もちろん、上述の例では、データ記憶状態となった後から４年後にリフレッシュし、以後２年を経過するごとにリフレッシュを続けるようにしてもよい。つまり、データを保持すべき期間を均等または不均等に区切ったり、複数回リフレッシュしてもよいのである。

不揮発性記憶装置２１が電子機器に組み込まれていれば、その電子機器側の時刻情報やシステムクロックから生成したパルスを利用して所定の時間を計測してもよく、また、電子機器側で上述の所定の時間をカウントしてもよい。
そして、不揮発性記憶装置２１に対して制御信号Ｓ３５を発し、この制御信号Ｓ３５をリフレッシュ制御手段３５が受信することでリフレッシュ開始信号Ｓ４を出力するようにしてもよいのである。なお、図１においては、このような例を説明するために制御信号Ｓ３５を破線で示している。

なお、この例は、不揮発性記憶装置２１が組み込まれる電子機器側で上述の所定の時間をカウントする例であるが、不揮発性記憶装置２１の内部に所定の時間を計測するためのタイマー手段を設けて、所定の時間を計測するようにしてもよい。その例については、後述する実施例で説明をする。

不揮発性メモリのリフレッシュは、リフレッシュ電圧発生手段３４からリフレッシュ電圧Ｖ１３が印加されることにより行われるが、リフレッシュ電圧Ｖ１３は、書き込みメモリ素子４１および消去メモリ素子４２の双方のメモリ素子に印加される。つまり、書き込みメモリ素子４１および消去メモリ素子４２が保持しているデータによらず、印加されるのである。

なお、リフレッシュ時の不揮発性メモリ素子の各端子に対する電圧印加の関係は、データの書き込みと同様である。リフレッシュは、書き込みメモリ素子および消去メモリ素子の双方に同時に行なわれるが、単体のメモリ素子で説明すると、図２（ａ）に示すように、ドレイン１３をオープンとし、ゲート１１をグランド電位とし、半導体基板１４とソース１２とにリフレッシュ電圧Ｖ１３を印加する。

このリフレッシュ電圧Ｖ１３は、書き込みメモリ素子４１および消去メモリ素子４２の初期のデータ書き込み電圧よりも低い電圧である。図２を用いて説明したとおり、不揮発性メモリ素子を書き込み状態にしたり消去状態にしたりするときの電圧は、−８Ｖである。このとき、リフレッシュ電圧は、−５Ｖとすることができる。この電圧値は、消去メモリ素子４２のしきい値電圧の変動を発生しない電圧値である。

もちろん、この電圧値は一例であり、これに限定されない。発明者が検討したところによると、不揮発性メモリ素子への書き込み電圧や消去電圧（初期のデータ書き込み電圧）
である−８Ｖの略半分の、−４Ｖでもよいことがわかっている。

なお、先の説明の例では、リフレッシュ電圧を−５Ｖや−４Ｖとしたが、厳密にその電圧に制御する必要はない。大切なことは、リフレッシュ電圧を書き込みメモリ素子４１および消去メモリ素子４２の初期のデータ書き込み電圧よりも低い電圧とすることであり、先の例であれば、−５．５Ｖや−４．５Ｖであってもよいのである。

このように、リフレッシュは、リフレッシュ電圧発生手段３４により、書き込み電圧Ｖ１１または消去電圧Ｖ１２より低く、かつ消去メモリ素子４２のしきい値電圧の変動を発生しない電圧値のリフレッシュ電圧Ｖ１３を、書き込みメモリ素子４１および消去メモリ素子４２の双方のメモリ素子に対して行なうことが本発明の特徴的な部分である。
双方のメモリ素子に対して印加するリフレッシュ電圧は、初期のデータ書き込み電圧の略半分の電圧などとしているから、書き込みメモリ素子４１や消去メモリ素子４２は、高い電圧印加による電圧ストレスを受けず、劣化することがないのである。

なお、リフレッシュ電圧発生手段３４は、公知の電圧発生回路を備えることでリフレッシュ電圧Ｖ１３を発生することができる。例えば、複数のコンデンサを直並列に切り替えて電圧を昇圧する公知の昇圧回路や、その昇圧回路にツェナダイオードの逆方向特性を利用して所定の電圧にクランプするクランプ回路を組み合わせたものを備えて、低い電圧（例えば、−１．５Ｖ）を昇圧してリフレッシュ電圧Ｖ１３（例えば、−５Ｖ）を発生することができる。
また、不揮発性記憶装置２１が電子機器に組み込まれていれば、その電子機器側で用いている電圧を利用して、上述の昇圧回路や、あるいは公知の定電圧回路（レギュレータ）などを組み合わせるなどしてリフレッシュ電圧Ｖ１３を生成してもよい。

このような回路例の場合、リフレッシュ開始信号Ｓ４を受けるのは、ＭＯＳトランジスタで構成するスイッチとすることができる。例えば、ＭＯＳトランジスタスイッチを昇圧回路や定電圧回路などの電圧発生回路とその電圧発生回路に電力を供給する電源配線との間に挿入しておくことができる。
リフレッシュ開始信号Ｓ４が電圧信号の場合、これらをＭＯＳトランジスタスイッチのゲートに入力すれば、リフレッシュ開始信号Ｓ４に応じてソースとドレイン間を同通させることができる。そうすれば、昇圧回路や定電圧回路などの電圧発生回路を動作させ、リフレッシュ電圧を発生することができるのである。

不揮発性メモリブロック４４のデータ記憶状態は、書き込みおよび消去状態を識別するセンスレベルにより識別される。例えば、書き込みメモリ素子のしきい値が変動し、センスレベルを超えた場合には、いわゆるデータ化けの状態となり不揮発性記憶装置２１は誤動作することになる。

すでに説明したように、熱平衡状態において、不揮発性メモリブロック４４のデータは消去状態であるように不揮発性メモリブロック４４は設計されている。消去メモリ素子４２のしきい値をセンスレベルより書き込み状態側に変動させることなく、書き込みメモリ素子４１のみのしきい値を保障することにより十分なリフレッシュ動作が可能となるのである。

第１の実施形態の効果は、不揮発性メモリブロック４４の内部に格納されたデータが書き込み状態、あるいは消去状態によらず、全てのメモリ素子にリフレッシュ電圧を印加することが可能である。したがって、不揮発性メモリブロック４４のデータを一旦格納するための別の記憶手段や回路などを必要とせず、回路規模を低減できる効果がある。

［本発明の第２の実施形態の説明：図３］
次に、図３を用いて第２の実施形態を説明する。
図３は、第２の実施形態の構成図である。すでに説明した同一の構成には同一の番号を付与している。
図３において、３７は読み出し手段である。Ｓ５は読み出し信号、Ｓ６は読み出し動作検出信号、Ｓ７は読み出し動作確認信号である。

第２の実施形態の特徴は、読み出し手段３７を備えることによって、不揮発性メモリブロック４４からのデータの読み出しを検出し、データを読み出しているときにはリフレッシュを行わないようにするものである。

不揮発性メモリブロック４４がデータ記憶状態となっている状態から説明する。
図３に示す読み出し手段３７は、不揮発性メモリブロック４４のデータを読み出す機能を有し、読み出し信号Ｓ５により、不揮発性メモリブロック４４のデータを読み出ししている。
リフレッシュ制御手段３５は、所定のタイミングで読み出し動作確認信号Ｓ７を読み出し手段３７に対して発する。

読み出し手段３７は、不揮発性メモリブロック４４から読み出し動作中であるかを確認し、読み出し動作中であるときは、読み出し動作検出信号Ｓ６をリフレッシュ制御手段３５に与える。

読み出し手段３７と不揮発性メモリブロック４４との間には、図示はしないが、不揮発性メモリブロック４４を構成している不揮発性メモリ素子の容量などに応じたデータ信号線がある。
読み出し手段３７は、このデータ信号線の全部またはどれか１つの信号を検査し、データが出力されているか否かを判断する。
または、読み出し手段３７は、不揮発性メモリブロック４４に対して、読み出しイネーブル信号を発した後にデータを読み出すようなシーケンスであれば、この読み出しイネーブル信号を出力しているか否かをもって、不揮発性メモリブロック４４からデータが出力されているかどうかを判断することもできる。

読み出し動作検出信号Ｓ６は、例えば、信号の出力値が「１」の場合は、読み出し手段３７がデータを読み出しているとき、信号の出力値が「０」の場合は、読み出し手段３７がデータを読み出していないとき、などと定義しておくことができる。

リフレッシュ制御手段３５は、読み出し動作検出信号Ｓ６を受信し、その結果、読み出し手段３７がデータの読み出し中ではないとした場合に、リフレッシュ開始信号Ｓ４をリフレッシュ電圧発生手段３４に与える。
リフレッシュ電圧発生手段３４は、発生させたリフレッシュ電圧Ｖ１３を不揮発性メモリブロック４４に印加し、リフレッシュを行う。

一方、リフレッシュ制御手段３５が読み出し動作検出信号Ｓ６を受信し、その結果、読み出し手段３７がデータの読み出し中であるとした場合には、リフレッシュ開始信号Ｓ４をリフレッシュ電圧発生手段３４に与えない。
すなわち、不揮発性メモリブロック４４のデータの読み出し中にリフレッシュ電圧が不揮発性メモリブロック４４に印加され、電圧印加による不測の誤動作の発生を防止することができる。

［本発明の第３の実施形態の説明：図４］
次に、図４を用いて第３の実施形態を説明する。すでに説明した同一の構成には同一の番号を付与している。
第３の実施形態の特徴は、リフレッシュ制御手段３５にタイマー手段を設け、このタイマー手段により所定の時間を計測し、その後にリフレッシュを行うものである。

図４は、リフレッシュ制御回路３５に設けているタイマー手段１５０を示すブロック図である。タイマー手段１５０は、発振回路１５１、分周回路１５２、計数回路１５３で構成している。
発振回路１５１は、所定の周波数で発振し、発振信号Ｓ１５１を分周回路１５２に入力する。発振回路１５１は、例えば、水晶振動子を用いた水晶発振回路やＣＲ発振回路などの知られている発振回路を用いることができる。発振信号Ｓ１５１は、例えば、数１０ＫＨｚの周波数を有する信号である。

分周回路１５２は、発振信号Ｓ１５１を入力し、この発振信号Ｓ１５１に同期した所定の周期の分周信号を得るため回路である。例えば、バイナリカウンタを所定段数接続した回路が知られている。そして、例えば、１Ｈｚ（１秒）の分周信号Ｓ１５２を出力する。

計数回路１５３は、分周信号Ｓ１５２を入力して、所定の時間を計測する。例えば、分周信号Ｓ１５２のパルス数を順次加算していくような、知られている積算回路で構成することができる。または、分周信号Ｓ１５２が１秒のパルスであるならば、それを元に時刻情報を作り出す回路であってもよい。
計数回路１５３は、分周信号Ｓ１５２のパルス数が所定のパルス数まで積算されたときや、所定の時間を計測し終わると、制御信号Ｓ３を出力する。

リフレッシュ制御手段３５は、計数回路１５３からの制御信号Ｓ３が入力されると、リフレッシュ開始信号Ｓ４を出力する。リフレッシュ電圧発生手段３４は、リフレッシュ電圧Ｖ１３を発生し、不揮発性メモリブロック４４に対してリフレッシュを行う。

なお、図４に示したタイマー手段１５０の構成は一例であり、各構成は自由に変更することができる。
また、タイマー手段１５０は、発振回路１５１、分周回路１５２、計数回路１５３をすべて不揮発性記憶装置２１に搭載する例を示したが、これに限定しない。例えば、不揮発性記憶装置２１とは異なる装置を駆動するクロック信号を外部から受信し、それを発振信号Ｓ１５１として用いるようにしてもかまわない。
ようするに、源信となる信号を発振回路１５１で生成しなくても、結果としてタイマー手段１５０が所定の時間を計測できればよいのである。

［本発明の第４の実施形態の説明：図５］
次に、図５を用いて第４の実施形態を説明する。すでに説明した同一の構成には同一の番号を付与している。
第４の実施形態の特徴は、リフレッシュ制御手段３５に不揮発性メモリブロック４４の内部の個々のメモリ素子のしきい値を計測するしきい値計測手段を設け、しきい値が所定の値を超えた場合にリフレッシュを行うような制御方法を用いるものである。

図５は、リフレッシュ制御回路３５に設けているしきい値計測手段６４を説明する回路図である。この回路は、センスレベルを判定する回路も兼ねている。本実施形態では、この回路を例にして説明する。
しきい値計測手段６４は、しきい値計測の対象となるメモリ素子６５、このメモリ素子６５と同導電型の第１のＭＯＳトランジスタ６６、メモリ素子６５とは逆導電型の第２のＭＯＳトランジスタ６７を有している。
メモリ素子６５は、不揮発性メモリブロック４４を構成するメモリ素子を用いても、不揮発性メモリブロック４４を構成するメモリ素子と全く同じメモリ素子を別途設けてもよい。
図５において、８１は第１の電源端子、８２は第２の電源端子、８３は第３の電源端子、８４は第４の電源端子である。８５は出力端子である。９０はスイッチである。

図５に示す構成は、メモリ素子６５と第１のＭＯＳトランジスタ６６とは、Ｎチャネル型のトランジスタとし、第２のＭＯＳトランジスタ６７はＰチャネル型トランジスタとした例である。
図５に示すように、第１のＭＯＳトランジスタ６６、メモリ素子６５、第２のＭＯＳトランジスタ６７は直列に接続されている。そして、メモリ素子６５と第２のＭＯＳトランジスタ６７との間にはスイッチ９０を設けている。スイッチ９０は、これら２つのトランジスタ同士の接続と切り離しとを制御するものであり、例えば、ある制御信号をゲートに入力することでソースとドレイン間を開閉動作できる、ＭＯＳトランジスタスイッチを用いることができる。

第１のＭＯＳトランジスタ６６のソースと基板（バルク）とに第１の電源端子８１が接続され、第１のＭＯＳトランジスタ６６のゲートに第３の電源端子８３が接続されている。
第２のＭＯＳトランジスタ６７のゲートに第２の電源端子８２が接続され、第２のＭＯＳトランジスタ６７の基板とソースとには第３の電源端子８３が接続されている。
メモリ素子６５のゲートには第４の電源端子８４が接続され、メモリ素子６５の基板には、第１の電源端子８１が接続されている。

第１の電源端子８１、第２の電源端子８２、第３の電源端子８３、第４の電源端子８４には、それぞれ第1の電圧値、第２の電圧値、第３の電圧値、第４の電圧値が印加されている。これらの電圧値は、図示しない電源手段から供給されている。特に限定しないが、第1の電圧値は、−１．５Ｖ、第２の電圧値は、−０．８Ｖ、第３の電圧値は、０Ｖ（ＧＮＤ）である。第４の電圧値は、その電圧を可変できるようになっており、例えば、−１．５Ｖから−０．４Ｖまでの電圧を、０．１Ｖずつ加減される。

次に、しきい値計測手段６４の動作を説明する。なお、図５に示す回路は、しきい値を計測する場合とセンスレベルを計測する場合とでは、スイッチ９０の開閉でそれを切り替えている。まず、しきい値を計測する動作を説明する。
図示しない制御信号を用いるなどして図５に示すスイッチ９０をオフにする。すると、メモリ素子６５と第２のＭＯＳトランジスタ６７との間が切り離される。
上述の各電圧値を各電源端子に印加しているから、第1のＭＯＳトランジスタ６５はオンしている。なお、第２のＭＯＳトランジスタ６７もオンしているが、スイッチ９０により切り離されているので、このトランジスタの動作はしきい値計測には関係がない。
第４の電源端子から供給される第４の電圧値を、例えば、−１．５Ｖから０．１Ｖステップで−０．４Ｖまで可変しつつ、出力端子８５の出力を計測する。この計測にあっては、公知の電圧測定手段（例えば、電圧比較回路）を用いることができる。そして、出力端子８５から第1の電圧値が計測されたときの第４の電圧値が、メモリ素子６５のしきい値であるとわかる。

上述の第４の電圧値の可変幅は、もちろん一例であって、メモリ素子６５のしきい値やその変動幅がおおよそ分かっていれば、それに合わせた電圧値とすればよい。例えば、メ
モリ素子６５が、記憶状態になったあとのしきい値が１．０Ｖであり、１年後のしきい値が０．２Ｖ変動すると、実験や実測データなどから知りえていたとすると、この１年後のタイミングでは、第４の電圧値は−１．０Ｖから０．２Ｖステップで、−０．６Ｖまで可変した電圧とすればよいのである。

次に、センスレベルを計測する動作を説明する。
図示しない制御信号を用いるなどして図５に示すスイッチ９０をオンにする。すると、メモリ素子６５と第２のＭＯＳトランジスタ６７との間が接続される。
上述の各電圧値を各電源端子に印加しているから、第1のＭＯＳトランジスタ６５と第２のＭＯＳトランジスタ６７は、共にＯＮしている。
メモリ素子６５のしきい値電圧が高い場合には、第１の電源端子８１から供給される第1の電圧値がメモリ素子６５により遮断される。このため、出力端子８５からは、第３の電源端子８３から供給される第３の電圧値が出力される（計測される）。
メモリ素子６５のしきい値が低い場合には、第１の電源端子８１から供給される第1の電圧値はメモリ素子６５により遮断されない。このため、出力端子８５からは、第１の電源端子８１から供給される第１の電圧値が出力される（計測される）。
この出力端子８５の電位が、第１の電圧値なのか第３の電圧値なのかを判断する境界が、いわゆるセンスレベルとなる。

なお、図５に示したしきい値計測手段６４の構成は一例であり、各構成は自由に変更することができる。なお、上述のとおり、図５に示すしきい値計測手段６４は、スイッチ９０の開閉により、しきい値を計測する場合とセンスレベルを計測する場合とを切り替えている。センスレベルを計測する場合であっても、すでに説明したように、メモリ素子６５のしきい値が高いか低いかという状態は調べることができる。したがって、単純にメモリ素子６５のしきい値の高低のみで、不揮発性メモリブロック４４のメモリ素子の状態を判断できるときは、スイッチ９０の開閉制御や、第４の電源端子８４から供給される可変電圧は不用となる。

既に説明したように、メモリ素子６５は、不揮発性メモリブロック４４を構成するメモリ素子を用いても、不揮発性メモリブロック４４を構成するメモリ素子と全く同じメモリ素子をしきい値計測手段６４に別途設けてもよいことは無論である。後者の場合、図示はしないが、もちろん、データ書き込み手段４６から消去電圧Ｖ１２や書き込み電圧Ｖ１１を印加して、不揮発性メモリブロック４４を構成するメモリ素子と同じコンディションにしておく必要がある。

［本発明の第５の実施形態の説明：図６］
次に、図６を用いて第５の実施形態を説明する。すでに説明した同一の構成には同一の番号を付与している。
第５の実施形態の特徴は、リフレッシュ電圧発生手段３４に発電手段を備えた点である。発電手段により発生させた電圧を変換してリフレッシュ電圧Ｖ１３（図示なし）とするものである。
詳しくは、発電手段と蓄電手段と選択手段と変換手段とを設け、選択手段により、発電手段からの電圧と蓄電手段からの電圧とのどちらかを選択し、選択された電圧を変換手段によりリフレッシュ電圧Ｖ１３に変換し、その後にリフレッシュを行うものである。

蓄電手段を備えている理由は、発電手段が常に安定して発電をする保証がないからである。 例えば、不揮発性記憶装置２１を携帯型の電子機器に搭載した場合、また、発電手段に後述する太陽電池を用いたとすると、携行される電子機器の場合は、太陽電池の受光面に常に光が照射しているとは限らない。十分な発電を行なっている場合とそうではない
場合とがある。そのようなときであっても、蓄電手段を備えていれば、発電手段が発電した電力を蓄えておけるため、その電力を用いてリフレッシュ電圧Ｖ１３を生成できる。

もちろん、不揮発性記憶装置２１を携帯型ではない電子機器に搭載された場合や、常に発電手段が安定した発電を行なえる場合であれば、蓄電手段は必ずしも必要ではない。その場合、選択手段は、発電手段からの電圧がリフレッシュ電圧Ｖ１３に適する値かどうか（例えば、電圧の大きさなど）を判断する。

次に、第５の実施形態の例として、不揮発性記憶装置２１を携帯型の電子機器に搭載した場合を説明する。
図６において、３４はリフレッシュ電圧発生手段、５１は発電手段、５２は蓄電手段、５３は選択手段、５４は変換手段である。Ｓ１１は電圧信号、Ｓ１２は発電手段５１からの発電信号、Ｓ１３は蓄電手段５２からの蓄電信号、Ｓ１４は選択信号である。そして、Ｓ４４は満充電信号である。なお、満充電信号Ｓ４４を用いた制御については、第６の実施形態で説明する。

発電手段５１は、物理量を電気信号に変換する手段である。外部から加わる運動エネルギー、温度、光などを用いて電気エネルギーを発生するものである。一例を挙げると、錘の運動を発電機に伝達して発電する公知の機械発電手段、熱発電素子を用いて２点位置の温度差を利用して発電する、いわゆる熱発電手段、光を受光して発電する太陽電池などであり、もちろん、これらを組み合わせて用いることもできる。蓄電手段５２は、例えば、二次電池やコンデンサを用いることができる。

電圧信号Ｓ１１は、発電手段５１が発電した電圧信号であるが、蓄電手段５２に発電した電気を蓄電しやすいように、蓄電手段５２の仕様に合わせた電圧レベルの信号である。発電手段５１に出力電圧を平滑制御する手段を有しているときは、例えば、平滑された一定の電圧レベルの信号となる。これは、蓄電手段５２に高い不測の発電電圧が入力することで、蓄電手段５２が破壊されないようにするためである。
発電信号Ｓ１２は、発電手段５１が発電している電圧値そのものである。発電手段５１の発電状態に応じてその電圧値は可変する場合がある。
蓄電信号Ｓ１３は、蓄電手段５２に蓄電している電圧値そのものである。

発電手段５１は、発電信号Ｓ１２を選択手段５３に出力し、同様に蓄電手段５２は、蓄電信号Ｓ１３を選択手段５３に出力している。
選択手段５３は、発電信号Ｓ１２と蓄電信号Ｓ１３とを比較し、つまり発電手段５１と蓄電手段５２の発生する電圧とを比較し、どちらの電圧がリフレッシュ電圧Ｖ１３に適するかを判断する機能を有している。例えば、公知の電圧比較回路などを用いて双方の電圧を比較し、より高い電圧値を出力している方を選択するのである。
つまり、発電手段５１がリフレッシュ電圧Ｖ１３に対して十分な電圧を発生できるのであれば、発電手段５１を選択し、変換手段５４を経てリフレッシュ電圧Ｖ１３を発生する。蓄電手段５２がリフレッシュ電圧Ｖ１３に対して十分な電圧を発生できるのであれば、蓄電手段５２を選択することになる。そして、選択された電圧値を選択信号Ｓ１４として出力する。

変換手段５４は、選択手段５３が出力した選択信号Ｓ１４を受信し、リフレッシュ電圧Ｖ１３に最適な電圧に変換する機能を有しているのである。
変換手段５４は、リフレッシュが可能となる値まで電圧を昇圧させる昇圧回路や、この昇圧回路にツェナダイオードの逆方向特性を利用したクランプ回路を組み合わせた手段などを用いることができる。

［本発明の第６の実施形態の説明：図６］
次に、引き続き図６を用いて第６の実施形態を説明する。
第６の実施形態の特徴は、不揮発性メモリブロック４４に対するリフレッシュを、蓄電手段５２の充電状態が十分であると判断したタイミングごとに行う点である。

蓄電手段５２は、すでに説明したように、二次電池やコンデンサなどを用いることができるが、これらの充電容量には限りがある。発電手段５１が、蓄電手段５２が充電できる電力を超えて発電したときや、ある一定時間発電されると、蓄電手段５２は満充電状態（いわゆるフル充電された状態）となる。
選択手段５３は、発電信号Ｓ１２と蓄電信号Ｓ１３とを比較して、双方が所定の電圧値以上の同じ電圧であったときや、一定の時間双方が所定の電圧値以上の同じ電圧を維持しているとされたときに、蓄電手段５２が満充電状態になったと判断する。そして、図６に示すように、選択手段５３からは破線で示す満充電信号Ｓ４４を出力する。なお、ここで言う所定の電圧値とは、二次電池やコンデンサが蓄電できる最大電圧である。

満充電信号Ｓ４４は、図示はしないが、図１に示すリフレッシュ制御手段３５に入力される。リフレッシュ制御手段３５は、蓄電手段５２が満充電状態となったと判断し、このタイミングでリフレッシュを行うようリフレッシュ電圧発生手段３４にリフレッシュ開始信号Ｓ４を出力する。つまり、満充電信号Ｓ４４が出力された（蓄電手段５２が満充電状態になった）ときごとに、不揮発性メモリブロック４４に対してリフレッシュを行うのである。
すでに説明したように、リフレッシュ電圧Ｖ１３は、記憶状態にある不揮発性メモリブロック４４のメモリ素子には影響がないため、このようにリフレッシュを繰り返してもよいのである。

［余剰電力の利用の説明］
不揮発性記憶装置２１を携帯型の電子機器、例えば太陽電池を備えた電子式腕時計に搭載した場合、太陽電池が発電手段５１となる。発電手段５１で発電された電力は、時計を動作させるために用いられるが、例えば、晴天の野外や照明が明るい室内では、電力の消費量よりも発電量が大きくなる。そうすると、十分に蓄電手段５２に電力を蓄電することができる。そうなった後でも発電が行なわれ続けると、その分は余剰電力となる。説明した第６の実施形態では、この余剰電力が発生したときごとに不揮発性メモリブロック４４に対してリフレッシュを行うことができるので、タイマー手段などを用いなくともよいという効果がある。

以上、説明した本発明の第６の実施形態では、発電手段５１と蓄電手段５２とを選択することによりリフレッシュ電圧を発生させる例を説明した。
発電手段５１が発電した電圧を計測する計測手段、および蓄電手段５２が蓄電した電圧を計測する計測手段を設け、この計測結果に基づいてリフレッシュ電圧を発生させる例を次の第７の実施の形態で説明する。

［本発明の第７の実施形態の説明：図７、図８］
次に、図７、図８を用いて第７の実施形態を説明する。すでに説明した同一の構成には同一の番号を付与している。
第７の実施形態の特徴は、すでに説明した第５の実施形態の改良であり、発電手段５１の発電を計測する第１の計測手段と、蓄電手段５２の蓄電を計測する第２の計測手段とを設け、この計測結果に基づいて、どちらの計測結果がリフレッシュ電圧に適するかを判断することである。

まず、図７を用いて第７の実施形態の概略を説明する。
図７において、６１は第１の計測手段、６２は第２の計測手段である。Ｓ１５は第１の計測確認信号、Ｓ１６は第２の計測確認信号である。
リフレッシュ電圧発生手段３４の構成は、発電手段５１の発電した電圧を計測する第１の計測手段６１と、蓄電手段５２が蓄電した電圧を計測する第２の計測手段６２とを有している。
さらに、選択手段５３は、第１の計測確認信号Ｓ１５および第２の計測確認信号Ｓ１６を比較し、リフレッシュ電圧Ｖ１３に適する電圧値を選択する。
なお、変換手段５４により選択手段５３で選択された電圧をリフレッシュ電圧Ｖ１３に変換し、リフレッシュを行う点は、すでに説明した実施形態と同様である。

第１の計測手段６１は、発電手段５１が発電する電圧を常時監視している。同様に、第２の計測手段６２は、蓄電手段５２が蓄電する電圧を常時監視している。これら２つの計測手段は、公知の電圧測定手段を用いることができるが、例えば、公知の電圧比較回路も用いることができる。その場合は、予め設定した電圧と比較するのである。

第１の計測手段６１は、この計測結果である第１の計測確認信号Ｓ１５を選択手段５３に出力し、同様に、第２の計測手段５２は第２の計測確認信号Ｓ１６を出力する。
選択手段５３は、第１の計測確認信号Ｓ１５と第２の計測確認信号１６とを比較し、どちらの信号により得られた電圧がリフレッシュに適するかを判断し、その情報を選択信号Ｓ１４として変換手段５４に出力する構成となっている。

つぎに、図８を用いて第７の実施形態の回路構成を説明する。
図８に示す例は、発電手段５１を太陽電池とし、蓄電手段５２を二次電池とした例であり、例えば、不揮発性記憶装置２１を太陽電池を備えた電子式腕時計や人体に装着可能なウェアラブル電子機器に搭載した例である。なお、図８は、発電手段と充電手段との間に設ける逆流防止手段や信号の配線などは省略してある。
図８において、７１は第１のスイッチ、７２は第２のスイッチである。P１〜P4はこれら２つのスイッチのノードである。
第１のスイッチ７１は選択手段５３からの指令で開閉制御される選択スイッチである。第２のスイッチ７２は発電手段５１と蓄電手段５２との開閉を制御するスイッチである。これらのスイッチは、特に限定しないが、ＭＯＳトランジスタスイッチを用いることができる。

発電手段５１に光が照射すると発電が行なわれる。第２のスイッチ７２をオンするとノードＰ１とノードＰ３とが接続され、発電した電圧は、第２のスイッチ７２を介して蓄電手段５２に印加される。これで蓄電手段５２は充電状態となる。
発電手段５１で発電した電圧は、第１の計測手段６１で計測され、蓄電手段５２の電圧（充電電圧）は第２の計測手段６２で計測されている。

第２の計測手段６２は、蓄電手段５２が満充電状態となった場合には、蓄電手段５２を保護するため、第２のスイッチ７２をオフして、ノードＰ１とノードＰ３とを切り離す機能も有している。

選択手段５３は、図８には図示していないが、第１の計測確認信号Ｓ１５と第２の計測確認信号Ｓ１６とを比較して、第１のスイッチ７１を開閉制御する。
蓄電手段５２が満充電状態となった場合は、第２のスイッチ７２がオフしているから、発電手段５１か充電手段５２のどちらかを選択する。第１のスイッチ７１を制御して、ノードＰ２とノードＰ４とを接続すると、発電手段５１を選択できる。一方ノードＰ３とノ
ードＰ４とを接続すると、充電手段５２を選択できる。

蓄電手段５２が満充電状態とはなっていない場合は、第２のスイッチ７２がオンしており、発電手段５１は充電手段５２を充電中であるから、第１のスイッチ７１を制御して、ノードＰ２とノードＰ４とを接続しても、ノードＰ３とノードＰ４とを接続しても、発電手段５１を選択することと同じことになる。

［余剰電力の利用の説明］
第７の実施形態も余剰電力を用いてリフレッシュすることができる。第７の実施形態は、不揮発性記憶装置２１を電子式腕時計または人体に装着可能なウェアラブル電子機器に搭載した例で説明した。
これらの機器は、発電手段５１で発電した電力を電子機器のシステム電源に用いる場合が多い。そのような場合にあっては、発電手段５１で発電した電力を安定して供給するために蓄電手段５２は必須の構成といえよう。

そのような場合であっても蓄電手段５２の充電容量には限りがあるから、発電手段５１が、蓄電手段５２が充電できる電力を超えて発電したときや、ある一定時間発電されると、蓄電手段５２は満充電状態となる。このとき、発電手段５１がいまだ発電しているとすると、その電力は余剰電力となり、この余剰電力を用いてリフレッシュ電圧Ｖ１３を生成してもよいのである。
選択手段５３は、第１のスイッチ７１をオンさせて、ノードＰ２とノードＰ４とを接続させ、発電手段５１を選択し、変換手段５４によりリフレッシュ電圧Ｖ１３を生成すればよい。
このようにすれば、リフレッシュに必要なリフレッシュ電圧Ｖ１３を余剰電力から作り出せるので、リフレッシュ電圧Ｖ１３を新たに生成する場合に比べて、より低消費電力化とすることができる。

本発明の不揮発性記憶装置は、以上説明した実施形態に限定されるものではない。
例えば、第３の実施形態のリフレッシュ制御回路３５にタイマー手段１５０を設ける構成を第７の実施形態に適用してもよいのである。そのようにすれば、発電手段５１と蓄電手段５２との選択にタイマー手段１５０による時間制御を加えることができ、所定の時間で電圧を選択することができる。

また、第４の実施形態のリフレッシュ制御回路３５にしきい値計測手段６４を設ける構成を第５、第７の実施形態に適用してもよいのである。そのようにすれば、書き込み状態となっているメモリ素子のしきい値の変化を機会にして、発電手段５１と蓄電手段５２との選択を行うことができる。

さらにまた、第２の実施形態と第６の実施形態とを組み合わせてもよい。不揮発性メモリブロック４４に対するリフレッシュを、蓄電手段５２の充電状態が十分であると判断したタイミングごとに行うとき、読み出し手段３７を備えることによって、不揮発性メモリブロック４４からのデータの読み出しのときにはリフレッシュをしないようにすることもできる。そのようにすれば、電圧印加による不測の誤動作の発生を防止することができる。

以上説明したように、本発明の不揮発性記憶装置は、第１の実施形態から第７の実施形態を自由に組み合わせてもよいのである。
いずれの実施形態にあっても、記憶状態にあるメモリ素子に影響しないリフレッシュ電圧を用いてリフレッシュできるので、不揮発性記憶装置の信頼性が保障できるのである。

本発明の不揮発性記憶装置は、高い電荷保持特性を有し、さらに発電機能をも利用できるため、高い信頼性が要求される携帯型電子機器に搭載する記憶装置に好適である。

１１ ゲート
１２ ソース
１３ ドレイン
１４ 半導体基板
２１ 不揮発性記憶装置
３４ リフレッシュ電圧発生手段
３５ リフレッシュ制御手段
３６ リフレッシュ手段
３７ 読み出し手段
４１ 書き込みメモリ素子
４２ 消去メモリ素子
４４ 不揮発性メモリブロック
５１ 発電手段
５２ 蓄電手段
５３ 選択手段
５４ 変換手段
６１ 第１の計測手段
６２ 第２の計測手段
６４ しきい値計測手段
６５ メモリ素子
６６ 第１のＭＯＳトランジスタ
６７ 第２のＭＯＳトランジスタ
７１ 第１のスイッチ
７２ 第２のスイッチ
８１ 第１の電源端子
８２ 第２の電源端子
８３ 第３の電源端子
８４ 第４の電源端子
８５ 出力端子
９０ スイッチ
１５０ タイマー手段
１５１ 発振回路
１５２ 分周回路
１５３ 計数回路
Ｓ３ 制御信号
Ｓ４ リフレッシュ開始信号
Ｓ５ 読み出し信号
Ｐ１〜Ｐ４ スイッチのノード
Ｓ４ リフレッシュ開始信号
Ｓ５ 読み出し信号
Ｓ６ 読み出し動作検出信号
Ｓ７ 読み出し動作確認信号
Ｓ１１ 電圧信号
Ｓ１２ 発電信号
Ｓ１３ 蓄電信号
Ｓ１４ 選択信号
Ｓ１５ 第１の計測確認信号
Ｓ１６ 第２の計測確認信号
Ｓ３５ 制御信号
Ｓ４４ 満充電信号
Ｖ１１ 書き込み電圧
Ｖ１２ 消去電圧
Ｖ１３ リフレッシュ電圧

Claims (8)

1. データを電気的に書き込みまたは消去可能な複数の不揮発性のメモリ素子を有する不揮発性メモリブロックを有する不揮発性記憶装置であって、
   前記不揮発性メモリブロックは、書き込み電圧を印加して前記データを書き込み状態として記憶する書き込みメモリ素子と、消去電圧を印加して前記データを消去状態として記憶する消去メモリ素子と、を少なくとも１つずつ有し、
   リフレッシュ電圧発生手段と、制御手段と、を備える不揮発性記憶装置において、
   前記リフレッシュ電圧発生手段は、前記消去メモリ素子のしきい値電圧の変動を発生しない電圧値であるリフレッシュ電圧を発生し、
   グランド電位に対する前記リフレッシュ電圧の電圧値は、前記グランド電位に対する前記書き込み電圧または前記消去電圧の電圧値より小さく、
   前記制御手段は、前記メモリ素子に前記書き込み電圧または前記消去電圧が印加された後、前記リフレッシュ電圧を発生するように前記リフレッシュ電圧発生手段を制御し、
   前記リフレッシュ電圧発生手段は、前記リフレッシュ電圧を書き込みメモリ素子と消去メモリ素子との両方に印加してリフレッシュを行うことを特徴とする不揮発性記憶装置。
2. 前記制御手段は、前記メモリ素子が書き込み動作状態であるか消去動作状態であるかを検出する機能を有し、前記メモリ素子が読み出し動作を行っていないときに、前記リフレッシュ電圧を印加するように制御することを特徴とする請求項１に記載の不揮発性記憶装置。
3. 前記制御手段は、タイマー手段を有し、
   前記タイマー手段は、前記書き込み電圧または前記消去電圧が印加された後、または前記リフレッシュ電圧発生手段によるリフレッシュ電圧の印加後から、所定の時間を計測し、
   前記制御手段は、前記タイマー手段が前記所定の時間を計測し終わったタイミングで前記リフレッシュ電圧を発生するように前記リフレッシュ電圧発生手段を制御することを特徴とする請求項１または２に記載の不揮発性記憶装置。
4. 前記メモリ素子のしきい値の変化を計測するしきい値計測手段を有し、
   前記制御手段は、前記しきい値計測手段による前記メモリ素子のしきい値の計測結果により前記リフレッシュ電圧を発生するように前記リフレッシュ電圧発生手段を制御することを特徴とする請求項１または２に記載の不揮発性記憶装置。
5. 前記リフレッシュ電圧発生手段は、外部から加わる運動、温度、光、またはそれらの組み合わせのエネルギーを基にして発電を行う発電手段と、
   前記発電手段で発電した電圧を蓄電する蓄電手段と、
   前記発電手段が発電した電圧、または前記蓄電手段が蓄電した電圧のどちらか一方を選択する選択手段と、
   前記選択手段が選択した電圧を前記リフレッシュ電圧に変換する変換手段と、
   を有することを特徴とする請求項１から４のいずれか１つに記載の不揮発性記憶装置。
6. 前記発電手段が発電した電圧を計測する第１の計測手段と、
   前記蓄電手段が蓄電した電圧を計測する第２の計測手段と、
   を有し、
   前記選択手段は、前記第１の計測手段の計測結果と前記第２の計測手段の計測結果とに基づいて電圧を選択することを特徴とする請求項５に記載の不揮発性記憶装置。
7. 前記リフレッシュ電圧は、前記書き込み電圧または前記消去電圧の略半分の電圧値であることを特徴とする請求項１から６のいずれか１つに記載の不揮発性記憶装置。
8. 前記メモリ素子はＭＯＮＯＳ型メモリ素子であることを特徴とする請求項１から７のいずれか１つに記載の不揮発性記憶装置。