JP5371506B2 - 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置 - Google Patents

半導体層のレーザーアニール方法およびこの方法により製造された半導体装置 Download PDF

Info

Publication number
JP5371506B2
JP5371506B2 JP2009074902A JP2009074902A JP5371506B2 JP 5371506 B2 JP5371506 B2 JP 5371506B2 JP 2009074902 A JP2009074902 A JP 2009074902A JP 2009074902 A JP2009074902 A JP 2009074902A JP 5371506 B2 JP5371506 B2 JP 5371506B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
region
nitrogen
layer
laser annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009074902A
Other languages
English (en)
Other versions
JP2009253282A (ja
Inventor
篤史 中村
孝明 上村
キアン・キアット・リム
カイ・ペン・タン
エン・スーン・リム
ポー・リン・フ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of JP2009253282A publication Critical patent/JP2009253282A/ja
Application granted granted Critical
Publication of JP5371506B2 publication Critical patent/JP5371506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体層のレーザーアニール方法およびこの方法により製造された半導体装置に関する。
一般に、半導体装置を製造する工程は、半導体層をレーザーアニールする工程を１つあるいは複数含んでいる。通常、このようなレーザーアニールは、半導体層に更なる処理を施す前に、アモルファス半導体層のような半導体装置の非単結晶半導体層を結晶化するために行われる。
例えば、液晶ディスプレイ（ＬＣＤ）や有機発光ダイオードディスプレイ（ＯＬＥＤ）のような平面パネル表示装置の製造において、アモルファスシリコン（ａ−Ｓｉ）層はレーザーアニールされて多結晶シリコン（ｐ−Ｓｉ）層を形成し、この多結晶シリコン層を用いて、ＬＣＤやＯＬＥＤの画素を制御する薄膜トランジスタ（ＴＦＴ）が形成される。
アニールされる層のサイズ、および照射するレーザービームの大きさに応じて、レーザーアニールは２回以上、照射あるいは走査される。例えば、２×２列の製品領域を有するａ−Ｓｉ半導体層をレーザーアニールする場合、アニールに用いられるレーザービームは、所定の長さｘ、幅ｙの有効作用領域を有している。一般に、レーザービームの最大長さｘは、アレイの全面を照射するには不十分な長さとなっている。そのため、ほとんどの場合、レーザービームは、初めに、アレイの第１領域を横切って走査され、続いて、レーザービームは、アレイの第２領域を横切って同一方向に走査される。アレイ全体を確実にアニールするため、第２領域におけるレーザービームの走査は、第１領域に一部を重ねて行われ、オーバーラップ領域を形成する（特許文献１）。
このようなレーザーアニールによる二重露光に起因して、オーバーラップ領域は、通常、望ましくない特性、例えば、容認できない電気的あるいは物理的特性の変化を示す。このような望ましくない特性が上記アレイから製造された製品に影響を与えないようにするため、従来、オーバーラップ領域が各製品領域の外側に位置するようにアニールされる。
特開平７−２４９５９１号公報
上記のように、従来の半導体層のオーバーラップ領域は、その物理的あるいは電気的特性上の問題から、製品の製造に用いることができないため、アレイのこの部分が無駄となる。そのため、１つのアレイから効率よく製品を作り出すことが困難となる。また、より大きなサイズの製品をアニールしようとする場合、製品内にレーザーアニールのオーバーラップ領域が生じてしまい、製造が困難となる。
この発明は、以上の点に鑑みなされたもので、その目的は、半導体層をアニールするに際し、半導体層に不所望な電気的あるいは物理的特性の変化を生じさせることなく、製造効率の向上および大型の製品を製造可能なレーザーアニール方法、およびこの方法により製造された半導体装置を提供することにある。
この発明の態様に係るレーザーアニール方法は、製品領域を有する非単結晶半導体層をレーザーアニールするレーザーアニール方法であって、少なくとも３×１０20原子／ｃｃの窒素濃度を有する窒素含有半導体層を前記非単結晶半導体層上に形成し、低酸素雰囲気で、前記窒素含有半導体層の第１領域にレーザービームを照射し、この第１領域、および前記非単結晶半導体層の内、前記第１領域の下に位置する部分をアニールし、低酸素雰囲気で、一部が前記製品領域内で前記第１領域と重なる前記窒素含有半導体層の第２領域にレーザービームを照射し、この第２領域、および前記非単結晶半導体層の内、前記第２領域の下に位置する部分をアニールし、前記窒素含有半導体層と非単結晶半導体層とが一体となった結晶性半導体膜を形成するレーザーアニール方法。
この発明の他の態様に係る半導体装置は、レーザーアニールされた第１領域および第２領域を有し、これら第１領域、第２領域の一部が互いに重なる半導体層を備え、前記半導体層は、その表面に少なくとも３×１０20原子／ｃｃの窒素濃度を有しているとともに、粒突起高さ（２乗平均平方根値：ｒｍｓ値）が２０ｎｍよりも小さい。
このレーザーアニール方法によれば、オーバーラップ領域に望ましくない電気的あるいは物理的特性を生じることなく、半導体層をレーザーアニールすることができる。これにより、１つあるいはより多くの製品領域の外側にオーバーラップ領域を設けなければならいという制約を無くすことができる。１つの態様によれば、従来必要とされているよりも少ないレーザー走査により半導体層全体をレーザーアニールすることが可能となり、レーザーアニールに伴う作業時間、エネルギー、およびコストを低減することができる。
上記方法によれば、アレイ上の製品領域間の隙間は、もはやオーバーラップ領域として作用する必要がなく、これらの間隔を低減することができる。これにより、無駄な半導体表面あるいは半導体物質を低減することが可能となる。
上記構成によれば、半導体層の電気的あるいは物理的特性に不所望な不具合を生じることなく半導体層をアニールすることができ、製造効率の向上、あるいは大型の製品を製造可能なレーザーアニール方法、およびこの方法により製造された半導体装置を提供することができる。
図１はこの発明の形態に係る方法の工程フローを示すフローチャート。 図２ａ、２ｂ、２ｃは、この方法の一形態に従ってアニールされた半導体層を示す断面図。 図３ａ、３ｂ、３ｃは、この方法の他の形態に従ってアニールされた半導体層を示す断面図。 図４ａは比較例に係るレーザーアニールによる複数の製品領域のアレイを示す図、図４ｂはこの発明の一形態に係る方法に従ってレーザーアニールされた複数の製品領域のアレイを示す図。 図５ａは、比較例の方法に従ったレーザーアニールにおける２回のレーザー走査による重複を示す図、図５ｂは図５ａに示されたレーザーアニールの結果を示すグラフ。 図６ａは、本実施形態に係る方法に従ったレーザーアニールにおける２回のレーザー走査による重複を示す図、図６ｂは図６ａに示されたレーザーアニールの結果を示すグラフ。 図７は、この発明の実施形態に係る半導体装置の断面図。 図８は、前記半導体装置の製造方法を示す断面図。 図９は、前記半導体装置の製造方法を示す断面図。
以下図面を参照しながら、この発明の実施形態に係るレーザーアニール方法および半導体装置について詳細に説明する。図１は、実施形態に係る、１つの製品領域を有する半導体層をレーザーアニールする方法を概略的に示している。本明細書で用いる”製品領域”の用語は、半導体層の領域の内、この領域上、あるいは、この領域内に、半導体装置あるいは半導体装置の構成要素が形成される領域を示している。半導体装置の一例として、トランジスタ、ダイオード、センサ等が挙げられるが、これらに限定されることはない。
図１に示す工程２００において、半導体層上に、少なくとも３×１０20原子／ｃｃの窒素濃度を有する窒素含有層が形成される。
続いて、低酸素雰囲気内で、窒素含有層の第１領域にレーザー照射を行い（工程２０２）、更に、窒素含有層の第２領域にレーザー照射を行う（工程２０４）。少なくとも１つの製品領域において、第２領域の一部は、第１領域の一部に重なっている。ここで、”低酸素雰囲気”とは、酸素の量が環境全体量の２％未満の雰囲気を示している。一例として、低酸素雰囲気は、約０．３％の酸素を含んでいる状態である。他の例として、低酸素雰囲気は、実質的に０％（つまり、１０ppm 以下）の酸素を有している状態である。
以下、図２ａ、２ｂ、２ｃを参照して、図１に示した方法の実施形態を説明する。
図２ａでは、製品領域３０２を有する半導体層３００が基板３０４上に形成されている。なお、単一の製品領域３０２の代わりに、複数の製品領域３０２を設けてもよい。基板３０４は、例えば、ガラス、シリコン、水晶、あるいは、サファイア等の基板が用いられる。半導体層３００は、例えば、アモルファスシリコン（ａ−Ｓｉ）層、微晶質シリコン(μーＳｉ）層、多結晶シリコン（ｐ−Ｓｉ）層等の非単結晶半導体層が用いられる。半導体層３００は、スパッタリング、化学蒸着（ＣＶＤ（低圧ＣＶＤ、プラズマＣＶＤ等の特殊なＣＶＤを含む））等の周知の方法で基板３０４上に形成される。
なお、図面に示す半導体層３００の配列は重要ではなく、図示の断面は、半導体層全体および基板上、全体での構成を示すものではない。例えば、中央部において、半導体層３００の上あるいは下に、更なる層が設けられていてもよい。このような更なる層として、一層あるいは複数の金属層、更なるａ−Ｓｉ層、あるいは、一層あるいは複数の酸化シリコンおよび／あるいは窒化シリコン層、が挙げられる。
図２ｂに示すように、図１の工程２００に従って、半導体層３００上に窒素含有層３０６が形成される。この窒素含有層３０６は、少なくとも３×１０20原子／ｃｃの窒素濃度を有している。本出願人は、上記窒素濃度は、低酸素雰囲気内でレーザーアニールを行う際、半導体層の容認できないアブレーションの発生を低減する、望ましい濃度であることを見い出した。低酸素雰囲気内でレーザーアニールする理由は後で説明する。
本実施形態において、窒素濃度は、３×１０20原子／ｃｃと３×１０22原子／ｃｃとの間にある。また、他の実施形態において、窒素濃度は、５×１０20原子／ｃｃと５×１０21原子／ｃｃとの間にある。
窒素含有層３０６の厚さは、例えば、１〜３０ｎｍの範囲内、あるいは、５〜１５ｎｍの範囲内に形成される。一例では、窒素含有層３０６は約１０ｎｍの厚さを有している。厚さを１〜３０ｎｍの範囲とすることにより、アニール後、大きく均一な粒子サイズが得られ、アニールされた半導体層の電子移動度が向上するとともに、アブレーションが低減あるいは完全に排除されることが分かる。特定の範囲５〜１５ｎｍとすると、半導体装置を大量生産する際、窒素含有層３０６の厚さを一層容易に制御でき、改善された作業マージンが得られることが分かる。粒子サイズに関して、窒素含有層３０６の厚さを上述した範囲とした場合、アニール後、大きく均一な粒子サイズ（つまり、０．２μｍよりも大きい）を得られることが分かった。一例として、アニール後の粒子サイズは０．３μｍ以上である。
図２ｂに示された実施形態において、窒素含有層３０６は、ａ−Ｓｉ半導体層３００上に更に窒素添加のａ−Ｓｉ層を成膜することにより形成されている。言い換えると、半導体層３００は、第１ａ−Ｓｉ層であり、窒素含有層３０６は、窒素が添加された第２ａ−Ｓｉ層である。第２ａ−Ｓｉ層は、スパッタリング、化学蒸着（ＣＶＤ（低圧ＣＶＤ、プラズマＣＶＤ等の特殊なＣＶＤを含む））等により堆積され、その成膜プロセス、あるいは成膜後のイオン注入プロセス、あるいは、プラズマ−ドーピングプロセスにより窒素が添加される。
ＣＶＤを用いる場合、第２ａ−Ｓｉ層は、ＣＶＤチャンバ内で堆積され、シラン（ＳｉＨ4）ガスおよび窒化基ガス（例えば、Ｎ2Ｏ）をＣＶＤチャンバ内に導入することにより実質的に成膜と同時に窒素が添加される。例えば、シランガスは第１流量で導入され、窒化基ガスは第２流量で導入される。この場合、第２ａ−Ｓｉ層の窒素濃度および厚さは、第１流量および第２流量の一方あるいは両方を調整することにより制御される。また、上記のように、窒素含有層を単一工程で形成することで、窒素含有層の形成に係る時間およびコストを低減することができる。ただし、第２ａ−Ｓｉ層の成膜と窒素添加の両方を実質的に同時行うことは必ずしも必須ではない。例えば、初めに第２ａ−Ｓｉ層を成膜し、その後、イオン注入あるいはプラズマ−ドーピングにより窒素を第２ａ−Ｓｉ層にドープしてもよい。この場合、第２ａ−Ｓｉ層の窒素濃度は、イオン注入あるいはプラズマ−ドーピングに用いるエネルギーを調整することによって制御される。
窒素含有層３０６が形成された後、図１の工程２０２に従い、低酸素雰囲気内で、窒素含有層３０６の第１領域にレーザービームを照射し、この第１領域、および、ａ−Ｓｉ半導体層３００の内、第１領域のほぼ下に位置した部分をアニールする。第１領域へのレーザー照射は、図２ｂに実線矢印３０８で示めされている。
続いて、図１の工程２０４に従い、低酸素雰囲気内で、窒素含有層３０６の第２領域にレーザービームを照射し、この第２領域、および、ａ−Ｓｉ半導体層３００の内、第２領域のほぼ下に位置した部分をアニールする。第２領域へのレーザー照射は、図２ｂに破線矢印３１０で示めされている。一例では、各アニール工程は、約０．３％酸素濃度を有する雰囲気内で行われる。他の例として、各アニール工程は、実質的の０％（つまり、酸素濃度１０ppm あるいはそれより少量）の酸素を有する雰囲気内で行われる。
アニール雰囲気における酸素濃度は、アニール後の半導体層上に存在する粒状突起（つまり、表面を粗くする欠点）に直接、比例するため、レーザーアニールは、低酸素雰囲気で行うことが望ましい。粒状突起は、半導体層の電気的および物理的特性を低下させる。言い換えると、酸素濃度が低い程、粒状突起が減少し、望ましい（あるいは改善された）電気的および物理的特性を与える。
しかしながら、低酸素雰囲気内でのレーザーアニールは、通常、アブレーションが生じやすくなる。そこで、アニールされる半導体層の上に、少なくとも３×１０20原子／ｃｃの濃度を有する窒素含有層を設けることにより、アブレーションを抑えた状態で、レーザーアニールを低酸素雰囲気内で行えることが分かった。この点については以下に、より詳細に説明する。
図２ｂに示すように、また、前述したように、レーザー照射による窒素含有層３０６の第１領域および第２領域のレーザーアニールは、第１領域の一部と第２領域の一部とが製品領域３０２内で重なるように行われる。このような重複部を有する利点については、後述する。
上記レーザーアニール工程を実行することにより、図２ｃに示すように、半導体層３００のａ−Ｓｉと窒素含有層３０６のａ−Ｓｉとが一緒になって多結晶シリコン層３１２を形成した構造が得られる。窒素含有層３０６を用いた場合、多結晶シリコン層３１２は、少なくとも３×１０20原子／ｃｃの窒素濃度を有する表面を含むことになる。多結晶シリコン層３１２が形成された後、半導体層は次の工程（例えば、露光、現像、エッチング等）に送られる。なお、上述した工程により形成された多結晶シリコン層３１２が、半導体層３００の厚さと窒素含有層３０６の厚さとを足した厚さとほぼ等しい厚さを有していることは、当業者にとって自明である。一例として、５０ｎｍ厚の多結晶シリコン層が望まれる場合、４０ｎｍ厚のａ−Ｓｉ半導体層３００の上に１０ｎｍ厚のａ−Ｓｉ窒素含有層３０６を形成し、レーザーアニールする方法が実行される。
図３ａ、３ｂ、３ｃを参照して、図１に示した方法の他の実施形態を説明する。
図２ａと同様に、図３ａは一例に係る半導体層４００の一部の断面を示している。この半導体層４００は、製品領域４０２を有し、基板４０４上に形成されている。この実施形態において、図１の工程２００は、半導体層４００の上層部４０６に窒素をイオン注入あるいはプラスマードーピングすることによって実行される。この工程により、半導体層４００の上層部４０６は窒素含有層４０６に変えられる。すなわち、この工程において、窒素含有層４０６は半導体層４００の一部を形成しているが、窒素含有層４０６の窒素濃度により、半導体層４００から区別することができる。窒素含有層４０６の窒素濃度および深さ（厚さ）は、イオン注入あるいはプラズマ−ドーピング工程におけるエネルギーを調整することにより制御される。前述と同様に、窒素濃度は、少なくとも３×１０20原子／ｃｃである。
続いて、図１における工程２０２、２０４が窒素含有層４０６に対して実行される。すなわち、窒素含有層４０６の第１領域にレーザーアニール４０８が行われ、更に、窒素含有層４０６の第２領域にレーザーアニール４１０が行われる。前述と同様に、第１領域および第２領域は製品領域４０２内で重なり、レーザーアニール工程により結晶化層４１２が形成される。この場合、半導体層４００はａ−Ｓｉにより形成され、レーザーアニールにより多結晶シリコン層４１２となる。なお、本実施形態において、多結晶シリコン層４１２が半導体層４００の厚さとほぼ同一の厚さを有していることは明白である。一例として、５０ｎｍ厚のｐ−Ｓｉ層が望まれる場合、本実施形態では、５０ｎｍ厚のａ−Ｓｉ半導体層４００を用いて本方法が実行される。
図１に示す方法の他の例によれば、工程２００は、酸素を含む窒素含有層を形成する工程を更に有し、酸素濃度は３×１０21原子／ｃｃ〜７×１０22原子／ｃｃの範囲に設定される。より望ましくは、酸素濃度は５×１０21原子／ｃｃ〜５×１０22原子／ｃｃの範囲に設定される。このような酸素濃度は、酸化窒素（Ｎ2Ｏ）ガスを用いたＣＶＤプロセスによって窒素含有層を形成することにより、あるいは、酸素雰囲気（例えば、空気による酸化）内で窒素含有層を形成することにより得られる。あるいは、上記酸素濃度は、窒素含有層に酸素をイオン注入あるいはプラスマードーピングすることによって得るようにしてもよい。
いずれにしても、必要に応じて、上記酸素濃度は、半導体層に窒素を添加する前、添加後、あるいは添加と同時に得るようにすればよい。
上で概略的に述べたように、本方法において、窒素含有層を用いることにより、レーザーアニール工程の後、重複領域に一般的に見られる所定の欠陥を低減することができる。特に、従来のレーザーアニール方法による重複領域は、通常、過度の粒状突起（つまり、表面粗さ）を形成し、この粒状突起は、アニールされた半導体層の電気的および物理的特性に悪影響を与える。過度の粒状突起が生じた場合、アニールされた半導体層を薄い絶縁層で覆って半導体装置を形成することが困難となる。その結果、アニールされた半導体層と導電層（例えば、ゲート電極）との間で、これらの間に設けられた上記絶縁層を介して、電気的短絡が生じる。半導体装置のこのような層の構成は、後で、図７を参照して詳細に説明する。上記のような問題から、従来のレーザーアニールは、重複領域は製品領域の外側に形成しなければならないという制約を受ける。
図４ａに示す比較例のように、例えば、３×３の製品領域５０２を有するアレイ５００をレーザーアニールする場合であって、重複領域５０６の全てを製品領域５０２の外側に設けるという制約がある場合、レーザービーム５０４の長さはｘ１に制限される。また、アレイ５００全体をアニールするためには、レーザービーム５０４は、３つの領域５０８、５１０、５０２上を３回走査しなければならない。
これに対して、本実施形態に係る方法に従って窒素含有層を用いた場合、図４ｂに示すように、レーザーアニールは低酸素雰囲気中で行われ、重複領域５０６における粒状突起の発生は許容レベルまで低減される。そのため、重複領域５０６を１つあるいは複数の製品領域５０２内に形成することが可能となる。また、レーザービームを長さｘ１より大きな長さｘ２に設定し、このレーザービームを数回走査（図４ａに示す領域５０８、５１０、５１２を３回走査するのに対して、図４ｂに示す実施形態では第１領域５１４および第２領域５１６の２回の走査）することにより、アニール工程を完結することができる。本実施形態において、上記方法によれば、より少ない時間で、かつ、より少数のレーザー走査で、レーザーアニールを実施することができる。従って、製造時間を短縮し、製造効率の向上および製造コストの削減を図ることができる。
重複領域における粒状突起の形成に関する欠陥を低減する実施形態について図５ａ、５ｂ、図６ａ、６ｃを参照して説明する。図５ａは、半導体層６０４の第１領域（領域１、２からなる）を走査するエネルギー密度３００ｍＪ／ｃｍ2のエキシマレーザービーム６００、および半導体層６０４の第２領域（領域２、３）を走査するエネルギー密度３００ｍＪ／ｃｍ2のエキシマレーザービーム６０２を模式的に示す側面図である。図示の比較例において、半導体層６０４は、ガラス基板を収容するＣＶＤチャンバ内にシランガス（キャリアとしてアルゴンガス（Ａｒ）を一緒に）を導入することにより、このガラス基板上に蒸着された５０ｎｍ厚のａ−Ｓｉ層で形成されている。
図５ｂは、半導体層６０４を従来の方法でレーザーアニールすることにより得られた結果を示し、ｘ軸は図５ａに示されたそれぞれの領域を示し、ｙ軸はｎｍ単位の粒状突起高さを示している。ｙ軸は、ｐ−Ｓｉ層（図７に符合７０２で示す）に続いて形成される薄い絶縁層（図７における符号７０８）によって充分に被覆可能な最大粒状突起高さを示す上限目印（例えば、２０ｎｍ）を含んでいる。前述したように、通常、上限を超える粒状突起の存在は、望ましくない電気的および物理的特性を重複領域に生じさせる。
図５ｂから、従来のアニール工程における重複領域（領域２）は、上限を超える粒状突起を生じることが分かる。
図６ａに示すように、本実施形態の方法によれば、半導体層６０４は窒素含有層６０８を有している。図示の実施形態において、半導体層６０４および窒素含有層６０８は以下のように連続して成膜される：
１．ガラス基板をＣＶＤチャンバ内のサセプタ上に支持する。
２．ＣＶＤチャンバ内の空気を排気し、ガラス基板を収容したＣＶＤチャンバ内にシランガス（キャリアとしてＡｒガスを一緒に）を導入する。
３．４０ｎｍ厚のａ−Ｓｉ層をガラス基板上に蒸着し、半導体層６０４を形成する。
４．シランガスと共にＮ2ＯガスをＣＶＤチャンバ内に導入し、濃度が２×１０21原子／ｃｃの窒素原子および濃度が２×１０22原子／ｃｃの酸素原子を有する１０ｎｍ厚の窒素含有ａ−Ｓｉ層６０８を形成する。
その後、上記と同様に、レーザービーム６００、６０２により、窒素含有ａ−Ｓｉ層６０８の第１領域および第２領域をそれぞれレーザーアニールする。
図６ｂに示すように、窒素含有層６０８を用いることにより、重複領域（領域２）における粒状突起が減少し最高レベルよりも低くなる。例えば、重複領域における粒状突起高さは、上限２０ｎｍよりも低い１５ｎｍとなっている。従って、アニールされた半導体層全体における粒状突起の値は上限２０ｎｍよりも小さい。また、重複領域の粒サイズは、０．２μｍよりも大きく（例えば、約０．３５μｍ）、かつ、ほぼ均一となっている。このような許容可能な粒サイズおよび粒状突起の場合、重複領域は、望ましくない電気的および物理的特性をもはや出すことがない。従って、製品領域の電気的および物理的特性に悪影響を与えることなく、重複領域を製品領域内に１つあるいは複数形成することが可能となる。窒素含有層６０８を用いることにより、１×１０21原子／ｃｃの窒素濃度、および１×１０22原子／ｃｃの酸素濃度を有する表面を備えたｐ−Ｓｉ層（つまり、レーザーアニールの後）が得られる。
次に、本方法を用いてレーザーアニールされた半導体層から形成された半導体装置の一例として、液晶表示装置のアレイ基板およびその製造方法について説明する。図７は、半導体装置としてコプラナ型のＴＦＴを有するＬＣＤ用のアレイ基板７００を示している。
アレイ基板７００は、ガラス板等の透明な絶縁基板７２１と、絶縁基板上に形成され、この絶縁基板からの不純物拡散を防ぐためのアンダーコート層７２２とを備えている。アンダーコート層７２２上には、所定形状にパターニングされたｐ−Ｓｉからなる半導体層７２４が形成されている。半導体層７２４の結晶構造は、ソース領域７０２ａ、ドレイン領域７０２ｂ、およびこれらの領域間に挟まれたチャネル領域７０２ｃを有するＴＦＴ活性層７０２を形成している。このＴＦＴ活性層７０２およびアンダーコート層７２２に重ねてＳｉＯ2 やＴＥＯＳ等からなるゲート絶縁膜７２６が形成されている。ＴＦＴ活性層７０２は、第１表面および第２表面を有している。ＴＦＴ活性層７０２がガラス基板上に堆積される際、第２表面が絶縁基板７２１側に位置し、ＴＦＴ活性層７０２の第１表面に重ねてゲート絶縁膜７２６が設けられている。
ＴＦＴ活性層７０２（より詳細には、ＴＦＴ活性層７０２の第１表面）は、１×１０21原子／ｃｃの窒素濃度を有している。より一般的に述べると、ＴＦＴ活性層７０２の第１表面は、３×１０20原子／ｃｃ〜１×１０22原子／ｃｃの範囲の窒素濃度、より詳しくは、５×１０20原子／ｃｃ〜５×１０21原子／ｃｃの範囲の窒素濃度を有していてもよい。前述したように、上記の窒素濃度は窒素含有層の初期ドーピングにより得られる。
また、ＴＦＴ活性層７０２（より詳細には、ＴＦＴ活性層７０２の第１表面）は、１×１０22原子／ｃｃの酸素濃度を有していてもよい。より一般的に述べると、ＴＦＴ活性層７０２の第１表面は、３×１０21原子／ｃｃ〜７×１０22原子／ｃｃの範囲の酸素濃度、より詳しくは、５×１０21原子／ｃｃ〜５×１０22原子／ｃｃの範囲の酸素濃度を有していてもよい。一形態では、ＴＦＴ活性層７０２の第１表面は、少なくとも３×１０20原子／ｃｃの窒素濃度を有している。
ゲート絶縁膜７２６上には、アルミニウム（Ａｌ）やアルミニウム（Ａｌ）合金、あるいはＭｏＷ合金等の金属のゲート電極７１０が形成され、このゲート電極は、ゲート絶縁膜７２６を挟んでＴＦＴ活性層７０２のチャネル領域７０２ｃと対向している。ゲート絶縁膜７２６およびゲート電極７１０を覆ってＳｉＮｘの層間絶縁膜７２８が形成されている。層間絶縁膜７２８およびゲート絶縁膜７２６にはコンタクトホール９０、９１が形成され、これらコンタクトホール９０、９１に、アルミニウムやアルミニウム合金等の金属のソース電極７０４およびドレイン電極７０６が形成されている。ソース電極７０４およびドレイン電極７０６は、それぞれＴＦＴ活性層７０２のソース領域７０２ａおよびドレイン領域７０２ｂに電気的に接続されている。これらにより、薄膜トランジスタ（ＴＦＴ）７０１が構成されている。
層間絶縁膜７２８に重ねて保護膜７３０が形成され、更に、この保護層上に透明導電膜等からなる画素電極７１１が形成されている。画素電極７１１は、保護膜７３０に形成されたコンタクトホールを介して、ＴＦＴ７０１のドレイン電極７０６に電気的に接続されている。その他、アレイ基板７００は図示しない信号線、走査線等を備えている。
一形態では、ＴＦＴ７０１は、ＬＣＤにおいて、絶縁層を介してＴＦＴ７０１上に設けられた画素電極７１１を制御し、ＬＣＤ表示領域、あるいはＬＣＤパネルを形成する各製品領域内に形成された複数のＴＦＴの１つを構成している。他の形態では、ＴＦＴ７０１は、ＯＬＥＤ表示装置における画素を制御し、ＯＬＥＤ表示領域、あるいはＯＬＥＤパネルを形成する各製品領域内に形成された複数のＴＦＴの１つを構成している。
上記のように構成されたＴＦＴを有するアレイ基板の製造方法について説明する。
図８ａに示すように、まず、ガラス板等の透明な絶縁基板７２１上にアンダーコート層７２２を形成する。アンダーコート層７２２としては、化学気相反応法やスパッタリング法により形成されたＳｉ０２膜を用いる。また、アンダーコート層７２２として、この他にも、ＳｉＮｘや、ＳｉＮｘとＳｉ０2との２層の薄膜を用いてもよい。
次に、アンダーコート層７２２上に、半導体層７２４としての多結晶シリコン（ｐ−Ｓｉ）膜を形成する。このｐ−Ｓｉ膜の形成は、例えば、プラズマＣＶＤ法、スパッタリング法などの成膜法によってａーＳｉ膜を形成した後、窒素含有のａ−Ｓｉ膜を積層する、あるいはａーＳｉ膜の上層部に窒素をイオン注入あるいはプラスマードーピングする。この工程により、ａーＳｉ膜の上層部は窒素含有ａ−Ｓｉ層にとなる。すなわち、この工程において、窒素含有ａ−Ｓｉ層は半導体層７２４の一部を形成しているが、窒素含有ａ−Ｓｉ層の窒素濃度により、半導体層から区別することができる。窒素含有ａ−Ｓｉ層の窒素濃度および深さ（厚さ）は、成膜時の膜厚、導入ガスの流量比、イオン注入あるいはプラズマ−ドーピング工程におけるエネルギーを調整することにより制御される。窒素濃度は、例えば、３×１０20原子／ｃｃである。
続いて、図８ｂに示すように、窒素含有ａ−Ｓｉ層が形成された半導体層７２４にレーザーアニールを施し、多結晶化することにより、ｐ−Ｓｉ膜を形成する。この際、窒素含有ａ−Ｓｉ層の形成された半導体層７２４の第１領域にレーザーアニール４０８が行われ、更に、半導体層７２４の第２領域にレーザーアニール４１０が行われる。第１領域および第２領域は製品領域内で重なり、レーザーアニール工程によりｐ−Ｓｉ膜が形成される。
次に、図８ｃに示すように、ｐ−Ｓｉ膜をパターニングすることにより、複数の島状の半導体層７２４を形成する。更に、例えば、プラズマＣＶＤ法により、Ｓｉ０2膜からなるゲート絶縁膜７２６をアンダーコート層７２２および半導体層７２４上に形成する。ゲート絶縁膜７２６の形成方法としては、プラズマＣＶＤ法に代えて、常圧ＣＶＤ法、ＬＰＣＶＤ法、ＥＣＲプラズマＣＶＤ法、リモートプラズマＣＶＤ法等の他のＣＶＤ法や、スパッタリング法などを用いても良い。また、原料ガスとしても、ＴＥＯＳ・０２ガス、ＳｉＨ４・０２ガスを用いることができる。
ゲート絶縁膜７２６を形成した後、このゲート絶縁膜の膜質を更に向上させることを目的として、例えば、窒素雰囲気中で、６００℃、５時間の条件でゲート絶縁膜をアニールしても良い。
次に、図８ｄに示すように、ゲート絶縁膜７２６上に、モリブデン−タングステン合金（ＭｏＷ）やアルミニウム（Ａｌ）などの低抵抗金属膜や不純物が導入された多結晶シリコン膜等を形成した後、この膜を所定の形状にパターニングしてゲート電極７１０を形成する。
このようにして所定形状のゲート電極７１０を形成した後、図９ａに示すように、ゲート電極７１０をマスクとして自己整合により、半導体層７２４にｎ型不純物であるリン（Ｐ）をイオン注入し、ｐ−Ｓｉ膜にソース領域７０２ａおよびドレイン領域７０２ｂを形成する。その後、レーザーアニールや熱アニール等のアニールにより、イオン注入により導入されたリンを活性化する。これにより、ソース領域７０２ａ、ドレイン領域７０２ｂ、これらの間に位置したチャネル領域７０２ｃを有するＴＦＴ活性層７０２が形成される。
なお、Ｐ型チャンネルＴＦＴを製造する場合には、半導体層７２４にボロン等のＰ型不純物をイオン注入する。
続いて、図９ｂに示すように、ゲート絶縁膜７２６およびゲート電極７１０に重ねて全面に絶縁性を有する層間絶縁膜７２８を形成し、この層間絶縁膜７２８にＴＦＴ活性層７０２のソース領域７０２ａおよびドレイン領域７０２ｂにそれぞれ連通するコンタクトホール７１２ａ、７１２ｂを形成する。
そして、図９ｃに示すように、コンタクトホール７１２ａ、７１２ｂを埋めるように、層間絶縁膜７２８の全面にＡｌ等の金属膜を形成した後、この金属膜をパターニングして、ソース電極７０４およびドレイン電極７０６を形成する。これにより、ＴＦＴ７０１が得られる。
続いて、ＴＦＴ７０１を水分の吸着等から守るため、窒化シリコン膜等からなる保護膜７３０が形成されている。更に、ドレイン電極７０６に連通するコンタクトホール７１４を保護膜７３０に形成する。コンタクトホール７１４を埋めるように、保護膜７３０の全面にＩＴＯ等の透明導電膜を形成した後、この透明導電膜をパターニングして画素電極７１１を形成する。これにより、複数のＴＦＴ７０１を備えたアレイ基板７００が得られる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
例えば、上述したレーザーアニール方法は、所定の順番で実行する工程として説明したが、これに限らず、本方法は、適宜、上記と異なる順番で実行する工程に変更してもよい。また、本方法は、更なる工程を実行するように変形してもよい。１つあるいは複数の製品領域内に重複領域を持つという特徴は、この重複領域が複数の製品領域内にのみ形成されることに限定されず、重複領域の少なくとも一部が製品領域に形成されていればよい。
更に、窒素含有層は、粒状突起の低減に有効であるものとして説明したが、このような使用に限定されるものではない。例えば、窒素含有層は、消耗（アブレーション）等の欠陥の低減に用いても良い。上述した変形例は、この発明の範囲に含まれるものである。
半導体層の電気的あるいは物理的特性の変化を生じることなく半導体層をアニールすることができ、製造効率の向上および大型の製品を製造可能なレーザーアニール方法、およびこの方法により製造された半導体装置を提供することができる。
３００、４００、６０４、７２４…半導体層、３０２、４０２、５０２…製品領域、
３０４、４０４…基板、３０６、４０６、６０８…窒素含有層、
４０８、４１０…レーザーアニール、５０６…重複領域、
５１４…第１領域、５１６…第２領域、７００…アレイ基板、７０１…ＴＦＴ、
７０２…ＴＦＴ活性層、７０４…ソース電極、７０６…ドレイン領域、
７０８…ゲート絶縁膜、７１０…ゲート電極、７１１…画素電極、絶縁基板、

Claims (21)

  1. 製品領域を有する非単結晶半導体層をレーザーアニールするレーザーアニール方法であって、
    少なくとも３×１０20原子／ｃｃの窒素濃度を有する窒素含有半導体層を前記非単結晶半導体層上に形成し、
    低酸素雰囲気で、前記窒素含有半導体層の第１領域にレーザービームを照射し、この第１領域、および前記非単結晶半導体層の内、前記第１領域の下に位置する部分をアニールし、
    低酸素雰囲気で、一部が前記製品領域内で前記第１領域と重なる前記窒素含有半導体層の第２領域にレーザービームを照射し、この第２領域、および前記非単結晶半導体層の内、前記第２領域の下に位置する部分をアニールし、
    前記窒素含有半導体層と非単結晶半導体層とが一体となった結晶性半導体層を形成するレーザーアニール方法。
  2. 前記非単結晶半導体層に窒素をドーピングすることにより前記窒素含有半導体層を形成する請求項１に記載のレーザーアニール方法。
  3. 化学蒸着プロセスにより前記非単結晶半導体層および窒素含有半導体層を続けて堆積する請求項１に記載のレーザーアニール方法。
  4. 第１流量のＳｉＨ4ガス、および第２流量のＮ2Ｏガスを化学蒸着チャンバ内に導入して前記化学蒸着プロセスを行う請求項３に記載のレーザーアニール方法。
  5. 前記第１流量および第２流量の少なくとも一方を制御することにより、前記窒素含有半導体層の窒素濃度を制御する請求項４に記載のレーザーアニール方法。
  6. 非単結晶半導体層に窒素を含浸する工程は、イオン・インプランテーションあるいはプラズマドーピングプロセスにより行う請求項２に記載のレーザーアニール方法。
  7. 前記窒素含有半導体層は、１〜３０ｎｍの厚さを有している請求項１ないし６のいずれか１項に記載のレーザーアニール方法。
  8. 前記窒素含有半導体層は、５〜１５ｎｍの厚さを有している請求項７に記載のレーザーアニール方法。
  9. 前記窒素含有半導体層は、３×１０20〜３×１０22原子／ｃｃの範囲の窒素濃度を有している請求項１ないし８のいずれか１項に記載のレーザーアニール方法。
  10. 前記窒素含有半導体層は、５×１０20〜５×１０21原子／ｃｃの範囲の窒素濃度を有している請求項９に記載のレーザーアニール方法。
  11. 前記窒素含有半導体層は酸素が含浸され、３×１０21〜７×１０22原子／ｃｃの範囲の酸素濃度を有している請求項１ないし１０のいずれか１項に記載のレーザーアニール方法。
  12. 前記酸素濃度は、５×１０21〜５×１０22原子／ｃｃの範囲にある請求項１１に記載のレーザーアニール方法。
  13. 前記非単結晶半導体層は、複数の製品領域を有し、各製品領域は表示装置の表示領域を有している請求項１ないし１２のいずれか１項に記載のレーザーアニール方法。
  14. レーザーアニールされた第１領域および第２領域を有し、これら第１領域、第２領域の一部が互いに重なる半導体層を備え、前記半導体層は、その表面に少なくとも３×１０20原子／ｃｃの窒素濃度を有しているとともに、粒突起高さ（２乗平均平方根値：ｒｍｓ値）が２０ｎｍよりも小さい半導体装置。
  15. 前記半導体層は、多結晶シリコン層である請求項１４に記載の半導体装置。
  16. 前記窒素濃度は、５×１０20〜３×１０22原子／ｃｃの範囲にある請求項１４又は１５に記載の半導体装置。
  17. 前記窒素濃度は、５×１０20〜５×１０21原子／ｃｃの範囲にある請求項１６に記載の半導体装置。
  18. 前記半導体層は、その表面で３×１０21〜７×１０22原子／ｃｃの範囲の酸素濃度を有している請求項１４ないし１７のいずれか１項に記載の半導体装置。
  19. 前記酸素濃度は、５×１０21〜５×１０22原子／ｃｃの範囲にある請求項１８に記載の半導体装置。
  20. レーザーアニールされた第１領域および第２領域を有し、これら第１領域、第２領域の一部が互いに重なる多結晶シリコン層であって、第１表面および第２表面を有し、前記第２表面が基板に隣接して前記基板上に設けられた多結晶シリコン層と、
    前記第１表面に隣接して前記多結晶シリコン層に重ねて設けられたゲート電極と、
    前記ゲート電極と第１表面との間を分離したゲート絶縁膜と、
    前記多結晶シリコン層に接続されたソース電極およびドレイン電極と、を備え、
    前記多結晶シリコン層は、０．２μｍよりも大きな粒サイズを有するとともに、前記第１表面における窒素濃度が５×１０ 20 〜３×１０ 22 原子／ｃｃであり、粒突起高さ（２乗平均平方根値：ｒｍｓ値）が２０ｎｍよりも小さい半導体装置。
  21. 前記多結晶シリコン層は、前記第１表面における窒素濃度が５×１０ 20 〜３×１０ 22 原子／ｃｃである請求項２０に記載の半導体装置。
JP2009074902A 2008-04-09 2009-03-25 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置 Active JP5371506B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SG200802817-7A SG156537A1 (en) 2008-04-09 2008-04-09 Methods of laser annealing a semiconductor layer and semiconductor devices produced thereby
SG200802817-7 2008-04-09

Publications (2)

Publication Number Publication Date
JP2009253282A JP2009253282A (ja) 2009-10-29
JP5371506B2 true JP5371506B2 (ja) 2013-12-18

Family

ID=41163243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009074902A Active JP5371506B2 (ja) 2008-04-09 2009-03-25 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置

Country Status (5)

Country Link
US (2) US8076186B2 (ja)
JP (1) JP5371506B2 (ja)
KR (2) KR101080571B1 (ja)
SG (1) SG156537A1 (ja)
TW (1) TWI384557B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5413845B2 (ja) * 2010-02-26 2014-02-12 住友化学株式会社 液晶表示装置、液晶表示装置の製造方法及び液晶表示装置の製造装置
JP5709505B2 (ja) * 2010-12-15 2015-04-30 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法、および記憶媒体
KR102090708B1 (ko) * 2013-01-22 2020-04-16 삼성디스플레이 주식회사 레이저 어닐링 장치
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
CN106876481B (zh) * 2017-05-04 2020-11-03 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
US20230411183A1 (en) * 2022-06-16 2023-12-21 Applied Materials, Inc. Dopant diffusion with short high temperature anneal pulses

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695528B2 (ja) * 1985-12-23 1994-11-24 株式会社日立製作所 半導体装置の製造方法
EP0222215B1 (en) * 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
JP3029288B2 (ja) * 1990-11-20 2000-04-04 株式会社半導体エネルギー研究所 液晶表示装置
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US5581092A (en) 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JPH07249591A (ja) 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
KR100514417B1 (ko) * 1995-12-26 2005-12-20 세이코 엡슨 가부시키가이샤 액티브매트릭스기판,액티브매트릭스기판제조방법,액정표시장치및전자기기
JP4987198B2 (ja) * 2001-04-23 2012-07-25 株式会社ジャパンディスプレイセントラル 多結晶シリコン薄膜トランジスタの製造方法
WO2004032196A2 (en) 2002-10-03 2004-04-15 Pan Jit Americas, Inc. Method of fabricating semiconductor by nitrogen doping of silicon film
TWI316736B (en) * 2003-05-02 2009-11-01 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
JP2005166768A (ja) * 2003-12-01 2005-06-23 Advanced Display Inc レーザーアニール装置及び薄膜トランジスタ製造方法
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
JP5232360B2 (ja) * 2006-01-05 2013-07-10 株式会社ジャパンディスプレイイースト 半導体装置及びその製造方法
JP5311754B2 (ja) * 2006-03-20 2013-10-09 株式会社半導体エネルギー研究所 結晶性半導体膜、半導体装置及びそれらの作製方法
DE102006015086B4 (de) * 2006-03-31 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung äußerst flacher Übergänge mit hoher Qualität durch eine Kombination einer Festphasenepitaxie und einer Laserausheizung

Also Published As

Publication number Publication date
US20090256172A1 (en) 2009-10-15
SG156537A1 (en) 2009-11-26
KR101080571B1 (ko) 2011-11-04
KR101138552B1 (ko) 2012-05-10
KR20110042163A (ko) 2011-04-25
JP2009253282A (ja) 2009-10-29
US8076186B2 (en) 2011-12-13
US8816351B2 (en) 2014-08-26
TWI384557B (zh) 2013-02-01
TW201003788A (en) 2010-01-16
KR20090107951A (ko) 2009-10-14
US20120061678A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
US8273638B2 (en) Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
US6479838B2 (en) Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
KR100375289B1 (ko) 반도체장치와표시장치및그들의제조방법
US8389345B2 (en) Thin film transistor and manufacturing method of the same
US20100001346A1 (en) Treatment of Gate Dielectric for Making High Performance Metal Oxide and Metal Oxynitride Thin Film Transistors
KR100729054B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100601374B1 (ko) 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
JP5371506B2 (ja) 半導体層のレーザーアニール方法およびこの方法により製造された半導体装置
US8592832B2 (en) Organic light emission diode display device and method of fabricating the same
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
US8044576B2 (en) Organic light emitting display and method of fabricating the same
EP1304746B1 (en) Method of manufacturing a thin-film transistor
US20050148119A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
KR100623687B1 (ko) 반도체 소자 형성 방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR100761072B1 (ko) 평판표시장치와 그 제조방법
JP2005316100A (ja) 表示装置およびその製造方法
JP2008270637A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2005057098A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2005032920A (ja) 半導体装置、薄膜トランジスタ、電気光学装置
JPH05109771A (ja) ポリシリコン薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Ref document number: 5371506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250