JP5362961B2 - 遊技機 - Google Patents

Description

本発明は、遊技演出の統括制御処理を所定の処理手順に従って行う第１の演算手段と、遊技演出の個別演出処理を所定の演出データを用いて行う第２の演算手段とを備えた遊技機に関するものである。

従来この種の遊技機としては、下記の特許文献１に開示されたパチスロ機がある。このパチスロ機は、遊技の進行に関する種々の遊技処理を制御するメインＣＰＵ（中央演算処理装置）をメイン制御基板に備えている。また、メインＣＰＵの制御の下、遊技演出の統括制御処理を所定の処理手順に従って行うサブＣＰＵをサブ制御基板に備えている。この処理手順は、シーケンスプログラムとしてプログラムＲＯＭ（読出専用メモリ）に記憶されている。サブ制御基板では、サブＣＰＵの制御の下、種々の映像演出を液晶表示装置などに表示する画像制御が行われる。この画像制御は、ビデオ・ディスプレイ・プロセッサ（ＶＤＰ）がキャラクタＲＯＭに記憶された画像データを用いて行われる。また、サブ制御基板では、スピーカに放音させて音響効果を出す音制御も行われる。この音制御は、サブＣＰＵの制御の下で、音源ＩＣ（高集積化回路）がサウンドＲＯＭに記憶された音声データを用いて行われる。
特開２００６−３２６０３４号公報（図６参照）

しかしながら、上記従来のパチスロ機では、遊技演出の制御処理を行うサブ制御基板において、サブＣＰＵのシーケンスプログラムはプログラムＲＯＭに記憶され、ＶＤＰが画像制御に用いる画像データはキャラクタＲＯＭに記憶されている。また、音源ＩＣが音制御に用いる音声データはサウンドＲＯＭに記憶されている。従来のパチンコ機等の遊技機においても、同様に、シーケンスプログラムはプログラムＲＯＭに記憶され、画像データはキャラクタＲＯＭ、音声データはサウンドＲＯＭに記憶されている。

従って、従来の遊技機では、遊技演出の制御処理を行う制御基板に複数個のＲＯＭが搭載されることになり、制御基板上にＲＯＭが占める基板面積が大きくなって、部品配置の設計上の自由度に制約がもたらされていた。また、近年、ＲＯＭの価格はその記憶容量に余り比例せず、大きな記憶容量のＲＯＭと小さな記憶容量のＲＯＭとの間における価格差は余り無い。従って、遊技機の製造原価はＲＯＭの使用個数に伴って増加するため、従来の遊技機はその製造原価が十分に低減されていない。

本発明はこのような課題を解決するためになされたもので、遊技演出の統括制御処理を所定の処理手順に従って行う第１の演算手段と、遊技演出の個別演出処理を第１の演算手段の制御処理の下で所定の演出データを用いて行う第２の演算手段と、前記所定の処理手順および前記所定の演出データを記憶した１つの読出専用情報記憶手段とを備え、前記第１の演算手段および前記第２の演算手段は前記読出専用情報記憶手段から、アドレスバスおよびデータバスにより電気的に接続されることにより情報読出アクセスが可能とされた遊技機であって、前記第１の演算手段と前記アドレスバスとの電気的接続の切離しが可能なアドレスバス切離手段と、前記第１の演算手段と前記データバスとの電気的接続の切離しが可能なデータバス切離手段と、前記第２の演算手段と前記アドレスバスおよび前記データバスとの電気的接続の切離しが可能なバス開放制御手段と、前記アドレスバス切離手段および前記データバス切離手段に所定レベルのレベル信号を入力するとともに、前記所定のレベルとは異なるレベルのレベル信号を前記バス開放制御手段に入力することにより、前記読出専用情報記憶手段に対する前記情報読出アクセスを前記第１の演算手段または前記第２の演算手段のいずれか一方に規制して同時にアクセスさせないアクセス調停手段とを備えていることを特徴とする。

この構成によれば、第１の演算手段が遊技演出の統括制御処理を行う所定の処理手順と、第２の演算手段が遊技演出の個別演出処理を行うのに用いる所定の演出データとを１つの読出専用情報記憶手段に記憶させても、アクセス調停手段を備えることにより、読出専用情報記憶手段に対する情報読出アクセスは、第１の演算手段および第２の演算手段によって同時に行われることはない。従って、読出専用情報記憶手段に対する情報読出アクセスが第１の演算手段および第２の演算手段間で衝突することがないので、各手段が壊れることなく、第１の演算手段および第２の演算手段間で１つの読出専用情報記憶手段を共用することが可能になり、読出専用情報記憶手段の使用個数は減少する。このため、制御基板上に読出専用情報記憶手段が占める基板面積が小さくなって、部品配置の設計上の自由度が向上すると共に、遊技機の製造原価が低減される。

また、本発明は、前記第１の演算手段が制御処理不能な状態に陥った時に、前記第１の演算手段と前記アドレスバスおよび前記データバスとの電気的接続を切離すことによって前記第１の演算手段が読出専用情報記憶手段にアクセスする電気接続経路を分断する経路分断手段を備えていることを特徴とする。

この構成によれば、第１の演算手段が制御処理不能な状態に陥り、第１の演算手段が無秩序に読出専用情報記憶手段にアクセスしようとしても、アクセスする電気接続経路は経路分断手段によって分断される。従って、第１の演算手段が制御処理不能な状態に陥った場合においても、読出専用情報記憶手段に対する情報読出アクセスは、第１の演算手段および第２の演算手段によって同時に行われることはない。このため、読出専用情報記憶手段に対する情報読出アクセスが第１の演算手段および第２の演算手段間で衝突して各手段が壊れる確率はより低くなり、遊技装置の信頼性が向上する。

このような本発明による遊技機によれば、上記のように、制御基板上に読出専用情報記憶手段が占める基板面積が小さくなって、部品配置の設計上の自由度が向上すると共に、遊技機の製造原価が低減される。

次に、本発明を実施するための最良の形態について説明する。

図１は本実施形態によるパチスロ機１の外観を示す正面図である。

パチスロ機１のコントロールパネル中央部に設けられた枠の後方のキャビネット内部には、３個の小型のメインリール２，３，４が縦方向に回転自在に設けられている。各メインリール２〜４の外周面には複数種類の図柄（以下、シンボルという）から成るシンボル列が描かれている。また、メインリール２〜４の上方のキャビネット内部には、メインリール２〜４よりも大きい大型のサブリール５，６，７が縦方向に回転自在に設けられている。各サブリール５〜７の外周面には、メインリール２〜４の外周面のシンボルとは異なる演出表示用の複数種類のシンボルから成るシンボル列が描かれている。また、サブリール５〜７の上方のパチスロ機１上部のキャビネット内部には、１個の横回転リール８が横方向に回転自在に設けられている。横回転リール８の外周面には、メインリール２〜４やサブリール５〜７の外周面のシンボルとは異なる演出表示用の複数種類のシンボルから成るシンボル列が描かれている。メインリール２〜４の前部にはリール表示窓部３９が設けられており、このリール表示窓部３９を通して、各メインリール２〜４の外周面に描かれたシンボルがそれぞれ３個ずつ観察される。また、サブリール５〜７の前部にはリール表示窓部５０が設けられており、このリール表示窓部５０に形成された表示窓５Ａ，６Ａ，７Ａを通して、各サブリール５〜７の外周面に描かれたシンボルがそれぞれ３個観察される。また、横回転リール８の前部にはリール表示窓部５１が設けられており、このリール表示窓部５１を通して、横回転リール８の外周面に描かれたシンボルが１個観察される。

上記のメインリール２〜４、サブリール５〜７、および横回転リール８は、いずれもリールドラムの外周にリール帯が貼られて構成されており、このリール帯に上記のシンボル列が描かれている。また、上記のメインリール２〜４、サブリール５〜７、および横回転リール８を構成する各リールドラムの内部には、各リールドラムに貼られたリール帯に描かれたシンボルを背後から照明する種々の色で発光するＬＥＤ（発光ダイオード）からなるリールバックランプ４７ａ，４７ｂ，４７ｃ、リールバックランプ４８ａ，４８ｂ，４８ｃ、リールバックランプ４９（図３参照）がそれぞれ設けられている。

メインリール２〜４およびリール表示窓部３９は、複数のシンボルを表示する主図柄表示手段を構成している。また、サブリール５〜７およびリール表示窓部５０の表示窓５Ａ〜７Ａは、複数のシンボルを演出表示する第１の副図柄表示手段を構成している。また、横回転リール８およびリール表示窓部５１は、サブリール５〜７によって表示されるシンボルと異なる複数のシンボルを演出表示する第２の副図柄表示手段を構成している。この第２の副図柄表示手段によって演出表示される複数のシンボルには、特典遊技であるボーナスゲームに対応する複数の特典図柄が含まれている。

また、リール表示窓部３９の右方のコントロールパネルには、遊技者が遊技媒体であるメダルを投入するための投入口９が設けられている。ゲーム開始に先立って、遊技者が投入口９から３枚（ボーナス作動中では２枚）のメダルを投入すると、リール表示窓部３９上における図示しない８本の入賞ライン、および、リール表示窓部５０の表示窓５Ａ〜７Ａ上における図示しない５本の入賞ラインが、それぞれ有効化される。以降、有効化された入賞ラインを有効化入賞ラインという。また、有効化された入賞ライン上に所定のシンボル組合わせが揃うと、表示役が成立する。

また、表示窓５Ａ〜７Ａの左方のリール表示窓部５０には、上部から、ボーナスカウント表示部１０、メダル投入枚数表示ランプ（ベットランプ）１３〜１５、配当枚数表示部１６、貯留枚数表示部１７、および遊技動作表示器１８〜２２が設けられている。ボーナスカウント表示部１０は、３桁の７セグメントＬＥＤからなり、ボーナスゲーム作動時に、後述するＲＢ（レギュラーボーナス）遊技状態の残り入賞可能回数などをデジタル表示する。メダル投入枚数表示ランプ（ベットランプ）１３〜１５は、メダルの投入枚数に応じて点灯制御され、その時のメダルの投入枚数が遊技者に知らされる。配当枚数表示部１６は、２桁の７セグメントＬＥＤからなり、入賞によるメダル払出枚数などを表示する。貯留枚数表示部１７は、３桁の７セグメントＬＥＤからなり、機械内部に現在クレジットされているメダル数を表示する。遊技動作表示器１８〜２２は、遊技状況に応じて点灯制御され、その時の遊技状況が遊技者に知らされる。

また、表示窓５Ａ〜７Ａの右方のリール表示窓部５０には、上部から、ＲＴ２遊技回数表示部２３、ＳＴ（スーパータイム）作動確率状態示唆ランプ２４、スタートランプ２５、ＷＩＮランプ２６、およびインサートランプ２７が設けられている。ＲＴ２遊技回数表示部２３は、３桁の７セグメントＬＥＤからなり、後述するＲＴ２作動中における残り遊技回数などをデジタル表示する。ＳＴ作動確率状態示唆ランプ２４は、ＳＴ作動高確率状態示唆ランプ２４ａおよびＳＴ作動低確率状態示唆ランプ２４ｂからなり、ＳＴ作動確率状態示唆の演出が行なわれるときに点灯制御される。スタートランプ２５は、上述したメインリール２〜４が作動可能な時に点滅する。ＷＩＮランプ２６は、後述する「ＢＢ（ビッグボーナス）」や「ＭＢ」の内部当籤役（当籤役）が決定されると点灯する。また、インサートランプ２７は、投入口９にメダルの投入が受付可能な時に点灯する。

また、リール表示窓部３９の左方のコントロールパネルには、１貯留メダル投入ボタン（１ベットボタン）３０、２貯留メダル投入ボタン（２ベットボタン）３１、および３貯留メダル投入ボタン（マックスベットボタン）３２が設けられている。これら各貯留メダル投入ボタン３０〜３２は、貯留枚数表示部１７にメダル数が表示されてクレジットされている際に、投入口９へのメダル投入に代えて１回のゲームに１枚〜３枚のメダルを賭ける際に使用される。

また、リール表示窓部３９が設けられたコントロールパネルの下方には、左側から、スタートレバー３３、停止ボタン（ストップボタン）３４，３５，３６、および貯留メダル精算ボタン３７が設けられている。スタートレバー３３は、単位遊技を開始させる開始操作手段を構成している。スタートレバー３３の操作によりメインリール２〜４およびサブリール５〜７の回転が一斉に開始する。左，中，右の各停止ボタン３４，３５，３６は、左，中，右の各メインリール２，３，４およびサブリール５〜７に対応して配置されており、各メインリール２〜４の回転が一定速度に達したときに操作が有効化され、遊技者の操作に応じて各メインリール２〜４および各サブリール５〜７の回転を停止する。停止ボタン３４〜３６は、後述する図柄変動手段による複数列のシンボルの変動を停止させる複数の停止操作手段を構成している。また、貯留メダル精算ボタン３７は、機械内部にメダルをクレジットして遊技を行うか直接投入口９にメダルを投入して遊技を行うかを切り替える際と、機械内部にクレジットされている全てのメダルを払い出して精算する際とに使用される。

また、パチスロ機１の正面下部にはメダル受皿５２が設けられている。このメダル受皿５２は、メダル払出口５３から払い出されるメダルを貯めるものである。メダル払出口５３の右方には、スピーカ５４が設けられている。また、パチスロ機１の正面上部のリール表示窓部５１の左右両側にも、一対のスピーカ９６，９６が設けられている。

また、パチスロ機１の筐体内部には、出玉率の設定値を設定する際に操作される図示しない設定ボタン、および、出玉率の設定値を選択する際に操作される図示しないリセットボタンが設けられている。出玉率は、パチスロ機１に投入されたメダルの総枚数に対する払い出されたメダルの総枚数の割合を示すものである。本実施形態では、設定値として、“１”，“４”，“６”，“Ｈ（Ｈｉｇｈ）”の４つの値が用意されており、設定ボタンが操作されると、リセットボタンが１回操作される度に配当枚数表示部１６に表示される出玉率の設定値が“１”，“４”，“６”，“Ｈ”の順に繰り上がり、出玉率の設定値が“Ｈ”の状態で更にリセットボタンが操作されると出玉率の設定値が“１”に戻る。

本実施形態におけるパチスロ機１の遊技状態には、「ＭＢ遊技状態」、「ＲＢ遊技状態」、「ＢＢ遊技状態」、「ＲＴ（リプレイタイム）１遊技状態」、「ＲＴ２遊技状態」、および「ＲＴ３遊技状態」の６つの遊技状態がある。これらの各遊技状態は、基本的に、内部当籤する可能性のある当籤役の種類や当籤役の当籤確率などにより区別される。

ＢＢが当籤役として決定されると共に、このＢＢに対応するシンボル組合わせがリール表示窓部３９におけるライン１〜８のうちの何れかの有効化入賞ライン上に表示役として停止表示されて、所定の条件が成立したことを契機として、ＢＢゲームが作動する。ＢＢゲームは遊技者に有利な特典遊技を構成しており、ＢＢゲームの作動中は、遊技状態は「ＢＢ遊技状態」となる。ＢＢゲームは複数回のＲＢゲームから構成されており、１回のＲＢゲームが行なわれている間は、遊技状態は「ＲＢ遊技状態」となる。つまり、「ＢＢ遊技状態」では、「ＲＢ遊技状態」が連続して複数回作動することになる。ＲＢゲームは、内部抽籤処理において小役が内部当籤役として決定される確率が高いゲームである。１回のＲＢゲームは、遊技可能回数である１２回の単位遊技が行われるか、または、入賞可能回数である８回の入賞が成立すると終了する。ＢＢゲームは、作動してからのメダル払出枚数が３４５枚に達すると、繰り返して実行されるＲＢゲームが中断されて終了する。

また、ＭＢが当籤役として決定されると共に、ＭＢに対応するシンボルの組合せがライン１〜８のうちの何れかの有効化入賞ライン上に表示役として停止表示されると、ＭＢゲームが作動する。このＭＢゲームでは、左メインリール２および中メインリール３については、遊技者による左停止ボタン３４および中停止ボタン３５の操作タイミング並びに当籤役に基づいて３コマの最大滑りコマ数の範囲内でシンボルの引き込み制御が、後述する停止制御手段により行なわれるが、右メインリール５については、遊技者による停止ボタン３６の操作タイミングだけに基づいて停止制御が行なわれ、上記の引き込み制御は行なわれない。このＭＢゲームも、遊技者に有利な特典遊技を構成しており、ＭＢゲームの作動中は、遊技状態は「ＭＢ遊技状態」となる。ＭＢゲームは、作動してからのメダル払出枚数が１２０枚に達すると、終了する。

ＢＢまたはＭＢのボーナス当たり要求フラグは、フラグが立てられた以降の単位遊技に持ち越され、ＢＢまたはＭＢのシンボル組み合わせが有効化入賞ライン上に停止表示されてボーナスが実際に成立すると、ボーナス当たり要求フラグはクリアされる。ＢＢまたはＭＢのボーナスが持ち越されている一般遊技状態は、内部当籤状態（持越状態）と呼ばれる。また、ボーナス当たり要求フラグ以外の当籤要求フラグは、フラグが立てられた単位遊技においてのみ有効であり、その単位遊技終了時にはクリアされて次遊技以降には持ち越されない。なお、内部当籤役を持ち越すとは、内部抽籤処理で決定された内部当籤役としての機能を次回以降の単位遊技において発揮できるようにすれば足り、種々の態様が適宜可能である。ここで、単位遊技とは、遊技者のスタートレバー３３に対する操作に応じてメインリール２〜４が回転してから、遊技者の停止ボタン３４〜３６に対する操作に応じてメインリール２〜４の回転が停止し、この際に有効化入賞ライン上に揃ったシンボルの組合せに応じたメダルの払い出しが行われるまでか、次回のゲームの開始が許可される（次回のゲームが始まる）前までのことである。

また、本実施形態によるパチスロ機１には、上記の「ＲＢ遊技状態」，「ＢＢ遊技状態」および「ＭＢ遊技状態」以外に、「ＲＴ１遊技状態」、「ＲＴ２遊技状態」、および「ＲＴ３遊技状態」の３つの遊技状態がある。

「ＲＴ１遊技状態」は、天井状態と呼ばれ、メダルを消費することなく次の単位遊技を行える再遊技役が当籤役決定手段により当籤役として決定される確率が、「ＲＴ２遊技状態」における単位遊技に比べて高い単位遊技が行われる第１の再遊技高確率発生状態に相当している。この「ＲＴ１遊技状態」は、「ＲＴ２遊技状態」が終了してから「ＲＴ３遊技状態」が作動するまでの間、継続して作動する。

「ＲＴ２遊技状態」は、再遊技役が当籤役決定手段により当籤役として決定される確率が「ＲＴ１遊技状態」よりも低い単位遊技が行なわれる第２の再遊技高確率発生状態に相当している。本実施形態では、「ＲＴ２遊技状態」は、一般遊技状態に相当しており、パチスロ機１の電源投入時およびＢＢやＭＢなどのボーナスゲームの作動が終了したときに、作動する。「ＲＴ２遊技状態」は、予め定められた所定回数（ＢＢゲーム終了後は１０００回、ＭＢゲーム終了後は８００回）の単位遊技が行なわれるまでの間、継続して作動する。また、所定回数の単位遊技が行なわれて「ＲＴ２遊技状態」の作動が終了すると、上記の「ＲＴ１遊技状態」が作動する。

また、「ＲＴ３遊技状態」は、ＢＢゲーム，ＭＢゲームの特典遊技に対応する当籤役ＢＢ，ＭＢが当籤役決定手段によって決定されると、後述する特典遊技作動手段によりＢＢゲームまたはＭＢゲームが作動されるまでの間、再遊技役が当籤役決定手段により当籤役として決定される確率が「ＲＴ１遊技状態」よりも低く、かつ、「ＲＴ２遊技状態」よりも高い単位遊技が行なわれる第３の再遊技高確率発生状態に相当している。「ＲＴ３遊技状態」は、ＢＢまたはＭＢに内部当籤した上述したボーナス内部当籤状態中（持越状態中）となったときに、作動する。「ＲＴ３遊技状態」は、ＢＢまたはＭＢに対応するシンボル組合せが何れかの有効化入賞ライン上に実際に表示されてＢＢゲームまたはＭＢゲームが作動すると、終了する。

図２および図３は、上述したパチスロ機１の遊技処理動作を制御するメイン制御基板（主制御基板）６１およびパチスロ機１の演出動作を制御するサブ制御基板（副制御基板）６２に構成された回路構成を示している。

図２に示すメイン制御基板６１における制御部はマイクロコンピュータ（以下、マイコンという）６３を主な構成要素とし、これに乱数サンプリングのための回路を加えて構成されている。マイコン６３は、予め設定されたプログラムに従って制御動作を行うメインＣＰＵ（中央演算処理装置）６４と、プログラム記憶手段であるプログラムＲＯＭ（リード・オンリ・メモリ）６５およびバックアップ機能付き制御ＲＡＭ（ランダム・アクセス・メモリ）６６とを含んで構成されている。

メインＣＰＵ６４には、基準クロックパルスを発生するクロックパルス発生回路６７および分周器６８と、一定範囲の乱数を発生する乱数発生器６９および発生した乱数の１つを特定するサンプリング回路７０とが接続されている。さらに、後述する周辺装置（アクチュエータ）との間で信号を授受するＩ／Ｏポート（入出力ポート）７１が接続されている。

プログラムＲＯＭ６５は、各種テーブルやシーケンスプログラム等を格納するように記憶部が区分されている。また、プログラムＲＯＭ６５内にはシンボル組合せテーブルが格納されている。このシンボル組合せテーブルには、入賞シンボル組合せのシンボルコード等が記憶されている。また、図示しないが、「リーチ目」を構成するシンボル組合せのシンボルコード、各入賞を表す入賞判定コードなども記憶されている。ここで、リーチ目とは、ボーナスが持ち越されているときに、遊技者にボーナスの作動に係るシンボルの組合せを表示可能であることを示唆するシンボル組合せである。さらに、プログラムＲＯＭ６５内には、このパチスロ機１でゲームを実行するためのシーケンスプログラムが格納されている。

マイコン６３からの制御信号により動作が制御される主要なアクチュエータとしては、各メインリール２〜４を回転駆動するステッピングモータ４５、各種ランプ（ベットランプ１３〜１５、スタートランプ２５、ＷＩＮランプ２６、インサートランプ２７）、各種表示部（遊技動作表示器１８〜２２、貯留枚数表示部１７、ボーナスカウント表示部１０、ＲＴ２遊技回数表示部２３、配当枚数表示部１６）、およびメダルを収納するホッパー７２がある。これらはそれぞれモータ駆動回路７３、各ランプ駆動回路７４、各表示部駆動回路７５、およびホッパー駆動回路７６によって駆動される。これら各駆動回路７３〜７６は、マイコン６３のＩ／Ｏポート７１を介してメインＣＰＵ６４に接続されている。

また、マイコン６３が制御信号を生成するために必要な入力信号を発生する主な入力信号発生手段としては、投入口９から投入されたメダルを検出する投入メダルセンサ９Ｓ、スタートレバー３３の操作を検出するスタートスイッチ３３Ｓ、貯留メダル投入ボタン３０，３１，３２の操作を検出する貯留メダル投入スイッチ３０Ｓ，３１Ｓ，３２Ｓ、貯留メダル精算ボタン３７の操作を検出する貯留メダル精算スイッチ３７Ｓ、設定ボタンの操作を検出する設定スイッチ５６Ｓ、およびリセットボタンの操作を検出するリセットスイッチ５５Ｓがある。

スタートスイッチ３３Ｓは、投入口９にメダルが投入されてスタートレバー３３に対する単位遊技の開始操作が行なわれたことを検出する開始操作検出手段を構成している。乱数発生器６９は、乱数を発生させる乱数発生手段を構成している。また、サンプリング回路７０およびマイコン６３は、スタートスイッチ３３Ｓにより行われる開始操作の検出に基づいて、乱数発生器６９によって発生される乱数の中から任意の乱数を抽出する乱数抽出手段を構成している。また、マイコン６３は、乱数抽出手段により抽出された一の乱数が含まれる数値範囲に基づいて単位遊技における当籤役を決定し、この抽出された一の乱数が予め設定された重複数値範囲に含まれる場合には、複数の当籤役を同時に当籤役として決定する当籤役決定手段を構成している。

さらに、上記の入力信号発生手段としては、各メインリール２〜４の駆動機構内部に含まれるフォトセンサからの出力パルス信号を受けて各メインリール２〜４の回転位置を検出するリール位置検出回路７７がある。フォトセンサは各メインリール２〜４の駆動機構に含まれており、同図では示されていない。

リール位置検出回路７７は、メインリール２〜４の回転が開始された後、ステッピングモータ４５の各々に供給される駆動パルスの数を計数し、この計数値を制御ＲＡＭ６６の所定エリアに書き込む。従って、制御ＲＡＭ６６内には、各メインリール２〜４について、１回転の範囲内における回転位置に対応した計数値が、メインリールの回転位置を示すリールインデックスとして格納されている。また、上記のフォトセンサは各メインリール２〜４が１回転する毎にリセットパルスを発生する。このリセットパルスはリール位置検出回路７７を介してメインＣＰＵ６４に与えられ、制御ＲＡＭ６６で計数されている駆動パルスの計数値が“０”にクリアされる。このクリア処理により、各シンボルの移動表示と各ステッピングモータ４５の回転との間に生じるずれが、１回転毎に解消されている。ステッピングモータ４５、モータ駆動回路７３、リール位置検出回路７７、およびマイコン６３は、スタートスイッチ３３Ｓにより行われる開始操作の検出に基づいて、メインリール２〜４により表示されるシンボルの変動を行う図柄変動手段を構成している。

さらに、上記の入力信号発生手段としては、停止ボタン３４〜３６が押された時に対応するメインリール２〜４を停止させる信号を発生するリール停止信号回路７８、ホッパー７２から払い出されるメダル数を計数するメダル検出部７２Ｓ、および図示しない払出完了信号発生回路がある。これらもＩ／Ｏポート７１を介してメインＣＰＵ６４に接続されている。払出完了信号発生回路は、メダル検出部７２Ｓから入力した実際に払い出しのあったメダル計数値が、各表示部駆動回路７５から入力した計数信号で表される配当枚数データに達した時に、メダル払い出しの完了を検知する信号を発生する。

リール停止信号回路７８は、図柄変動手段によるシンボルの停止操作の検出を行なう停止操作検出手段を構成している。また、ステッピングモータ４５、モータ駆動回路７３、リール位置検出回路７７、およびマイコン６３は、リール停止信号回路７８により行なわれるシンボルの停止操作の検出に基づいて、メインリール２〜４により表示されるシンボルの中から当籤役決定手段により決定された当籤役に応じたシンボルを所定の図柄変動範囲内で変動表示させ、メインリール２〜４により表示されるシンボルの変動を停止制御する停止制御手段を構成している。本実施形態では、所定の図柄変動範囲はシンボル３コマ分に設定されている。また、ホッパー７２、メダル検出部７２Ｓ、ホッパー駆動回路７６、払出完了信号発生回路およびマイコン６３は、停止制御手段によりメインリール２〜４に停止表示されたシンボルの組合わせに基づいて、遊技者にメダルを払い出す遊技媒体払出手段を構成している。また、設定ボタン、設定スイッチ５６Ｓ、リセットボタン、リセットスイッチ５５Ｓ、およびマイコン６３は、パチスロ機１に投入されたメダルの総枚数に対する遊技媒体払出手段により払い出されたメダルの総枚数の割合を示す出玉率の設定値を、予め定められた複数の値（“１”，“４”，“６”，“Ｈ”）の中から選択する設定値選択手段を構成している。

また、マイコン６３は、当籤役決定手段によりＢＢまたはＭＢが決定されてこの役に対応するシンボルの組合わせ（“ＢＢ−ＢＢ−ＢＢ”，“ＭＢ−ＭＢ−ＭＢ”）が停止制御手段によりメインリール２〜４に停止表示されると、遊技者に有利なＢＢゲームまたはＭＢゲームを作動させる特典遊技作動手段を構成している。また、マイコン６３は、特定の条件が成立すると、上述した「ＲＴ１遊技状態」を作動させる第１の再遊技高確率発生状態作動手段を構成している。本実施形態では、特定の条件は、「ＲＴ２遊技状態」の作動が終了すると成立する。また、マイコン６３は、特典遊技作動手段により作動したＢＢゲームまたはＭＢゲームの作動が終了すると、上述した「ＲＴ２遊技状態」を作動させる第２の再遊技高確率発生状態作動手段を構成している。また、マイコン６３は、ＢＢゲームまたはＭＢゲームに対応する当籤役が当籤役決定手段によって決定されると、特典遊技作動手段によりＢＢゲームまたはＭＢゲームが作動されるまでの間、上述した「ＲＴ３遊技状態」を作動させる第３の再遊技高確率発生状態作動手段を構成している。

また、Ｉ／Ｏポート７１にはサブ制御部通信ポート７９が接続されており、マイコン６３はこのサブ制御部通信ポート７９を介してサブ制御基板６２へ信号を送出する。図３に示すサブ制御基板６２には、この信号を、メインサブ中継基板９７およびサブ中継基板９８を介して受信するメイン制御部通信ポート８８が設けられている。サブ制御部通信ポート７９およびメイン制御部通信ポート８８間の通信は、サブ制御部通信ポート７９からメイン制御部通信ポート８８へ向かう一方向についてだけ行われる。本実施形態では、サブ制御部通信ポート７９からメイン制御部通信ポート８８へ送出される信号は、７ビット長でその制御種別が表されるコマンド種別と、最大２４ビット長でそのコマンドの内容が表されるパラメータとで構成されている。

サブ制御基板６２は、メイン制御基板６１からの制御信号（コマンド）に基づいて所定の演出を行う。サブ制御基板６２における制御部はマイコン８１を主な構成要素として構成されている。マイコン８１も、メイン制御基板６１におけるマイコン６３と同様、予め設定されたプログラムに従って制御動作を行うサブＣＰＵ８２と、ＲＯＭ８３およびバックアップ機能付き制御ＲＡＭ８４とを含んで構成されている。サブＣＰＵ８２にも、基準クロックパルスを発生するクロックパルス発生回路８５および分周器８６が接続されており、さらに、各アクチュエータとの間で信号を授受するＩ／Ｏポート８７が接続されている。

サブＣＰＵ８２は、遊技演出の統括制御処理を所定の処理手順に従って行う第１の演算手段を構成している。この所定の処理手順は、シーケンスプログラムとしてＲＯＭ８３に記憶されている。サブＣＰＵ８２は、アドレスバスがアドレスバス切離回路８９、データバスがデータバス切離回路９０を介してＲＯＭ８３に接続されており、ＲＯＭ８３に記憶された情報を読み出す際には、先ず、ＲＯＭ８３のチップセレクト端子ＳにＩ／Ｏポート８７を介してロウレベル信号を出力し、続いて、各切離回路８９，９０の出力イネーブル端子ＥにもＩ／Ｏポート８７を介してロウレベル信号を出力する。

各切離回路８９，９０は、それぞれの出力イネーブル端子Ｅにハイレベル信号が入力されているときには、データ出力端子がハイインピーダンス状態になり、サブＣＰＵ８２およびＲＯＭ８３間は電気的に絶縁された状態になって、サブＣＰＵ８２から各切離回路８９，９０の各データ入力端子に入力されるアドレスバスデータ，データバスデータは、各切離回路８９，９０のデータ出力端子から出力されない。しかし、各切離回路８９，９０は、それぞれの出力イネーブル端子Ｅにロウレベル信号が入力されると、サブＣＰＵ８２から各データ入力端子に入力されるアドレスバスデータ，データバスデータをそのままデータ出力端子から出力する。サブＣＰＵ８２は、このデータ出力により、アドレスバスおよびデータバスを介してＲＯＭ８３に対する情報読出アクセスが可能になる。

また、サブ中継基板９８には、サブリール制御部６２ａおよび横回転リール制御部６２ｂが接続されている。マイコン８１からの制御信号により動作が制御されるアクチュエータとして、サブリール制御部６２ａにおけるサブリール５〜７，横回転リール制御部６２ｂにおける横回転リール８をそれぞれ回転駆動するステッピングモータ１０１，１０２、メインリール２〜４に内蔵されたリールバックランプ４７ａ〜４７ｃ、サブリール５〜７に内蔵されたリールバックランプ４８ａ〜４８ｃ、横回転リール８に内蔵されたリールバックランプ４９、および上述したＳＴ作動確率状態示唆ランプ２４がある。ステッピングモータ１０１，１０２は、それぞれモータ駆動回路１０３，１０４によって駆動される。また、リールバックランプ４７ａ〜４７ｃおよびＳＴ作動確率状態示唆ランプ２４の点灯は、Ｉ／Ｏポート８７に接続されたランプ駆動回路８９からの駆動信号によって制御される。また、リールバックランプ４８ａ〜４８ｃおよびリールバックランプ４９は、それぞれ、ランプ駆動回路１０７および１０８からの駆動信号によって制御される。ランプ駆動回路１０７および１０８は、サブ中継基板９８に接続されており、サブＣＰＵ８２からの指令に基づいて動作する。

また、マイコン８１が制御信号を生成するために必要な入力信号を発生する入力信号発生手段としては、サブリール５〜７および横回転リール８の駆動機構内部に含まれるフォトセンサからの出力パルス信号を受けて、サブリール５〜７および横回転リール８の回転位置を検出するリール位置検出回路１０５，１０６がある。フォトセンサは各サブリール５〜７，横回転リール８の駆動機構に含まれており、同図では示されていない。

また、音源ＩＣ９１には、アドレスバスおよびデータバスを介してＲＯＭ８３が接続されている。ＲＯＭ８３には、サブＣＰＵ８２のシーケンスプログラムに加えて、サウンド・データが記憶されている。音源ＩＣ９１は、マイコン８１の制御の下、パワーアンプ９２の出力をＩ／Ｏポート８７，メイン制御部通信ポート８８およびサブ中継基板９８を介してスピーカ５４，９６，９６へ伝え、これらからサウンドを放音させる。マイコン８１は、メインサブ中継基板９７，サブ中継基板９８およびメイン制御部通信ポート８８を介してメイン制御基板６１から入力される指示に従い、音源ＩＣ９１およびパワー・アンプ９２を制御し、メダル投入音，スタートレバー操作音，停止ボタン操作音，ボーナスゲーム中の遊技音といった効果音をスピーカ５４，９６，９６から出力させる。また、メイン制御基板６１から取り込んだ遊技状態および当籤フラグに基づいて選択した演出態様に基づく出音パターンで、スピーカ５４，９６，９６から出音させる。

音源ＩＣ９１は、遊技演出の音響効果についての個別演出処理を、サブＣＰＵ８２の制御処理の下で、ＲＯＭ８３に記憶されているサウンド・データを用いて行う第２の演算手段を構成している。また、ＲＯＭ８３は、サブＣＰＵ８２のシーケンスプログラムおよび音源ＩＣ９１のサウンド・データを記憶した１つの読出専用情報記憶手段を構成しており、チップセレクト端子ＳがＩ／Ｏポート８７に接続されている。

音源ＩＣ９１は、Ｉ／Ｏポート８７に接続されたコントロール端子Ｃ，バス開放制御端子Ｚ，およびリセット端子Ｒを備えており、コントロール端子Ｃに入力される信号に従ってスピーカ５４，９６，９６から放音させる制御を行う。また、音源ＩＣ９１は、バス開放制御端子Ｚに入力される信号がロウレベルの時には、アドレスバスおよびデータバスを有効化し、各バスを使ったＲＯＭ８３に対する読出情報アクセスを可能にする。しかし、バス開放制御端子Ｚに入力される信号がハイレベルの時には、アドレスバスおよびデータバスをハイインピーダンス状態にし、音源ＩＣ９１とＲＯＭ８３との間の電気的接続を断ってＲＯＭ８３に対する情報読出アクセスを行えなくする。また、音源ＩＣ９１は、リセット端子Ｒにハイレベル信号が入力されるの検出すると、動作を開始する。

上述したアドレスバス切離回路８９、データバス切離回路９０およびサブＣＰＵ８２は、各切離回路８９，９０の出力イネーブル端子Ｅ、および音源ＩＣ９１のバス開放制御端子Ｚに入力される信号を制御して、ＲＯＭ８３に対する情報読出アクセスをサブＣＰＵ８２または音源ＩＣ９１のいずれか一方に規制して同時にアクセスさせないアクセス調停手段を構成している。つまり、ＲＯＭ８３に対する情報読出アクセスをサブＣＰＵ８２に行わせる場合には、アクセス調停手段により、各切離回路８９，９０の出力イネーブル端子Ｅにロウレベル信号が入力され、サブＣＰＵ８２およびＲＯＭ８３間のアドレスバスおよびデータバスが電気的に接続された状態にされると共に、音源ＩＣ９１のバス開放制御端子Ｚにハイレベル信号が入力され、音源ＩＣ９１とＲＯＭ８３との間のアドレスバスおよびデータバスによる電気的接続が断たれる。一方、ＲＯＭ８３に対する情報読出アクセスを音源ＩＣ９１に行わせる場合には、アクセス調停手段により、各切離回路８９，９０の出力イネーブル端子Ｅにハイレベル信号が入力され、サブＣＰＵ８２およびＲＯＭ８３間のアドレスバスおよびデータバスによる電気的接続が断たれると共に、音源ＩＣ９１のバス開放制御端子Ｚにロウレベル信号が入力され、音源ＩＣ９１とＲＯＭ８３との間のアドレスバスおよびデータバスが電気的に接続された状態にされる。

また、音源ＩＣ９１のバス開放制御端子ＺおよびＲＯＭ８３のチップセレクト端子Ｓは、分断回路９３に接続されている。分断回路９３は、バス開放制御端子Ｚに入力される信号がロウレベルであり、かつ、チップセレクト端子Ｓに入力される信号もロウレベルのとき、サブＣＰＵ８２が制御処理不能な状態に陥って暴走状態にあるものと判断し、アドレスバス切離回路８９およびデータバス切離回路９０のそれぞれの出力イネーブル端子Ｅにハイレベル信号を出力し、サブＣＰＵ８２およびＲＯＭ８３間のアドレスバスおよびデータバスを電気的に絶縁された状態にする。この分断回路９３は、サブＣＰＵ８２が制御処理不能な状態に陥った時に、サブＣＰＵ８２がＲＯＭ８３にアクセスする電気接続経路を分断する経路分断手段を構成している。

次に、図４に示すメインフローチャートを参照して、メイン制御基板６１のメインＣＰＵ６４の制御動作について説明する。

初めに、メインＣＰＵ６４は、ゲーム開始時の初期化処理を行う（図４，Ｓ１参照）。具体的には、制御ＲＡＭ６６の記憶内容の初期化、通信データの初期化等を行う。続いて、メインＣＰＵ６４は、ゲーム終了時の指定ＲＡＭ領域のクリア処理を行う（Ｓ２）。この処理では、前回のゲームに使用された制御ＲＡＭ６６における指定格納領域がクリアされる。

次に、メインＣＰＵ６４は、ボーナス作動監視処理を行い（Ｓ３）、メダル投入・スタートチェック処理を行う（Ｓ４）。次に、メインＣＰＵ６４は、乱数発生器６９で発生した抽籤用の乱数をサンプリング回路７０によって抽出し（Ｓ５）、抽出した乱数値を制御ＲＡＭ６６の乱数格納領域に格納する。次に、メインＣＰＵ６４は、遊技状態監視処理を行い（Ｓ６）、続いて、内部抽籤処理を行う（Ｓ７）。遊技状態監視処理では、そのときに“オン”となっている作動中フラグに対応した遊技状態を示す識別子が遊技状態格納領域にセットされる。内部抽籤処理では、Ｓ５で抽出した乱数を用いて単位遊技における内部当籤役が抽籤される。次に、メインＣＰＵ６４は、ＲＴ遊技数カウンタ更新処理を行い（Ｓ８）、遊技開始コマンドを制御ＲＡＭ６６の通信データ記憶領域にセットする（Ｓ９）。遊技開始コマンドは、Ｓ６で識別した遊技状態、Ｓ７の内部抽籤処理で抽籤した内部当籤役等の情報を含むコマンドである。次に、メインＣＰＵ６４は、回胴停止初期設定処理を行う（Ｓ１０）。

続いて、メインＣＰＵ６４は、前回のリール回転開始から４.１秒が経過したか否かを判別する（Ｓ１１）。この判別が“ＮＯ”のときは、４．１秒が経過するまでウエイト処理（Ｓ１２）が行われる。ウエイト処理では、遊技者のゲームを開始する操作に基づく入力を無効にする処理（ここでは、メインリール２〜４の回転の開始を待機させる処理）が行われる。

前回のリール回転開始から４.１秒が経過すると、次に、メインＣＰＵ６４は、全メインリール２〜４の回転開始を要求し（Ｓ１３）、全メインリール２〜４の回転を開始させる。続いて、リール停止許可コマンドを制御ＲＡＭ６６の通信データ記憶領域にセットする（Ｓ１４）。リール停止許可コマンドは、停止ボタン３４〜３６の操作に基づくメインリール２〜４の回転の停止を許可する情報を含むコマンドである。次に、メインＣＰＵ６４は、メインリール２〜４の回転を停止制御する停止制御処理を行い（Ｓ１５）、メインリール２〜４に停止表示されたシンボル組合せに基づいて表示役を特定する表示役検索処理を行う（Ｓ１６）。続いて、メインＣＰＵ６４は、特定された表示役と内部当籤役とが異なって表示役に誤りがある場合には、配当枚数表示部１６にイリーガルエラーを表示するエラーチェック処理を行う（Ｓ１７）。

次に、メインＣＰＵ６４は、表示役コマンドを制御ＲＡＭ６６の通信データ記憶領域にセットする（Ｓ１８）。表示役コマンドは、有効化入賞ライン上に実際に揃って表示されているシンボルの組合せの種類などを含んだコマンドである。次に、メインＣＰＵ６４は、メダル払出処理を行う（Ｓ１９）。この処理では、クレジットで遊技が行われている状態であれば、入賞によって獲得したメダル数分、貯留枚数表示部１７に表示される貯留枚数が増加され、また、投入口９へのメダル投入で遊技が行われている状態であれば、入賞によって獲得した枚数のメダルがメダル受皿５２へ払い出される。続いて、メインＣＰＵ６４は、メダルの払出枚数に基づいて、ボーナス終了枚数カウンタを更新する（Ｓ２０）。つまり、ＢＢゲームまたはＭＢゲームが行なわれていて、ボーナスゲーム中に払い出されるメダルを計数するボーナス終了枚数カウンタが１以上であれば、メダルの払出枚数に応じて当該カウンタを減算する。

次に、メインＣＰＵ６４は、払出終了コマンドを制御ＲＡＭ６６の通信データ記憶領域にセットする（Ｓ２１）。払出終了コマンドは、メダルの払出が終了したことを表す情報を含むコマンドである。次に、メインＣＰＵ６４は、ＲＢ作動中フラグ，ＢＢ作動中フラグまたはＭＢ作動中フラグが“オン”であるか否かを判別し（Ｓ２２）、何れかのフラグが“オン”である場合には、ボーナス終了チェック処理を行い（Ｓ２３）、何れのフラグも“オン”でない場合には、ボーナス作動チェック処理を行う（Ｓ２４）。Ｓ２３または２４の処理が終了すると、メインＣＰＵ６４は、リプレイ作動チェック処理を行なう（Ｓ２５）。この処理では、メインＣＰＵ６４は、表示役としてリプレイが特定されたときに、今回の単位遊技におけるメダルの投入枚数と同じ値を自動投入カウンタに複写する処理を行なう。Ｓ２５の処理の後、遊技処理はＳ２に戻って次の新たな単位遊技が開始される。

次に、図５を参照して、例えば、１．１１７３［ｍｓ］毎に主基板１６０で行われる定期割込処理について説明する。

この定期割込処理において、まず、メインＣＰＵ６４は、Ｉ／Ｏポート７１への信号の入力を確認する入力ポートチェック処理を行い（図５，Ｓ２４１参照）、続いて、通信データ送信処理を行う（Ｓ２４２）。通信データ送信処理は、メイン制御基板６１における制御ＲＡＭ６６の通信データ記憶領域にセットされたコマンド情報を、サブ制御基板６２へ送信する処理である。次に、メインＣＰＵ６４は、メインリール２〜４の回転を制御するリール制御処理を行い（Ｓ２４３）、７ＳＥＧ駆動処理を行い（Ｓ２４４）、続いて、ランプ駆動処理を行う（Ｓ２４５）。７ＳＥＧ駆動処理では、各表示部（貯留枚数表示部１７やボーナスカウント表示部１０、配当枚数表示部１６、ＲＴ２遊技回数表示部２３）を、表示数値に応じて点灯または消灯する。ランプ駆動処理では、各種ランプ（ベットランプ１３〜１５、スタートランプ２５、ＷＩＮランプ２６、インサートランプ２７）を、各ランプの点灯または消灯のタイミングに応じて点灯または消灯する。次に、メインＣＰＵ６４は、デモ用タイマの値の更新等を行うタイマ管理処理を行い（Ｓ２４６）、定期割込処理を終了する。

次に、サブ制御基板６２のサブＣＰＵ８２によって制御される遊技処理について説明する。

図６は、サブＣＰＵ８２によって行われるリセット割込処理の概略を示すフローチャートである。

このリセット割込処理では、パチスロ機１に電源が投入され、サブＣＰＵ８２のリセット端子に信号が入力されると、サブＣＰＵ８２は、制御ＲＡＭ８４の初期化や、割込を許可する初期化処理を実行すると共に、メイン制御基板６１からの制御信号などの入力を監視する入力監視処理を行う（図６，Ｓ３０１参照）。その後、サブＣＰＵ８２は、メイン制御基板６１からコマンドを入力したか否かを判別する（Ｓ３０２）。この判別が“ＮＯ”である場合は、Ｓ３０１およびＳ３０２の処理が繰り返される。また、Ｓ３０２の判別が“ＹＥＳ”である場合、サブＣＰＵ８２は、入力したコマンドの種別に応じたコマンド入力処理を行う（Ｓ３０３）。続いて、サブＣＰＵ８２は、制御ＲＡＭ８４に記憶されている演出データに応じて、各リールバックランプ４７ａ〜４７ｃ，４８ａ〜４８ｃ，４９に点灯指令を出力したり、スピーカ５４，９６，９６に音声の出力を指令したりするコマンド出力処理を行う（Ｓ３０４）。Ｓ３０４の処理が終了すると、処理はＳ３０１に戻り、上述の処理が繰り返される。

本実施形態によるパチスロ機１は、パチスロ機１に電源が投入された時点では、音源ＩＣ９１のリセット端子Ｒにロウレベル信号が入力され、バス開放制御端子Ｚにはハイレベル信号が入力される構成になっている。このため、パチスロ機１に電源が投入された時点では、音源ＩＣ９１はスリープ状態にあり、また、音源ＩＣ９１とＲＯＭ８３との間のアドレスバスおよびデータバスによる電気的接続は断たれている。サブＣＰＵ８２は、パチスロ機１への電源投入時、Ｉ／Ｏポート８７を介してＲＯＭ８３のチップセレクト端子Ｓにロウレベル信号を出力すると共に、各切離回路８９，９０の出力イネーブル端子Ｅにもロウレベル信号を出力し、ＲＯＭ８３に対する情報読出アクセスを行う。そして、ＲＯＭ８３に記憶されたシーケンスプログラムを読み出し、読み出したシーケンスプログラムを制御ＲＡＭ８４に転送して、制御ＲＡＭ８４に転送したシーケンスプログラムに従って遊技演出処理を実行する。

その後、サブＣＰＵ８２は、Ｉ／Ｏポート８７を介して音源ＩＣ９１のリセット端子Ｒにハイレベル信号を出力して音源ＩＣ９１をウエイクアップさせると共に、音源ＩＣ９１のバス開放制御端子Ｚにロウレベル信号を出力して、音源ＩＣ９１とＲＯＭ８３との間をアドレスバスおよびデータバスによって電気的に接続させる。サブＣＰＵ８２のこの制御処理により、音源ＩＣ９１は、そのアドレスバスおよびデータバスが開放され、ＲＯＭ８３に記憶されているサウンド・データを読み出して各スピーカ５４，９６，９６から放音させる。

また、サブＣＰＵ８２は、その後、ＲＯＭ８３に記憶された情報を読み出す必要が生じた場合には、Ｉ／Ｏポート８７を介して音源ＩＣ９１のバス開放制御端子Ｚにハイレベル信号を出力し、音源ＩＣ９１とＲＯＭ８３との間のアドレスバスおよびデータバスによる電気的接続を断つと共に、ＲＯＭ８３のチップセレクト端子Ｓおよび各切離回路８９，９０の出力イネーブル端子Ｅにロウレベル信号を出力し、ＲＯＭ８３に対する情報読出アクセスを行う。

また、サブＣＰＵ８２が暴走し、音源ＩＣ９１のバス開放制御端子Ｚに入力される信号がロウレベル、ＲＯＭ８３のチップセレクト端子Ｓに入力される信号もロウレベルになると、分断回路９３は、アドレスバス切離回路８９およびデータバス切離回路９０のそれぞれの出力イネーブル端子Ｅにハイレベル信号を出力し、サブＣＰＵ８２およびＲＯＭ８３間のアドレスバスおよびデータバスを電気的に絶縁された状態にする。

このような本実施形態によるパチスロ機１によれば、サブＣＰＵ８２が遊技演出の統括制御処理を行うシーケンスプログラムと、音源ＩＣ９１が遊技演出の個別演出処理を行うのに用いるサウンド・データとを１つのＲＯＭ８３に記憶させても、前述したアクセス調停手段を備えることにより、ＲＯＭ８３に対する情報読出アクセスは、サブＣＰＵ８２および音源ＩＣ９１によって同時に行われることはない。従って、ＲＯＭ８３に対する情報読出アクセスがサブＣＰＵ８２および音源ＩＣ９１間で衝突することがないので、サブＣＰＵ８２、音源ＩＣ９１および切離回路８９，９０といった各素子が壊れることなく、サブＣＰＵ８２および音源ＩＣ９１間で１つのＲＯＭ８３を共用することが可能になり、ＲＯＭの使用個数は減少する。このため、サブ制御基板６２上にＲＯＭ８３が占める基板面積が小さくなって、部品配置の設計上の自由度が向上すると共に、パチスロ機１の製造原価が低減される。

また、サブＣＰＵ８２が制御処理不能な状態に陥り、サブＣＰＵ８２が無秩序にＲＯＭ８３にアクセスしようとしても、アクセスする電気接続経路は分断回路９３によって分断される。従って、サブＣＰＵ８２が制御処理不能な状態に陥った場合においても、ＲＯＭ８３に対する情報読出アクセスは、サブＣＰＵ８２および音源ＩＣ９１によって同時に行われることはない。このため、ＲＯＭ８３に対する情報読出アクセスがサブＣＰＵ８２および音源ＩＣ９１間で衝突して各素子が壊れる確率はより低くなり、遊技装置の信頼性が向上する。

なお、上記実施形態では、音源ＩＣ９１がバス開放制御端子Ｚを備え、このバス開放制御端子Ｚに入力される信号の電圧レベルが制御されて、音源ＩＣ９１のアドレスバスおよびデータバスの電気的接続状態が切り換えられる場合について説明した。しかし、音源ＩＣ９１がバス開放制御端子Ｚを備えていない場合には、音源ＩＣ９１とＲＯＭ８３との間に、アドレスバス切離回路８９およびデータバス切離回路９０と同様なバス切離回路を設け、このバス切離回路の出力イネーブル端子に入力される信号をサブＣＰＵ８２によって制御することにより、音源ＩＣ９１のアドレスバスおよびデータバスの電気的接続状態を切り換えるように構成してもよい。

また、上記実施形態では、遊技演出の個別演出処理をサブＣＰＵ８２の制御処理の下で所定の演出データを用いて行う第２の演算手段を、サウンド・データを用いて音制御を行う音源ＩＣ９１とした場合について説明した。しかし、キャラクタＲＯＭに記憶された映像データを用いて画像制御を行うＶＤＰなどを上記の第２の演算手段とし、サブＣＰＵ８２とこのＶＤＰなどとの間で、シーケンスプログラムおよび映像データなどを記憶した１個のＲＯＭを共用するようにしてもよい。

上記実施形態においては、本発明による遊技機をパチスロ機に適用した場合について説明したが、遊技演出の統括制御処理を所定の処理手順に従って行う第１の演算手段と、遊技演出の個別演出処理を所定の演出データを用いて行う第２の演算手段とを備えたパチンコ機といった他の遊技機に本発明を適用することも可能である。このような遊技機に本発明を適用した場合においても、上記実施形態と同様な作用効果が奏される。

本発明の最良の形態によるパチスロ機の外観を示す正面図である。 図１に示すパチスロ機のメイン制御基板に構成された回路構成を示すブロック図である。 図１に示すパチスロ機のサブ制御基板に構成された回路構成を示すブロック図である。 図１に示すパチスロ機のメイン制御基板における遊技処理の概略を示すフローチャートである。 図１に示すパチスロ機のメイン制御基板における定期割込処理の概略を示すフローチャートである。 図１に示すパチスロ機のサブ制御基板におけるリセット割込処理の概略を示すフローチャートである。

符号の説明

１…パチスロ機
２〜４…メインリール
５〜７，８…サブリール
３９，５０，５１…リール表示窓部
６１…メイン制御基板
６２…サブ制御基板
６３，８１…マイコン
６４…メインＣＰＵ
６５，８３…ＲＯＭ
６６，８４…制御ＲＡＭ
８２…サブＣＰＵ
８９…アドレスバス切離回路
９０…データバス切離回路
９１…音源ＩＣ
９３…分断回路

Claims (1)

1. 遊技演出の統括制御処理を所定の処理手順に従って行う第１の演算手段と、
   遊技演出の個別演出処理を前記第１の演算手段の制御処理の下で所定の演出データを用いて行う第２の演算手段と、
   前記所定の処理手順および前記所定の演出データを記憶した１つの読出専用情報記憶手段とを備え、
   前記第１の演算手段および前記第２の演算手段は前記読出専用情報記憶手段から、アドレスバスおよびデータバスにより電気的に接続されることにより情報読出アクセスが可能とされた遊技機であって、
   前記第１の演算手段と前記アドレスバスとの電気的接続の切離しが可能なアドレスバス切離手段と、
   前記第１の演算手段と前記データバスとの電気的接続の切離しが可能なデータバス切離手段と、
   前記第２の演算手段と前記アドレスバスおよび前記データバスとの電気的接続の切離しが可能なバス開放制御手段と、
   前記アドレスバス切離手段および前記データバス切離手段に所定レベルのレベル信号を入力するとともに、前記所定のレベルとは異なるレベルのレベル信号を前記バス開放制御手段に入力することにより、前記読出専用情報記憶手段に対する前記情報読出アクセスを前記第１の演算手段または前記第２の演算手段のいずれか一方に規制して同時にアクセスさせないアクセス調停手段と、
   前記第１の演算手段が制御処理不能な状態に陥った時に、前記第１の演算手段と前記アドレスバスおよび前記データバスとの電気的接続を切離すことによって前記第１の演算手段が前記読出専用情報記憶手段にアクセスする電気接続経路を分断する経路分断手段とを備えていることを特徴とする遊技機。

Images