JP5355894B2 - 局所的なテスト設備とのワイアレスインターフェースを有する遠隔テスト設備 - Google Patents

Description

本発明は、概して、デバイス、製品、または製造の品目（以下本明細書中一括して「デバイス」として参照される）のテストに関する。

製造された後に、ほとんどのデバイスは、販売されるか、または他の製品に組み込まれる前に、少なくとも何らかのテストに供される。例えば、新たに製造された半導体ダイは、１つ以上の種類のテストに供され得る。例えば、上記ダイは、いまだウェーハ形態にある間にウェーハプロービングテストに供され得る。上記ダイは、単離される前、またはその後にさらなるテストに供され得、電子機器モジュールに統合された後にまたさらなるテストに供され得る。このようなテストは、上記ダイが良いか悪いか決定するように設計され得、または上記テストは、上記ダイの性能を評価するように設計され得る。別の実施例として、半導体ダイは、バーンインされ、このバーンインは、上記ダイを高温または低温に供する間に上記ダイを少なくとも鍛錬することを含み得る。公知のように、バーンインは、上記ダイにおける潜在欠陥の出現を加速する傾向がある。（本明細書中に使用されるように、「テスト」（または「テスト（ｔｅｓｔ）」という単語の任意の形態）という用語は、デバイスを評価し、あるいは、このデバイスの動作可能性もしくは動作パラメータまたはこのデバイスが良いか悪いかを決定するように意図された、任意の活動を広範囲に含むことを意図し、このようにして、とりわけ、このデバイスの故障を加速することを意図するバーンインのようなプロセスの間にこのデバイスを鍛錬することを含む。）
デバイスがどのようにテストされる場合であっても、このデバイスのテストを効率的に制御する必要がある。以下に記載されるように、本発明の例示的な実施形態は、１つ以上の局所的なテストサイトにおけるテストを効率的に制御する、遠隔に位置する中央テスト設備を含む。

本発明は、概して、デバイス、製品、または製造の品目（以下本明細書中一括して「デバイス」として参照される）のテストに関連する。

本発明は、一般にテストのシステムおよび方法に関する。例示的な一実施形態において、中央テスト設備は、ワイアレスでテストデータを局所的なテスト設備に送信し、この局所的なテスト設備は、そのテストデータを使用して新たに製造されたデバイス（例えば、電子デバイス）をテストする。上記局所的なテスト設備は、上記電子デバイスによって生成された応答データをワイアレスで上記中央テスト設備に送信し戻し、この中央テスト設備は、いずれの電子デバイスが上記テストを合格したかを決定するために、および／またはその電子デバイスを評価するために応答データを解析する。上記中央テスト設備は、上記テストの結果を、遠くに位置し得る他の実体（ｅｎｔｉｔｙ）に提供し得る。このような実体は、上記デバイスが設計された設計設備および上記デバイスが製造された製造設備を含む。上記中央テスト設備は、ワイアレス送信を介してそのような実体に上記テスト結果を提供し得る。

別の例示的な実施形態において、中央テスト設備は、幾つかの局所的なテスト設備の任意のものからのテストリソースに対する要求を受領する。上記中央テスト設備は、各テスト要求に対応するテスト時間をスケジュールする。スケジュールされたテスト時間に、上記中央テスト設備は、対応する局所的なテスト設備にワイアレスでテストデータを送信し、この局所的なテスト設備は、テストデータを使用してデバイスをテストする。上記局所的なテスト設備は、上記デバイスによって生成された応答データをワイアレスで上記中央テスト設備に送信し戻し得、この中央テスト設備は、いずれのデバイスがこのテストを合格したかを決定するために、および／またはこのデバイスを評価するために、その応答データを解析し得る。

（例示的な実施形態の詳細な説明）
本発明は、一般的に、テスト用デバイスに関する。しかしながら、本発明は、電子デバイス（例えば、半導体ダイ）をテストすることに特に適する。例示および議論のために、この例示的な実施形態は、電子デバイスをテストするものとして本明細書中に記載される。しかしながら、本発明は、電子デバイスをテストすることに限定することなく、任意の型のデバイスをテストすることに広範囲に適用し得る。実際、本明細書は、本発明の例示的な実施形態および用途を記載するが、本発明は、これらの例示的な実施形態および用途、または本例示的な実施形態および用途が動作する（または本明細書中に記載されている）態様に限定されない。

図１は、電子デバイスを設計、製造およびテストするための例示的なシステムを例示する。示されるように、上記システムは、設計設備１０４、製造設備１０６、局所的なテスト設備１０８および中央テスト設備１０２を含む。電子デバイスは、設計設備１０４において設計され、製造設備１０６において製造され、局所的なテスト設備１０８においてテストされる。以下により詳細に論じられるように、上記中央テスト設備１０２は、上記設計設備１０４、上記製造設備１０６および上記局所的なテスト設備１０８からの上記電子デバイスのテストに関する要求を受信し得る。例えば、上記局所的なテスト設備１０８は、上記中央テスト設備１０２にテストのための要求を送り得、次いで、この中央テスト設備１０２は、その要求されたテストのスケジュールを設定し、このテストを行うために上記局所的なテスト設備１０８にテストデータを送る。上記設計設備１０４および上記製造設備１０６は、上記中央テスト設備１０２にテストの結果に対する要求を送り得る。

中央テスト設備１０２は、局所的なテスト設備１０８における上記電子デバイスのテストを制御する。図１に示されるように、中央テスト設備１０２は、ワイアレスで局所的なテスト設備１０８（ワイアレストランシーバ１２０もまた含む）と通信するワイアレストランシーバ１１２を有し得る。設計設備１０４および製造設備１０６はまた、各々ワイアレストランシーバ１１６およびワイアレストランシーバ１１８を含み得る。トランシーバ１１２、１１６、１１８および１２０は、データをワイアレスで送受信するための任意の型のデバイスであり得、このようなデバイスの多くは周知である。このようなデバイスは、ラジオ周波数送信を介してデータを送受信するためのデバイス（例えば、マイクロ波デバイス）および光送信（例えば、レーザ光）を介してデータを送受信するためのデバイスを含む。衛星および中継器が、長距離送信のために採用され得る。ワイアレスでデータを送受信するために、これらのデバイスおよび他のデバイスが使用され得る。

中央テスト設備１０２は、局所的なテスト設備１０８における上記電子デバイスのテストを開始し制御するために、局所的なテスト設備１０８にワイアレスでテストデータを送り得る。局所的なテスト設備１０８は、次に、ワイアレスでテスト応答データを中央テスト設備１１２に送信し得、次いで、中央テスト設備１１２は、設計設備１０４および／または製造設備１０６に、テスト応答データまたは上記電子デバイスのテスト結果を示す他のデータをワイアレスで送り得る。次いで、設計設備１０４および／または製造設備１０６は、電子デバイスのテスト結果を用いることにより、電子デバイスの設計または製造を改変し、デバイスの生産または信用性を改善し得る。

図１の例示的なシステムを使用して設計、製造およびテストされた電子デバイスは、製造設備１０６におけるウェーハ上のダイとして製造され得る半導体デバイスを含む、任意の型の電子デバイスであり得る。次いで、このようなダイは、ウェーハ形態で局所的なテスト設備１０８においてテストされ得る。代替して、上記ダイは、上記ウェーハから単一化され、（包装されていようと未包装であろうと）単一化された形態でテストされ得る。勿論、上記ダイは、ウェーハ形態のままで幾分のテストを受け得、上記ウェーハから単一化された後に幾分のテストを受け得る。上記ダイはまた、モジュール（これもまたテストされる）に集積され得る。

図２は、設計、製造およびテストされた電子デバイスが、半導体ダイである図１のシステムの例示的な動作を示す。ステップ２０２において、上記ダイは、製造設備１０６において設計される。半導体ダイを設計するための多くのプロセスは、公知であり、任意の適切な設計プロセスが使用され得る。例えば、上記ダイの機能回路は設計され、その後、このダイ（テープが生産され得る）のフロア計画およびレイアウトが行われ得る。ステップ２０２で１度設計されると、ダイは製造設備１０６において製造される（ステップ２０４）。再度、半導体ダイを製造するための多くのプロセスは、公知であり、任意の適切な製造プロセスが使用され得る。代表的には、半導体ダイは、半導体ウェーハ上で一時に多くが製造される。

次いで、上記製造されたダイは、局所的なテスト設備１０８においてステップ２０６でテストされる。半導体ダイ上で実行され得る多くの異なる種類のテストがあり、任意のこのようなテストは、ステップ２０６で実行され得る。例えば、局所的なテスト設備１０８は、半導体ウェーハ上でパラメトリックテストおよび／または機能テストを実行するための探査装置（例えば、プローバ）を含み得る。別の実施例として、局所的なテスト設備１０８は、単一化された半導体ダイ（包装されていようと未包装であろうと）、複数の電子コンポーネントを含む電子モジュールまたは他の型の電子デバイスをテストするための装置を含み得る。いまだ別の実施形態として、局所的なテスト設備１０８は、上記ダイが、ウェーハ形態であるか、単一化されるが包装されないか、単一化され包装されるか、または他の形態であるかでありながら、上記ダイの機能性をテストする場合もしない場合も、上記半導体ダイをバーンインするか、さもなければ鍛造するための装置を含み得る。

中央テスト設備１０２は、局所的なテスト設備１０８における上記ダイのテストを制御し、このように中央テスト設備１０２および局所的なテスト設備１０８は共に図２のステップ２０６を実行する。上述されるように、中央テスト設備１０２は、ワイアレスでトランシーバ１１２を介して、テストデータを局所的なテスト設備１０８の送信し、局所的なテスト設備１０８は、そのトランシーバ１２０を介して、テストデータを受信し、このテストデータにしたがって上記ダイをテストする。上記テストデータは、上記ダイをテストするのに適切である任意の型のデータであり得る。例えば、上記テストデータは、局所的なテスト設備１０８に上記ダイ上で特定のテストを実行させるコマンドであり得、上記テストデータは、上記ダイに書かれるためのテストベクトルであり得、または上記テストデータは、テストコマンドおよびテストベクトルの組み合わせであり得る。上記ダイは、中央テスト設備１０２からのテストデータにしたがって局所的なテスト設備１０８においてテストされる。上記ダイをテストする結果を表示する応答データは、ワイアレスで局所的なテスト設備１０８により中央テスト設備１０２へと送信される。上記応答データは、任意の適切な態様であり得る。例えば、上記応答データは、上記テストに応答するダイにより生成される生の出力データであり得る。別の実施例として、上記応答データは、上記ダイにより生成される生の出力データの要約または解析を表示し得る。

テストの結果が製造設備１０８に送られることがステップ２０８で決定される場合に、テストの結果は、ステップ２１０で製造設備に送られる。中央テスト設備１０２は、ワイアレスでトランシーバ１１２を介して上記テストデータを送信し、製造設備１０６は、そのトランシーバ１１８を介して上記テストデータを受信する。同様に、テストの結果が上記設計設備１０４に送られることがステップ２１２で決定される場合に、テストの結果は、ステップ２１４で上記設計設備に送られる。再度、中央テスト設備１０２は、ワイアレスでトランシーバ１１２を介して上記テストの結果を送信し、設計設備１０４が、そのトランシーバ１１６を介して上記テストの結果を受信する。上記製造設備１０６または上記設計設備１０４に送られたテストの結果は、任意の適切な形態であり得る。例えば、上記テストの結果は、上記ダイにより生成される生のデータであり得、または上記ダイのテストの全てまたは一部の解析または要約を表示し得る。

一般的に言って、上記テストの結果は、上記ダイの生産および信用性を改善する試みにおいて、上記ダイの製造を改変するために上記製造設備１０６で使用され得る。例えば、上記テストの結果は、上記半導体ウェーハの識別されたエリアにおいて造られたダイが、上記ウェーハの他のエリアにおいて製造されたダイより高い失敗率を有することを示す場合に、上記製造設備１０６における労働者は、上記ウェーハの識別されたエリアにおける生産を改善するためのステップを取り得る。例えば、上記労働者は、上記ウェーハの識別されたエリアに置けるダイの生産を改善するために製造装置を調整し得る。代替して、上記労働者は、上記識別されたエリアにおける瑕疵に対して製造設備１０６におけるブランクウェーハのバッチを検査し得る。これらは、上記労働者が上記ウェーハの識別されたエリアに置ける生産を改善するためのステップを取り得る２つの例示的な態様にすぎない。

同様に、上記設計設備１０４における設計者は、製造されたダイの生産または信用性を改善するためにテストの結果を使用し得る。例えば、上記設計者は、上記ダイのレイアウトにおいて回路または分岐回路の位置を移動し得る。別の実施例として、設計者は上記ダイの設計が固執する設計ルールを変更し得る。

図３は、例示的な中央テスト設備１０２の単純化された構成図を描写し、図４は、中央テスト設備１０２におけるコントローラ３１８の例示的な動作を示す。図５は、中央テスト設備１０２と相互作用することにおける局所的なテスト設備１０８の例示的な動作を描写し、図６は、中央テスト設備１０２と相互作用することにおける上記設計設備１０４か、または上記製造設備１０６かのいずれかの例示的な動作を示す。

最初に図３に戻って、コントローラ３１８は、中央テスト設備１０２の全体的な動作を制御する。コントローラ３１８は、ソフトウェア（例えば、ソフトウェア、マイクロコード、ファームウェアなど）制御、有線接続されたロジック、またはソフトウェアおよび有線接続されたロジックの組み合わせの下で動作するマイクロプロセッサまたはマイクロコントローラであり得る。代替して、コントローラ３１８は、コンピュータまたはコンピュータのシステムであり得る。入力／出力モジュール３１６は、トランシーバ１１２を通しての信号の入力および出力ならびにデータ信号を送受信するための他のデバイスを提供する。通信バス３２０は、中央テスト設備１０２の実体に相互通信することを可能にする。

テストジェネレータ３１０は、上記局所的なテスト設備１０８において上記ダイをテストするために、この局所的なテスト設備１０８に送られるテストデータを生成する。アナライザー３１４は、上記テストジェネレータ３１０により生成されたテストデータに応答して上記ダイにより、上記局所的なテスト設備１０８において生成された応答データを解析する。上記コントローラ３１８のように、上記テストジェネレータ３１０およびアナライザー３１４は、ソフトウェア制御、有線接続されたロジック、またはソフトウェアおよび有線接続されたロジックの組み合わせで動作するマイクロプロセッサまたはマイクロコントローラであり得る。実際、上記テストジェネレータ３１０および上記アナライザー３１４自体は、コンピュータまたはコンピュータのグループであり得る。入力／出力モジュール３１６は、同様であり得る。

記憶装置３１２は、半導体ベースの記憶デバイス（例えば、ランダムアクセスメモリー（「ＲＡＭ」）または読み出し専用メモリ（「ＲＯＭ」）、磁気ベースの記憶デバイス（例えば、ディスク、フロッピィドライブまたはテープ）、光ベースの記憶デバイス（例えば、コンパクトディスク）、電子的にデータを記憶するための任意の種類の記憶デバイス、または上述したものの任意の組み合わせを含むが、これらに限定されない任意の種類のデータ記憶デバイスであり得る。コントローラ３１８、テストジェネレータ３１０またはアナライザー３１４上で実行されるソフトウェア、入力／出力モジュール３１６などを介して受信されるデータなどを含むが、これらに限定されない種々のデータが、記憶装置３１２に記憶され得る。上記コントローラ３１８、上記テストジェネレータ３１０または上記アナライザー３１４はまた、ソフトウェア、データなどのための記憶装置（図示されず）を含み得る。

上述されるように、図４は、ソフトウェア、有線接続されたロジック、またはソフトウェアおよび有線接続されたロジックの組み合わせで実行され得る、コントローラ３１８の例示的な動作を示す。ステップ４０２において、コントローラ３１８は、中央テスト設備１０２を起動し得る。その後、図４に示されるように、コントローラ３１８は、種々の実行可能なメッセージのいずれかを探し応答する。図４は、コントローラ３１８が探し処理し得る以下：テスト要求メッセージ（ステップ４０４、ステップ４０６、ステップ４０８、ステップ４１０およびステップ４１２）、テスト開始遅延メッセージ（ステップ４１０およびステップ４１２）、応答データ受信メッセージ（ステップ４１４、ステップ４１５、ステップ４１６およびステップ４１７）、トリガセットメッセージ（ステップ４１８およびステップ４２０）、およびトリガ起動メッセージ（ステップ４２２およびステップ４２４）、の５つの例示的なメッセージを示す。上記メッセージおよび上記メッセージが図４で処理される方法の各々は、ここに記載される。

上記テスト要求メッセージは、新しく製造されたダイをテストするテストデータのための局所的なテスト設備１０８からの要求を表示する。このメッセージは、局所的なテスト設備１０８により生成され、中央テスト設備１０２に送られる。このようなメッセージは、上記新ダイまたは遅延テスト（すなわち、将来の特定の日時に始まるテスト）の即時テストを要求し得る。テスト要求メッセージは、テストされるダイの型を識別し得、または特定の型のテストを単に要求し得る。コントローラ３１８がステップ４０４においてテスト要求メッセージを検出する場合に、コントローラは、この要求が遅延テストに対するものかどうかをステップ４０６で決定する。はいである場合には、上記コントローラは、要求された日時に開始するようにステップ４０８においてテストをスケジュール設定する。コントローラは、内部のスケジューリングソフトウェアを使用することによりそうし得る。ステップ４０８の処理はまた、上記要求された時間が既にスケジュール設定されている場合に、代替テスト時間を発見し、局所的なテスト設備１０８に代替テスト時間の通知を送るなどのさらなるサブステップを含み得る。

上記テスト要求メッセージが遅延テストに対するものでない（しかし、即時テストに対するものだった）場合に、コントローラ３１８は、ステップ４０６からステップ４１２へと分岐する。ステップ４１２において、コントローラ３１８は、テストジェネレータ３１０を始動し、次いで、テストジェネレータ３１０は、テストデータを生成し、このテストデータを局所的なテスト設備１０８へ送る。上述されたように、テストジェネレータ３１０は、テストデータを生成し、入力／出力モジュール３１６およびトランシーバ１１２を介して、上記テストデータを局所的なテスト設備１０８に送る。上述されたように、上記テストデータは、テストベクトル、テストコマンド、またはテストベクトルとテストコマンドとの組み合わせであり得る。上記テストデータが、テストベクトルであろうと、テストコマンドであろうと、または両方の組み合わせであろうと、テストジェネレータ３１０は、記憶装置３１２に記憶されたデータ表を参照して上記テストデータを生成し得る。

以下の表Ｉは、このようなデータ表の実施例を示す。

表Ｉに示された実施例において、中央テスト１０２は、３つのダイの型（Ｘ、ＹおよびＺ）のテストをサポートし、各ダイの型に対するテストデータは、一連のテストベクトルからなる。ステップ４０４で検出されたテスト要求メッセージが、ダイの型Ｘをテストされるべきダイの型として識別する場合に、テストジェネレータ３１０は、Ｘテストベクトル１、Ｘテストベクトル２およびＸテストベクトル３を入力／出力モジュール３１６に書き込み、入力／出力モジュール３１６は、これら３つのテストベクトルを局所的なテスト設備１０８に送る。同様に、上記ダイの型が「Ｙ」である場合に、テストジェネレータ３１０は、Ｙテストベクトル１およびＹテストベクトル２を入力／出力モジュール３１６に書き込み、入力／出力モジュール３１６は、これら２つのテストベクトルを局所的なテスト設備１０８に送る。同様に、上記ダイの型が「Ｚ」である場合に、テストジェネレータ３１０は、Ｚテストベクトル１、Ｚテストベクトル２およびＺテストベクトル３を入力／出力モジュール３１６に書き込み、入力／出力モジュール３１６は、これら３つのテストベクトルを局所的なテスト設備１０８に送る。参照されるように、局所的なテスト設備１０８は、上記テストベクトルを受信し、上記テストベクトルをテストされるべきダイに書き込む。代替して、表Ｉに示されるデータ表は、テストベクトルのリストよりもむしろ各ダイの型に対応するテストコマンドのリストを含み得る。さらに、ダイの型および対応するテストベクトルまたはテストコマンドを用いるデータ表は、テストジェネレータ３１０が、ステップ４１２においてテストデータを生成し、送るように構成され得る、多くの可能な方法の１つにすぎない。

ステップ４１０において、コントローラ３１８は、テスト開始遅延メッセージがあるかどうかを決定する。テスト開始遅延メッセージは、ステップ４０８において事前にスケジュールされた開始すべき遅延テストの時間に達した場合に、コントローラ３１８により内部的に生成され得る。コントローラ３１８が、ステップ４１０においてこのようなメッセージを検出する場合に、コントローラ３１８は、上述されたようなステップ４１２を処理する。

ステップ４１４において、コントローラ３１８は、応答データ受信メッセージがあるかどうかを決定する。上述されたように、ステップ４１２で生成され、送られたテストデータに応じて、局所的なテスト設備１０８に上記局所的なテスト設備１０８におけるダイは、応答データを生成する。上記局所的なテスト設備１０８は、そのトランシーバ１２０を介して、この応答データを中央テスト１０２に送信し、この応答データは、中央テスト設備のトランシーバ１１２により受信され、入力／出力モジュール３１６により解読される。（局所的なテスト設備１０８の動作を記載し、以下に論じられる、図５のステップ５１２もまた参照のこと）。局所的なテスト設備１０８からの応答データを受信し解読すると、入力／出力モジュール３１６は、コントローラ３１８がステップ４１４において検出する応答データ受信メッセージを生成する。

応答データの受信がステップ４１４において検出される場合に、コントローラ３１８は、この応答データを解析するためにアナライザー３１４を起動する。上述されるように、上記応答データは、局所的なテスト設備１０８において生成された生の応答データまたは応答データの要約などの任意のフォーマットであり得る。上記アナライザー３１４がどのように上記データを解析するかは、とりわけ、上記データのフォーマットに依存する。表ＩＩは、アナライザー３１４が、ダイにより生成された現実の応答データを解析するために、期待される応答の表を利用する１つの例示的な方法を示す。

上述され、上記表Ｉに描写された実施例においてと同様に、表ＩＩで示される実施例は、上記中央テスト設備１０２が３つのダイの型（Ｘ、ＹおよびＺ）のテストをサポートすることを仮定する。表Ｉに示されるテストベクトルの入力に応じて、アナライザー３１４は、表ＩＩに示される応答を期待する。このように、表ＩＩに示される実施例において、アナライザーは、「Ｘ」型のダイがＸ期待応答１、Ｘ期待応答２およびＸ期待応答３からなる応答データを生成することを期待する。上記アナライザー３１４は、「Ｘ」型のダイからの現実の応答データと、表ＩＩに記憶される期待される応答データ：Ｘ期待応答１、Ｘ期待応答２およびＸ期待応答３とを比較する。上記現実の応答データが上記期待された応答データとマッチする場合に、上記ダイはテストを合格する。さもなければ、上記ダイはテストを合格しない。アナライザー３１４は、Ｙ期待応答１およびＹ期待応答２またはＺ期待応答１、Ｚ期待応答２およびＺ期待応答３の期待された応答を使用して、「Ｙ」型ダイおよび「Ｚ」型ダイに対する同様の比較をする。しかしながら、勿論、表ＩＩなどの期待された応答を用いる表の使用は、アナライザー３１４が、局所的なテスト設備１０８においてダイにより生成された応答データを解析するように構成され得る多くの可能な態様の１つにすぎない。さらに、合格不合格テスト以外のテストが、上記ダイ上で実行され得る。例えば、ダイの動作速度を評価するためのテストは、アナライザー３１４が、各ダイの動作速度を分類するために応答データを使用するように構成され得る場合に、実行され得る。アナライザー３１４が実行する解析の型に関らず、アナライザー３１４は、記憶装置３１２における上記テストの結果を記憶し得る。

ステップ４１５において、テストの結果（アナライザー４１６により生成される応答データの解析）が設計設備１０４または製造設備１０６のうちの１つ以上に送られるべきかどうか決定される。実際に、上記テストの結果は、上記局所的なテスト設備１０８に送り戻され得る。上記決定は、上記設備１０４、設備１０６または設備１０８のいずれかがテストの結果のリアルタイム送達を要求したかどうかを決定することにより為され得る。要求した場合には、上記テストの結果は、ステップ４１７において要求者に送られる。上記局所的なテスト設備１０８から受信された未解析応答データのコピーは、上記応答データがステップ４１６において解析される前に、上記設計設備１０４または上記製造設備１０６に送られ得る。さらに別の選択肢として、応答データは、上記応答データが上記局所的なテスト設備１０８から上記中央テスト設備１０２に送られる前に、それと同時に、またはその後に、上記局所的なテスト設備１０８により直接に上記設計設備１０４または上記製造設備１０６の１つ以上に送られ得る。勿論、上記応答データは、上記中央テスト設備１０２よりもむしろ上記設計設備１０４および／または上記製造設備１０６に送られ得る。

ステップ４１８において、コントローラ３１８は、中央テスト設備１０２が、上記設計設備１０４または上記製造設備１０６からトリガセットメッセージを受信したかどうかを決定する。トリガは、適合した場合には、中央テスト設備１０２が、上記要求者（例えば、上記設計設備１０４または上記製造設備１０６）に特定のテスト結果を送らせる条件を記載する。トリガセットメッセージがステップ４１８において検出される場合に、このトリガは、ステップ４２０においてセットされる（このトリガの記載、このトリガの起動において要求されたテスト結果データの型およぶこのテスト結果が送られるべき実体を記憶することにより為され得る）。

任意の型のトリガが使用され得る。例えば、トリガは、単一のウェーハ上の一定数のダイがテストに不合格した後に、起動するようにセットされ得る。別の実施例として、トリガは、一定数のダイが特定の数のウェーハに関して不合格した後に、起動されるようにセットされ得る。さらに別の実施例として、トリガは、一定数のダイが一定の動作速度以下と評価された後に、起動されるようにセットされ得る。ステップ４２２において、コントローラ３１８は、任意の記憶されたトリガの条件が適合したかどうかを決定し、適合した場合には、このコントローラ３１８は記憶装置３１２からこのトリガに対して特定されたテスト結果を検索し、検索された結果をステップ４２４においてこのトリガを要求した実体（例えば、設計設備１０４または製造設備１０６）に送る。

ステップ４２６およびステップ４２８は、他のメッセージの検出および処理を表す。例えば、上記設計設備１０４または上記製造設備１０６は、中央テスト設備１０２に特定のテスト結果データに対する要求を送り得る。別の実施例として、各々図４に示される方法の処理を終了および停止させる停止メッセージおよび中断メッセージが、ステップ４２６およびステップ４２８において検出され処理され得る。

図５は、特に局所的なテスト設備１０８がどのように中央テスト設備１０２と相互作用し得るかを示して、局所的なテスト設備１０８の例示的な動作を描写する。図５の方法は、局所的なテスト設備１０８において、コントローラ、コンピュータまたはプロセッサ（図示されず）により実行され得、図５は、ソフトウェア、ハードウェアまたはソフトウェアおよびハードウェアの組み合わせにおいて実行され得る。示されるように、図５の方法は、ステップ５０１において、一般的な始動をもって始まり、その後、主にメッセージを探し、処理することからなる。図５には、新ダイメッセージ（ステップ５０２およびステップ５０４）、テストデータ受信メッセージ（ステップ５０６およびステップ５０８）、および応答データ準備メッセージ（ステップ５１０およびステップ５１２）の３つの例示的なメッセージが示される。上記例示的なメッセージおよび上記メッセージが図５で処理される態様の各々は、ここに記載される。

上記局所的なテスト設備１０８は、新ダイが上記局所的なテスト設備にもたらされ、テストのために準備される場合に、内部的に新ダイメッセージを生成する。新ダイメッセージがステップ５０２において検出される場合に、局所的なテスト設備１０８は、ステップ５０４において、テスト要求メッセージを中央テスト設備１０２に送る。上述されたように、中央テスト設備１０２は、ステップ４０４およびステップ４０６において、ならびに図４のステップ４０８またはステップ４１２の１つにおいて、テスト要求メッセージを検出し処理する。また上述されたように、上記テスト要求メッセージは、即時（または利用可能になり次第の）テストまたは遅延テストを要求し得る。図４または図５には図示されないが、さらなるメッセージは、上記要求された時間が利用可能であることを確認するメッセージまたはテストのための別の時間を提案するメッセージなどの交換であり得る。

テストデータ受信メッセージは、局所的なテスト設備１０８においてダイをテストしたテストデータが、中央テスト設備１０２から受信されたことを示す。上述されたように、中央テスト設備１０２は、図４のステップ４１２において、テストデータを送る。図５のステップ５０６において、テストデータ受信メッセージを検出することに応じて、局所的なテスト設備１０８は、ステップ５０８において局所的なテスト設備１０８で１つ以上のダイをテストするために、上記受信されたテストデータを使用する。上述されたように、上記テストデータは、テストベクトルであり得、この場合に、上記局所的なテスト設備１０８は、上記ダイにおいて特定された位置に上記テストデータを書き込む。上記テストデータがテストコマンドである場合に、上記局所的なテスト設備１０８は、上記テストコマンドを処理し、それにより上記ダイをテストする。例えば、上記テストコマンドは、上記局所的なテスト設備１０８に特定のテストベクトルを生成させ得、次いで、この特定のテストベクトルは上記ダイに書き込まれる。

上記局所的なテスト設備１０８におけるダイは、応答データを生成することにより上記テストデータに応答する。このような応答データが上記ダイにより生成される場合に、上記局所的なテスト設備１０８は、内部的な応答データ準備メッセージを内部的に生成する。応答データ準備メッセージがステップ５１０において検出される場合に、局所的なテスト設備１０８は、上記応答データを、ステップ５１２において、中央テスト設備１０２に送る。

ステップ５１４およびステップ５１６は、各々、図５に示される方法の処理を終了させ中断させる停止メッセージおよび中断メッセージを含む、他のメッセージまたは雑多なメッセージの検出および処理を表す。

図６は、設計設備１０４か、または製造設備１０６のいずれかの例示的な動作を描写しており、再度、特に設計設備１０４または製造設備１０８がどのように中央テスト設備１０２と相互作用し得るかを示している。図６の方法は、上記設計設備１０４または上記製造設備１０６において、コントローラ、コンピュータまたはプロセッサ（図示されず）により実行され得、図６は、ソフトウェア、ハードウェア、またはソフトウェアおよびハードウェアの組み合わせにおいて実行され得る。図６の方法は、ステップ６０１において、一般的な始動をもって始まり得、その後は、主にメッセージを探し処理することからなる。トリガセットメッセージ（ステップ６０２、ステップ６０４およびステップ６０６）および結果ダウンロードメッセージ（ステップ６０８、ステップ６１０およびステップ６１２）の２つの例示的なメッセージは、図６に示される。上記例示的なメッセージおよび上記メッセージが図６で処理される態様の各々は、ここに記載される。

上記設計設備１０４または上記製造設備１０６は、ユーザ（上記設計設備１０４または上記製造設備１０６における）が、上記設備にテスト結果データを送るためのトリガをセットしたいことを示す場合に、内部的にトリガセットメッセージを生成する。（トリガは、図４に関して上述される）。トリガセットメッセージが、ステップ６０２において、検出される場合に、上記ユーザは、上記トリガを記載する入力を促される。例えば、上記ユーザは、上記トリガを起動する基準およびこのトリガの起動時に望まれるテスト結果データなどの入力を入れるように促され得る。ステップ６０６において、上記トリガに対する要求は、上記中央テスト設備１０２に送られる。上述されるように、上記中央テスト設備１０２は、図４のステップ４１８およびステップ４２０におけるこのようなトリガセットメッセージを検出し処理する。

結果ダウンロード受信メッセージは、テスト結果が上記中央テスト設備１０２から受信されたことを示す。例えば、上記テスト結果は、図４のステップ４２４において、上記中央テスト設備により送られたかもしれない。ステップ６１０において、上記テスト結果は、上記設計設備１０４または上記製造設備１０６において、局所的に記憶され、上記設計設備１０４または上記製造設備１０６におけるユーザは、ステップ６１２において通知される。

ステップ６１４およびステップ６１６は、各々、図６に示される方法の処理を終了させ中断させる停止メッセージおよび中断メッセージを含む、他のメッセージまたは雑多なメッセージの検出および処理を表す。

上記設計設備１０４、上記製造設備１０６、上記局所的なテスト設備１０８、および上記中央テスト設備１０２の間における全ての通信は、トランシーバ１１２、１１６、１１８および１２０を介してワイアレスで為され得る。

図７は、半導体ダイなどの電子デバイスをテストするために使用され得る別の例示的なシステムを示す。示されるように、図７のシステムは、中央テスト設備７０２および幾つかの局所的なテスト設備（７０６、７１０、７１４および７１８の４つが示される）を含む。上記中央テスト設備７０２は、ワイアレストランシーバ７０４を含み、上記局所的なテスト設備７０６、７１０、７１４および７１８の各々はまた、ワイアレストランシーバ７０８、７１２、７１６および７２０を含む。ワイアレストランシーバ７０８、７１２、７１６および７２０は、上記局所的なテスト設備７０６、７１０、７１４および７１８の各々が、上記中央テスト設備７０２とワイアレスで通信することを可能にする。上記ワイアレストランシーバ７０４、７０８、７１２、７１６および７２０の各々は、図１で示され、上述されたワイアレストランシーバと同様であり得る。

参照されるように、中央テスト設備７０２は、局所的なテスト設備７０６、７１０、７１４および７１８にテストリソースを提供し、これらの局所的なテスト設備の各々は、図１に示され、上述された局所的なテスト設備１０８と一般に同様であり得る。上記局所的なテスト設備７０６、７１０、７１４および７１８は、相互に独立し得、異なる型の電子デバイスをテストするための異なる型の装置を含み得る。例えば、上記局所的なテスト設備７０６、７１０、７１４および７１８のいずれかは、半導体ウェーハ上でパラメトリックテストおよび／または機能テストを実行するための探査装置（例えば、プローバ）を含み得る。別の実施例として、局所的なテスト設備７０６、７１０、７１４および７１８は、単一化された半導体ダイ（包装されていようと未包装であろうと）、複数の電子コンポーネントを含む電子モジュールまたは他の型の電子デバイスをテストするための装置を含み得る。さらに別の実施形態として、局所的なテスト設備７０６、７１０、７１４または７１８は、上記電子デバイスの機能性をテストする場合もしない場合も、電子デバイスをバーンインないしは他の方法で鍛造するための装置を含み得る。

図８は、例示的な中央テスト設備７０２の簡略化された構造図を示す。示されるように、図８は、メインコントローラ８０２、３つのテストコントローラ８０８、８１０および８１２、入力出力モジュール８０４、データ記憶装置８０６および通信バス８１４を含む。

メインコントローラ８０２は、中央テスト設備７０２の全体的な動作を制御する。図３におけるコントローラ３１８のように、メインコントローラ８０２は、ソフトウェアの制御下で動作するように構成されたプロセッサを含み得る。上記ソフトウェアは、記憶装置８０６、あるいはメインコントローラ８０２を含むメモリなどの図８に図示されない他のデジタル記憶装置に記憶され得る。代替して、メインコントローラは、有線接続されたロジック回路またはプロセッサ、ソフトウェアおよび有線接続されたロジック回路の組み合わせを含み得る。メインコントローラ８０２はまた、コンピュータを含み得る。

図８にもまた示されるように、中央テスト設備７０２は、１つ以上のテストコントローラを含み得る。限定としてではなく例示目的のために、３つのテストコントローラ（テストコントローラ１ ８０８、テストコントローラ２ ８１０およびテストコントローラ３ ８１２）が、図８に示される。参照されるように、テストコントローラ８０８、８１０および８１２は、局所的なテスト設備（例えば、局所的なテスト設備７０６、７１０、７１４、または７１８）において、テストを制御する。テストコントローラ（例えば、８０８、８１０、または８１２）は、上記局所的なテスト設備（例えば、局所的なテスト設備７０６、７１０、７１４、または７１８）にテストデータを送り、次いで、これらの局所的なテスト設備から応答データを収集することにより、テストを制御し得る。参照されるように、上記テストコントローラはまた、上記局所的なテスト設備においてテストされるダイがテストを合格するかどうかを決定し、またはこのダイを評価するために、上記応答データを解析し得る。

入力／出力モジュール８０４および記憶装置８０６は、各々、図３における入力／出力モジュール３１６および記憶装置３１２と同様であり得る。すなわち、入力／出力モジュール８０４は、トランシーバ７０４を介してデータのワイアレス送信を制御し、この送信は、上記局所的なテスト設備７０６、７１０、７１４、および／または７１８のトランシーバ７０８、７１２、７１６、および／または７２０のいずれかに送信され得る。同様に、入力／出力モジュール８０４は、トランシーバ７０４においてデータの受信を制御し、このデータは、上記局所的なテスト設備７０６、７１０、７１４、および／または７１８のトランシーバ７０８、７１２、７１６、および／または７２０のいずれかからワイアレスで受信されたかもしれない。

同様に、図３の記憶装置３１２、記憶装置８０６は、制限されずに、半導体ベースの記憶装置（例えば、ランダムアクセスメモリー（「ＲＡＭ」）もしくは読み出し専用メモリ（「ＲＯＭ」）、磁気ベースの記憶装置（例えば、ディスクもしくはフロッピィドライブもしくはテープ）、光ベースの記憶デバイス（例えば、コンパクトディスク）、電子的にデータを記憶するための任意の型の記憶デバイス、または上述したものの任意の組み合わせを含む、任意の型のデータ記憶デバイスであり得る。種々のデータが、制限されずに、メインコントローラ８０２上で実行されるソフトウェアおよび／またはテストコントローラ８０８、８１０、または８１２のいずれか、または入力／出力モジュール８０４を含む、記憶装置８０６に記憶され得る。記憶装置８０６に記憶され得る他のデータは、上記局所的なテスト設備７０６、７１０、７１４、または７１８のいずれかのダイに送られるべきテストデータ、期待された応答データおよび任意のこのようなテストの結果を含む。他の型のデータもまた、記憶装置８０６に記憶され得る。

図９は、中央テスト設備のメインコントローラ８０２の例示的な動作を示す。図１０は、テストコントローラ８０８，８１００および８１２の１つの例示的な動作を示す。好ましくは、テストコントローラ８０８、８１０および８１２は、相互に独立して動作するが、にもかかわらず、同様に動作する。局所的なテスト設備７０６、７１０、７１４および７１８もまた、好ましくは、相互に独立して動作し、各々は、一般に図１の局所的なテスト設備１０８が動作するときに動作し得る。上述されるように、図１の局所的なテスト設備１０８の例示的な動作は、図５に示される。

図９は、ステップ９０１において、始動をもって始まる。図９に示されるように、始動９０１後に、ループが処理され、メインコントローラが種々の可能なメッセージのうちのいずれかを探し処理する。テスト時間要求メッセージ（ステップ９０２、ステップ９０４およびステップ９０６）、テスト開始メッセージ（ステップ９０８、ステップ９１０およびステップ９１２）およびテスト終了メッセージ（ステップ９１４およびステップ９１６）の３つの例示的なメッセージは、図９に示される。上記例示的なメッセージおよび上記メッセージが図９で処理される態様の各々は、ここに記載される。

ステップ９０２において、メインコントローラ８０２は、テスト時間要求メッセージが、局所的なテスト設備７０６、７１０、７１４、または７１８の１つから受信されたかどうかを決定する。上述されたように、各局所的なテスト設備７０６、７１０、７１４、または７１８は、一般に図５に示されるように動作し得、図５に一般的に示されるように、新ダイがテストのために局所的なテスト設備（例えば、７０６）にロードされる場合には、この局所的なテスト設備（例えば、７０６）は、テスト時間要求メッセージを上記中央テスト設備７０２に送る。上記テスト時間要求メッセージは、例えば、以下の情報のいずれか、上記局所的なテスト設備（例えば、７０６）を識別するデータ、テストされるべきダイの型、テストされるべきダイの数、各ダイと、他のダイに対するそのダイの位置を識別する識別子、そのダイのテストを開始するように要求された時間などを含む、種々の情報を含み得る。テスト時間要求メッセージがステップ９０２において検出される場合に、メインコントローラ８０２は、ステップ９０４およびステップ９０６に分岐する。ステップ９０４において、メインコントローラ８０２は、上記ダイをテストするためのテスト時間をスケジュールする。上記局所的なテスト設備（例えば、７０６）により要求された時間が利用可能である場合に、メインコントローラ８０２は、ステップ９０４において、当該時間をスケジュールする。さもなければ、メインコントローラ８０２は、ステップ９０４において、利用可能である別の時間をスケジュールする。特定の時間は、上記利用可能なテストリソース（例えば、テストコントローラ８０８，８１０および８１２の数）が、上記スケジュールにしたがって、当該時間において継続中であるすべてのテストを実行するのに十分でない場合に、利用可能ではないとみなされ得る。例えば、図８で示される例示的な中央テスト設備７０２は、３つのテストコントローラ８０８、８１０および８１２を有し、このように任意の特定の時間に３つの局所的なテスト設備においてテストを制御する能力を有する。

メインコントローラ８０２は、デジタルメモリ（例えば、記憶装置８０６または別の記憶装置（図示されず）に保たれる表において）においてスケジュールを維持し得る。以下の表ＩＩＩは、このような表の実施例を描写し、これらの３つの例示的なテスト時間は、２００４年４月５日午後１時に始まる局所的なテスト設備１ ７０６における「Ｘ」型ダイのテスト；２００４年４月４日午後１時に開始される局所的なテスト設備３ ７１４における「Ｙ」型ダイのテスト；および２００４年４月９日午前９時に始まる局所的なテスト設備４ ７１８における「Ｚ」型ダイのテストにスケジュールされる。

勿論、他の情報またはさらなる情報は、記憶装置８０６において、このような表に記憶され得る。例えば、テストの型についてのさらなる情報が記憶され得る。例えば、特定のダイの型上で実行され得る多数の型のテストがあり得、１つ以上のこのようなテストは、各スケジュールされたテスト時間のために識別され得る。メインコントローラ８０２は、上記要求されたテストに対応する表ＩＩＩにおいて新しい登録を作成することにより、要求されたテストに対するテスト時間をスケジュールし得る。

ステップ９０６において、メインコントローラ８０２は、局所的なテスト設備（例えば、７０６）に通知を送り、上記スケジュールされたテスト時間を識別する。さらに、上記中央テスト設備７０２と上記局所的なテスト設備（例えば、７０６）との間の通信は、特に上記スケジュールされたテスト時間が上記局所的なテスト設備により要求された時間と同じではない場合に、上記要求されたテスト時間の確認をするために、為され得る。

メインコントローラ８０２は、テスト開始メッセージが存在するかどうかを、ステップ９０８において決定する。テスト開始メッセージは、スケジュールされたテストを開始するときに、内部的に生成される。例えば、ステップ９０４においてセットされたテストの時間のスケジュールが、テストを開始する時間であることを示すときに、テスト開始メッセージが生成される。上記スケジュールがチェックされ得る任意の数の態様がある。例えば、メインコントローラ８０２上の背景におけるサブプロセス（図示されず）処理は、定期的に上記スケジュール（例えば、上記表ＩＩＩのような表）をチェックし得、必要とされるテスト開始メッセージを生成する。別の実施例として、ステップ９０８においてテスト開始メッセージを探すことよりもむしろ、メインコントローラ８０２は、ステップ９０８において、開始するようにスケジュールされるテストのためのテストスケジュールを走査し得る。メインコントローラ８０２がステップ９０８においてスケジュールされたテストを開始するときであるかどうかをどのように決定するかにかかわらず、メインコントローラ８０２がテストを開始する時間であると決定する場合には、メインコントローラは、ステップ９１０およびステップ９１２を処理する。ステップ９１０において、メインコントローラ８０２は、利用可能なテストコントローラ８０８、８１０または８１２を識別し、ステップ９１２において、メインコントローラ８０２は、当該テストコントローラを始動させる。（テストコントローラの動作は、図９に関して以下に記載される）。

ステップ９１４において、メインコントローラ８０２は、テストコントローラ終了メッセージが存在するかどうかを決定する。テストコントローラ８０８は、ステップ９１２において、上記メインコントローラ８０２により開始されるダイのテストを完了すると、このようなメッセージを生成する。テストコントローラ終了メッセージが、ステップ９１４において検出される場合に、メインコントローラ８０２は、ステップ９１６において、テストの結果を収集し記憶する。例えば、上記テストの結果は、記憶装置８０６に記憶され得る。代替して、またはさらに、メインコントローラ８０２は、（例えば、そのトランシーバ７０４を介して）上記テストの結果をこのテストが実行された局所的なテスト設備７０６、７１０、７１４、または７１８などの別の実体へ送信し得る。代替して、上記テストの結果は、図７に示されない別の実体に送信され得る。例えば、図１に示されるような１つ以上の設計設備および／または製造設備は、図７に示されるシステムに含まれ得、テストの結果は、図１〜６に関して一般的に上述されたような設備に送信され得る。

テストされるダイにより生成された生の応答データは、上記テストが行われる局所的なテスト設備７０６、７１０、７１４、または７１８、上記テストを制御するテストコントローラ８０８、８１０または８１２、または上記メインコントローラ８０２のうちの任意の１つ以上により解析され得ることが認識されるべきである。代替して、図３に示されるアナライザー３１４などのアナライザーは、応答データを解析するために含まれ得る。代替して、図７のシステムは、上述実体のいずれもが上記生の応答データを解析しないように、構成され得る。このように、ステップ９１６において記憶された（および／または処理された）テストの結果は、生の応答データまたはこの生のデータを解析した結果であり得る。

ステップ９１８およびステップ９２０は、各々、図９に示される方法の処理を終了させ中断させる停止メッセージおよび中断メッセージを含む、他のメッセージまたは雑多なメッセージの検出および処理を表示する。

上述されるように、図１０は、マイクロプロセッサ、有線接続されたロジック、またはソフトウェアおよび有線接続されたロジックの組み合わせで動作するソフトウェアにおいて実行され得る、テストコントローラ８０８、８１０および８１２のいずれかの例示的な動作を示す。また上述されるように、テストコントローラの動作は、メインコントローラ８０２が図９のステップ９１２においてテストコントローラを始動する場合に始まり、このメインコントローラは、特定の局所的なテスト設備（例えば、７０６）においてダイの特定の型のテストを実行するために始動する。図１０に示されるように、上記テストコントローラ（例えば、８０８）は、ステップ１００２において、上記局所的なテスト設備に、上記局所的なテスト設備においてダイをテストするためのテストデータの一部を送る。上記テストコントローラは、図４のステップ４１２に関して上述された態様と同様な態様においてテストデータを送り得る。すなわち、上記テストデータは、多くの異なる形態のいずれかであり得る。例えば、上記テストデータは、上記ダイ上の特定された位置に書き込まれるべきデータを含むテストベクトルであり得る。（上述表Ｉを参照のこと）。別の実施例として、上記テストデータは、テストコマンドまたはテストベクトルおよびテストコマンドの組み合わせであり得る。

図５のステップ５０６およびステップ５０８に関して一般的に上述されるように、上記局所的なテスト設備（例えば、７０６）は、テストされるべきダイにテストデータを書き込み、このダイが応答データを生成した後に、この応答データを上記テストコントローラ（例えば、８０８）に送ることにより、テストコントローラ（例えば、８０８）からのテストデータの受信に応答する（一般的に、図５のステップ５１０およびステップ５１２を参照のこと）。ステップ１００４において、上記テストコントローラ（例えば、８０８）は、ステップ１００２において送られたテストデータに応じて、上記ダイにより生成された応答データを待つ。上述されるように、上記応答データは、上記ダイにより生成された生の応答データ、または、例えば、上記局所的なテスト設備（例えば、７０６）において実行された生の応答データの解析の結果であり得る。応答が一度上記局所的なテスト設備（例えば、７０６）において準備されると、上記テストコントローラ（例えば、８０８）は、ステップ１００６において上記応答データを収集する。ステップ１００８において、上記テストコントローラ（例えば、８０８）は、上記ダイをテストするためのすべてのテストデータが上記局所的なテスト設備（例えば、７０６）に送られたかどうかを決定する。送られなかった場合には、上記テストコントローラ（例えば、８０８）は、上記ダイをテストするためのすべてのテストデータが送られ、上記ダイにより生成されたテストデータのすべてが収集されるまで、ステップ１００２、ステップ１００４およびステップ１００６を繰り返し、その後に、このテストコントローラ（例えば、８０８）は、ステップ１０１０において、上記メインコントローラ８０２に、テストが完了したことを通知する。上記テストコントローラ（例えば、８０８）は、上記メインコントローラ８０２が、上述された図９のステップ９１４において検出するテストコントローラ終了メッセージを生成することにより完了を通知し得る。

図７〜図１０には示されないが、設計設備および製造設備（例えば、図１における設計設備１０４および製造設備１０６と同様である）の各々のうちの１つ以上は、図７に示されるシステムに含まれ得る。さらに、図８におけるメインコントローラ８０２は、図１〜図６に一般的に示され上述されたような任意の設計設備および製造設備にテストの結果を送るように構成され得る。

上記中央テスト設備７０２と局所的なテスト設備（例えば、７０６、７１０、７１４、または７１８）との間のすべての通信は、上記中央テスト設備７０２のトランシーバ７０４および上記局所的なテスト設備のトランシーバ（例えば、７０８、７１２、７１６または７２０）を介してワイアレスで成し遂げられ得る。

図１１は、半導体ウェーハを探索しテストするための先行技術の探索システム１１００の簡略化された構造図を示す。一般に公知であるように、新たに製造されたダイ（図示されず）を含む半導体ウェーハ１１２４は、上記ウェーハ１１２４をプローブカード１１０６と接触させ、上記ウェーハのダイの端末と一時的な電気的接続を確立する可動チャンク１１１４上に置かれ、このように、一時的な電気的経路は、半導体テスタ１１０２とテストされるべきダイとの間に確立される。上記テスタ１１０２と上記ウェーハ１１２４のダイとの間の電気的経路は、通信ケーブル１１０４、プローブヘッド１１１８、電気コネクタ１１１６および上記プローブカード１１０６を含む。上記テスタ１１０２は、上記ウェーハ１１２４のダイに書き込まれるテストデータを生成し、上記テスタ１１０２は、上記ダイが上記テストを合格するか不合格になるかを決定するために、上記ダイにより生成された応答データを解析する。多くの他のテストシステムは、公知であり、一般にテスタ１１０２と同様であり得るテスタは、一般的に、テストされるべき電子デバイスとの電気的接続を保持し提供するためのメカニズムに近接して配置される。このような電子デバイスの実施例は、単一化された半導体ダイ（パッケージングされていてもパッケージングされていなくても）、マルチダイモジュール、プリント基板などを含む。

上記局所的なテスト設備（例えば、図１の１０８、または図７の７０６、７１０、７１４、または７１８）のいずれかは、このようなテストシステムを含み得る。しかしながら、上記テスタ（例えば、１１０２）により実行される機能は、完全に、または部分的に、上記中央テスト設備（図１の１０２、または図７の７０２）に移動され得る。これは、とりわけ、上記局所的なテスト設備（図１の１０８、または図７の７０６、７１０、７１４、および７１８）において必要とされる装置の量を減少させ、さらに、局所的なテスト設備は、特定の数の電子デバイスをテストするために必要とされる局所的なテスト設備における床面積の量を減少させる。

本発明の例示的な実施形態および用途は、本明細書中に記載されたが、これらの例示的な実施形態および用途、または本例示的な実施形態およびアプリケーションが動作する方法、あるいは、本明細書中に記載される方法に本発明を限定する意図はない。実際に、本例示的な実施形態に対する多数の変形および改変が可能である。例えば、上述実施形態は、半導体デバイスを含む電子デバイスをテストするが、この実施形態は、任意の型の電子デバイス、または、特に、任意の型のデバイス、製品もしくは製造物をテストするように改変され得る。例えば、上記局所的なテスト設備は、新たに製造された機械エンジンをテストするように改変され得る。このような場合に、上記中央テスト設備は、上記エンジンをテストするために使用されるテスト装置を制御するためのテストデータを送るように改変され得、次いで、この中央テスト設備は、このエンジンをテストした結果を示す応答データを収集し得る。

図１は、電子デバイスを設計、製造およびテストするための例示的なシステムを示す。 図２は、図１のシステムの例示的な動作を示す。 図３は、図１の中央テスト設備１０２の例示的な実行の簡略化された構造図を示す。 図４は、図３のコントローラ３１８の例示的な動作を示す。 図５は、図１の局所的なテスト設備１０８の例示的な動作を示す。 図６は、図１の設計設備１０４か、または製造設備１０６かのいずれかの例示的な動作を示す。 図７は、電子デバイスをテストするための別の例示的なシステムを示す。 図８は、図７の中央テスト設備７０２の例示的な実行の簡略化された構造図を示す。 図９は、図８のメインコントローラ８０２の例示的な動作を示す。 図１０は、図８のテストコントローラ８０８、８１０または８１２の例示的な動作を示す。 図１１は、半導体ウェーハを探査するための先行技術システムを示す。

Claims (19)

1. 複数の電子デバイスのテストを制御するための装置であって、
   前記装置は、
   前記複数の電子デバイスをテストするためのテストデータをワイアレスで局所的なテスト設備に送信するための第一の送信手段と、
   前記局所的なテスト設備において前記複数の電子デバイスをテストするために、前記テストデータを利用するように構成されたテストコントローラと、
   前記複数の電子デバイスのテストの結果をワイアレスで受信するための第一の受信手段と、
   前記複数の電子デバイスが設計される設計設備または前記複数の電子デバイスが製造される製造設備において生成されたトリガ起動基準を含むトリガセットメッセージを、前記設計設備または前記製造設備のうちの少なくとも１つから、ワイアレスで受信するための第二の受信手段と、
   前記トリガセットメッセージに含まれるトリガ起動基準が満たされる場合に、前記トリガセットメッセージに対する前記テストの結果を検索し、検索された該テストの結果に関するテスト情報を、前記トリガセットメッセージを送信した前記設計設備または前記製造設備に、ワイアレスで送信するための第二の送信手段と、
   を備え、
   前記トリガ起動基準は、一定数の前記電子デバイスがテストに不合格であるか否かを基準とする、
   装置。
2. 前記第二の送信手段は、前記設計設備または前記製造設備のうちの１つに、リアルタイムで前記テスト情報を送信する、請求項１に記載の装置。
3. 前記電子デバイスは、半導体ダイを備える、請求項１に記載の装置。
4. 前記ダイは、個片化されない半導体ウェーハを構成する、請求項３に記載の装置。
5. ワイアレストランシーバを含む中央テスト設備と、
   複数の電子デバイスをテストすることが可能であるテストサブシステムとワイアレストランシーバとを各々が含む複数の局所的なテスト設備と、
   を備え、
   前記中央テスト設備は、ワイアレスリンクを介して前記複数の局所的なテスト設備とワイアレス通信を行い、前記ワイアレスリンクを介して前記中央テスト設備と前記複数の局所的なテスト設備との間で交換されたテストデータおよび応答データを用いて前記テストサブシステムの動作を制御し、
   前記中央テスト設備はさらに、
   前記複数の電子デバイスが設計される設計設備または前記複数の電子デバイスが製造される製造設備において生成されたトリガ起動基準を含むトリガセットメッセージを、前記設計設備または前記製造設備のうちの少なくとも１つから、前記ワイヤレスリンクを介して受信し、前記トリガセットメッセージに含まれるトリガ起動基準が満たされる場合に、前記応答データを、前記トリガセットメッセージを送信した前記設計設備または前記製造設備に、前記ワイアレスリンクを介して送信し、
   前記トリガ起動基準は、一定数の前記電子デバイスがテストに不合格であるか否かを基準とする、
   システム。
6. 前記テストサブシステムのうちの少なくとも１つはプローバを含む、請求項５に記載のシステム。
7. 前記テストサブシステムのうちの少なくとも１つは一体型回路テスタを含む、請求項５に記載のシステム。
8. 前記テストサブシステムのうちの少なくとも１つはバーンインサブシステムを含む、請求項５に記載のシステム。
9. 前記中央テスト設備は、
   メインコントローラと、
   通信バスを介して、該メインコントローラと通信する複数のテストコントローラと、
   該通信バスと通信する記憶装置ユニットと
   を備える、請求項５に記載のシステム。
10. 前記テストサブシステムは、
    前記電子デバイスをテストするために、前記中央テスト設備から受信されたテストデータを処理するための手段と、
    該電子デバイスのテストに基づいて、該中央テスト設備への伝送のために、応答データを生成するための手段と
    を備える、請求項５に記載のシステム。
11. 前記複数のテストコントローラの各々は前記複数の局所的なテスト設備のうちの異なる１つに対応する、請求項５に記載のシステム。
12. 前記中央テスト設備は、前記応答データを解析するための手段をさらに備える、請求項５に記載のシステム。
13. 前記局所的なテスト設備は、前記応答データを生成するために、テストを受けている電子デバイスからのデータを解析するための手段をさらに備える、請求項５に記載のシステム。
14. 前記テストデータはテストベクトルを含む、請求項５に記載のシステム。
15. 前記テストデータはテストコマンドを含む、請求項５に記載のシステム。
16. 前記中央テスト設備はテスタを備え、前記局所的なテスト設備はプローバを備える、請求項５に記載のシステム。
17. 第一の局所的なテスト設備は第一のデバイスの型をテストするように構成された第一のテスト機器を備え、第二の局所的なテスト設備は該第一のデバイスの型とは異なる第二のデバイスの型をテストするように構成された第２のテスト機器を備える、請求項５に記載のシステム。
18. 前記第一のテスト機器はプローバを備え、前記第二のテスト機器はバーンイン設備を備える、請求項１７に記載のシステム。
19. 前記第一のテスト機器はダイテスタを備え、前記第二のテスト機器はモジュールテスタを備える、請求項１７に記載のシステム。

Images