JP5355414B2 - 半導体装置ならびにそれを備えた電源および演算処理装置 - Google Patents

半導体装置ならびにそれを備えた電源および演算処理装置 Download PDF

Info

Publication number
JP5355414B2
JP5355414B2 JP2009540084A JP2009540084A JP5355414B2 JP 5355414 B2 JP5355414 B2 JP 5355414B2 JP 2009540084 A JP2009540084 A JP 2009540084A JP 2009540084 A JP2009540084 A JP 2009540084A JP 5355414 B2 JP5355414 B2 JP 5355414B2
Authority
JP
Japan
Prior art keywords
power supply
node
semiconductor region
supply node
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009540084A
Other languages
English (en)
Other versions
JPWO2009060907A1 (ja
Inventor
憲次 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009540084A priority Critical patent/JP5355414B2/ja
Publication of JPWO2009060907A1 publication Critical patent/JPWO2009060907A1/ja
Application granted granted Critical
Publication of JP5355414B2 publication Critical patent/JP5355414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、半導体装置ならびにそれを備えた電源および演算処理装置に関し、特に、温度検出を行なう半導体装置ならびにそれを備えた電源および演算処理装置に関する。
温度検出を行なう従来の構成として、たとえば、特許文献１（特開２００６−０４７０３９号公報）には以下のような温度検知回路が開示されている。すなわち、温度検知対象が形成された半導体基板に少なくとも１個のダイオードが埋め込まれた温度検知回路において、ダイオードに順方向電流を供給するデプレッション形ＭＯＳトランジスタと、複数の選択可能なしきい値を有し、ダイオードの順方向電圧を受ける第１の電圧比較手段と、第１の電圧比較手段のしきい値と異なる比較基準電圧を有し、第１の電圧比較手段の出力を増幅して出力する第２の電圧比較手段とを備える。
特開２００６−０４７０３９号公報
ところで、温度検出回路は、より広範囲の温度を正確に検出するために、ダイオード等の温度検出素子に供給される基準電流、およびダイオードの順方向電圧と比較するための基準電圧が温度変化に対して一定であることが望ましい。
しかしながら、トランジスタ等が形成された半導体回路では、一般に、リーク電流が発生する。そして、リーク電流は温度特性を有することから、温度検出回路においてリーク電流が発生すると温度検出精度が劣化し、広範囲の温度を正確に検出することができなくなってしまう。
特許文献１記載の温度検知回路では、デプレッション形ＭＯＳトランジスタおよびダイオード等においてリーク電流が発生するが、このリーク電流による温度検出精度の劣化を抑制することは考慮されていない。
それゆえに、本発明の目的は、リーク電流による温度検出精度の劣化を抑制することにより、広範囲の温度を正確に検出することが可能な半導体装置ならびにそれを備えた電源および演算処理装置を提供することである。
本発明のある局面に係わる半導体装置は、所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子と、温度検出素子を通して所定値以上の基準電流を流すために温度検出素子に電圧を印加する定電流源とを備え、定電流源は、第１の電源電圧が供給される第１電源ノードに結合された第１導通電極と、第２導通電極とを有し、基準電流を出力する基準電流トランジスタと、第１の拡散抵抗とを含み、第１の拡散抵抗は、第１電源ノードに結合された第１の電位固定ノードを有する第１導電型の第１の半導体領域と、基準電流トランジスタの第２導通電極に結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、第１の半導体領域の表面において第１の電位固定ノードと離間して形成された第２導電型の第２の半導体領域とを含み、半導体装置は、さらに、第１の電位固定ノードおよび第２抵抗ノードを介して第１電源ノードと第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、第１の拡散抵抗を介さずに基準電流トランジスタを介して第１電源ノードと第２電源ノードとの間に流す第１のリーク電流補正回路を備える。
好ましくは、第１のリーク電流補正回路は、第１電源ノードと第１の電位固定ノードとの間に接続された基準側トランジスタと、第１電源ノードと第２電源ノードとの間に接続された出力側トランジスタとを有する第１のミラー回路と、第１のミラー回路の出力側トランジスタを介して第１電源ノードと第２電源ノードとの間に接続された基準側トランジスタと、基準電流トランジスタの第２導通電極と第２電源ノードとの間に接続された出力側トランジスタとを有する第２のミラー回路とを含む。
より好ましくは、第１の拡散抵抗は、さらに、第２電源ノードに結合され、第１の半導体領域が表面に形成された第２導電型の第３の半導体領域を含み、第１のリーク電流補正回路は、さらに、第１のミラー回路の出力側トランジスタと第２のミラー回路の基準側トランジスタとの間のノードに結合された第１導電型の第４の半導体領域と、第２電源ノードに結合され、第４の半導体領域が表面に形成された第２導電型の第５の半導体領域とを含む。
より好ましくは、第１の半導体領域と第３の半導体領域との接合面積に第２のミラー回路のミラー比を乗じた値と、第４の半導体領域と第５の半導体領域との接合面積とが略同じである。
好ましくは、基準電流トランジスタは、第２電源ノードに結合された第２導電型の第６の半導体領域と、第６の半導体領域の表面に形成され、第１電源ノードに結合された第１導電型の第７の半導体領域と、第７の半導体領域の表面に形成された第２導電型の第８の半導体領域と、第８の半導体領域の表面に形成され、第１の拡散抵抗の第１抵抗ノードに結合された第１導電型の第９の半導体領域とを含み、半導体装置は、さらに、第６の半導体領域および第７の半導体領域を介して第１電源ノードと第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、第７の半導体領域ないし第９の半導体領域を介して第１電源ノードと第２電源ノードとの間に流す第２のリーク電流補正回路を備える。
好ましくは、基準電流トランジスタは、第２電源ノードに結合された第２導電型の第６の半導体領域と、第６の半導体領域の表面に形成され、第１電源ノードに結合された第１導電型の第７の半導体領域と、第７の半導体領域の表面に形成された第２導電型の第８の半導体領域と、第８の半導体領域の表面に形成され、第１の拡散抵抗に結合された第１導電型の第９の半導体領域とを含み、半導体装置は、さらに、第２のリーク電流補正回路を備え、第２のリーク電流補正回路は、第１電源ノードに結合された第１導電型の第１０の半導体領域と、第２電源ノードに結合され、第１０の半導体領域が表面に形成された第２導電型の第１１の半導体領域と、第１電源ノードと第１０の半導体領域との間に接続された基準側トランジスタと、第１電源ノードと第７の半導体領域との間に接続された出力側トランジスタとを含む第３のミラー回路とを有する。
好ましくは、温度検出素子は、第２電源ノードに結合された第２導電型の第１２の半導体領域と、第１２の半導体領域の表面に形成され、第１電源ノードに結合された第１導電型の第１３の半導体領域と、第１３の半導体領域の表面に形成され、第１電源ノードに結合された第２導電型の第１４の半導体領域と、第１４の半導体領域の表面に形成され、第２電源ノードに結合された第１導電型の第１５の半導体領域とを含み、半導体装置は、さらに、第１２の半導体領域および第１３の半導体領域を介して第１電源ノードと第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、第１４の半導体領域および第１５の半導体領域を介して第１電源ノードと第２電源ノードとの間に流す第３のリーク電流補正回路を備える。
好ましくは、温度検出素子は、第２電源ノードに結合された第２導電型の第１２の半導体領域と、第１２の半導体領域の表面に形成され、第１電源ノードに結合された第１導電型の第１３の半導体領域と、第１３の半導体領域の表面に形成され、第１電源ノードに結合された第２導電型の第１４の半導体領域と、第１４の半導体領域の表面に形成され、第２電源ノードに結合された第１導電型の第１５の半導体領域とを含み、半導体装置は、さらに、第３のリーク電流補正回路を備え、第３のリーク電流補正回路は、第１電源ノードに結合された第１導電型の第１６の半導体領域と、第２電源ノードに結合され、第１６の半導体領域が表面に形成された第２導電型の第１７の半導体領域と、第１電源ノードと第１６の半導体領域との間に接続された基準側トランジスタと、第１電源ノードと第１３の半導体領域および第１４の半導体領域との間に接続された出力側トランジスタとを有する第４のミラー回路とを含む。
好ましくは、半導体装置は、さらに、基準電流を変換して基準電圧を生成する第２の拡散抵抗を含み、第２の拡散抵抗は、第１電源ノードに結合された第２の電位固定ノードを有する第１導電型の第１８の半導体領域と、基準電流トランジスタに結合された第３抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第４抵抗ノードとを有し、第１８の半導体領域の表面において第２の電位固定ノードと離間して形成された第２導電型の第１９の半導体領域とを含み、半導体装置は、さらに、第２の電位固定ノードおよび第４抵抗ノードを介して第１電源ノードと第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、第４抵抗ノードを介さずに第３抵抗ノードを介して第１電源ノードと第２電源ノードとの間に流す第４のリーク電流補正回路を備える。
より好ましくは、第４のリーク電流補正回路は、第１電源ノードと第２の電位固定ノードとの間に接続された基準側トランジスタと、第１電源ノードと第２電源ノードとの間に接続された出力側トランジスタとを有する第５のミラー回路と、第５のミラー回路の出力側トランジスタを介して第１電源ノードと第２電源ノードとの間に接続された基準側トランジスタと、第３抵抗ノードと第２電源ノードとの間に接続された出力側トランジスタとを有する第６のミラー回路とを含む。
より好ましくは、第２の拡散抵抗は、さらに、第２電源ノードに結合され、第１８の半導体領域が表面に形成された第２導電型の第２０の半導体領域を含み、第４のリーク電流補正回路は、さらに、第５のミラー回路の出力側トランジスタと第６のミラー回路の基準側トランジスタとの間のノードに結合された第１導電型の第２１の半導体領域と、第２電源ノードに結合され、第２１の半導体領域が表面に形成された第２導電型の第２２の半導体領域とを含む。
より好ましくは、第１のリーク電流補正回路および第４のリーク電流補正回路は、第１電源ノードと第１の電位固定ノードおよび第２の電位固定ノードとの間に接続された基準側トランジスタと、第１電源ノードと第２電源ノードとの間に接続された第１の出力側トランジスタとを有する第１のミラー回路と、第１のミラー回路の出力側トランジスタを介して第１電源ノードと第２電源ノードとの間に接続された基準側トランジスタと、基準電流トランジスタの第２導通電極と第２電源ノードとの間に接続された第１の出力側トランジスタと、第３抵抗ノードと第２電源ノードとの間に接続された第２の出力側トランジスタとを有する第２のミラー回路とを含む。
好ましくは、半導体装置は、さらに、基準電流に基づいて第１の基準電圧を生成する第１の基準電圧生成回路と、第１の基準電圧に基づいて複数の第２の基準電圧を生成する第２の基準電圧生成回路と、複数の第２の基準電圧のうちのいずれか１個を選択する基準電圧選択回路と、定電流源によって温度検出素子に印加される電圧と選択された第２の基準電圧とを比較する比較部とを備える。
より好ましくは、半導体装置は、さらに、制御端子と、制御端子の電位状態に基づいて制御信号を生成する制御信号生成回路とを備え、制御信号生成回路は、中間電圧を受ける入力端子と、制御端子に結合される出力端子とを有するボルテージフォロア回路と、中間電圧より大きい第１の制御電圧を受ける第１入力端子と、ボルテージフォロア回路の出力端子に結合される第２入力端子とを有し、第１入力端子の電圧および第２入力端子の電圧を比較し、比較結果を示す第１の制御信号を基準電圧選択回路へ出力する第１の比較回路と、中間電圧より小さい第２の制御電圧を受ける第１入力端子と、ボルテージフォロア回路の出力端子に結合される第２入力端子とを有し、第１入力端子の電圧および第２入力端子の電圧を比較し、比較結果を示す第２の制御信号を基準電圧選択回路へ出力する第２の比較回路とを含み、基準電圧選択回路は、第１の制御信号および第２の制御信号に基づいて、複数の第２の基準電圧のうちのいずれか１個を選択する。
より好ましくは、第２の基準電圧生成回路は、さらに、第１の基準電圧に基づいて中間電圧、第１の制御電圧および第２の制御電圧を生成する。
また本発明のさらに別の局面に係わる半導体装置は、所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子と、温度検出素子を通して所定値以上の基準電流を流すために温度検出素子に電圧を印加する定電流源と、基準電流を変換して基準電圧を生成する拡散抵抗とを備え、拡散抵抗は、第１の電源電圧が供給される第１電源ノードに結合された電位固定ノードを有する第１導電型の第１の半導体領域と、基準電流トランジスタに結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、第１の半導体領域の表面において電位固定ノードと離間して形成された第２導電型の第２の半導体領域とを含み、半導体装置は、さらに、電位固定ノードおよび第２抵抗ノードを介して第１電源ノードと第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、第２抵抗ノードを介さずに第１抵抗ノードを介して第１電源ノードと第２電源ノードとの間に流すリーク電流補正回路を備える。
本発明のある局面に係わる電源は、電圧生成回路と、電圧生成回路の温度を検出する半導体装置とを備え、半導体装置は、所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子と、温度検出素子を通して所定値以上の基準電流を流すために温度検出素子に電圧を印加する定電流源とを含み、定電流源は、第１の電源電圧が供給される第１電源ノードに結合された第１導通電極と、第２導通電極とを有し、基準電流を出力する基準電流トランジスタと、拡散抵抗とを含み、拡散抵抗は、第１電源ノードに結合された電位固定ノードを有する第１導電型の第１の半導体領域と、基準電流トランジスタの第２導通電極に結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、第１の半導体領域の表面において電位固定ノードと離間して形成された第２導電型の第２の半導体領域とを含み、半導体装置は、さらに、電位固定ノードおよび第２抵抗ノードを介して第１電源ノードと第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、拡散抵抗を介さずに基準電流トランジスタを介して第１電源ノードと第２電源ノードとの間に流すリーク電流補正回路を含む。
本発明のある局面に係わる演算処理装置は、ＣＰＵと、ＣＰＵの温度を検出する半導体装置とを備え、半導体装置は、所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子と、温度検出素子を通して所定値以上の基準電流を流すために温度検出素子に電圧を印加する定電流源とを含み、定電流源は、第１の電源電圧が供給される第１電源ノードに結合された第１導通電極と、第２導通電極とを有し、基準電流を出力する基準電流トランジスタと、拡散抵抗とを含み、拡散抵抗は、第１電源ノードに結合された電位固定ノードを有する第１導電型の第１の半導体領域と、基準電流トランジスタの第２導通電極に結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、第１の半導体領域の表面において電位固定ノードと離間して形成された第２導電型の第２の半導体領域とを含み、半導体装置は、さらに、電位固定ノードおよび第２抵抗ノードを介して第１電源ノードと第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、拡散抵抗を介さずに基準電流トランジスタを介して第１電源ノードと第２電源ノードとの間に流すリーク電流補正回路を含む。
本発明によれば、リーク電流による温度検出精度の劣化を抑制することにより、広範囲の温度を正確に検出することができる。
本発明の第１の実施の形態に係る半導体装置の構成を示す図である。 拡散抵抗Ｒ１の構成を示す断面図である。 拡散抵抗Ｒ２の構成を示す断面図である。 拡散抵抗Ｒ３の構成を示す断面図である。 ＮＰＮトランジスタＴＤの構成を示す断面図である。 ダミートランジスタの構成を示す断面図である。 ＮＰＮトランジスタＭ１の構成を示す断面図である。 ＮＰＮトランジスタＭ２の構成を示す断面図である。 ＮＰＮトランジスタＭ２４の構成を示す断面図である。 本発明の第１の実施の形態に係る電源の構成を示す図である。 本発明の第１の実施の形態に係る演算処理装置の構成を示す図である。 本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
符号の説明
１１，２１ 電圧選択回路、１２，２２ 論理回路、１３，２３ 第２基準電圧生成回路、２４ 制御信号生成部、５１，７１，９１，１１１，１５１，１７１，１９１，２１１ ｐ型基板（半導体領域）、５２，７２，９２，１１２，１５２，１７２，１９２，２１２ ｎ型拡散領域、５３，７３，７６，９３，９６，１１３，１５３，１７３，１７６，１９３，１９６，２１３，２１６ ｎ＋型拡散領域、５４，７４，９４，１１４，１５４，１７４，１９４，２１４ ｐ−型拡散領域、５５，５６，７５，９５，１１５，１１６，１５５，１５６，１７５，１９５，２１５ ｐ＋型拡散領域、５７〜６０，７７〜８０，９７〜１００，１１７〜１２０，１５７〜１６０，１７７〜１８０，１９７〜２００，２１７〜２２０ ｐ型拡散領域、６１，８１，１０１，１２１，１６１，１８１，２０１，２２１ バリッド層、８２，１０２，１８２，２０２，２２２ コレクタウォール、３０１，３０２ 半導体装置、４０１ 電圧生成回路、４０２ ＣＰＵ、５０１ 電源、５０２ 演算処理装置、ＩＳ 定電流源、ＣＲ１〜ＣＲ３ リーク電流補正回路、ＴＤＵ 温度検出部、ＢＵＦ１ バッファ、ＣＭＰＵ１ 比較部、ＴＰＳ 電源入力端子、ＴＯＵＴ 出力端子、ＴＣ１，ＴＣ１１，ＴＣ１２ 制御端子、ＭＲ１〜ＭＲ５ 電流ミラー回路、ＶＳ 第１基準電圧生成回路、Ｍ１，Ｍ２，Ｍ１６〜Ｍ１８，Ｍ２４，Ｍ３４，Ｍ３５ ＮＰＮトランジスタ、ＴＤ１〜ＴＤ１２ ＮＰＮトランジスタ（温度検出素子）、Ｍ４，Ｍ１１，Ｍ２１，Ｍ３５ ＰＮＰトランジスタ（基準側トランジスタ）、Ｍ３，Ｍ１２〜Ｍ１５，Ｍ２２，Ｍ２３，Ｍ３１〜Ｍ３３ ＰＮＰトランジスタ（出力側トランジスタ）、Ｍ６ ＮＰＮトランジスタ（基準側トランジスタ）、Ｍ５，Ｍ７ ＮＰＮトランジスタ（出力側トランジスタ）、Ｒ１，Ｒ２ 拡散抵抗、Ｒ１１〜Ｒ１３，Ｒ２１〜Ｒ２３ 抵抗、ＶＲ１ 可変抵抗、ＡＭＰ１，ＡＭＰ２，ＡＭＰ２３ アンプ、ＣＭＰ２，ＣＭＰ１１〜ＣＭＰ１６ コンパレータ、Ｇ１，Ｇ２ ＮＯＴゲート、Ｎ１〜Ｎ８ ノード、ＶＴＥＭＰ 温度検出ノード、ＶＢＧ 基準電圧ノード、ＶＤＤ 電源ノード、ＶＳＳ 接地ノード。
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る半導体装置の構成を示す図である。
図１を参照して、半導体装置３０１は、定電流源ＩＳと、リーク電流補正回路ＣＲ１〜ＣＲ３と、温度検出部ＴＤＵと、バッファＢＵＦ１と、比較部ＣＭＰＵ１と、電圧選択回路１１と、論理回路１２と、第１基準電圧生成回路ＶＳと、第２基準電圧生成回路１３と、電源入力端子ＴＰＳと、出力端子ＴＯＵＴ１，ＴＯＵＴ２と、制御端子ＴＣ１と、電流ミラー回路ＭＲ５とを備える。
定電流源ＩＳは、ＮＰＮトランジスタＭ１，Ｍ２と、拡散抵抗Ｒ１とを含む。第１基準電圧生成回路ＶＳは、ＮＰＮトランジスタＭ３４と、拡散抵抗Ｒ２と、可変抵抗ＶＲ１とを含む。リーク電流補正回路ＣＲ１は、電流ミラー回路ＭＲ１，ＭＲ２と、拡散抵抗Ｒ３とを含む。リーク電流補正回路ＣＲ２は、電流ミラー回路ＭＲ３と、ＮＰＮトランジスタＭ１６〜Ｍ１８とを含む。リーク電流補正回路ＣＲ３は、電流ミラー回路ＭＲ４と、ＮＰＮトランジスタＭ２４とを含む。温度検出部ＴＤＵは、ＮＰＮトランジスタ（温度検出素子）ＴＤ１〜ＴＤ１２を含む。バッファＢＵＦ１は、アンプＡＭＰ１を含む。比較部ＣＭＰＵ１は、コンパレータＣＭＰ２と、ＮＯＴゲートＧ１，Ｇ２と、ＮＰＮトランジスタＭ３５とを含む。第２基準電圧生成回路１３は、アンプＡＭＰ２と、抵抗Ｒ１１〜Ｒ１３と、可変抵抗ＶＲ２とを含む。
電流ミラー回路ＭＲ１は、ＰＮＰトランジスタ（基準側トランジスタ）Ｍ４と、ＰＮＰトランジスタ（出力側トランジスタ）Ｍ３とを含む。電流ミラー回路ＭＲ２は、ＮＰＮトランジスタ（基準側トランジスタ）Ｍ６、ＮＰＮトランジスタ（出力側トランジスタ）Ｍ５，Ｍ７とを含む。電流ミラー回路ＭＲ３は、ＰＮＰトランジスタ（基準側トランジスタ）Ｍ１１と、ＰＮＰトランジスタ（出力側トランジスタ）Ｍ１２〜Ｍ１５とを含む。電流ミラー回路ＭＲ４は、ＰＮＰトランジスタ（基準側トランジスタ）Ｍ２１と、ＰＮＰトランジスタ（出力側トランジスタ）Ｍ２２，Ｍ２３とを含む。電流ミラー回路ＭＲ５は、ＰＮＰトランジスタ（基準側トランジスタ）Ｍ３５と、ＰＮＰトランジスタ（出力側トランジスタ）Ｍ３１〜Ｍ３３とを含む。
電流ミラー回路ＭＲ５において、ＰＮＰトランジスタＭ３１〜Ｍ３３およびＭ３５のエミッタが、電源入力端子ＴＰＳを介した外部からの電源電圧ＶＤＤが供給される電源ノードＶＤＤに接続されている。ＰＮＰトランジスタＭ３１〜Ｍ３３およびＭ３５のベースがノードＮ６に接続されている。ＰＮＰトランジスタＭ３１のコレクタがノードＮ６に接続されている。ＰＮＰトランジスタＭ３２のコレクタが温度検出ノードＶＴＥＭＰに接続されている。ＰＮＰトランジスタＭ３３のコレクタが基準電圧ノードＶＢＧに接続されている。ＰＮＰトランジスタＭ３５のコレクタがノードＮ７に接続されている。
定電流源ＩＳにおいて、ＮＰＮトランジスタＭ１のエミッタが接地電圧ＶＳＳの供給される接地ノードＶＳＳに接続されている。ＮＰＮトランジスタＭ１のベースおよびコレクタと、ＮＰＮトランジスタＭ２のベースとがノードＮ７に接続されている。ＮＰＮトランジスタＭ２のコレクタがノードＮ６に接続されている。ＮＰＮトランジスタＭ２のエミッタがノードＮ４を介して拡散抵抗Ｒ１の第１導通電極に接続されている。拡散抵抗Ｒ１の第２導通電極が接地ノードＶＳＳに接続されている。
温度検出部ＴＤＵにおいて、ＮＰＮトランジスタＴＤ１〜ＴＤ３のベースおよびコレクタが温度検出ノードＶＴＥＭＰに接続され、エミッタがＮＰＮトランジスタＴＤ４〜ＴＤ６のベースおよびコレクタに接続されている。ＮＰＮトランジスタＴＤ４〜ＴＤ６のエミッタがＮＰＮトランジスタＴＤ７〜ＴＤ９のベースおよびコレクタに接続されている。ＮＰＮトランジスタＴＤ７〜ＴＤ９のエミッタがＮＰＮトランジスタＴＤ１０〜ＴＤ１２のベースおよびコレクタに接続されている。ＮＰＮトランジスタＴＤ１０〜ＴＤ１２のエミッタが接地ノードＶＳＳに接続されている。
リーク電流補正回路ＣＲ１において、ＰＮＰトランジスタＭ３のエミッタと、ＰＮＰトランジスタＭ４のエミッタとが電源ノードＶＤＤに接続されている。ＰＮＰトランジスタＭ３のベースと、ＰＮＰトランジスタＭ４のベースおよびコレクタとがノードＮ５に接続されている。ＰＮＰトランジスタＭ３のコレクタと、ＮＰＮトランジスタＭ５のベースと、ＮＰＮトランジスタＭ６のコレクタおよびベースと、ＮＰＮトランジスタＭ７のベースと、拡散抵抗Ｒ３とがノードＮ１を介して互いに接続されている。ＮＰＮトランジスタＭ５〜Ｍ７のエミッタが接地ノードＶＳＳに接続されている。ＮＰＮトランジスタＭ５のコレクタがノードＮ４に接続されている。ＮＰＮトランジスタＭ７のコレクタがノードＮ８に接続されている。
リーク電流補正回路ＣＲ２において、ＰＮＰトランジスタＭ１１〜Ｍ１５のエミッタが電源ノードＶＤＤに接続されている。ＰＮＰトランジスタＭ１１〜Ｍ１５のベースおよびＰＮＰトランジスタＭ１１のコレクタが互いに接続されている。ＰＮＰトランジスタＭ１１のコレクタがノードＮ２を介してＮＰＮトランジスタＭ１６〜Ｍ１８のコレクタおよびベースに接続されている。ＰＮＰトランジスタＭ１５のコレクタが温度検出部ＴＤＵにおけるＮＰＮトランジスタＴＤ１〜ＴＤ３のベースおよびコレクタに接続されている。ＰＮＰトランジスタＭ１４のコレクタが温度検出部ＴＤＵにおけるＮＰＮトランジスタＴＤ４〜ＴＤ６のベースおよびコレクタに接続されている。ＰＮＰトランジスタＭ１３のコレクタが温度検出部ＴＤＵにおけるＮＰＮトランジスタＴＤ７〜ＴＤ９のベースおよびコレクタに接続されている。ＰＮＰトランジスタＭ１２のコレクタが温度検出部ＴＤＵにおけるＮＰＮトランジスタＴＤ１０〜ＴＤ１２のベースおよびコレクタに接続されている。
リーク電流補正回路ＣＲ３において、ＰＮＰトランジスタＭ２１〜Ｍ２３のエミッタが電源ノードＶＤＤに接続されている。ＰＮＰトランジスタＭ２１のベースおよびコレクタと、ＰＮＰトランジスタＭ２２およびＭ２３のベースとがノードＮ３を介してＮＰＮトランジスタＭ２４のコレクタに接続されている。ＰＮＰトランジスタＭ２２のコレクタがノードＮ７に接続されている。ＰＮＰトランジスタＭ２３のコレクタがノードＮ６に接続されている。ＮＰＮトランジスタＭ２４のエミッタおよびベースが互いに接続されている。
第１基準電圧生成回路ＶＳにおいて、ＮＰＮトランジスタＭ３４のベースよびコレクタが基準電圧ノードＶＢＧに接続されている。ＮＰＮトランジスタＭ３４のエミッタと拡散抵抗Ｒ２の第１導通電極とがノードＮ８を介して接続されている。拡散抵抗Ｒ２の第２導通電極と可変抵抗ＶＲ１の第１端とが接続されている。可変抵抗ＶＲ１の第２端が接地ノードＶＳＳに接続されている。
第２基準電圧生成回路１３において、アンプＡＭＰ２は、基準電圧ノードＶＢＧに接続された非反転入力端子と、抵抗Ｒ１２の第１端および抵抗Ｒ１３の第１端に接続された反転入力端子と、抵抗Ｒ１１の第１端および抵抗Ｒ１２の第２端に接続された出力端子とを有する。抵抗Ｒ１１の第２端および抵抗Ｒ１３の第２端が接地ノードＶＳＳに接続されている。
定電流源ＩＳは、たとえばバンドギャップ定電流源であり、定電流ＩＳＴを生成する。たとえば、ＮＰＮトランジスタＭ２のサイズは、ＮＰＮトランジスタＭ１のサイズのｎ（ｎは２以上の自然数）倍である。
電流ミラー回路ＭＲ５は、定電流ＩＳＴに対応する電流を基準電流ＩＲＥＦ１として温度検出部ＴＤＵに供給する。また、電流ミラー回路ＭＲ５は、定電流ＩＳＴに対応する電流を基準電流ＩＲＥＦ２として第１基準電圧生成回路ＶＳに供給する。
温度検出部ＴＤＵは、周囲温度を検出し、検出した温度に応じて温度検出電圧ＶＴＥＭＰを変化させ、バッファＢＵＦ１へ出力する。
より詳細には、温度検出部ＴＤＵにおいて、ＮＰＮトランジスタＴＤ１〜ＴＤ１２の各々は、ダイオード接続されており、ダイオードとして動作する。すなわち、ＮＰＮトランジスタＴＤ１〜ＴＤ１２は、周囲温度に応じて順方向電圧が変化する。ここで、複数個のＮＰＮトランジスタが温度検出ノードＶＴＥＭＰと接地ノードＶＳＳとの間に直列接続される構成により、温度変化に対する温度検出ノードＶＴＥＭＰの電圧の変化を大きくすることができる。また、複数個のＮＰＮトランジスタが温度検出ノードＶＴＥＭＰと接地ノードＶＳＳとの間に並列接続される構成により、ノイズに対する温度検出ノードＶＴＥＭＰの電圧の変動を抑制することができる。
なお、温度検出部ＴＤＵは、ダイオードに限らず、所定値以上の電流が両端を通して流れるために両端に印加されるべき電圧が周囲温度に応じて変化する温度検出素子を含む構成であればよい。また、定電流源ＩＳは、バンドギャップ定電流源に限らず、温度検出素子を通して上記所定値以上の電流を流すために温度検出素子に電圧を印加する回路であればよい。
第１基準電圧生成回路ＶＳは、定電流源ＩＳとともにバンドギャップ定電圧源を構成し、電流ミラー回路ＭＲ５を介して定電流源ＩＳから受けた基準電流ＩＲＥＦ２に基づいて基準電圧ＶＢＧを生成し、第２基準電圧生成回路１３へ出力する。
第２基準電圧生成回路１３は、第１基準電圧生成回路ＶＳから受けた基準電圧ＶＢＧを増幅し、増幅した電圧を分圧して複数個の基準電圧を生成し、電圧選択回路１１へ出力する。
より詳細には、アンプＡＭＰ２は、基準電圧ＶＢＧを増幅して出力する。抵抗Ｒ１１の第１端および第２端間における４つのノードにおける４つの基準電圧が電圧選択回路１１へ出力される。
論理回路１２は、制御端子ＴＣ１を介して外部から受けた制御信号に基づいて電圧選択制御信号を生成し、電圧選択回路１１へ出力する。
電圧選択回路１１は、論理回路１２から受けた電圧選択制御信号に基づいて、第２基準電圧生成回路１３から受けた複数個の基準電圧のうちのいずれか１個を選択し、比較電圧ＶＣＯＭＰとして比較部ＣＭＰＵ１へ出力する。
バッファＢＵＦ１は、温度検出部ＴＤＵから受けた温度検出電圧ＶＴＥＭＰを低インピーダンスで比較部ＣＭＰＵ１へ出力し、かつ出力端子ＴＯＵＴ１を介して半導体装置３０１の外部へ低インピーダンスで出力する。
より詳細には、アンプＡＭＰ１は、温度検出電圧ＶＴＥＭＰを受ける非反転入力端子と、互いに接続された反転入力端子および出力端子とを有する。すなわち、アンプＡＭＰ１は、ボルテージフォロア回路として動作する。
比較部ＣＭＰＵ１は、バッファＢＵＦ１を介して受けた温度検出電圧ＶＴＥＭＰと、電圧選択回路１１から受けた比較電圧ＶＣＯＭＰとを比較し、比較結果を示す信号を出力端子ＴＯＵＴ２を介して半導体装置３０１の外部へ出力する。
より詳細には、コンパレータＣＭＰ２は、バッファＢＵＦ１の出力電圧を受ける反転入力端子と、比較電圧ＶＣＯＭＰを受ける非反転入力端子とを有する。コンパレータＣＭＰ２は、温度検出電圧ＶＴＥＭＰが比較電圧ＶＣＯＭＰより大きい場合には論理ローレベルの信号を出力し、温度検出電圧ＶＴＥＭＰが比較電圧ＶＣＯＭＰより小さい場合には論理ハイレベルの信号を出力する。また、コンパレータＣＭＰ２は、たとえばヒステリシスを有する。
ＮＯＴゲートＧ１は、コンパレータＣＭＰ２から受けた信号の論理レベルを反転してＮＯＴゲートＧ２へ出力する。ＮＯＴゲートＧ２は、ＮＯＴゲートＧ１から受けた信号の論理レベルを反転してＮＰＮトランジスタＭ３５のベースへ出力する。ＮＰＮトランジスタＭ３５のコレクタが出力端子ＴＯＵＴに接続され、エミッタが接地ノードＶＳＳに接続されている。
半導体装置３０１の外部において、出力端子ＴＯＵＴ２は、抵抗ＲＥＸＴを介してプルアップされている。
リーク電流補正回路ＣＲ１は、拡散抵抗Ｒ１において発生するリーク電流による定電流ＩＳＴの変動を補正する。また、リーク電流補正回路ＣＲ１は、拡散抵抗Ｒ２において発生するリーク電流による基準電圧ＶＢＧの変動を補正する。
リーク電流補正回路ＣＲ２は、ＮＰＮトランジスタＴＤ１〜ＴＤ１２において発生するリーク電流による温度検出電圧ＶＴＥＭＰの変動を補正する。
リーク電流補正回路ＣＲ３は、ＮＰＮトランジスタＭ１，Ｍ２において発生するリーク電流による定電流ＩＳＴの変動を補正する。
図２は、拡散抵抗Ｒ１の構成を示す断面図である。
図２を参照して、拡散抵抗Ｒ１は、ｐ型基板（半導体領域）５１と、ｎ型拡散領域５２と、ｎ＋型拡散領域５３と、ｐ−型拡散領域５４と、ｐ＋型拡散領域５５，５６と、ｐ型拡散領域５７〜６０とを備える。
バリッド層６１は、ｎ＋型半導体領域であり、ｐ型基板５１およびｎ型拡散領域５２において電気抵抗値を小さくするために形成されている。
ｐ型基板５１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域５２は、ｐ型基板５１の主表面上に形成されている。
ｎ＋型拡散領域５３は、ｎ型拡散領域５２の表面に、ｐ型基板５１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域５３は、電位を固定するための電位固定ノードＮＶを有する。ｎ＋型拡散領域５３は、ノードＮ５を介してミラー回路ＭＲ１の基準側トランジスタＭ４に接続されている。
ｐ−型拡散領域５４は、ｎ型拡散領域５２の表面に、ｐ型基板５１の主表面およびｎ＋型拡散領域５３と間隔をあけて形成されている。ｐ＋型拡散領域５５は、ｐ−型拡散領域５４の表面に、ｎ型拡散領域５２およびｐ＋型拡散領域５６と間隔をあけて形成されている。ｐ＋型拡散領域５５は、ノードＮ４を介してミラー回路ＭＲ２の出力側トランジスタＭ５に接続された抵抗ノードＮＲ１を有する。ｐ＋型拡散領域５６は、ｐ−型拡散領域５４の表面に、ｎ型拡散領域５２およびｐ＋型拡散領域５５と間隔をあけて形成されている。ｐ＋型拡散領域５６は、接地ノードＶＳＳに接続された抵抗ノードＮＲ２を有する。
ｐ型拡散領域５７〜６０は、ｐ型基板５１とともにｎ型拡散領域５２を囲むように形成されている。
ここで、拡散抵抗Ｒ１では、電位固定ノードＮＶおよび抵抗ノードＮＲ２を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ１が流れる。そして、リーク電流ＩＲ１は温度特性を有することから、定電流ＩＳＴが温度変化に対して一定でなくなってしまう。
再び図１を参照して、そこで、本発明の第１の実施の形態に係る半導体装置では、リーク電流補正回路ＣＲ１は、リーク電流ＩＲ１と略同じ大きさでかつ同じ方向の電流を、拡散抵抗Ｒ１を介さずにＮＰＮトランジスタＭ２を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に電流を流す。
より詳細には、ミラー回路ＭＲ１における出力側トランジスタＭ３は、基準側トランジスタＭ４を通して流れるリーク電流ＩＲ１に対応する電流を出力する。そして、ミラー回路ＭＲ２における出力側トランジスタＭ５は、基準側トランジスタＭ６を通して流れる電流すなわちミラー回路ＭＲ１の出力電流に対応する電流を拡散抵抗Ｒ１を介さずにＮＰＮトランジスタＭ２のエミッタと接地ノードＶＳＳとの間に流す。
このような構成により、リーク電流ＩＲ１による定電流ＩＳＴの誤差を補正することができるため、リーク電流による温度検出精度の劣化を抑制することができる。
図３は、拡散抵抗Ｒ２の構成を示す断面図である。
図３を参照して、拡散抵抗Ｒ２は、ｐ型基板（半導体領域）１１１と、ｎ型拡散領域１１２と、ｎ＋型拡散領域１１３と、ｐ−型拡散領域１１４と、ｐ＋型拡散領域１１５，１１６と、ｐ型拡散領域１１７〜１２０とを備える。
バリッド層１２１は、ｎ＋型半導体領域であり、ｐ型基板１１１およびｎ型拡散領域１１２において電気抵抗値を小さくするために形成されている。
ｐ型基板１１１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域１１２は、ｐ型基板１１１の主表面上に形成されている。
ｎ＋型拡散領域１１３は、ｎ型拡散領域１１２の表面に、ｐ型基板１１１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域１１３は、電位を固定するための電位固定ノードＮＶを有する。ｎ＋型拡散領域１１３は、ノードＮ５を介してミラー回路ＭＲ１の基準側トランジスタＭ４に接続されている。
ｐ−型拡散領域１１４は、ｎ型拡散領域１１２の表面に、ｐ型基板１１１の主表面およびｎ＋型拡散領域１１３と間隔をあけて形成されている。ｐ＋型拡散領域１１５は、ｐ−型拡散領域１１４の表面に、ｎ型拡散領域１１２およびｐ＋型拡散領域１１６と間隔をあけて形成されている。ｐ＋型拡散領域１１５は、ノードＮ８を介してミラー回路ＭＲ２の出力側トランジスタＭ７に接続された抵抗ノードＮＲ１を有する。ｐ＋型拡散領域１１６は、ｐ−型拡散領域１１４の表面に、ｎ型拡散領域１１２およびｐ＋型拡散領域１１５と間隔をあけて形成されている。ｐ＋型拡散領域１１６は、可変抵抗ＶＲ１に接続された抵抗ノードＮＲ２を有する。
ｐ型拡散領域１１７〜１２０は、ｐ型基板１１１とともにｎ型拡散領域１１２を囲むように形成されている。
ここで、拡散抵抗Ｒ２では、電位固定ノードＮＶおよび抵抗ノードＮＲ２を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ２が流れる。そして、リーク電流ＩＲ２は温度特性を有することから、基準電圧ＶＢＧが温度変化に対して一定でなくなってしまう。
再び図１を参照して、そこで、本発明の第１の実施の形態に係る半導体装置では、リーク電流補正回路ＣＲ１は、リーク電流ＩＲ２と略同じ大きさでかつ同じ方向の電流を、拡散抵抗Ｒ２を介さずにノードＮ８を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に電流を流す。
より詳細には、ミラー回路ＭＲ１における出力側トランジスタＭ３は、基準側トランジスタＭ４を通して流れるリーク電流ＩＲ２に対応する電流を出力する。そして、ミラー回路ＭＲ２における出力側トランジスタＭ７は、基準側トランジスタＭ６を通して流れる電流すなわちミラー回路ＭＲ１の出力電流に対応する電流を拡散抵抗Ｒ２の抵抗ノードＮＲ２を介さずにノードＮ８と接地ノードＶＳＳとの間に流す。
このような構成により、リーク電流ＩＲ２による基準電圧ＶＢＧの誤差を補正することができるため、リーク電流による温度検出精度の劣化を抑制することができる。
また、拡散抵抗Ｒ１では、ｎ型拡散領域５２ならびにｐ型拡散領域５７〜６０およびｐ型基板５１によって形成されたダイオードＸＤ１を介して電位固定ノードＮＶと接地ノードＶＳＳとの間にリーク電流ＩＲ３が流れる。また、拡散抵抗Ｒ２では、ｎ型拡散領域１１２ならびにｐ型拡散領域１１７〜１２０およびｐ型基板１１１によって形成されたダイオードＸＤ８を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ４が流れる。
そうすると、リーク電流ＩＲ３およびＩＲ４もミラー回路ＭＲ１における基準側トランジスタＭ４を通して流れることから、ミラー回路ＭＲ２における出力側トランジスタＭ３がリーク電流ＩＲ３およびＩＲ４に対応する電流も出力してしまう。これにより、リーク電流補正回路ＣＲ１は、リーク電流ＩＲ１に起因する定電流ＩＳＴの誤差と、リーク電流ＩＲ２に起因する基準電圧ＶＢＧの誤差とを正確に補正できなくなってしまう。
そこで、本発明の第１の実施の形態に係る半導体装置では、拡散抵抗Ｒ３をダミー拡散抵抗として設ける。
図４は、拡散抵抗Ｒ３の構成を示す断面図である。
図４を参照して、拡散抵抗Ｒ３は、ｐ型基板（半導体領域）１５１と、ｎ型拡散領域１５２と、ｎ＋型拡散領域１５３と、ｐ−型拡散領域１５４と、ｐ＋型拡散領域１５５，１５６と、ｐ型拡散領域１５７〜１６０とを備える。
バリッド層１６１は、ｎ＋型半導体領域であり、ｐ型基板１５１およびｎ型拡散領域１５２において電気抵抗値を小さくするために形成されている。
ｐ型基板１５１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域１５２は、ｐ型基板１５１の主表面上に形成されている。
ｎ＋型拡散領域１５３は、ｎ型拡散領域１５２の表面に、ｐ型基板１５１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域１５３は、電位を固定するための電位固定ノードＮＶを有する。ｎ＋型拡散領域１５３は、ノードＮ１に接続されている。
ｐ−型拡散領域１５４は、ｎ型拡散領域１５２の表面に、ｐ型基板１５１の主表面およびｎ＋型拡散領域１５３と間隔をあけて形成されている。ｐ＋型拡散領域１５５は、ｐ−型拡散領域１５４の表面に、ｎ型拡散領域１５２およびｐ＋型拡散領域１５６と間隔をあけて形成されている。ｐ＋型拡散領域１５６は、ｐ−型拡散領域１５４の表面に、ｎ型拡散領域１５２およびｐ＋型拡散領域１５５と間隔をあけて形成されている。ｐ＋型拡散領域１５５および１５６は開放されている。
ｐ型拡散領域１５７〜１６０は、ｐ型基板１５１とともにｎ型拡散領域１５２を囲むように形成されている。
ここで、拡散抵抗Ｒ３では、拡散抵抗Ｒ１およびＲ２と同様に、ｎ型拡散領域１５２ならびにｐ型拡散領域１５７〜１６０およびｐ型基板１５１によって形成されたダイオードＸＤ２を介してｎ＋型拡散領域１５３と接地ノードＶＳＳとの間にリーク電流ＩＲ５が流れる。
前述のように、ミラー回路ＭＲ１における基準側トランジスタＭ４には、リーク電流ＩＲ１〜ＩＲ４の合成電流が流れる。ミラー回路ＭＲ１における出力側トランジスタＭ３は、この合成電流に対応する電流を出力する。
ここで、出力側トランジスタＭ３から拡散抵抗Ｒ３へリーク電流ＩＲ５が流れることから、出力側トランジスタＭ３の出力電流からリーク電流ＩＲ５を減じた電流がミラー回路ＭＲ２における基準側トランジスタＭ６を通して流れる。そうすると、ミラー回路ＭＲ２における出力側トランジスタＭ５は、ミラー回路ＭＲ１の出力電流のうち、リーク電流ＩＲ１のみに対応する電流を拡散抵抗Ｒ１を介さずにＮＰＮトランジスタＭ２のエミッタと接地ノードＶＳＳとの間に流す。また、ミラー回路ＭＲ２における出力側トランジスタＭ７は、ミラー回路ＭＲ１の出力電流のうち、リーク電流ＩＲ２のみに対応する電流を拡散抵抗Ｒ２を介さずにノードＮ８と接地ノードＶＳＳとの間に流す。
リーク電流ＩＲ３の電流値は、拡散抵抗Ｒ１におけるｐ型拡散領域５７〜６０およびｐ型基板５１とｎ型拡散領域５２との接合面積Ｓ１によって決まる。また、リーク電流ＩＲ４の電流値は、拡散抵抗Ｒ２におけるｐ型拡散領域１１７〜１２０およびｐ型基板１１１とｎ型拡散領域１１２との接合面積Ｓ２によって決まる。また、リーク電流ＩＲ５の電流値は、ダミー拡散抵抗Ｒ３におけるｐ型拡散領域１５７〜１６０およびｐ型基板１５１とｎ型拡散領域１５２との接合面積Ｓ３によって決まる。
本発明の第１の実施の形態に係る半導体装置では、接合面積Ｓ１に電流ミラー回路ＭＲ１のミラー比を乗じた値と、接合面積Ｓ３とが略同じである。これにより、リーク電流補正回路ＣＲ１は、リーク電流ＩＲ１と略同じ大きさでかつ同じ方向の電流を、拡散抵抗Ｒ１を介さずにＮＰＮトランジスタＭ２を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に電流を流すことができる。
また、接合面積Ｓ２に電流ミラー回路ＭＲ１のミラー比を乗じた値と、接合面積Ｓ３とが略同じである。これにより、リーク電流補正回路ＣＲ１は、リーク電流ＩＲ２と略同じ大きさでかつ同じ方向の電流を、拡散抵抗Ｒ２を介さずにノードＮ８を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に電流を流すことができる。
このような構成により、定電流ＩＳＴの誤差の補正が、リーク電流ＩＲ３によって正確に行なわれなくなることを防ぐことができる。また、基準電圧ＶＢＧの誤差の補正が、リーク電流ＩＲ４によって正確に行なわれなくなることを防ぐことができる。したがって、リーク電流による温度検出精度の劣化をさらに抑制することができる。
図５は、ＮＰＮトランジスタＴＤの構成を示す断面図である。ここで、ＮＰＮトランジスタＴＤは、ＮＰＮトランジスタＴＤ１〜ＴＤ１２の各々に対応している。
図５を参照して、ＮＰＮトランジスタＴＤは、ｐ型基板（半導体領域）９１と、ｎ型拡散領域９２と、ｎ＋型拡散領域９３，９６と、ｐ−型拡散領域９４と、ｐ＋型拡散領域９５と、ｐ型拡散領域９７〜１００とを備える。
バリッド層１０１は、ｎ＋型半導体領域であり、ｐ型基板９１およびｎ型拡散領域９２において電気抵抗値を小さくするために形成されている。コレクタウォール１０２は、ｎ＋型半導体領域であり、ｎ型拡散領域９２において電気抵抗値を小さくするために形成されている。
ｐ型基板９１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域９２は、ｐ型基板９１の主表面上に形成されている。
ｎ＋型拡散領域９３は、ｎ型拡散領域９２の表面に、ｐ型基板９１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域９３は、直接にあるいは他のＮＰＮトランジスタＴＤを介して温度検出ノードＶＴＥＭＰに接続されている。
ｐ−型拡散領域９４は、ｎ型拡散領域９２の表面に、ｐ型基板９１の主表面およびｎ＋型拡散領域９３と間隔をあけて形成されている。ｐ＋型拡散領域９５は、ｎ型拡散領域９２の表面に、ｐ型基板９１の主表面ならびにｎ＋型拡散領域９３および９６と間隔をあけて形成されている。ｐ＋型拡散領域９５は、直接にあるいは他のＮＰＮトランジスタＴＤを介して温度検出ノードＶＴＥＭＰに接続されている。ｎ＋型拡散領域９６は、ｐ−型拡散領域９４の表面に、ｎ型拡散領域９２およびｐ＋型拡散領域９５と間隔をあけて形成されている。ｐ＋型拡散領域９６は、直接にあるいは他のＮＰＮトランジスタＴＤを介して接地ノードＶＳＳに結合されている。
ｐ型拡散領域９７〜１００は、ｐ型基板９１とともにｎ型拡散領域９２を囲むように形成されている。
ここで、ＮＰＮトランジスタＴＤ１〜ＴＤ１２では、ｎ型拡散領域９２ならびにｐ型拡散領域９７〜１００およびｐ型基板９１によって形成されたダイオードＸＤ３〜ＸＤ６を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ６が流れる。そして、リーク電流ＩＲ６は温度特性を有することから、温度変化に対する温度検出電圧ＶＴＥＭＰの変化量が一定でなくなってしまう。
そこで、本発明の第１の実施の形態に係る半導体装置では、ＮＰＮトランジスタＭ１６〜Ｍ１８をダミートランジスタＴＤＤとして設ける。
図６は、ダミートランジスタの構成を示す断面図である。
図６を参照して、ダミートランジスタＴＤＤは、ｐ型基板（半導体領域）１７１と、ｎ型拡散領域１７２と、ｎ＋型拡散領域１７３，１７６と、ｐ−型拡散領域１７４と、ｐ＋型拡散領域１７５と、ｐ型拡散領域１７７〜１８０とを備える。
バリッド層１８１は、ｎ＋型半導体領域であり、ｐ型基板１７１およびｎ型拡散領域１７２において電気抵抗値を小さくするために形成されている。コレクタウォール１８２は、ｎ＋型半導体領域であり、ｎ型拡散領域１７２において電気抵抗値を小さくするために形成されている。
ｐ型基板１７１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域１７２は、ｐ型基板１７１の主表面上に形成されている。
ｎ＋型拡散領域１７３は、ｎ型拡散領域１７２の表面に、ｐ型基板１７１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域１７３は、ノードＮ２を介して電流ミラー回路ＭＲ３に接続されている。
ｐ−型拡散領域１７４は、ｎ型拡散領域１７２の表面に、ｐ型基板１７１の主表面およびｎ＋型拡散領域１７３と間隔をあけて形成されている。ｐ＋型拡散領域１７５は、ｎ型拡散領域１７２の表面に、ｐ型基板１７１の主表面ならびにｎ＋型拡散領域１７３および１７６と間隔をあけて形成されている。ｐ＋型拡散領域１７５は、ノードＮ２を介して電流ミラー回路ＭＲ３に接続されている。ｎ＋型拡散領域１７６は、ｐ−型拡散領域１７４の表面に、ｎ型拡散領域１７２およびｐ＋型拡散領域１７５と間隔をあけて形成されている。ｐ＋型拡散領域１７６は、開放されている。
ｐ型拡散領域１７７〜１８０は、ｐ型基板１７１とともにｎ型拡散領域１７２を囲むように形成されている。
ここで、ダミートランジスタＴＤＤでは、ＮＰＮトランジスタＴＤと同様に、ｎ型拡散領域１７２ならびにｐ型拡散領域１７７〜１８０およびｐ型基板１７１によって形成されているダイオードＸＤ７を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ７が流れる。
ミラー回路ＭＲ３における出力側トランジスタＭ１２〜Ｍ１５は、基準側トランジスタＭ１１を通して流れるリーク電流ＩＲ７に対応する電流をＮＰＮトランジスタＴＤ１〜ＴＤ３、ＮＰＮトランジスタＴＤ４〜ＴＤ６、ＮＰＮトランジスタＴＤ７〜ＴＤ９およびＮＰＮトランジスタＴＤ１０〜ＴＤ１２へそれぞれ出力する。
リーク電流ＩＲ６の電流値は、ＮＰＮトランジスタＴＤにおけるｐ型拡散領域９７〜１００およびｐ型基板９１とｎ型拡散領域９２との接合面積Ｓ４によって決まる。また、リーク電流ＩＲ７の電流値は、ダミートランジスタＴＤＤにおけるｐ型拡散領域１７７〜１８０およびｐ型基板１７１とｎ型拡散領域１７２との接合面積Ｓ５によって決まる。
本発明の第１の実施の形態に係る半導体装置では、接合面積Ｓ５にミラー回路ＭＲ３のミラー比を乗じた値と、接合面積Ｓ４とが略同じである。これにより、リーク電流補正回路ＣＲ２は、リーク電流ＩＲ６と略同じ大きさでかつ同じ方向の電流を、ＮＰＮトランジスタＴＤにおけるｐ＋型拡散領域９５、ｐ−型拡散領域９４およびｎ＋型拡散領域９６を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に流すことができる。
このような構成により、温度変化に対する温度検出電圧ＴＥＭＰの線形性からのずれを補正することができるため、リーク電流による温度検出精度の劣化を抑制することができる。
図７は、ＮＰＮトランジスタＭ１の構成を示す断面図である。
図７を参照して、ＮＰＮトランジスタＭ１は、ｐ型基板（半導体領域）１９１と、ｎ型拡散領域１９２と、ｎ＋型拡散領域１９３，１９６と、ｐ−型拡散領域１９４と、ｐ＋型拡散領域１９５と、ｐ型拡散領域１９７〜２００とを備える。
バリッド層２０１は、ｐ型基板１９１およびｎ型拡散領域１９２において電気抵抗値を小さくするために形成されている。コレクタウォール２０２は、ｎ＋型半導体領域であり、ｎ型拡散領域１９２において電気抵抗値を小さくするために形成されている。
ｐ型基板１９１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域１９２は、ｐ型基板１９１の主表面上に形成されている。
ｎ＋型拡散領域１９３は、ｎ型拡散領域１９２の表面に、ｐ型基板１９１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域１９３は、ノードＮ７を介してカレントミラー回路ＭＲ４に接続されている。
ｐ−型拡散領域１９４は、ｎ型拡散領域１９２の表面に、ｐ型基板１９１の主表面およびｎ＋型拡散領域１９３と間隔をあけて形成されている。ｐ＋型拡散領域１９５は、ｎ型拡散領域１９２の表面に、ｐ型基板１９１の主表面ならびにｎ＋型拡散領域１９３および１９６と間隔をあけて形成されている。ｐ＋型拡散領域１９５は、ノードＮ７を介してカレントミラー回路ＭＲ４に接続されている。ｎ＋型拡散領域１９６は、ｐ−型拡散領域１９４の表面に、ｎ型拡散領域１９２およびｐ＋型拡散領域１９５と間隔をあけて形成されている。ｐ＋型拡散領域１９６は、接地ノードＶＳＳに結合されている。
ｐ型拡散領域１９７〜２００は、ｐ型基板１９１とともにｎ型拡散領域１９２を囲むように形成されている。
ここで、ＮＰＮトランジスタＭ１では、ｎ型拡散領域１９２ならびにｐ型拡散領域１９７〜２００およびｐ型基板１９１によって形成されたダイオードＸＤ８を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ８が流れる。そして、リーク電流ＩＲ８は温度特性を有することから、定電流ＩＳＴが温度変化に対して一定でなくなってしまう。
図８は、ＮＰＮトランジスタＭ２の構成を示す断面図である。
図８を参照して、ＮＰＮトランジスタＭ２は、ｐ型基板（半導体領域）７１と、ｎ型拡散領域７２と、ｎ＋型拡散領域７３，７６と、ｐ−型拡散領域７４と、ｐ＋型拡散領域７５と、ｐ型拡散領域７７〜８０とを備える。
バリッド層８１は、ｎ＋型半導体領域であり、ｐ型基板７１およびｎ型拡散領域７２において電気抵抗値を小さくするために形成されている。コレクタウォール８２は、ｎ＋型半導体領域であり、ｎ型拡散領域７２において電気抵抗値を小さくするために形成されている。
ｐ型基板７１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域７２は、ｐ型基板７１の主表面上に形成されている。
ｎ＋型拡散領域７３は、ｎ型拡散領域７２の表面に、ｐ型基板７１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域７３は、ノードＮ６を介してカレントミラー回路ＭＲ４に接続されている。
ｐ−型拡散領域７４は、ｎ型拡散領域７２の表面に、ｐ型基板７１の主表面およびｎ＋型拡散領域７３と間隔をあけて形成されている。ｐ＋型拡散領域７５は、ｎ型拡散領域７２の表面に、ｐ型基板７１の主表面ならびにｎ＋型拡散領域７３および７６と間隔をあけて形成されている。ｐ＋型拡散領域７５は、ノードＮ７を介してカレントミラー回路ＭＲ４に接続されている。ｎ＋型拡散領域７６は、ｐ−型拡散領域７４の表面に、ｎ型拡散領域７２およびｐ＋型拡散領域７５と間隔をあけて形成されている。ｐ＋型拡散領域７６は、ノードＮ４を介して拡散抵抗Ｒ１に接続されている。
ｐ型拡散領域７７〜８０は、ｐ型基板７１とともにｎ型拡散領域７２を囲むように形成されている。
ここで、ＮＰＮトランジスタＭ２では、ｎ型拡散領域７２ならびにｐ型拡散領域７７〜８０およびｐ型基板７１によって形成されたダイオードＸＤ９を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ９が流れる。そして、リーク電流ＩＲ９は温度特性を有することから、定電流ＩＳＴが温度変化に対して一定でなくなってしまう。
そこで、本発明の第１の実施の形態に係る半導体装置では、ＮＰＮトランジスタＭ２４を設ける。
図９は、ＮＰＮトランジスタＭ２４の構成を示す断面図である。
図９を参照して、ＮＰＮトランジスタＭ２４は、ｐ型基板（半導体領域）２１１と、ｎ型拡散領域２１２と、ｎ＋型拡散領域２１３，２１６と、ｐ−型拡散領域２１４と、ｐ＋型拡散領域２１５と、ｐ型拡散領域２１７〜２２０とを備える。
バリッド層２２１は、ｎ＋型半導体領域であり、ｐ型基板２１１およびｎ型拡散領域２１２において電気抵抗値を小さくするために形成されている。コレクタウォール２２２は、ｎ＋型半導体領域であり、ｎ型拡散領域２１２において電気抵抗値を小さくするために形成されている。
ｐ型基板２１１は、接地ノードＶＳＳに接続されている。ｎ型拡散領域２１２は、ｐ型基板２１１の主表面上に形成されている。
ｎ＋型拡散領域２１３は、ｎ型拡散領域２１２の表面に、ｐ型基板２１１の主表面と間隔をあけて形成されている。ｎ＋型拡散領域２１３は、ノードＮ３を介してカレントミラー回路ＭＲ４に接続されている。
ｐ−型拡散領域２１４は、ｎ型拡散領域２１２の表面に、ｐ型基板２１１の主表面およびｎ＋型拡散領域２１３と間隔をあけて形成されている。ｐ＋型拡散領域２１５は、ｎ型拡散領域２１２の表面に、ｐ型基板２１１の主表面ならびにｎ＋型拡散領域２１３および２１６と間隔をあけて形成されている。ｎ＋型拡散領域２１６は、ｐ−型拡散領域２１４の表面に、ｎ型拡散領域２１２およびｐ＋型拡散領域２１５と間隔をあけて形成されている。ｐ＋型拡散領域２１５および２１６は開放されている。
ｐ型拡散領域２１７〜２２０は、ｐ型基板２１１とともにｎ型拡散領域２１２を囲むように形成されている。
ここで、ＮＰＮトランジスタＭ２４では、ＮＰＮトランジスタＭ１およびＭ２と同様に、ｎ型拡散領域２１２ならびにｐ型拡散領域２１７〜２２０およびｐ型基板２１１によって形成されたダイオードＸＤ１０を介して電源ノードＶＤＤと接地ノードＶＳＳとの間にリーク電流ＩＲ１０が流れる。
ミラー回路ＭＲ４における基準側トランジスタＭ２１には、リーク電流ＩＲ１０が流れる。ミラー回路ＭＲ４における出力側トランジスタＭ２２は、リーク電流ＩＲ１０に対応する電流をＮＰＮトランジスタＭ１を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に流す。また、ミラー回路ＭＲ４における出力側トランジスタＭ２３は、リーク電流ＩＲ１０に対応する電流をＮＰＮトランジスタＭ２を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に流す。
リーク電流ＩＲ８の電流値は、ＮＰＮトランジスタＭ１におけるｐ型拡散領域１９７〜２００およびｐ型基板１９１とｎ型拡散領域１９２との接合面積Ｓ６によって決まる。また、リーク電流ＩＲ９の電流値は、ＮＰＮトランジスタＭ２におけるｐ型拡散領域７７〜８０およびｐ型基板７１とｎ型拡散領域７２との接合面積Ｓ７によって決まる。また、リーク電流ＩＲ１０の電流値は、ＮＰＮトランジスタＭ２４におけるｐ型拡散領域２１７〜２２０およびｐ型基板２１１とｎ型拡散領域２１２との接合面積Ｓ８によって決まる。
本発明の第１の実施の形態に係る半導体装置では、接合面積Ｓ８に基準側トランジスタＭ２１および出力側トランジスタＭ２２で構成されるミラー回路のミラー比を乗じた値と、接合面積Ｓ６とが略同じである。これにより、リーク電流補正回路ＣＲ３は、リーク電流ＩＲ８と略同じ大きさでかつ同じ方向の電流を、ＮＰＮトランジスタＭ１におけるｎ＋型拡散領域１９３、ｎ型拡散領域１９２、ｐ＋型拡散領域１９５、ｐ−型拡散領域１９４およびｎ＋型拡散領域１９６を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に流すことができる。
また、接合面積Ｓ８に基準側トランジスタＭ２１および出力側トランジスタＭ２３で構成されるミラー回路のミラー比を乗じた値と、接合面積Ｓ７とが略同じである。これにより、リーク電流補正回路ＣＲ３は、リーク電流ＩＲ９と略同じ大きさでかつ同じ方向の電流を、ＮＰＮトランジスタＭ２におけるｎ＋型拡散領域７３、ｎ型拡散領域７２、ｐ＋型拡散領域７５、ｐ−型拡散領域７４およびｎ＋型拡散領域７６を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に流すことができる。
このような構成により、リーク電流ＩＲ８およびＩＲ９による定電流ＩＳＴの誤差を補正することができるため、リーク電流による温度検出精度の劣化を抑制することができる。
また、拡散抵抗Ｒ１において発生するリーク電流による定電流ＩＳＴの変動を補正するための電流ミラー回路、および拡散抵抗Ｒ２において発生するリーク電流による基準電圧ＶＢＧの変動を補正するための電流ミラー回路として電流ミラー回路ＭＲ１およびＭＲ２を共有する構成により、半導体装置の小型化を図ることができる。なお、半導体装置３０１が、拡散抵抗Ｒ１において発生するリーク電流による定電流ＩＳＴの変動を補正するための２個の電流ミラー回路、および拡散抵抗Ｒ２において発生するリーク電流による基準電圧ＶＢＧの変動を補正するための２個の電流ミラー回路を別個に備える構成であってもよい。
また、本発明の第１の実施の形態に係る半導体装置では、トランジスタとしてバイポーラトランジスタを用いる構成であるとしたが、これに限定するものではなく、他の種類のトランジスタを用いる構成であってもよい。たとえば、電流ミラー回路ＭＲ１におけるＰＮＰトランジスタＭ４およびＰＮＰトランジスタＭ３と、電流ミラー回路ＭＲ２におけるＮＰＮトランジスタＭ６およびＮＰＮトランジスタＭ５，Ｍ７と、電流ミラー回路ＭＲ３におけるＰＮＰトランジスタＭ１１と、ＰＮＰトランジスタＭ１２〜Ｍ１５と、電流ミラー回路ＭＲ４におけるＰＮＰトランジスタＭ２１と、ＰＮＰトランジスタＭ２２，Ｍ２３と、電流ミラー回路ＭＲ５におけるＰＮＰトランジスタＭ３５と、ＰＮＰトランジスタＭ３１〜Ｍ３３とをＭＯＳ（Metal Oxide Semiconductor）トランジスタに変更してもよい。このような構成により、バイポーラトランジスタのジャンクション部分で発生するリーク電流を防ぐことができるため、より特性の良いリーク電流補正回路を構成することができる。また、ＭＯＳトランジスタを電流ミラー回路に用いた場合、電流ミラー回路における基準側トランジスタのゲートから出力側トランジスタのドレインに電流が流れないため、より特性の良いリーク電流補正回路を構成することができる。
ところで、特許文献１記載の温度検知回路では、デプレッション形ＭＯＳトランジスタおよびダイオード等においてリーク電流が発生するが、このリーク電流による温度検出精度の劣化を抑制することは考慮されていない。しかしながら、本発明の第１の実施の形態に係る半導体装置では、リーク電流補正回路ＣＲ１は、拡散抵抗Ｒ１において発生するリーク電流ＩＲ１と略同じ大きさでかつ同じ方向の電流を、拡散抵抗Ｒ１を介さずにＮＰＮトランジスタＭ２を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に電流を流す。また、リーク電流補正回路ＣＲ１は、拡散抵抗Ｒ２において発生するリーク電流ＩＲ２と略同じ大きさでかつ同じ方向の電流を、拡散抵抗Ｒ２を介さずに電源ノードＶＤＤと拡散抵抗Ｒ２との間のノードＮ８を介して電源ノードＶＤＤと接地ノードＶＳＳとの間に電流を流す。
このような構成により、リーク電流による定電流ＩＳＴおよび基準電圧ＶＢＧの変動を補正することができる。したがって、本発明の第１の実施の形態に係る半導体装置では、リーク電流による温度検出精度の劣化を抑制することにより、広範囲の温度を正確に検出することができる。
なお、本発明の第１の実施の形態に係る半導体装置は、比較部ＣＭＰＵ１、電圧選択回路１１、論理回路１２、第２基準電圧生成回路１３および出力端子ＴＯＵＴ２を備えることによりサーモスタットの機能を有しているが、これに限定するものではない。半導体装置３０１が、比較部ＣＭＰＵ１、電圧選択回路１１、論理回路１２、第２基準電圧生成回路１３および出力端子ＴＯＵＴ２を備えず、単にアナログ温度センサの機能を有する構成であってもよい。
次に、半導体装置３０１の適用例について説明する。
図１０は、本発明の第１の実施の形態に係る電源の構成を示す図である。
図１０を参照して、電源５０１は、電圧生成回路４０１と、半導体装置３０１とを備える。電源５０１は、たとえばコンピュータの電源として用いられる。
電圧生成回路４０１は、たとえば外部から受けた交流電圧ＶＩＮに基づいて所定電圧値を有する直流電圧ＶＯＵＴを生成する。
半導体装置３０１は、電圧生成回路４０１に近接して配置され、電圧生成回路４０１の温度を検出する、すなわち電圧生成回路４０１の発熱による周囲温度の上昇を検出する。半導体装置３０１は、たとえば、周囲温度が設定温度より小さい場合には論理ハイレベルの検出信号ＴＤＥＴを出力し、周囲温度が設定温度より大きい場合には論理ローレベルの検出信号ＴＤＥＴを出力する。
図１１は、本発明の第１の実施の形態に係る演算処理装置の構成を示す図である。
図１１を参照して、演算処理装置５０２は、ＣＰＵ（Central Processing Unit）４０２と、半導体装置３０１とを備える。ＣＰＵ４０２は、モノリシック集積回路である。また、半導体装置３０１は、モノリシック集積回路である。演算処理装置５０２は、ＣＰＵ４０２および半導体装置３０１を同一のパッケージに封入することにより作製される。
ＣＰＵ４０２は、外部から受けたデータおよび記憶データに対して種々の演算処理を行ない、演算結果を記憶し、また、演算結果を外部へ出力する。
半導体装置３０１は、ＣＰＵ４０２に近接して配置され、ＣＰＵ４０２の温度を検出する、すなわちＣＰＵ４０２の発熱による周囲温度の上昇を検出する。半導体装置３０１は、たとえば、周囲温度が設定温度より小さい場合には論理ハイレベルの検出信号ＴＤＥＴを出力し、周囲温度が設定温度より大きい場合には論理ローレベルの検出信号ＴＤＥＴを出力する。
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて基準電圧を選択するための制御信号を生成する構成を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
図１２は、本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
図１２を参照して、半導体装置３０２は、定電流源ＩＳと、リーク電流補正回路ＣＲ１〜ＣＲ３と、温度検出部ＴＤＵと、バッファＢＵＦ１と、比較部ＣＭＰＵ１と、電圧選択回路２１と、論理回路２２と、第１基準電圧生成回路ＶＳと、第２基準電圧生成回路２３と、制御信号生成部２４と、電源入力端子ＴＰＳと、出力端子ＴＯＵＴ１，ＴＯＵＴ２と、制御端子ＴＣ１１，ＴＣ１２と、電流ミラー回路ＭＲ５とを備える。
第２基準電圧生成回路２３は、アンプＡＭＰ２３と、抵抗Ｒ２１〜Ｒ２３とを含む。制御信号生成部２４は、コンパレータＣＭＰ１１〜ＣＭＰ１６を含む。
第２基準電圧生成回路２３において、アンプＡＭＰ２３は、基準電圧ノードＶＢＧに接続された非反転入力端子と、抵抗Ｒ２２の第１端および抵抗Ｒ２３の第１端に接続された反転入力端子と、抵抗Ｒ２１の第１端および抵抗Ｒ２２の第２端に接続された出力端子とを有する。抵抗Ｒ２１の第２端および抵抗Ｒ２３の第２端が接地ノードＶＳＳに接続されている。
第２基準電圧生成回路２３は、第１基準電圧生成回路ＶＳから受けた基準電圧ＶＢＧを増幅し、増幅した電圧を分圧して複数個の基準電圧を生成し、電圧選択回路２１へ出力する。
より詳細には、アンプＡＭＰ２３は、基準電圧ＶＢＧを増幅して出力する。抵抗Ｒ２１の第１端および第２端間における９つのノードにおける基準電圧ＶＨ，Ｖ１，Ｖ２，Ｖ３，Ｖ４，ＶＭ，Ｖ５，Ｖ６，Ｖ７，ＶＬのうち基準電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，ＶＭ，Ｖ５，Ｖ６，Ｖ７が電圧選択回路２１へ出力される。基準電圧ＶＨ、基準電圧ＶＭおよび基準電圧ＶＬが制御信号生成部２４へ出力される。
制御信号生成部２４は、制御端子ＴＣ１１およびＴＣ２２の電位状態を示す４つの制御信号を論理回路２２へ出力する。
論理回路２２は、制御信号生成部２４から受けた４つの制御信号に基づいて電圧選択制御信号を生成し、電圧選択回路２１へ出力する。
電圧選択回路２１は、論理回路２２から受けた電圧選択制御信号に基づいて、第２基準電圧生成回路２３から受けた基準電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，ＶＭ，Ｖ５，Ｖ６，Ｖ７のうちのいずれか１個を選択し、比較電圧ＶＣＯＭＰとして比較部ＣＭＰＵ１へ出力する。
コンパレータＣＭＰ１５は、電圧ＶＭを受ける非反転入力端子と、制御端子ＴＣ１１に接続された反転入力端子および出力端子とを有する。コンパレータＣＭＰ１５は、ボルテージフォロア回路として動作する。
コンパレータＣＭＰ１１は、電圧ＶＭより大きい電圧ＶＨを受ける反転入力端子と、コンパレータＣＭＰ１５の出力端子に接続された非反転入力端子とを有する。コンパレータＣＭＰ１１は、反転入力端子の電圧および非反転入力端子の電圧を比較し、比較結果を示す制御信号を論理回路２２へ出力する。
コンパレータＣＭＰ１２は、電圧ＶＭより小さい電圧ＶＬを受ける反転入力端子と、コンパレータＣＭＰ１５の出力端子に接続された非反転入力端子とを有する。コンパレータＣＭＰ１２は、反転入力端子の電圧および非反転入力端子の電圧を比較し、比較結果を示す制御信号を論理回路２２へ出力する。
また、コンパレータＣＭＰ１６は、電圧ＶＭを受ける非反転入力端子と、制御端子ＴＣ１２に接続された反転入力端子および出力端子とを有する。コンパレータＣＭＰ１６は、ボルテージフォロア回路として動作する。
コンパレータＣＭＰ１３は、電圧ＶＭより大きい電圧ＶＨを受ける反転入力端子と、コンパレータＣＭＰ１６の出力端子に接続された非反転入力端子とを有する。コンパレータＣＭＰ１３は、反転入力端子の電圧および非反転入力端子の電圧を比較し、比較結果を示す制御信号を論理回路２２へ出力する。
コンパレータＣＭＰ１４は、電圧ＶＭより小さい電圧ＶＬを受ける反転入力端子と、コンパレータＣＭＰ１６の出力端子に接続された非反転入力端子とを有する。コンパレータＣＭＰ１４は、反転入力端子の電圧および非反転入力端子の電圧を比較し、比較結果を示す制御信号を論理回路２２へ出力する。
次に、制御信号生成部２４の動作について詳しく説明する。ここでは、電源電圧ＶＤＤが５Ｖであり、電圧ＶＨ、ＶＭ、ＶＬがそれぞれ２Ｖ、１．４Ｖ、０．８Ｖであると仮定して説明する。
半導体装置３０２の外部において制御端子ＴＣ１１およびＴＣ１２がプルアップされ、制御端子ＴＣ１１およびＴＣ１２に電源電圧ＶＤＤが供給されている場合、コンパレータＣＭＰ１１〜ＣＭＰ１４の非反転入力端子には電源電圧ＶＤＤが供給される。そうすると、コンパレータＣＭＰ１１〜ＣＭＰ１４は、論理ハイレベルの信号を出力する。
また、半導体装置３０２の外部において制御端子ＴＣ１１およびＴＣ１２がプルダウンされ、制御端子ＴＣ１１およびＴＣ１２に接地電圧ＶＳＳが供給されている場合、コンパレータＣＭＰ１１〜ＣＭＰ１４の非反転入力端子には接地電圧ＶＳＳが供給される。そうすると、コンパレータＣＭＰ１１〜ＣＭＰ１４は、論理ローレベルの信号を出力する。
また、半導体装置３０２の外部において制御端子ＴＣ１１およびＴＣ１２が開放されている場合には、コンパレータＣＭＰ１５およびＣＭＰ１６が電圧ＶＭを低インピーダンスで出力していることから、コンパレータＣＭＰ１１〜ＣＭＰ１４の非反転入力端子には電圧ＶＭが供給される。そうすると、コンパレータＣＭＰ１１およびＣＭＰ１３は、論理ローレベルの信号を出力し、コンパレータＣＭＰ１２およびＣＭＰ１４は、論理ハイレベルの信号を出力する。
このように、コンパレータＣＭＰ１１およびＣＭＰ１２は、制御端子ＴＣ１１における論理ハイレベル、論理ローレベルおよびハイインピーダンスの各電位状態に対応した制御信号を出力することができる。また、コンパレータＣＭＰ１３およびＣＭＰ１４も同様に、制御端子ＴＣ１２における論理ハイレベル、論理ローレベルおよびハイインピーダンスの各電位状態に対応した制御信号を出力することができる。
本発明の第２の実施の形態に係る半導体装置では、本発明の第１の実施の形態に係る半導体装置と同様に、リーク電流による温度検出精度の劣化を抑制することにより、広範囲の温度を正確に検出することができる。
このため、半導体装置３０２に検出させる温度を広い温度範囲において多数選択できるようにするためには、比較電圧ＶＣＯＭＰの選択候補数を多くする必要がある。しかしながら、比較電圧ＶＣＯＭＰの選択候補数を多くするためには、半導体装置３０２外部からの比較電圧ＶＣＯＭＰの選択指令を示す制御信号のビット数を多くする必要があり、この制御信号を受ける半導体装置３０２の端子数が増大してしまう。
しかしながら、本発明の第２の実施の形態に係る半導体装置では、上記のような構成により、２個の制御端子ＴＣ１１およびＴＣ１２を設けるだけで最大９種類の制御信号を生成することができるため、半導体装置に検出させる温度を広い温度範囲において多数選択することができるとともに、半導体装置における端子数の増大を抑制し、小型化を図ることができる。
また、制御信号生成部２４のような構成の代わりに、たとえば、電源ノードＶＤＤに接続された第１端と、制御端子ＴＣ１１に接続された第２端とを有する抵抗、および接地ノードＶＳＳに接続された第１端と、制御端子ＴＣ１１に接続された第２端とを有する抵抗を用いることにより、中間電圧ＶＭを生成する構成が考えられる。しかしながら、このような構成では、各抵抗に流れる電流を小さくするために抵抗値の大きい抵抗を備える必要があるため、半導体装置の回路面積が大きくなってしまう。また、半導体装置の外部に上記のような２個の抵抗を設ける構成では、この半導体装置を実装する基板における回路面積が大きくなり、また、コストが増大してしまう。
しかしながら、本発明の第２の実施の形態に係る半導体装置における制御信号生成部２４では、ボルテージフォロア回路によって基準電圧ＶＭをコンパレータＣＭＰ１１〜ＣＭＰ１４に供給する。このような構成により、消費電流を低減し、かつ回路面積を小さくすることができる。
また、本発明の第２の実施の形態に係る半導体装置では、第２基準電圧生成回路２３が、基準電圧ＶＢＧに基づいて基準電圧ＶＭ、基準電圧ＶＨおよび基準電圧ＶＬを生成する。このような構成により、消費電流を低減し、かつ回路面積を小さくすることができる。なお、基準電圧ＶＭ、基準電圧ＶＨおよび基準電圧ＶＬが基準電圧ＶＢＧに基づいて生成される構成に限らず、たとえば電源電圧ＶＤＤに基づいて生成される構成であってもよい。また、基準電圧ＶＭ、基準電圧ＶＨおよび基準電圧ＶＬが半導体装置３０２の外部から供給される構成であってもよい。
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Claims (18)

  1. 所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子（ＴＤ１〜ＴＤ１２）と、
    前記温度検出素子（ＴＤ１〜ＴＤ１２）を通して前記所定値以上の基準電流を流すために前記温度検出素子（ＴＤ１〜ＴＤ１２）に電圧を印加する定電流源（ＩＳ）とを備え、
    前記定電流源（ＩＳ）は、
    第１の電源電圧が供給される第１電源ノードに結合された第１導通電極と、第２導通電極とを有し、前記基準電流を出力する基準電流トランジスタ（Ｍ２）と、
    第１の拡散抵抗（Ｒ１）とを含み、
    前記第１の拡散抵抗（Ｒ１）は、
    前記第１電源ノードに結合された第１の電位固定ノードを有する第１導電型の第１の半導体領域（５２）と、
    前記基準電流トランジスタ（Ｍ２）の第２導通電極に結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、前記第１の半導体領域（５２）の表面において前記第１の電位固定ノードと離間して形成された第２導電型の第２の半導体領域（５４）とを含み、
    さらに、
    前記第１の電位固定ノードおよび前記第２抵抗ノードを介して前記第１電源ノードと前記第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、前記第１の拡散抵抗（Ｒ１）を介さずに前記基準電流トランジスタ（Ｍ２）を介して前記第１電源ノードと前記第２電源ノードとの間に流す第１のリーク電流補正回路（ＣＲ１）を備える半導体装置。
  2. 前記第１のリーク電流補正回路（ＣＲ１）は、
    前記第１電源ノードと前記第１の電位固定ノードとの間に接続された基準側トランジスタ（Ｍ４）と、前記第１電源ノードと前記第２電源ノードとの間に接続された出力側トランジスタ（Ｍ３）とを有する第１のミラー回路（ＭＲ１）と、
    前記第１のミラー回路（ＭＲ１）の出力側トランジスタ（Ｍ３）を介して前記第１電源ノードと前記第２電源ノードとの間に接続された基準側トランジスタ（Ｍ６）と、前記基準電流トランジスタ（Ｍ２）の第２導通電極と前記第２電源ノードとの間に接続された出力側トランジスタ（Ｍ５）とを有する第２のミラー回路（ＭＲ２）とを含む請求項１記載の半導体装置。
  3. 前記第１の拡散抵抗（Ｒ１）は、さらに、
    前記第２電源ノードに結合され、前記第１の半導体領域（５２）が表面に形成された第２導電型の第３の半導体領域（５１，５７〜６０）を含み、
    前記第１のリーク電流補正回路（ＣＲ１）は、さらに、
    前記第１のミラー回路（ＭＲ１）の出力側トランジスタ（Ｍ３）と前記第２のミラー回路（ＭＲ２）の基準側トランジスタ（Ｍ６）との間のノードに結合された第１導電型の第４の半導体領域（１５２）と、
    前記第２電源ノードに結合され、前記第４の半導体領域（１５２）が表面に形成された第２導電型の第５の半導体領域（１５１，１５７〜１６０）とを含む請求項２記載の半導体装置。
  4. 前記第１の半導体領域（５２）と前記第３の半導体領域（５１，５７〜６０）との接合面積に前記第２のミラー回路（ＭＲ２）のミラー比を乗じた値と、前記第４の半導体領域（１５２）と前記第５の半導体領域（１５１，１５７〜１６０）との接合面積とが略同じである請求項３記載の半導体装置。
  5. 前記基準電流トランジスタ（Ｍ２）は、
    前記第２電源ノードに結合された第２導電型の第６の半導体領域（７１，７７〜８０）と、
    前記第６の半導体領域（７１，７７〜８０）の表面に形成され、前記第１電源ノードに結合された第１導電型の第７の半導体領域（７２）と、
    前記第７の半導体領域（７２）の表面に形成された第２導電型の第８の半導体領域（７４）と、
    前記第８の半導体領域（７４）の表面に形成され、前記第１の拡散抵抗（Ｒ１）の前記第１抵抗ノードに結合された第１導電型の第９の半導体領域（７６）とを含み、
    前記半導体装置は、さらに、
    前記第６の半導体領域（７１，７７〜８０）および前記第７の半導体領域（７２）を介して前記第１電源ノードと前記第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、前記第７の半導体領域（７２）ないし前記第９の半導体領域（７６）を介して前記第１電源ノードと前記第２電源ノードとの間に流す第２のリーク電流補正回路（ＣＲ３）を備える請求項１記載の半導体装置。
  6. 前記基準電流トランジスタ（Ｍ２）は、
    前記第２電源ノードに結合された第２導電型の第６の半導体領域（７１，７７〜８０）と、
    前記第６の半導体領域（７１，７７〜８０）の表面に形成され、前記第１電源ノードに結合された第１導電型の第７の半導体領域（７２）と、
    前記第７の半導体領域（７２）の表面に形成された第２導電型の第８の半導体領域（７４）と、
    前記第８の半導体領域（７４）の表面に形成され、前記第１の拡散抵抗（Ｒ１）に結合された第１導電型の第９の半導体領域（７６）とを含み、
    前記半導体装置は、さらに、第２のリーク電流補正回路（ＣＲ３）を備え、
    前記第２のリーク電流補正回路（ＣＲ３）は、
    前記第１電源ノードに結合された第１導電型の第１０の半導体領域（２１２）と、
    前記第２電源ノードに結合され、前記第１０の半導体領域（２１２）が表面に形成された第２導電型の第１１の半導体領域（２１１，２１７〜２２０）と、
    前記第１電源ノードと前記第１０の半導体領域（２１２）との間に接続された基準側トランジスタ（Ｍ２１）と、前記第１電源ノードと前記第７の半導体領域（７２）との間に接続された出力側トランジスタ（Ｍ２３）とを含む第３のミラー回路（ＭＲ４）とを有する請求項１記載の半導体装置。
  7. 前記温度検出素子（ＴＤ１〜ＴＤ１２）は、
    前記第２電源ノードに結合された第２導電型の第１２の半導体領域（９１，９７〜１００）と、
    前記第１２の半導体領域（９１，９７〜１００）の表面に形成され、前記第１電源ノードに結合された第１導電型の第１３の半導体領域（９２）と、
    前記第１３の半導体領域（９２）の表面に形成され、前記第１電源ノードに結合された第２導電型の第１４の半導体領域（９４）と、
    前記第１４の半導体領域（９４）の表面に形成され、前記第２電源ノードに結合された第１導電型の第１５の半導体領域（９６）とを含み、
    前記半導体装置は、さらに、
    前記第１２の半導体領域（９１，９７〜１００）および前記第１３の半導体領域（９２）を介して前記第１電源ノードと前記第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、前記第１４の半導体領域（９４）および前記第１５の半導体領域（９６）を介して前記第１電源ノードと前記第２電源ノードとの間に流す第３のリーク電流補正回路（ＣＲ２）を備える請求項１記載の半導体装置。
  8. 前記温度検出素子（ＴＤ１〜ＴＤ１２）は、
    前記第２電源ノードに結合された第２導電型の第１２の半導体領域（９１，９７〜１００）と、
    前記第１２の半導体領域（９１，９７〜１００）の表面に形成され、前記第１電源ノードに結合された第１導電型の第１３の半導体領域（９２）と、
    前記第１３の半導体領域（９２）の表面に形成され、前記第１電源ノードに結合された第２導電型の第１４の半導体領域（９４）と、
    前記第１４の半導体領域（９４）の表面に形成され、前記第２電源ノードに結合された第１導電型の第１５の半導体領域（９６）とを含み、
    前記半導体装置は、さらに、第３のリーク電流補正回路（ＣＲ２）を備え、
    前記第３のリーク電流補正回路（ＣＲ２）は、
    前記第１電源ノードに結合された第１導電型の第１６の半導体領域（１７２）と、
    前記第２電源ノードに結合され、前記第１６の半導体領域（１７２）が表面に形成された第２導電型の第１７の半導体領域（１７１，１７７〜１８０）と、
    前記第１電源ノードと前記第１６の半導体領域（１７２）との間に接続された基準側トランジスタ（Ｍ１１）と、前記第１電源ノードと前記第１３の半導体領域（９２）および前記第１４の半導体領域（９４）との間に接続された出力側トランジスタ（Ｍ１２〜Ｍ１５）とを有する第４のミラー回路（ＭＲ３）とを含む請求項１記載の半導体装置。
  9. 前記半導体装置は、さらに、
    前記基準電流を変換して基準電圧を生成する第２の拡散抵抗（Ｒ２）を含み、
    前記第２の拡散抵抗（Ｒ２）は、
    前記第１電源ノードに結合された第２の電位固定ノードを有する第１導電型の第１８の半導体領域（１１２）と、
    前記基準電流トランジスタ（Ｍ２）に結合された第３抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第４抵抗ノードとを有し、前記第１８の半導体領域（１１２）の表面において前記第２の電位固定ノードと離間して形成された第２導電型の第１９の半導体領域（１１４）とを含み、
    前記半導体装置は、さらに、
    前記第２の電位固定ノードおよび前記第４抵抗ノードを介して前記第１電源ノードと前記第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、前記第４抵抗ノードを介さずに前記第３抵抗ノードを介して前記第１電源ノードと前記第２電源ノードとの間に流す第４のリーク電流補正回路（ＣＲ１）を備える請求項１記載の半導体装置。
  10. 前記第４のリーク電流補正回路（ＣＲ１）は、
    前記第１電源ノードと前記第２の電位固定ノードとの間に接続された基準側トランジスタ（Ｍ４）と、前記第１電源ノードと前記第２電源ノードとの間に接続された出力側トランジスタ（Ｍ３）とを有する第５のミラー回路（ＭＲ１）と、
    前記第５のミラー回路（ＭＲ１）の出力側トランジスタ（Ｍ３）を介して前記第１電源ノードと前記第２電源ノードとの間に接続された基準側トランジスタ（Ｍ６）と、前記第３抵抗ノードと前記第２電源ノードとの間に接続された出力側トランジスタ（Ｍ５）とを有する第６のミラー回路（ＭＲ２）とを含む請求項９記載の半導体装置。
  11. 前記第２の拡散抵抗（Ｒ２）は、さらに、
    前記第２電源ノードに結合され、前記第１８の半導体領域（１１２）が表面に形成された第２導電型の第２０の半導体領域（１１１，１１７〜１２０）を含み、
    前記第４のリーク電流補正回路（ＣＲ１）は、さらに、
    前記第５のミラー回路（ＭＲ１）の出力側トランジスタ（Ｍ３）と前記第６のミラー回路（ＭＲ２）の基準側トランジスタ（Ｍ６）との間のノードに結合された第１導電型の第２１の半導体領域（１５２）と、
    前記第２電源ノードに結合され、前記第２１の半導体領域（１５２）が表面に形成された第２導電型の第２２の半導体領域（１５１，１５７−１６０）とを含む請求項１０記載の半導体装置。
  12. 前記第１のリーク電流補正回路（ＣＲ１）および前記第４のリーク電流補正回路（ＣＲ１）は、
    前記第１電源ノードと前記第１の電位固定ノードおよび前記第２の電位固定ノードとの間に接続された基準側トランジスタ（Ｍ４）と、前記第１電源ノードと前記第２電源ノードとの間に接続された第１の出力側トランジスタ（Ｍ３）とを有する第１のミラー回路（ＭＲ１）と、
    前記第１のミラー回路（ＭＲ１）の出力側トランジスタ（Ｍ３）を介して前記第１電源ノードと前記第２電源ノードとの間に接続された基準側トランジスタ（Ｍ４）と、前記基準電流トランジスタ（Ｍ２）の第２導通電極と前記第２電源ノードとの間に接続された第１の出力側トランジスタ（Ｍ５）と、前記第３抵抗ノードと前記第２電源ノードとの間に接続された第２の出力側トランジスタとを有する第２のミラー回路（ＭＲ２）とを含む請求項９記載の半導体装置。
  13. 前記半導体装置は、さらに、
    前記基準電流に基づいて第１の基準電圧を生成する第１の基準電圧生成回路（ＶＳ）と、
    前記第１の基準電圧に基づいて複数の第２の基準電圧を生成する第２の基準電圧生成回路（１３）と、
    前記複数の第２の基準電圧のうちのいずれか１個を選択する基準電圧選択回路（１１）と、
    前記定電流源（ＩＳ）によって前記温度検出素子（ＴＤ１〜ＴＤ１２）に印加される電圧と前記選択された第２の基準電圧とを比較する比較部（ＣＭＰＵ１）とを備える請求項１記載の半導体装置。
  14. 前記半導体装置は、さらに、
    制御端子（ＴＣ１１，ＴＣ１２）と、
    前記制御端子（ＴＣ１１，ＴＣ１２）の電位状態に基づいて制御信号を生成する制御信号生成回路（２４）とを備え、
    前記制御信号生成回路（２４）は、
    中間電圧を受ける入力端子と、前記制御端子（ＴＣ１１，ＴＣ１２）に結合される出力端子とを有するボルテージフォロア回路（ＣＭＰ１５，ＣＭＰ１６）と、
    前記中間電圧より大きい第１の制御電圧を受ける第１入力端子と、前記ボルテージフォロア回路（ＣＭＰ１５，ＣＭＰ１６）の出力端子に結合される第２入力端子とを有し、前記第１入力端子の電圧および前記第２入力端子の電圧を比較し、前記比較結果を示す第１の制御信号を前記基準電圧選択回路（１１）へ出力する第１の比較回路（ＣＭＰ１１，ＣＭＰ１３）と、
    前記中間電圧より小さい第２の制御電圧を受ける第１入力端子と、前記ボルテージフォロア回路（ＣＭＰ１５，ＣＭＰ１６）の出力端子に結合される第２入力端子とを有し、前記第１入力端子の電圧および前記第２入力端子の電圧を比較し、前記比較結果を示す第２の制御信号を前記基準電圧選択回路（１１）へ出力する第２の比較回路（ＣＭＰ１２，ＣＭＰ１４）とを含み、
    前記基準電圧選択回路（１１）は、前記第１の制御信号および前記第２の制御信号に基づいて、前記複数の第２の基準電圧のうちのいずれか１個を選択する請求項１３記載の半導体装置。
  15. 前記第２の基準電圧生成回路（１３）は、さらに、前記第１の基準電圧に基づいて前記中間電圧、前記第１の制御電圧および前記第２の制御電圧を生成する請求項１４記載の半導体装置。
  16. 所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子（ＴＤ１〜ＴＤ１２）と、
    前記温度検出素子（ＴＤ１〜ＴＤ１２）を通して前記所定値以上の基準電流を流すために前記温度検出素子（ＴＤ１〜ＴＤ１２）に電圧を印加する定電流源（ＩＳ）と、
    前記基準電流を変換して基準電圧を生成する拡散抵抗（Ｒ２）とを備え、
    前記拡散抵抗（Ｒ２）は、
    第１の電源電圧が供給される第１電源ノードに結合された電位固定ノードを有する第１導電型の第１の半導体領域（１１２）と、
    前記基準電流トランジスタ（Ｍ２）に結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、前記第１の半導体領域（１１２）の表面において前記電位固定ノードと離間して形成された第２導電型の第２の半導体領域（１１４）とを含み、
    さらに、
    前記電位固定ノードおよび前記第２抵抗ノードを介して前記第１電源ノードと前記第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、前記第２抵抗ノードを介さずに前記第１抵抗ノードを介して前記第１電源ノードと前記第２電源ノードとの間に流すリーク電流補正回路（ＣＲ１）を備える半導体装置。
  17. 電圧生成回路（４０１）と、
    前記電圧生成回路（４０１）の温度を検出する半導体装置（３０１，３０２）とを備え、
    前記半導体装置（３０１，３０２）は、
    所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子（ＴＤ１〜ＴＤ１２）と、
    前記温度検出素子（ＴＤ１〜ＴＤ１２）を通して前記所定値以上の基準電流を流すために前記温度検出素子（ＴＤ１〜ＴＤ１２）に電圧を印加する定電流源（ＩＳ）とを含み、
    前記定電流源（ＩＳ）は、
    第１の電源電圧が供給される第１電源ノードに結合された第１導通電極と、第２導通電極とを有し、前記基準電流を出力する基準電流トランジスタ（Ｍ２）と、
    拡散抵抗（Ｒ１）とを含み、
    前記拡散抵抗（Ｒ１）は、
    前記第１電源ノードに結合された電位固定ノードを有する第１導電型の第１の半導体領域（５２）と、
    前記基準電流トランジスタ（Ｍ２）の第２導通電極に結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、前記第１の半導体領域（５２）の表面において前記電位固定ノードと離間して形成された第２導電型の第２の半導体領域（５４）とを含み、
    前記半導体装置（３０１，３０２）は、さらに、
    前記電位固定ノードおよび前記第２抵抗ノードを介して前記第１電源ノードと前記第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、前記拡散抵抗（Ｒ１）を介さずに前記基準電流トランジスタ（Ｍ２）を介して前記第１電源ノードと前記第２電源ノードとの間に流すリーク電流補正回路（ＣＲ１）を含む電源。
  18. ＣＰＵ（４０２）と、
    前記ＣＰＵ（４０２）の温度を検出する半導体装置（３０１，３０２）とを備え、
    前記半導体装置（３０１，３０２）は、
    所定値以上の電流が流れるために印加されるべき電圧が周囲温度に応じて変化する温度検出素子（ＴＤ１〜ＴＤ１２）と、
    前記温度検出素子（ＴＤ１〜ＴＤ１２）を通して前記所定値以上の基準電流を流すために前記温度検出素子（ＴＤ１〜ＴＤ１２）に電圧を印加する定電流源（ＩＳ）とを含み、
    前記定電流源（ＩＳ）は、
    第１の電源電圧が供給される第１電源ノードに結合された第１導通電極と、第２導通電極とを有し、前記基準電流を出力する基準電流トランジスタ（Ｍ２）と、
    拡散抵抗（Ｒ１）とを含み、
    前記拡散抵抗（Ｒ１）は、
    前記第１電源ノードに結合された電位固定ノードを有する第１導電型の第１の半導体領域（５２）と、
    前記基準電流トランジスタ（Ｍ２）の第２導通電極に結合された第１抵抗ノードと、第２の電源電圧が供給される第２電源ノードに結合された第２抵抗ノードとを有し、前記第１の半導体領域（５２）の表面において前記電位固定ノードと離間して形成された第２導電型の第２の半導体領域（５４）とを含み、
    前記半導体装置（３０１，３０２）は、さらに、
    前記電位固定ノードおよび前記第２抵抗ノードを介して前記第１電源ノードと前記第２電源ノードとの間に流れる電流と略同じ大きさでかつ同じ方向の電流を、前記拡散抵抗（Ｒ１）を介さずに前記基準電流トランジスタ（Ｍ２）を介して前記第１電源ノードと前記第２電源ノードとの間に流すリーク電流補正回路（ＣＲ１）を含む演算処理装置。
JP2009540084A 2007-11-08 2008-11-06 半導体装置ならびにそれを備えた電源および演算処理装置 Active JP5355414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009540084A JP5355414B2 (ja) 2007-11-08 2008-11-06 半導体装置ならびにそれを備えた電源および演算処理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007291101 2007-11-08
JP2007291101 2007-11-08
JP2009540084A JP5355414B2 (ja) 2007-11-08 2008-11-06 半導体装置ならびにそれを備えた電源および演算処理装置
PCT/JP2008/070225 WO2009060907A1 (ja) 2007-11-08 2008-11-06 半導体装置ならびにそれを備えた電源および演算処理装置

Publications (2)

Publication Number Publication Date
JPWO2009060907A1 JPWO2009060907A1 (ja) 2011-03-24
JP5355414B2 true JP5355414B2 (ja) 2013-11-27

Family

ID=40625794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009540084A Active JP5355414B2 (ja) 2007-11-08 2008-11-06 半導体装置ならびにそれを備えた電源および演算処理装置

Country Status (4)

Country Link
US (1) US7965128B2 (ja)
JP (1) JP5355414B2 (ja)
CN (1) CN101681881B (ja)
WO (1) WO2009060907A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2918504B1 (fr) * 2007-07-06 2009-11-27 St Microelectronics Sa Resistance integree diffusee
JP2010014445A (ja) * 2008-07-01 2010-01-21 Seiko Instruments Inc 半導体温度センサ
JP5889586B2 (ja) * 2010-09-27 2016-03-22 株式会社半導体エネルギー研究所 基準電流生成回路、基準電圧生成回路、及び温度検出回路
US10614860B1 (en) * 2019-04-15 2020-04-07 Micron Technology, Inc. Systems for discharging leakage current over a range of process, voltage, temperature (PVT) conditions
US11309435B2 (en) * 2020-03-09 2022-04-19 Globalfoundries U.S. Inc. Bandgap reference circuit including vertically stacked active SOI devices
CN113391667A (zh) * 2020-03-12 2021-09-14 恩智浦美国有限公司 偏置电流发生电路
JP7103742B1 (ja) * 2021-09-22 2022-07-20 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260914A (ja) * 1989-03-31 1990-10-23 Mitsubishi Electric Corp 半導体集積回路
JPH06169222A (ja) * 1992-11-30 1994-06-14 Nec Kansai Ltd 過熱検出回路
JP2001264176A (ja) * 2000-01-12 2001-09-26 Japan Science & Technology Corp 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法
JP2002368110A (ja) * 2001-06-08 2002-12-20 Rohm Co Ltd 半導体集積回路装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604467A (en) * 1993-02-11 1997-02-18 Benchmarg Microelectronics Temperature compensated current source operable to drive a current controlled oscillator
SG86389A1 (en) * 1999-04-21 2002-02-19 Em Microelectronic Marin Sa Temperature level detection circuit
JP4276812B2 (ja) * 2002-03-20 2009-06-10 株式会社リコー 温度検出回路
JP4665452B2 (ja) 2004-08-03 2011-04-06 富士電機システムズ株式会社 温度検知回路、および温度検知回路を備えたパワー半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260914A (ja) * 1989-03-31 1990-10-23 Mitsubishi Electric Corp 半導体集積回路
JPH06169222A (ja) * 1992-11-30 1994-06-14 Nec Kansai Ltd 過熱検出回路
JP2001264176A (ja) * 2000-01-12 2001-09-26 Japan Science & Technology Corp 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法
JP2002368110A (ja) * 2001-06-08 2002-12-20 Rohm Co Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
WO2009060907A1 (ja) 2009-05-14
JPWO2009060907A1 (ja) 2011-03-24
CN101681881A (zh) 2010-03-24
US7965128B2 (en) 2011-06-21
US20100109752A1 (en) 2010-05-06
CN101681881B (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
JP5355414B2 (ja) 半導体装置ならびにそれを備えた電源および演算処理装置
US8125265B2 (en) Temperature independent reference circuit
JP5189882B2 (ja) 温度センサ回路
KR101031434B1 (ko) 초저전력 아날로그 보상 회로 및 보상 방법
US7400208B2 (en) Temperature detector circuit and oscillation frequency compensation device using the same
US9004754B2 (en) Thermal sensors and methods of operating thereof
US20130272340A1 (en) Temperature sensing circuit
US8222955B2 (en) Compensated bandgap
US8403559B2 (en) Two-terminal semiconductor sensor device
US20090096510A1 (en) Reference voltage generating circuit for use of integrated circuit
US11125628B2 (en) Semiconductor device and semiconductor system
CN107870259B (zh) 对工艺/温度和电源变化具有低灵敏度的hv电压比较器
JP2011215129A (ja) 温度センサと、半導体装置およびその較正方法
JP2013089038A (ja) 基準電圧回路
US20230087732A1 (en) Voltage generating circuit and semiconductor device
JP2016183932A (ja) 温度センサ回路
JP6713373B2 (ja) ボルテージレギュレータ
KR20150049142A (ko) 기준 전압 발생 회로
JP2014026680A (ja) 電流補償回路及び半導体記憶装置。
JP2006244228A (ja) 電源回路
Gupta An accurate, trimless, high PSRR, low-voltage, CMOS bandgap reference IC
KR100942275B1 (ko) 기준 전압 발생기
JP2009265954A (ja) 半導体集積回路装置
CN115185332A (zh) 无电流镜高精度能隙电路
US20180150098A1 (en) Voltage reference circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250