JP5327452B2 - 情報処理装置 - Google Patents

Description

本発明は、例えば、情報処理装置、画像処理装置、画像形成装置を含む情報処理装置に関する。

現在、年々と厳しくなる環境への対応としてＭＰＦ（マルチファンクションプリンタ）では、更なる低消費電力化を求められている。そのため、ＭＰＦにはさまざまな省エネルギー技術が搭載されているが、その中でも最も効果が期待される省エネルギー技術として、ＳＴＲ（Suspend To RAM）がある。これは、停止時に、現状の状態をメインメモリに一旦保存してＣＰＵやＨＤＤなどの殆どのデバイスへの電源供給を停止させ、復帰時には上記保存したメモリ状態を書き戻すことにより、ＯＳなどの再起動を伴わず、サスペンド前の状態にそのまま低消費電力でかつ高速に復帰できるというものである。

ＳＴＲを使用するためには、マザーボードでメモリにだけ電源を供給できる配線が行われている必要があるため、設計レベルでＳＴＲに対応したマザーボードを用意する必要がある。また、ＯＳ側もACPI（Advanced Configuration and Power Interface）に対応していることが要求される。

ところで、このようなＳＴＲによる低消費電力制御においては、低消費電力モードにおいて、電源をＯＦＦした複数のデバイスを低消費電力モードからの復帰後に、不整合を起こすことなく問題なく使用することができるようにすることが課題になっている。
この課題に対し、本出願人は先に、各デバイスドライバの初期化時に、低消費電力制御モード毎に各デバイスドライバに設けられたコールバック関数を呼び出すパワーフック関数をパワーフックキューに登録し、低消費電力モードへの移行時及び低消費電力モードからの復帰時に、パワーフックキューに登録されたパワーフック関数を呼び出して、不整合をなくす処理を適宜に行わせることによって、上記課題の解決を図った画像処理装置を提案した（特許文献１参照）。

しかしながら、ＳＴＲ（低消費電力状態）への移行及びそこからの復帰時の課題は、上記各デバイスの不整合を解決するだけではなく、例えばノイズやハードウェア不良（故障）などの異常で装置の状態が適正でないとされたときに、どうやって適正な状態に移行させるかも重要な課題である。
以下その点について説明する。
即ち、ＳＴＲの仕組みはプラットフォーム毎に異なり、例えば、「ｘ８６」と呼ばれるＩｎｔｅｌ（登録商標）ＣＰＵを採用したプラットフォームでは、ＳＴＲへの移行、復帰のＣＰＵ停止やチップセットなどのレジスタ退避、復帰といった重要な部分をＢＩＯＳ（Basic Input／Output System）と呼ばれるモジュールが受け持つ。

ＢＩＯＳはこれら機能以外にも、起動時のメモリ設定や各種デバイス初期化、ＯＳ（ブートローダー）の展開、起動といった機能がある。このようにＢＩＯＳは、ハードウエアに関する機能を多く持っており、その中でメモリの動作周波数やＦＳＢ（フロントサイドバス）等を設定する。

しかし、ＢＩＯＳがこれらの動作周波数を決める上記設定の元となるレジスタの設定値は、実際には所定の論理レベルに選択的に結び付けられるストラップ（strap）と呼ばれる抵抗などのハードウェアの組み合わせにより決定される信号の入力で決定されるため、ハードウエアに異常があるとレジスタ（後述のＣＬＫＣＦＧレジスタ）に不正な値が設定される。つまり、後述のＡＳＩＣ１にあるＣＬＫＣＦＧレジスタのｂｉｔ０，１，２の値が決定されるが、このときハードウエアに異常があるとここに不正な値が設定される。

ところで、ＢＩＯＳがこれらの動作周波数を決めるタイミングというのは、起動時とＳＴＲ復帰時の２時点であり、その時点でこのストラップ信号がノイズやハードウェア不良（故障）などにより異常な状態になると、ＢＩＯＳで不正な周波数が設定され、例えばＭＦＰは正しく起動できない、又は起動してもＳＴＲから正常に復帰できないといったことが起こり得る。

このストラップ（メモリ動作信号）は、一旦決定されてしまうと、電源オン／オフ、又はＳＴＲ移行、復帰、ハードウェアリセットを行わないとハードウェアの状態が解除されず、ＢＩＯＳにて強制的に正しい値に設定したり、ＰＣＩ（Peripheral Component Interconnect）リセットなどのソフトリセット手段を用いても、正しいメモリ動作周波数にはならない。
そのため、このような状態（つまり、正常に起動できない或いは起動してもＳＴＲから正常に復帰できない状態）になると、通常は電源オン／オフをする以外に復旧方法はなく、ユーザに対して、多大な不利益を与えることになる。

その対策としては、ストラップ（メモリ動作信号）情報が不正な場合には、強制的にＳＴＲへの移行、復帰を繰り返して、ストラップ情報が正しく読めるまでリトライし続けるといったことも可能であるが、この場合、リトライの回数によっては起動時間、ＳＴＲからの復帰時間が延びることになり、ユーザに対して不利益が生じ、カタログスペックの詐称といった問題にもなりかねない。

そこで、ＳＴＲモードへの移行及び復帰時のＣＰＵやチップセットなどのレジスタ内容の回避・復帰といった重要なオペレーションをＢＩＯＳが受け持つ情報処理装置において、正しく起動できない、若しくは起動してもＳＴＲからの正常な復帰ができないといった情報処理層としての致命的な現象を回避することが喫緊の課題となっている。

本発明は、従来技術における上記問題に鑑みてなされたものであって、その目的は、低消費電力移行要求又は低消費電力状態からの復帰要求があったとき、装置が正常な状態でＳＴＲ（低消費電力状態）状態に移行又はＳＴＲ状態からの復帰ができるように、装置の状態が適正でない場合はそれを適正化する処理を自動で行えるようにすることである。

請求項１の発明は、低消費電力状態への移行及び前記低消費電力状態からの復帰を実行する低消費電力移行復帰手段と、自装置内部のハードウェアの状態を表す情報を保持する第１の状態保持手段と、前記第１の状態保持手段に保持された前記情報の適否を確認する状態確認手段と、前記状態確認手段が前記情報の不正を確認したとき、前記不正な情報を保持する第２の状態保持手段と、自装置全体のリセットを実行するリセット手段と、を備え、前記リセット手段は、低消費電力状態に移行した状態で前記第２の状態保持手段に前記不正な情報が保持されているとき、前記リセットを前記ハードウェアが適正になるまで繰り返し実行することを特徴とする情報処理装置である。
請求項２の発明は、請求項１に記載された情報処理装置において、低消費電力状態からの復帰時間に関する値を保持する前記第２の状態保持手段と、前記低消費電力状態からの復帰時間を設定する復帰時間設定手段と、前記復帰時間設定手段の実行時間を選択する復帰時間選択手段と、をさらに備え、前記第２の状態保持手段によって、前記保持された値に応じて前記実行時間を選択することを特徴とする情報処理装置である。
請求項３の発明は、請求項１又は２に記載された情報処理装置において、前記低消費電力状態からの復帰要因の発生を監視する監視手段をさらに備え、前記復帰時間選択手段により設定された時間前に、前記監視手段により復帰要因を検知したとき、前記リセット手段によりリセットを実行することを特徴とする情報処理装置である。
請求項４の発明は、請求項１に記載された情報処理装置において、前記リセット手段によるリセット実行前に、前記第２の状態保持手段により前記保持した情報をクリアする手段を備えたことを特徴とする情報処理装置である。
請求項５の発明は、請求項１乃至４のいずれかひとつに記載された情報処理装置において、前記リセット手段によるリセット実行前に、前記第２の状態保持手段によりリセット回数を保持する手段と、前記リセット回数が所定回数となったとき、故障している旨を通知する故障情報通知手段をさらに備えたことを特徴とする情報処理装置である。
請求項６の発明は、請求項１に記載された情報処理装置において、前記リセット手段は自装置に設けられた電源制御用のデバイスを制御し、当該自装置の主電源投入時と同じ処理を行うことを特徴とする情報処理装置である。
請求項７の発明は、請求項１又は２に記載された情報処理装置において、前記第２の状態保持手段は、スクラッチパッドであることを特徴とする情報処理装置である。

本発明によれば、ＳＴＲからの復帰時に装置の状態が適正な状態でないとき、これを適正な状態にする処理を自動で行うことができる。また、これによって、ユーザは、従来のように手動による電源オン／オフの再起動を行う必要がなく、起動時間が遅延することがない。

本発明の実施形態に係る情報処理装置の構成である。 本発明の第１の実施形態の処理手順を示すフロー図である。 本発明の第２の実施形態の処理手順を示すフロー図である。 本発明の第３及び第４の実施形態の処理手順をまとめて示したフロー図である。 本発明の第５の実施形態の処理手順を示すフロー図である。 本発明のスクラッチパッドの構造を示す図である。

（第１の実施形態）
本発明の第１の実施形態に係る情報処理装置は、装置の状態の正常・異常を表すレジスタ値が期待値と合っていてもいなくても通常の起動を行い、低消費電力（ＳＴＲ）移行要求が出たときは低消費電力状態に移行し、ここでレジスタ値が期待値であるか否かを確かめ、期待値でなければリセットし、その際、リセット時は起動時と同じ処理を行うようにすることで、ＢＩＯＳがリセットのタイミングで動作周波数を決め、上記レジスタ値を設定し直すようにする。他方、期待値であればそのまま低消費電力状態を継続するようにすることで、低消費電力状態に移行する際には、必ずレジスタ値が期待値の状態となるようにする。また、この一連の処理を全て自動で行う。
したがって、従来のように、強制的に低消費電力へ移行、復帰を繰り返して、ストラップ情報が正しく読めるまでリトライし続けることにより、起動時或いは低消費電力からの復帰に時間を要するという問題が生じないようにする。

図１は、本発明の第１の実施形態に係る情報処理装置の構成である。
情報処理装置は、大きく分けてコントローラボード１０１とエンジンボード１２１からなるが、本発明にとって重要なのはコントローラボード１０１であり、エンジンボード１２１はオプションであってここではとくに必須なものではない。
また、本発明は、例えばＩｎｔｅｌ（登録商標）アーキテクチャのＣＰＵとＢＩＯＳを搭載したシステムであることが前提である。以下、この前提のもとで本願発明の実施形態の説明を行う。

コントローラボード１０１上には、本情報処理装置全体の制御を行うＣＰＵ１０２と、メモリコントローラを内蔵したＡＳＩＣ１ １０３、ＡＳＩＣ１ １０３が管理するレジスタ（ＣＬＫＣＦＧレジスタ）１０４、ＡＳＩＣ１ １０３とエンジン１０７とを仲介するＡＳＩＣ３ １０５、主に画像データを保存するＨＤＤ１０６があり、エンジンボード１２１上には、画像データを処理するエンジン１０７、ＦＡＸ１０８がある。

コントローラボード１０１上のＡＳＩＣ１ １０３は以下で説明するレジスタ（ＣＬＫＣＦＧレジスタ）１０４を有し、ＡＳＩＣ１は、ＢＩＯＳがメモリの動作周波数を設定する前に、自装置内部のハードウェアの状態が正しいか否かを確認する状態確認手段として機能し、ＡＳＩＣ１のＣＰＵ１０２は、低消費電力状態へ移行及び前記低消費電力状態から復帰する低消費電力移行復帰手段として機能する。

ＡＳＩＣ２ １０９は、ＡＳＩＣ１ １０３とＡＳＩＣ４ １１２を仲介しており、このＡＳＩＣ２ １０９のバスの下にＢＩＯＳが格納されたＲＯＭ１ １１４がある。ＡＳＩＣ２ １０９は、これ以外にもＵＳＢ１１１、ＲＴＣ（Real Time Clock）１１３、ボードの状態を表示するＬＥＤ（Light Emitting Diode）1 １１０を持っている。
ＡＳＩＣ２ １０９は、ＲＴＣ１１３により前記低消費電力状態からの復帰時間を設定する復帰時間設定手段として、また、設定された前記復帰時間を解除する復帰時間解除手段として機能し、また、ＢＩＯＳにより、自装置内部のメモリの動作周波数を設定するメモリ周波数設定手段としても機能する。

ＡＳＩＣ４ １１２は、各種設定情報を保存するＮＶＲＡＭ（Non-volatile memory）１１５やユーザからのインターフェースとなる操作パネル１１６やプログラム格納用ＲＯＭ２ １１８やＳＤカード（インターフェース）１１９、ネットワーク（インターフェース）１２０をもっている。なお、操作パネル１１６にも各種状態を示すＬＥＤ２ １１７がある。
ＡＳＩＣ４ １１２の中には、低消費電力中のネットワークやＵＳＢなどによる復帰要因を監視するＣＰＵ１１２ａがあり、このＣＰＵ１１２ａからハードウエアのリセットを行うことができる。つまり、ＡＳＩＣ４のＣＰＵ１１２ａは、自装置全体をリセットして電源投入時と同様の初期化を行うリセット手段として機能し、かつ、ＡＳＩＣ４ １１２のＣＰＵ１１２ａは、前記低消費電力状態（ＳＴＲ）からの復帰要因の発生を監視する復帰要因監視手段として機能する。
また、ＡＳＩＣ４ １１２は内部にＣＰＵと共に、スクラッチパッド１１２ｂを有し、そのスクラッチパッド１１２ｂは、前記状態確認手段の結果を保持する状態保持手段である。
ＡＳＩＣ４ １１２のＣＰＵ１１２ａは、前記状態保持手段（スクラッチパッド１１２ｂ）に保持された結果から、前記リセット手段を実行するか否かを判断するリセット実行判断手段として機能する。

前記リセット実行判断手段（ＡＳＩＣ４ １１２）は、前記状態確認手段（ＡＳＩＣ１ １０３）により不正と判断された場合には、前記状態保持手段（スクラッチパッド１１２ｂ）に前記不正の結果を保持するとともに、前記低消費電力移行復帰手段（ＡＳＩＣ１、ＣＰＵ１０２）に対して前記低消費電力状態への移行を指示し、前記低消費電力状態からの復帰時に前記リセット実行判断手段（ＡＳＩＣ４のＣＰＵ１１２ａ）のリセットの実行可否判断に応じて、前記リセット手段（ＡＳＩＣ４のＣＰＵ１１２a）によるリセット制御を行う。

図２は、本発明の第１の実施形態に係る制御手順を示すフロー図であり、以下にその制御方法を説明する。
リセット実行判断手段であるＡＳＩＣ４のＣＰＵ１１２ａによって、電源投入、又は（前回の）リセット実行による情報処理装置の起動処理が開始される（Ｓ１０１）。
ここで、状態確認手段（ＡＳＩＣ１ １０３）は、自装置内部のハードウェアの状態が正しいか否かレジスタ１０４の値で確認する（Ｓ１０２）。ここでは、レジスタはＩｎｔｅｌアーキテクチャによるＡＳＩＣ１ １０３にあるＣＬＫＣＦＧレジスタであって、そのｂｉｔ０，１，２が全て０（期待値）であることが期待されている。
このとき、レジスタ値が期待値（適正値）でない場合（つまり、ｂｉｔ０，１，２が全て０でない場合）は（Ｓ１０２、Ｎｏ）、レジスタ値をＡＳＩＣ４ １１２内部にある上記スクラッチパッド（レジスタ）へ保存してから（Ｓ１０３）、他方、レジスタ（ＣＬＫＣＦＧレジスタ）の値が所定の期待値である場合はそのまま（Ｓ１０２、Ｙｅｓ）、次の通常の起動処理に移る（Ｓ１０４）。

つまり、起動処理は自装置内部のハードウェアの状態が適正か不正かに関係なく行われ、起動処理がなされると、低消費電力モード移行要求があるか否かを確認する（Ｓ１０５）。ここで、低消費電力モード移行要求があれば（Ｓ１０５、Ｙｅｓ）、低消費電力状態へ移行する（Ｓ１０６）。低消費電力モード移行要求がなければ（Ｓ１０５、Ｎｏ）移行要求が出るまで待つ。
低消費電力モードに移行すると、ここで、ＡＳＩＣ４ １１２は、スクラッチパッド１１２ｂに保存されているレジスタ値が所定の期待値か否かを確認する（Ｓ１０７）。
スクラッチパッド１１２ｂに保存されているレジスタ値が所定の期待値でない場合は（Ｓ１０７、Ｎｏ）、ＡＳＩＣ４ １１２よってリセット処理を実行し（Ｓ１０８）、ステップＳ１０２、つまりこの処理のスタートに戻る。
所定の期待値であった場合には（Ｓ１０７、Ｙｅｓ）、低消費電力状態をそのまま継続する（Ｓ１０９）。
なお、リセット処理では、ＡＳＩＣ４ １１２のデバイス制御手段１１２ｃにより情報処理装置に設けられた電源制御用のデバイス（例えば電源用ＩＣ等）を制御し、電源投入時と同様のつまり電源投入時に行われる所定のリセットを全て行う。

本実施形態によれば、起動時またはリセット時に必ず装置が起動し、低消費電力状態モード移行要求にしたがって低消費電力モードに移行する。その段階で自装置内部のハードウェアの状態が適正か不正か判断し、適正であればその状態を維持し、不正であれば自動的にリセットして起動時と同じ処理を行い、ハードウエアの状態が正常になるまで上記処理を繰り返す。したがって、自装置内部のハードウェアの状態が不正であっても装置が起動しないということがなく、また、ユーザがハードウエアの状態が正常になるまでスイッチのＯＮ／ＯＦＦ操作を繰り返す必要もない。

（第２の実施形態）
ところで、上記実施形態において、低消費電力移行後直ぐにリセットしてしまうと、ユーザから見ると低消費電力への移行に失敗したように見える。通常ＭＦＰは、電源を切る場合は、一旦低消費電力状態を含めた省電力状態へ移行し、その後に電源を切らないと、ＨＤＤなどに不良セクタが発生することがある。
そのため、ユーザが電源を切りたい場合は、リセットから再度低消費電力状態までの移行時間分ユーザを待たせることになる。また、低消費電力状態に移行したはずなのに、電源起動時と同じ動作になってしまい、ユーザに混乱を招くことになる。

本実施形態は、これらの課題を解決するものであって、第１の実施形態の構成に、上記スクラッチパッド１１２ｂを複数の情報を保持する状態保持手段として機能させ、かつ前記ＡＳＩＣ２ １０９を前記低消費電力状態からの復帰時間を設定する復帰時間設定手段及び前記復帰時間設定手段の実行時間を選択する復帰時間選択手段として機能させる。
また、前記状態保持手段（スクラッチパッド１１２ｂ）に前記保持された値に応じて前記実行時間を選択するようにしている。

図３は、本発明の第２の実施形態の処理手順を示すフロー図である。
リセット実行判断手段であるＡＳＩＣ２ １０９によって、電源投入、又はリセット実行後から起動処理が開始される（Ｓ２０１）。
次に、自装置内部のハードウェアの状態が正しいか否かを確認する状態確認手段（ＡＳＩＣ１ １０３）によって、レジスタ１０４の値を確認する（Ｓ２０２）。
このとき、レジスタ１０４の値が所定の期待値でない場合は（Ｓ２０２、Ｎｏ）、その結果及びリセットが実行された時刻をスクラッチパッド（レジスタ）１１２ｂへ保存してから（Ｓ２０３）、また、所定の期待値であった場合はそのまま（Ｓ２０２、Ｙｅｓ）通常の起動処理を行う（Ｓ２０４）。
次に、低消費電力移行要求があるか否かを確認する（Ｓ２０５）。
低消費電力移行要求があった場合（Ｓ２０５、Ｙｅｓ）は、低消費電力状態へ移行する（Ｓ２０６）。
続いて、スクラッチパッド１１２ｂに保存されているレジスタ値が所定の期待値か否かを、ＡＳＩＣ４ １１２が確認する（Ｓ２０７）。
所定の期待値でない場合（Ｓ２０７、Ｎｏ）は、スクラッチパッド１１２ｂに保持されている時刻即ち予めセットされた時刻でＡＳＩＣ４ １１２（ＣＰＵ１１２ａ）によってリセット処理を実行し（Ｓ２０８）、ステップＳ２０２へ戻る。所定の期待値であった場合（Ｓ２０７、Ｙｅｓ）には、低消費電力状態を継続する（Ｓ２０９）。

ここで、状態保持用のレジスタであるクラッチパッド１１２ｂは、図６に示すように３２ｂｉｔデータを１６個持つことができるのでかなりの量のデータを持つことができ、例えば‘２’ならば３０分後、‘３’なら１時間後というように低消費電力移行後のリセットまでの時間をセットすることができる。
そのため、第２の実施形態によれば、低消費電力移行後直ぐにリセットしてしまい低消費電力への移行に失敗したように見えるようなことがなく、また、通常のＭＦＰで電源を切る場合にも、低消費電力状態が短すぎてＨＤＤなどに不良セクタが発生するなどのことがない。

（第３の実施形態）
上記第２の実施形態では、復帰要因監視手段として機能するＡＳＩＣ４ １１２のＣＰＵ１１２ａが、スクラッチパッド１１２ｂに保持されているリセット時刻前に復帰要因を検知した場合、そのまま低消費電力から復帰しようとしても低消費電力から復帰することができない。そのためユーザの利便性が損なわれる。
そこで、第３の実施形態は、レジスタの状態が不正でかつリセット時刻前でも、復帰要因を検出した場合はリセットできるようにしている。
具体的には、上記第１又は第２の実施形態において、復帰要因監視手段として機能するＡＳＩＣ４のＣＰＵ１１２ａにより、前記低消費電力状態からの復帰要因の発生を監視し、前記復帰時間選択手段により設定された時間前に、復帰要因を検知した場合には、前記リセット手段として機能するＡＳＩＣ４ １１２のＣＰＵ１１２ａによりリセットを行う。

（第４の実施形態）
例えば図２に示すフローにおいて、レジスタ１０４（ＣＬＫＣＦＧレジスタ）の値が期待値ではない、つまり不正なレジスタ値であるときは、その値がレジスタ（スクラッチパッド）１１２ｂ）に保持されるので、リブート（リセット）した後もレジスタ１１２ｂの値が残ったままだと、ＡＳＩＣ４（ＣＰＵ１１２ａ）はその値を確認して常にリブートし続けることになる。
そこで、第４の実施形態は、リセット実行前に、前記状態保持手段であるスクラッチパッド１１２ｂが保持した情報（不正なレジスタ値）をクリアできるようにしたものである。
具体的には、第１の実施形態に、前記リセット実行前に、前記状態保持手段により前記保持した情報をクリアする手段を付加したものである。
なお、リセット時にはリセット手段は自装置に設けられた電源制御用のデバイスを制御し、当該自装置の主電源投入時と全く同じ処理を行い、その際スクラッチパッド１１２ｂのレジスタ値は正常値にリセットされる。

図４は、本発明の第３及び第４の実施形態の処理手順をまとめて示したフロー図である。
リセット実行判断手段であるＡＳＩＣ２ １０９によって、電源投入又はリセット実行後から起動処理が開始される（Ｓ３０１）。
次に、自装置内部のハードウェアの状態が正しいか否かを確認する状態確認手段（ＡＳＩＣ１ １０３）によって、レジスタ値を確認する（Ｓ３０２）。
このとき、レジスタ値が所定の期待値でない場合は（Ｓ３０２、Ｎｏ）、その結果及び上記リセットが実行された時刻をスクラッチパッド１１２ｂへ保存してから（Ｓ３０３）、また、所定の期待値であった場合はそのまま（Ｓ３０２、Ｙｅｓ）、通常の起動処理を行う（Ｓ３０４）。次に、低消費電力移行要求を待ち（Ｓ３０５）、低消費電力移行要求があったとき（Ｓ３０５、Ｙｅｓ）、低消費電力状態移行手段であるＡＳＩＣ１のＣＰＵ１０２により低消費電力状態へ移行する（Ｓ３０６）。
その後、低消費電力復帰要求があるか否かを確認し（Ｓ３０７）、低消費電力復帰要求がある場合はそのまま（Ｓ３０７、Ｙｅｓ）、他方、低消費電力復帰要求がない場合は（Ｓ３０７、Ｎｏ）、予めスクラッチパッド１１２ｂに設定した所定時刻になるまで待ち（Ｓ３０８）、所定時刻になったときに（Ｓ３０８、Ｙｅｓ）、それぞれＡＳＩＣ４ １１２がスクラッチパッド１１２ｂに保存されているレジスタ値が所定の期待値か否かを確認する（Ｓ３０９）。

ここで、所定の期待値でない場合は（Ｓ３０９、Ｎｏ）、ＡＳＩＣ４ １１２がスクラッチパッド１１２ｂに保持されているレジスタ値をクリアし（Ｓ３１０）、リセット処理を実行して（Ｓ３１１）、ステップＳ３０２へ、つまりスタートへ戻る。
所定の期待値であった場合には（Ｓ３０９、Ｙｅｓ）、低消費電力移行復帰手段であるＡＳＩＣ１のＣＰＵ１０２により低消費電力状態から復帰して（Ｓ３１２）、通常動作へ移行する（Ｓ３１３）。
以上の第３の実施形態によれば、復帰要因検知時に、リセットすることができるので、ユーザの利便性が損なわれない。また、第４の実施形態によればリセットに先立ってレジスタの情報がクリアされるので、リブートし続けるようなことはなく、リセット時にはレジスタの情報が自動的に正常値にリセットされるので、その段階でレジスタ値が正常（期待値）になっていれば（Ｓ３０２、Ｙｅｓ）、通常動作へ移行することができる。

（第５実施形態）
何回リブートしても正しい値が読めない場合は、ハードウエア不良が考えられるので、何らかの対応を行う必要がある。
そこで、この実施形態では、第１〜第４のいずれかの実施形態において、前記リセット実行手段（ＡＳＩＣ４）によるリセット実行前に、複数状態保持手段であるスクラッチパッド１１２ｂによりリセット回数を保持し、前記リセット回数が所定回数（ｎ）となったとき、故障している旨を通知する故障情報通知手段を備えたものである。

図５は、本発明の第５の実施形態の動作手順を示すフロー図である。
この処理フローのステップＳ４０９までは図４におけるステップＳ３０９までの処理と、また、ステップＳ４１５とＳ４１６は、同ステップＳ３１２、Ｓ３１３と同じである。
即ち、リセット実行判断手段であるＡＳＩＣ２ １０９によって、電源投入又はリセット実行後から起動処理が開始される（Ｓ４０１）。
次に、自装置内部のハードウェアの状態が正しいか否かを確認する状態確認手段によって、レジスタ値を確認する（Ｓ４０２）。このとき、レジスタ値が所定の期待値でない場合は（Ｓ４０２、Ｎｏ）、その結果及び上記リセットが実行された時刻をレジスタ（スクラッチパッド）１１２ｂへ保存し（Ｓ４０３）。その後、通常の起動処理を行う（Ｓ４０４）。また、期待値であった場合はそのまま（Ｓ４０２、Ｙｅｓ）、通常の起動処理を行う（Ｓ４０４）。

次に、低消費電力移行要求があるか否かを確認する（Ｓ４０５）。低消費電力要求があった場合は（Ｓ４０５、Ｙｅｓ）、低消費電力状態へ移行する（Ｓ４０６）。
続いて、低消費電力復帰要求があったか否かを確認する（Ｓ４０７）。何らかの復帰要因による復帰要求がない場合は（Ｓ４０７、Ｎｏ）、所定時刻になったか否かを確認する（Ｓ４０８）。所定時刻になっていない場合は（Ｓ４０８、Ｎｏ）、そのまま低消費電力復帰要求を待つ。
低消費電力復帰要求があった場合（Ｓ４０７、Ｙｅｓ）、又は所定時刻になった場合は（Ｓ４０８、Ｙｅｓ）、ＡＳＩＣ４ １１２がスクラッチパッド１１２ｂに保存されているレジスタ値が所定の期待値か否かを確認する（Ｓ４０９）。所定の期待値であった場合には（Ｓ４０９、Ｙｅｓ）、低消費電力状態から復帰して（Ｓ４１５）、通常動作へ移行する（Ｓ４１６）。

ステップＳ４０９において、スクラッチパッド１１２ｂに保存されているレジスタ値が所定の期待値でない場合は（Ｓ４０９、Ｎｏ）、ＡＳＩＣ４ １１２はリセット回数が所定回数をオーバーしているか否かを確認する（Ｓ４１０）。
所定回数がオーバーしていない場合には（Ｓ４１０、Ｎｏ）、ＡＳＩＣ４ １１２がリセット回数をスクラッチパッド１１２ｂに保存し（Ｓ４１１）、スクラッチパッド１１２ｂへ保存しているレジスタ値をクリアし（Ｓ４１２）、リセット処理を実行し（Ｓ４１３）、ステップＳ４０２へ戻る。

所定回数が所定回数（ｎ）を越えた（即ち、オーバーした）ときは（Ｓ４１０、Ｙｅｓ）、故障情報通知手段によりユーザへ故障を通知し、処理を終了する（Ｓ４１４）。
なお、故障情報通知手段は、メッセージ等の可視又は可聴表示装置等任意の装置を用いることができる。
第５の実施形態によれば、機器が致命的な場合（ハード不良、故障）になって、立ち上がれない場合には速やかにユーザに通知することができる。

図６は、本発明のスクラッチパッドの構造を示す図である。
スクラッチパッドは、図示のように３２ｂｉｔの１６個のレジスタ（スクラッチパッド）ＤＡＴＡ００〜１５からなり、例えばレジスタ１をリセット回数の保存用に使うなど、任意の使用方法を選択することができる。

１０１・・・コントローラボード、１０２・・・ＣＰＵ、１０３・・・ＡＳＩＣ１、１０４・・・レジスタ（ＣＬＫＣＦＧレジスタ）、１０５・・・ＡＳＩＣ３、１０９・・・ＡＳＩＣ２、１１２・・・ＡＳＩＣ４、１１２ａ・・・ＣＰＵ、１１２ｂ・・・スクラッチパッド（レジスタ）、１１３・・・ＲＴＣ、１１４・・・ＲＯＭ、１１５・・・ＮＶＲＡＭ、１１６・・・操作パネル、１２０・・・ネットワーク。

特開２００７−３０６１４３号公報

Claims (7)

1. 低消費電力状態への移行及び前記低消費電力状態からの復帰を実行する低消費電力移行復帰手段と、自装置内部のハードウェアの状態を表す情報を保持する第１の状態保持手段と、前記第１の状態保持手段に保持された前記情報の適否を確認する状態確認手段と、前記状態確認手段が前記情報の不正を確認したとき、前記不正な情報を保持する第２の状態保持手段と、自装置全体のリセットを実行するリセット手段と、を備え、
   前記リセット手段は、低消費電力状態に移行した状態で前記第２の状態保持手段に前記不正な情報が保持されているとき、前記リセットを前記ハードウェアが適正になるまで繰り返し実行することを特徴とする情報処理装置。
2. 請求項１に記載された情報処理装置において、
   低消費電力状態からの復帰時間に関する値を保持する前記第２の状態保持手段と、前記低消費電力状態からの復帰時間を設定する復帰時間設定手段と、前記復帰時間設定手段の実行時間を選択する復帰時間選択手段と、をさらに備え、
   前記第２の状態保持手段によって、前記保持された値に応じて前記実行時間を選択することを特徴とする情報処理装置。
3. 請求項１又は２に記載された情報処理装置において、
   前記低消費電力状態からの復帰要因の発生を監視する監視手段をさらに備え、前記復帰時間選択手段により設定された時間前に、前記監視手段により復帰要因を検知したとき、前記リセット手段によりリセットを実行することを特徴とする情報処理装置。
4. 請求項１に記載された情報処理装置において、
   前記リセット手段によるリセット実行前に、前記第２の状態保持手段により前記保持した情報をクリアする手段を備えたことを特徴とする情報処理装置。
5. 請求項１乃至４のいずれかひとつに記載された情報処理装置において、
   前記リセット手段によるリセット実行前に、前記第２の状態保持手段によりリセット回数を保持する手段と、前記リセット回数が所定回数となったとき、故障している旨を通知する故障情報通知手段をさらに備えたことを特徴とする情報処理装置。
6. 請求項１に記載された情報処理装置において、
   前記リセット手段は自装置に設けられた電源制御用のデバイスを制御し、当該自装置の主電源投入時と同じ処理を行うことを特徴とする情報処理装置。
7. 請求項１又は２に記載された情報処理装置において、
   前記第２の状態保持手段は、スクラッチパッドであることを特徴とする情報処理装置。
   
   

Images