JP2009015613A - 監視回路、電子制御装置、及び監視回路の制御方法 - Google Patents

監視回路、電子制御装置、及び監視回路の制御方法 Download PDF

Info

Publication number
JP2009015613A
JP2009015613A JP2007177000A JP2007177000A JP2009015613A JP 2009015613 A JP2009015613 A JP 2009015613A JP 2007177000 A JP2007177000 A JP 2007177000A JP 2007177000 A JP2007177000 A JP 2007177000A JP 2009015613 A JP2009015613 A JP 2009015613A
Authority
JP
Japan
Prior art keywords
processing circuit
arithmetic processing
power supply
current
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007177000A
Other languages
English (en)
Inventor
Motoki Komiya
基樹 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2007177000A priority Critical patent/JP2009015613A/ja
Publication of JP2009015613A publication Critical patent/JP2009015613A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】暴走しているにもかかわらずスリープ信号を出力した演算処理回路を適確にリセットする。
【解決手段】演算処理装置の監視回路において、演算処理回路に電源電圧を供給し、前記電源電圧レベルに応じて電源電流を制御する電源電圧制御部と、前記演算処理回路からスリープ信号が入力されたときに、前記電源電圧制御部の電源電流を低下させる判定部と、前記電源電圧制御部の電源電圧が所定レベルを下回ったときに、前記演算処理回路にリセット信号を出力する減電圧検知部とを有する。演算処理回路が暴走しているときは消費電流が大きく前記電源電圧制御部の電源電圧の降下が大きいので、減電圧検知部は、供給される電力の電圧レベルが所定レベルを下回ったときに、リセット信号を出力する。よって、演算処理回路をリセットでき、正常な動作を回復させることができる。
【選択図】図4

Description

本発明は、演算処理回路をリセットする監視回路、及びその制御方法等に関し、特に演算処理回路からのウォッチドッグ信号が停止したとき、または演算処理回路に供給される電源電圧が所定レベルを下回ったときに演算処理回路にリセット信号を出力する監視回路、及びその制御方法等に関する。
自動車等の車両には、各種アクチュエータを制御する多数の電子制御装置(ECU:Electronic Control Unit)が搭載される。車両の安全な動作を確保するため、これら電子制御装置には常時安定した動作が要求される。よって、これらの電子制御装置には、その演算処理回路の暴走などの動作異常や、演算処理回路に供給される電圧の低下を検知したとき、演算処理回路をリセット(初期化)する監視回路が設けられる。そして、演算処理回路は、リセットされることにより正常な動作を回復する。特許文献1には、かかる監視回路を有する電子制御装置の例が記載されている。
図1は、一般的な監視回路の構成を説明する図である。監視回路1の電源電圧制御部4は、バッテリ電源3から電力供給を受け、演算処理回路2の消費電流に応じて変化する電源電圧を一定に保つように電源電流を制御し、定電圧の電源電流を演算処理回路2に供給する。また、判定部5及び減電圧検知部6は、所定の条件が満たされたときに演算処理回路2にLレベルのリセット信号RESETを出力する。すると、演算処理回路2はこれに応答して、自らをリセットする。また、判定部5及び減電圧検知部6は、所定の条件が満たされたときに演算処理回路2にHレベルのリセット信号RESETを出力してリセットを解除する。すると、演算処理回路2はこれに応答して所期の処理動作を開始する。
図2は、図1に示す監視回路に入出力される各種信号のタイミングチャート図である。図2(A)には、演算処理回路2が正常に動作しているときに出力するウォッチドッグ信号WDと、判定部5が出力するリセット信号RESETが示される。演算処理回路2からのウォッチドッグ信号WDは、暴走などの動作異常時には停止される。すると、判定部5は、図示するように、リセット信号RESETをHレベルからLレベルに反転させる。すなわち、暴走した演算処理回路2はリセットされ、正常な動作を回復する。
また、図2(B)には、電源電圧制御部4の電源電圧と、減電圧検知部6が出力するリセット信号RESETが示される。図示するように、減電圧検知部6は、電源電圧制御部4の電源電圧が所定レベルVRを下回ったときにリセット信号RESETをHレベルからLレベルに反転させる。すなわち、供給される電圧の低下によって誤動作のおそれがある演算処理回路2はリセットされ、誤動作を回避できる。
特許第3201984号公報
ところで、上記の電子制御装置においては、電源として車載バッテリが用いられる。よって、バッテリの消耗を防ぐために、演算処理回路2は一定時間動作しないときには、処理動作を停止して消費電力を抑制するスリープモードに移行する。そして、演算処理回路2がスリープモードに移行すると、ウォッチドッグ信号WDが停止される。しかし、スリープモードは正常な動作なので、判定部5がウォッチドッグ信号WDの停止に応答して演算処理回路2をリセットする必要はない。にもかかわらず、演算処理回路2がリセットされると、それにより無駄な電力が消費され、バッテリが消耗してしまう。
このため、演算処理回路2は、スリープモードに移行するときに、判定部5にHレベルのスリープ信号SLEEPを出力する。よって、判定部5は、ウォッチドッグ信号WDが停止し、スリープ信号SLEEPが入力されなければ演算処理回路2は暴走状態であると判断でき、図2(A)で示した処理を行う。一方、判定部5は、ウォッチドッグ信号WDが停止してもスリープ信号SLEEPが入力されたときは、演算処理回路2はスリープモードへ移行すると判断できる。
ここで、図2(C)にウォッチドッグ信号WD、判定部5が出力するリセット信号RESET、及びスリープ信号SLEEPを示す。判定部5は、図示するように、ウォッチドッグ信号WDが停止してもスリープ信号SLEEPが入力されたときは、リセット信号RESETをLレベルに保持する(時点T)。よって、演算処理回路2のリセット解除が維持される。このようにして、不必要なリセットによる無駄な電流消費が回避される。
しかしながら、演算処理回路2は、暴走しているにもかかわらずスリープ信号SLEEPを出力する場合がある。例えば、スリープ信号SLEEPを出力した直後に暴走が生じる場合や、暴走によりスリープ信号SLEEP自体が誤動作する場合である。かかる場合に、上記の監視回路1は演算処理回路2をリセットしないので、演算処理回路2が正常な動作を回復できない。すると、電子制御装置が誤動作してしまい、車両の動作の安全性やユーザの利便性が損なわれるといった問題が生じる。
そこで、本発明の目的は、暴走しているにもかかわらずスリープ信号を出力した演算処理回路を、適確にリセットできる監視回路、及びその制御方法等を提供することにある。
上記の目的を達成するために、本発明の第1の側面における監視回路は、演算処理回路に電源電圧を供給し、前記電源電圧レベルに応じて電源電流を制御する電源電圧制御部と、前記演算処理回路から、当該演算処理回路が動作を停止するスリープモードへの移行を示すスリープ信号が入力されたときに、前記電源電圧制御部の電源電流を低下させる判定部と、前記電源電圧制御部の電源電圧が所定レベルを下回ったときに、前記演算処理回路を初期化するリセット信号を出力する減電圧検知部とを有することを特徴とする。
上記側面によれば、判定部は、スリープモードへの移行を示す信号を入力されたときに、前記電源電圧制御部の電源電流を低下させる。ここで、演算処理回路が動作を休止するときは消費電流が小さいので、電源電圧制御部の電源電流を低下させても、電源電圧の降下は比較的小さい。しかし、暴走のときは消費電流が大きいので、電源電圧の降下が比較的大きい。その場合、減電圧検知部は、電源電圧制御部の電源電圧が所定レベルを下回ったときに、リセット信号を出力する。すなわち、演算処理回路からの出力信号の代わりに、その電流消費から演算処理回路の動作状態を把握することで、リセットが必要なとき、つまり暴走したときに確実に演算処理回路をリセットできる。これにより、演算処理回路は正常な動作を回復できる。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図3は、本実施形態における監視回路の構成を説明する図である。図1で示した監視回路1と同じ構成には図1と同じ符号を付してある。本実施形態の監視回路1は、演算処理回路2とともに例えば車載用の電子制御装置に備えられる。そして、監視回路1は、バッテリ電源3から電力供給を受け、一定電圧の電流を演算処理回路2に供給する。また、監視回路1は、演算処理回路2の動作異常または供給される電圧降下の際に、演算処理回路2をリセットする。これにより、演算処理回路2は正常な動作を回復、あるいは誤動作を回避できる。
図1でも説明したように、判定部5は、演算処理回路2からのウォッチドッグ信号WDが停止し、かつHレベルのスリープ信号SLEEPが入力されたときは、演算処理回路2に出力するリセット信号RESETをLレベルに反転させる。よって、暴走した演算処理回路2がリセットされ、正常な動作を回復する。一方、判定部5は、演算処理回路2からのウォッチドッグ信号WDが停止し、かつスリープ信号SLEEPがHレベルに反転したときは、演算処理回路2に出力するリセット信号RESETをHレベルに保持する。よって、演算処理回路2のリセット解除が維持され、演算処理回路2はスリープモードに移行する。
しかし、演算処理回路2が暴走しているにもかかわらず、スリープ信号SLEEPがHレベルに反転される場合には、ウォッチドッグ信号WDCも停止しているので、判定部5はウォッチドッグ信号の停止とスリープ信号の反転からは、演算処理回路2が暴走しているのかスリープモードなのか判断できない。そこで、本実施形態では、演算処理回路2が暴走時に消費する電流は、スリープモード時に消費する電流より大きいことに着目する。すなわち、本実施形態の監視回路1は、演算処理回路2からの入力信号の代わりに、消費電流に基づいて演算処理回路2のリセットを行うことを特徴とする。次に、本実施形態の監視回路1の動作を、図3とともに図4を用いて説明する。
図4は、監視回路1に入出力される各種信号のタイミングチャート図である。図4(A)は、演算処理回路2がスリープモードに移行する場合に対応し、図4(B)は、演算処理回路2が暴走状態の場合に対応する。
まず、図4(A)に示すように、判定部5は、演算処理回路2から入力されるウォッチドッグ信号WDが停止し、かつHレベルのスリープ信号SLEEPが入力されると、電源電圧制御部4が出力可能な電源電流を所定レベルIRまで低下させる。ここで、所定レベルIRは、演算処理装置2が暴走したときに消費する電流より小さく、かつスリープモードのときに消費する電流より大きいレベルに設定される。
そして、この場合、演算処理回路2はスリープモードに移行したので、消費電流より大きい電流が電源電圧制御部4から出力可能となる。よって、電源電圧制御部4の電源電圧は、減電圧検知部6の検知レベルまで降下しない。よって、減電圧検知部6が、電圧降下を検知してリセット信号RESETをLレベルに反転させることなく、リセット解除が維持される。よって、スリープモードに移行した演算処理回路2はリセットされず、スリープモードが維持される。
一方、図4(B)では、演算処理回路2が暴走しているので、判定部5が電源電圧制御部4に電源電流を所定レベルIRまで低下させた場合、消費電流より小さい電流しか電源電圧制御部4から出力できない。よって、電源電圧制御部4の電源電圧が降下する。すると、減電圧検知部6が、この電源電圧が所定レベルVRを下回ったことを検知してリセット信号をHレベルからLレベルに反転させる(時点T1)。よって、暴走した演算処理回路2はリセットされて、正常な動作を回復できる。
図5は、電源電流を制御する電源電圧制御部4の第1の構成例を説明する図である。電源電圧制御部4は、レギュレータ1aと、過電流検知部1bとで構成される。レギュレータ1aは、演算処理回路2の消費電流に応じて変化する電源電圧を一定に保つように電源電流を変化させ、一定電圧の電源電流を演算処理回路2に供給する。また、過電流検知部1bは、電源電圧制御部4を流れる電流が過負荷とならないように、その電源電流を一定以下に制御する。
まず、レギュレータ1aについて説明する。PNP型のトランジスタTR1のエミッタは、過電流検知部1bの抵抗R1を介して電源入力端子Vinに接続され、また抵抗R4を介してトランジスタTR1のベースと接続される。そして、トランジスタTR1のコレクタは、電源出力端子Voutに接続される。ここで、電源入力端子Vinは、バッテリ電源3に接続される。また、電源出力端子Voutは、演算処理回路2に接続される。また、トランジスタTR1のエミッタと電源出力端子Voutの接続点は、抵抗R6、R7を介してグランドに接地される。
そして、抵抗R6と抵抗R7との接続点は、コンパレータC2の反転入力端子−に接続される。また、コンパレータC2の非反転入力端子+には、定電圧源B1が接続される。そして、コンパレータC2の出力端子は、NPN型のトランジスタTR2のベースに接続される。また、トランジスタTR2のコレクタはトランジスタTR1のベースと接続され、エミッタは抵抗R5を介してグランドに接地される。
上記構成により、電源入力端子Vinからの入力電圧は、抵抗R1により降下されてトランジスタTR1のエミッタに加えられる。また、抵抗R1により降下した入力電圧は、抵抗R4によりさらに降下してトランジスタTR1のベースに加えられる。すると、トランジスタTR1には、ベース・エミッタ間電圧に応じたベース電流が流れる。そして、トランジスタTR1のコレクタからは、ベース電流に応じたコレクタ電流が出力される。そして、このコレクタ電流は電源出力端子Voutから演算処理回路2に出力される。
ここで、演算処理回路2の消費電流が増大すると、電源出力端子Voutの電源電圧は降下する。そして、電源電圧は、抵抗R6、R7により抵抗分圧されて、コンパレータC2の反転入力端子−に入力される。そして、この電圧が定電圧源B1の電圧より小さいときは、コンパレータC2の出力電圧がLレベルからHレベルに反転する。すると、トランジスタTR2では、ベース・エミッタ間電圧が上昇するので、ベース電流が増大し、これに応じてコレクタ電流が増大する。すると、トランジスタTR1では、ベース電流が増大するので、コレクタ電流が増大する。つまり、電源出力端子Voutからの電源電流が、消費電流の増大に対応して増大する。そして、これにともない電源出力端子Voutからの電源電圧が上昇する。
反対に、電源出力端子Voutの電源電圧は、演算処理回路2の消費電流が減少すると上昇する。そして、抵抗R6、R7により抵抗分圧された電源電圧が定電圧源B1の電圧より大きいときは、コンパレータC2の出力電圧がHレベルからLレベルに反転する。すると、トランジスタTR2では、ベース・エミッタ間電圧が降下するので、ベース電流が減少し、これに応じてコレクタ電流が減少する。すると、トランジスタTR1では、ベース電流が減少するので、コレクタ電流が減少する。つまり、電源出力端子Voutからの電源電流が、消費電流の減少に対応して減少する。そして、これにともない電源出力端子Voutの電源電圧が降下する。
このように、レギュレータ1aは、消費電流に応じて電源電流を増減させて、電源出力端子Voutの電源電圧を一定に保つ。
次に、過電流検知部1bについて説明する。電源入力端子Vinは、抵抗R1、R3を介してコンパレータC1の反転入力端子−に接続される。また、電源入力端子Vinと抵抗R1の接続点は、抵抗R2を介して定電流源A1に接続される。そして、定電流源A1の他端はグランドに接地される。また、コンパレータC1の非反転入力端子+は、定電流源A1と抵抗R2との接続点に接続される。そして、コンパレータC1の出力端子は、NPN型のトランジスタTR3のベースに接続される。そして、トランジスタTR3のコレクタは、レギュレータ1aに含まれるトランジスタTR2のベースに接続され、エミッタはグランドに接地される。
上記構成により、電源入力端子Vinから抵抗R1、R3に流れる電流は、レギュレータ1aを介して最終的に演算処理回路2に出力される。ここで、電源入力端子Vinの電圧は抵抗R1、R3により降下して、コンパレータC1の反転入力端子−に入力される。一方、電源入力端子Vinの電圧は、定電流源A1の電流に応じて抵抗R2により電圧降下し、コンパレータC1の非反転入力端子+に入力される。そして、非反転入力端子+に入力される電圧が、過電流検知レベルに対応する。
そして、電源入力端子Vinから電源出力端子Voutを流れる電流は、演算処理回路2の消費電流の増加に応じて増加する。すると、これにともない電源入力端子Vinから抵抗R1、R3に流れる電流が増加するので、コンパレータC1の反転入力端子-に入力される電圧は上昇する。そして、コンパレータC1の反転入力端子-の電圧が非反転入力端子+の過電流検知レベルより大きいと、コンパレータC1の出力電圧はHレベルからLレベルに反転する。よって、トランジスタTR2のベース・エミッタ間電圧が降下し、これに応じてベース電流が減少する。すると、トランジスタTR3のコレクタ電流が減少する。すると、レギュレータ1aのトランジスタTR2のベース電流が減少し、コレクタ電流も減少する。そして、これによりトランジスタTR1ではベース電流が減少するので、コレクタ電流も減少する。このようにして、電源電圧制御部4を流れる電流は、一定以下に制限される。
上記第1の構成例において、レギュレータ1aはさらに、PNP型のトランジスタTR4を有する。トランジスタTR4のベースは判定信号入力端子SLに、エミッタはトランジスタTR2のベースにそれぞれ接続され、コレクタは接地される。
そして、判定部5がHレベルのスリープ信号SLEEPを検知すると、一定電圧の判定信号を判定信号入力端子SLに入力する。すると、この信号電圧は、トランジスタTR4のベースに加えられる。すると、トランジスタTR4には、ベースに加えられた電圧より一定の電圧(例えば0.7V)高いベース・エミッタ間電圧が発生する。すると、コンパレータC2の出力電圧は、トランジスタTR4のベース・エミッタ間電圧のレベル以下に制限される。これにより、トランジスタTR2のベースに加えられる電圧は一定以下に制限されるので、トランジスタTR2のコレクタ電流は一定以下に制限される。よって、TR1では、ベース電流が一定以下に制限され、これによりコレクタ電流も一定以下に制限される。これにより、電源出力端子Voutから出力可能な電源電流が低下する。
図6は、電源電流を制御する電源電圧制御部4の第2の構成例を説明する図である。レギュレータ1aと過電流検知部1bの基本的な構成は図4で示した第1の構成例と同じである。第2の構成例では、レギュレータ1aは、第1の構成例のようなトランジスタTR4と判定信号入力端子SLを有さない。その代わりに、過電流検知部1bは、スイッチS1によりグランドと開接される定電流源A2を、定電流源A1と並列に備える。この、スイッチS1は判定信号入力端子SLに接続され、Lレベルの信号電圧で開放し、Hレベルの信号電圧で接続する。
かかる構成により、判定部5にスリープ信号SLEEPが入力されず、その結果判定信号入力端子SLに判定信号が入力されない状態では、スイッチS1が開放される。よって、コンパレータC1の非反転入力端子+は定電流源A1とのみ接続される。すると、過電流検知レベルは、定電流源A1の電流に応じた電圧に設定される。
一方、判定部5にスリープ信号SLEEPが入力され、その結果Hレベルの判定信号が入力されると、この信号電圧によりスイッチS1が接続される。すると、コンパレータC1の非反転入力端子+が定電流源A1、A2と並列に接続される。すると、スイッチS1が開放されたときより大きい電流が定電流源A1、A2に流れ、その電流に応じた電圧降下により過電流検知レベルが降下する。すなわち、スイッチS1が接続されたときの過電流検知レベルは、スイッチS1が開放されたときより小さく設定される。よって、電源入力端子Vinと電源出力端子Voutを流れる電流の上限が低下する。これにより、電源電圧制御部4の電源電流が低下する。
ところで、演算処理回路2は、スリープ信号SLEEPを出力した後、完全にスリープモードに移行するまでにある程度の時間を要する場合がある。その場合には、スリープ信号SLEEPの出力後、即時に消費電流が低下しない。そのとき、判定部5がスリープ信号SLEEPの反転に応答して上記動作を行い、減電圧検知部6がリセット信号RESETを反転させると、演算処理回路2はリセットされてしまう。すなわち、演算処理回路2は、実際には暴走しておらず、スリープモード移行に時間を要しているだけであるにもかかわらず、リセットされてしまう。すると、リセットによる無駄な電力が消費され、スリープモードに移行する意義が失われる。そこで、本実施形態では、次の変形例においてかかる問題を解決する。
図7は、本実施形態における監視回路1の変形例を説明する図である。図8は、変形例における監視回路1に入出力される各種信号のタイミングチャート図である。この変形例では、監視回路1は、判定部5からの判定信号を一定時間遅延させて電源電圧制御部4に入力する遅延部7を備える。
かかる構成によれば、図8に示すように、判定部5がウォッチドッグ信号WDの停止とスリープ信号SLEEPの反転を検知してから、電源電圧制御部4が電源電流を低下させるまでに遅延時間ΔTが生じる。よって、演算処理回路2に供給される電力の電圧は、その分遅れて降下を開始する。そして、電源電圧が所定レベルVRを下回った後、リセット信号RESETがLレベルに反転する(時点T2)。
すなわち、監視回路1が遅延部7によって電源電流の低下開始までを一定時間遅延させることにより、その間に演算処理回路2がスリープモードへの移行を終了できる。よって、演算処理回路2が実際は暴走しておらずスリープモード移行に時間を要しているだけである場合に、リセットされることを防止できる。
なお、上述の説明では、監視回路1が車載用電子制御装置に備えられ、その演算処理回路2を監視する場合を例としている。この場合、車載用電子制御装置には、車両に搭載される各種アクチュエータの動作を制御する電子制御装置や、これら電子制御装置が接続されるバス間の通信を中継するゲートウェイ装置が含まれる。しかし、本実施形態は、これらの電子制御装置に限らず適用可能である。また、車載用電子機器の演算処理回路向け監視回路だけでなく、種々の電子制御装置における演算処理回路の監視回路やその制御方法にも、本実施形態は適用可能である。
以上説明したとおり、本実施形態によれば、暴走しているにもかかわらずスリープ信号を出力した演算処理回路を適確にリセットできる。これにより、演算処理回路は正常な動作を回復できる。
一般的な監視回路の構成を説明する図である。 図1に示す監視回路に入出力される各種信号のタイミングチャート図である。 本実施形態における監視回路の構成を説明する図である。 本実施形態の監視回路1に入出力される各種信号のタイミングチャート図である。 電源電流を制御する電源電圧制御部4の第1の構成例を説明する図である。 電源電流を制御する電源電圧制御部4の第2の構成例を説明する図である。 本実施形態における監視回路1の変形例を説明する図である。 変形例における監視回路1に入出力される各種信号のタイミングチャート図である。
符号の説明
1:監視回路、2:演算処理回路、4:電源電圧制御部、5:判定部、6:減電圧検知部、7:遅延部

Claims (4)

  1. 演算処理回路に電源電圧を供給し、前記電源電圧レベルに応じて電源電流を制御する電源電圧制御部と、
    前記演算処理回路から、当該演算処理回路が動作を停止するスリープモードへの移行を示すスリープ信号が入力されたときに、前記電源電圧制御部の電源電流を低下させる判定部と、
    前記電源電圧制御部の電源電圧が所定レベルを下回ったときに、前記演算処理回路を初期化するリセット信号を出力する減電圧検知部とを有する監視回路。
  2. 請求項1において、
    前記電源電圧制御部の電源電流の低下開始を遅延させる遅延部をさらに有することを特徴とする監視回路。
  3. 請求項1または2の監視回路と、前記演算処理回路とを有する電子制御装置。
  4. 演算処理回路をリセットする監視回路の制御方法において、
    演算処理回路に電源電圧を供給し、前記電源電圧レベルに応じて電源電流を制御する工程と、
    前記演算処理回路から、当該演算処理回路が動作を停止するスリープモードへの移行を示すスリープ信号が入力されたときに、前記電源電流を低下させる工程と、
    前記電源電圧が所定レベルを下回ったときに、前記演算処理回路を初期化するリセット信号を出力する工程とを有する監視回路の制御方法。
JP2007177000A 2007-07-05 2007-07-05 監視回路、電子制御装置、及び監視回路の制御方法 Withdrawn JP2009015613A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007177000A JP2009015613A (ja) 2007-07-05 2007-07-05 監視回路、電子制御装置、及び監視回路の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007177000A JP2009015613A (ja) 2007-07-05 2007-07-05 監視回路、電子制御装置、及び監視回路の制御方法

Publications (1)

Publication Number Publication Date
JP2009015613A true JP2009015613A (ja) 2009-01-22

Family

ID=40356439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177000A Withdrawn JP2009015613A (ja) 2007-07-05 2007-07-05 監視回路、電子制御装置、及び監視回路の制御方法

Country Status (1)

Country Link
JP (1) JP2009015613A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219639A (ja) * 2009-03-13 2010-09-30 Ricoh Co Ltd 情報処理装置
JP2013018343A (ja) * 2011-07-11 2013-01-31 Denso Corp 車載用電子制御装置及び半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219639A (ja) * 2009-03-13 2010-09-30 Ricoh Co Ltd 情報処理装置
JP2013018343A (ja) * 2011-07-11 2013-01-31 Denso Corp 車載用電子制御装置及び半導体集積回路装置

Similar Documents

Publication Publication Date Title
US7956587B2 (en) Power supply apparatus
JP4437812B2 (ja) 電子制御装置
JP2010277303A (ja) 半導体装置及び異常検出方法
JP2008067426A (ja) 車両用充電制御方法
JP6153815B2 (ja) 自動車用の電子制御装置
JP5945149B2 (ja) フィールド機器
JP2009015613A (ja) 監視回路、電子制御装置、及び監視回路の制御方法
JP2018163498A (ja) 監視回路
JP2004070767A (ja) 制御装置
JP6040952B2 (ja) 通信システム、電子制御装置
JP4545173B2 (ja) 車両制御装置
JP2012162139A (ja) 車両用電源制御装置
JP2000276267A (ja) 車両用電子制御装置
JP4155621B2 (ja) 電源回路
JP6402798B2 (ja) 車両パワーウインドウ装置用の制御装置
JP5817585B2 (ja) 電子制御装置
JP2010258635A (ja) 制御装置
JPH07114401A (ja) Ramバックアップ回路
JP4522738B2 (ja) パワーオンリセット装置及び電子機器
JP4730356B2 (ja) 電源制御装置
JP2007306351A (ja) パワーオンリセット回路
JP2007255254A (ja) エンジン始動システム
JP4381948B2 (ja) 電源制御システム、複合機
JP5678843B2 (ja) 集積回路装置
JP7261080B2 (ja) 制御装置および制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100618

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20111025

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111101