JP5326829B2 - 画像形成装置、制御方法及び制御プログラム - Google Patents

画像形成装置、制御方法及び制御プログラム Download PDF

Info

Publication number
JP5326829B2
JP5326829B2 JP2009134342A JP2009134342A JP5326829B2 JP 5326829 B2 JP5326829 B2 JP 5326829B2 JP 2009134342 A JP2009134342 A JP 2009134342A JP 2009134342 A JP2009134342 A JP 2009134342A JP 5326829 B2 JP5326829 B2 JP 5326829B2
Authority
JP
Japan
Prior art keywords
information
hardware
unit
image forming
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009134342A
Other languages
English (en)
Other versions
JP2010280101A (ja
Inventor
知明 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009134342A priority Critical patent/JP5326829B2/ja
Publication of JP2010280101A publication Critical patent/JP2010280101A/ja
Application granted granted Critical
Publication of JP5326829B2 publication Critical patent/JP5326829B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Record Information Processing For Printing (AREA)
  • Facsimiles In General (AREA)

Description

本発明は、画像形成装置、制御方法及び制御プログラムに関し、特に、構成の異なる装置を効率的に動作させることが可能な制御の方法に関する。
近年、情報の電子化が推進される傾向にあり、電子化された情報の出力に用いられるプリンタやファクシミリ及び書類の電子化に用いるスキャナ等の画像処理装置は欠かせない機器となっている。このような画像処理装置は、撮像機能、画像形成機能及び通信機能等を備えることにより、プリンタ、ファクシミリ、スキャナ、複写機として利用可能な複合機として構成されることが多い。
このような画像処理装置のうち、電子化された情報の出力に用いるプリンタにおいては、入力された画像情報に基づいてプリントエンジンが画像形成出力を実行するための描画情報を生成する画像処理(以降、描画処理とする)が行われる。この画像処理は、専用のハードウェアによって実行される他、CPU(Central Processing Unit)等の演算手段がソフトウェアに従って動作することにより実行される。
このようなハードウェア及びソフトウェアによって描画処理可能な画像形成装置において、双方の処理を効率化して出力の高速化を図る方法が提案されている(例えば、特許文献1参照)。特許文献1に開示された技術においては、描画手段としてハードウェアである図形描画回路とソフトウェアである図形描画部とが設けられている。そして、ディスプレイリスト作成部が、いずれの描画手段に受け渡すかを判断した上でディスプレイリストを作成する。このような処理により、ハードウェア及びソフトウェアを効率的に動作させる。
また、近年の情報処理機器の発展により複数の演算手段が含まれるマルチコアCPU等の演算機器が普及している。マルチコアCPUにおいては、複数のコアが夫々独立して動作するため、処理を並列化することにより、処理時間を短縮することが可能になる。従って、上記の画像処理もマルチコアCPUに対応させることにより、処理を効率化することが望まれている。マルチコアCPUの性能を効率的に発揮させるためには、処理を夫々のコアに適切に配分することにより、片方のコアの動作中において片方のコアに待機、即ち、待ちが発生しないようにする必要がある。
複数の演算手段を有する画像形成装置において、上述した画像処理を効率化する方法が提案されている(例えば、特許文献2参照)。特許文献2に開示された技術においては、メインプロセッサによるレンダリング手段の処理状況に応じて、サブプロセッサによるレンダリング手段が描画処理を実行することにより、既に生成されたディスプレイリストの処理待ちの状態を低減する方法が開示されている。
ここで、上述したように、描画処理の実行に際してはディスプレイリストを生成する必要がある。このディスプレイリストとは、画像に含まれる夫々のオブジェクト毎に必要となる図形の情報がまとめられた情報である。そして、複数の描画手段が存在する場合、生成されたディスプレイリストを、夫々の描画手段に対応した記憶領域若しくは記憶媒体に、格納する必要がある。
また、特許文献2においては、メインプロセッサ及びサブプロセッサというように、演算手段が2つである場合が例として説明されているが、近年のマルチコアCPUは、デュアルコア、クアッドコア等、コア、即ち演算手段の数も様々である。従って、CPUの性能を十分活かすためには、搭載されたCPUのコア数やCPU数に応じて、ソフトウェアによる描画手段を構成する必要がある。
従って、画像形成装置を制御するソフトウェアをハードウェアに応じて構成する必要がある。具体的には、搭載されたCPUのコア数に応じてソフトウェアの描画手段を構成すると共に、ハードウェアの描画手段及びソフトウェアの描画手段の数に応じて、ディスプレイリストを格納する記憶領域を夫々設ける必要がある。
しかしながら、画像形成装置のハードウェア構成は、装置の種類に応じて様々であるし、装置を納める先の要望に応じてカスタマイズされる可能性もある。従って、ハードウェア構成の異なる装置毎に、ソフトウェアの描画手段及びディスプレイリストの記憶領域の数の異なるプログラムを設計する必要があり、設計負荷が高くなってしまう。このため、異なるハードウェア構成の画像形成装置に適用可能で且つハードウェア資源を活かした制御が可能なプログラムが望まれる。
本発明は、上記実情を考慮してなされたものであり、画像形成出力を実行するための描画情報を生成する描画手段の構成に応じて効率的な制御が可能で且つ設計負荷の低い画像形成装置を提供することを目的とする。
上記課題を解決するために、本発明の一態様は、画像形成出力を実行するための画像処理をプログラムによって実行可能な画像形成装置であって、ページ記述言語に基づいて得られた描画命令を取得する描画命令取得部と、描画すべき図形毎に情報がまとめられた図形情報を前記取得された描画命令に基づいて生成する図形情報生成部と、前記生成された図形情報を記憶する図形情報記憶部と、前記記憶された図形情報に基づいて画像形成出力を実行するための描画情報を生成する描画情報生成部と、前記画像形成装置に含まれるハードウェア構成の情報であるハードウェア情報を記憶しているハードウェア情報記憶部と、動作させる前記図形情報記憶部及び前記描画情報生成部の数を前記ハードウェア情報に基づいて決定する動作モジュール決定部と、前記決定に基づいて前記図形情報記憶部及び前記描画情報生成部を動作させるモジュール制御部とを含み、前記ハードウェア情報記憶部は、異なるハードウェア構成を示す複数のハードウェア情報を記憶しており、前記動作モジュール決定部は、前記複数のハードウェア情報のいずれかに基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することを特徴とする。
ここで、前記ハードウェア情報は、互いに並列して動作することが可能な演算手段の数の情報を含み、前記動作モジュール決定部は、前記演算手段の数の情報に基づいてソフトウェアによって動作する前記描画情報生成部の数を決定することが好ましい。
また、前記動作モジュール決定部は、前記ハードウェア情報に含まれる前記演算手段の数よりも1つ少ない数を、前記ソフトウェアによって動作する描画情報生成部の数として決定することが好ましい。
また、前記ハードウェア情報は、前記画像形成装置を制御する演算手段が同時に処理可能な処理単位の数の情報を含み、前記動作モジュール決定部は、前記処理単位の数の情報に基づいてソフトウェアによって動作する前記描画情報生成部の数を決定しても良い。
また、前記動作モジュール決定部は、前記ハードウェア情報に含まれる前記同時に処理可能な処理単位の数よりも1つ少ない数を、前記ソフトウェアによって動作する描画情報生成部の数として決定することが好ましい。
また、前記ハードウェア情報は、演算手段によって制御されるハードウェアによって動作する前記描画情報生成部の数の情報を含み、前記動作モジュール決定部は、前記描画情報生成部の数の情報に基づいてソフトウェアによって動作する前記描画情報生成部の数を決定することが好ましい。
また、前記ハードウェア情報は、演算手段による制御とは独立したハードウェアによって動作する前記描画情報生成部の数の情報を含み、前記動作モジュール決定部は、ソフトウェアによって動作する前記描画情報生成部とハードウェアによって動作する前記描画情報生成部の合計の数に応じて前記動作させる図形情報記憶部の数を決定することが好ましい。
また、前記モジュール制御部は、ソフトウェアによって動作する前記描画情報生成部とハードウェアによって動作する前記描画情報生成部の夫々に対応するように前記図形情報記憶部を動作させ、前記図形情報生成部は、前記ハードウェアによって動作する描画情報生成部に対応する前記図形情報記憶部に、前記ソフトウェアによって動作する描画情報生成部に対応する前記図形情報記憶部よりも多くの前記図形情報を記憶させることが好ましい。
また、前記モジュール制御部は、前記ハードウェアによって動作する描画情報生成部に対応する前記図形情報記憶部の記憶領域を前記ソフトウェアによって動作する描画情報生成部に対応する前記図形情報記憶部の記憶領域よりも広く確保することが好ましい。
また、前記ハードウェア情報記憶部は、前記画像形成装置の動作状態毎に異なるハードウェア構成を示す複数のハードウェア情報を記憶しており、前記動作モジュール決定部は、前記画像形成装置の動作状態に応じた前記ハードウェア情報に基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することが好ましい。
また、前記ハードウェア情報記憶部に記憶されている前記ハードウェア情報を更新するハードウェア情報更新部を更に含むことが好ましい。
また、本発明の他の態様は、画像形成出力を実行するための画像処理をプログラムによって実行可能な画像形成装置の制御方法であって、描画命令取得部が、ページ記述言語に基づいて得られた描画命令を取得し、図形情報生成部が、描画すべき図形毎に情報がまとめられた図形情報を前記取得された描画命令に基づいて生成し、図形情報記憶部が、前記生成された図形情報を記憶し、描画情報生成部が、前記記憶された図形情報に基づいて画像形成出力を実行するための描画情報を生成し、ハードウェア情報取得部が、前記画像形成装置に含まれるハードウェア構成の情報であるハードウェア情報を取得し、動作モジュール決定部が、動作させる前記図形情報記憶部及び前記描画情報生成部の数を前記ハードウェア情報に基づいて決定し、モジュール制御部が、前記決定に基づいて前記図形情報記憶部及び前記描画情報生成部を動作させ、前記ハードウェア情報は、異なるハードウェア構成を示す複数のハードウェア情報を含み、前記動作モジュール決定部は、前記複数のハードウェア情報のいずれかに基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することを特徴とすることを特徴とする。
また、本発明の他の態様は、画像形成出力を実行するための画像処理をプログラムによって実行可能な画像形成装置の制御プログラムであって、ページ記述言語に基づいて得られた描画命令を取得するステップと、描画すべき図形毎に情報がまとめられた図形情報を前記取得された描画命令に基づいて生成するステップと、前記生成された図形情報を図形情報記憶部に記憶させるステップと、前記記憶された図形情報に基づいて画像形成出力を実行するための描画情報を描画情報生成部によって生成するステップと、前記画像形成装置に含まれるハードウェア構成の情報であるハードウェア情報を取得するステップと、動作させる前記図形情報記憶部及び前記描画情報生成部の数を前記取得されたハードウェア情報に基づいて決定するステップと、前記決定に基づいて前記図形情報記憶部及び前記描画情報生成部を動作させるステップとを前記画像形成装置に実行させ、前記ハードウェア情報は、異なるハードウェア構成を示す複数のハードウェア情報を含み、動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定するステップにおいて、前記複数のハードウェア情報のいずれかに基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することを特徴とする。
本発明によれば、画像形成出力を実行するための描画情報を生成する描画手段の構成に応じて効率的な制御が可能で且つ設計負荷の低い画像形成装置を提供することが可能となる。
本発明の実施形態に係る画像形成装置のハードウェア構成を示すブロック図である。 本発明の実施形態に係る画像形成装置の機能構成を示す図である。 本発明の実施形態に係る画像処理部に含まれる機能を示す図である。 本発明の実施形態に係るハードウェア情報の例を示す図である。 本発明の実施形態に係るモジュール生成部の動作を示すフローチャートである。 本発明の実施形態に係る画像形成装置の動作を示すシーケンス図である。 本発明の他の実施形態に係るハードウェア情報の例を示す図である。 本発明の他の実施形態に係るモジュール生成部の動作を示すフローチャートである。 本発明の他の実施形態に係るハードウェア情報の例を示す図である。 本発明の他の実施形態に係るハードウェア情報の例を示す図である。
実施の形態1.
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、プリンタ、スキャナ、複写機等の機能を含む複合機(MFP:Multi Function Peripheral)としての画像形成装置を例として説明する。
図1は、本実施形態に係る画像形成装置1のハードウェア構成を示すブロック図である。図1に示すように、本実施形態に係る画像形成装置1は、一般的なサーバやPC(Personal Computer)等の情報処理端末と同様の構成に加えて、画像形成を実行するエンジンを有する。即ち、本実施形態に係る画像形成装置1は、CPU(Central Processing Unit)10、RAM(Random Access Memory)20、ROM(Read Only Memory)30、エンジン40、HDD(Hard Disk Drive)50及びI/F60がバス90を介して接続されている。また、I/F60にはLCD(Liquid Crystal Display)70及び操作部80が接続されている。
CPU10は演算手段であり、画像形成装置1全体の動作を制御する。また、本実施形態に係るCPU10は、マルチコアCPUであり、互いに独立して動作可能な複数の演算手段、即ちコアを含む。RAM20は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、CPU10が情報を処理する際の作業領域として用いられる。ROM30は、読み出し専用の不揮発性記憶媒体であり、ファームウェア等のプログラムが格納されている。エンジン40は、画像形成装置1において実際に画像形成を実行する機構である。
HDD50は、情報の読み書きが可能な不揮発性の記憶媒体であり、OS(Operating System)や各種の制御プログラム、アプリケーション・プログラム等が格納されている。I/F60は、バス90と各種のハードウェアやネットワーク等を接続し制御する。LCD70は、ユーザが画像形成装置1の状態を確認するための視覚的ユーザインタフェースである。操作部80は、キーボードやマウス等、ユーザが画像形成装置1に情報を入力するためのユーザインタフェースである。
このようなハードウェア構成において、ROM30やHDD50若しくは図示しない光学ディスク等の記録媒体に格納されたプログラムがRAM20に読み出され、CPU10の制御に従って動作することにより、ソフトウェア制御部が構成される。このようにして構成されたソフトウェア制御部と、ハードウェアとの組み合わせによって、本実施形態に係る画像形成装置1の機能を実現する機能ブロックが構成される。
次に、図2を参照して、本実施形態に係る画像形成装置1の機能構成について説明する。図2は、本実施形態に係る画像形成装置1の機能構成を示すブロック図である。図2に示すように、本実施形態に係る画像形成装置1は、コントローラ100、ADF(Auto Documennt Feeder:原稿自動搬送装置)110、スキャナユニット120、排紙トレイ130、ディスプレイパネル140、給紙テーブル150、プリントエンジン160、排紙トレイ170及びネットワークI/F180を有する。
また、コントローラ100は、主制御部101、エンジン制御部102、入出力制御部103、画像処理部104及び操作表示制御部105を有する。図2に示すように、本実施形態に係る画像形成装置1は、スキャナユニット120、プリントエンジン160を有する複合機として構成されている。尚、図2においては、電気的接続を実線の矢印で示しており、用紙の流れを破線の矢印で示している。
ディスプレイパネル140は、画像形成装置1の状態を視覚的に表示する出力インタフェースであると共に、タッチパネルとしてユーザが画像形成装置1を直接操作し若しくは画像形成装置1に対して情報を入力する際の入力インタフェース(操作部)でもある。ネットワークI/F180は、画像形成装置1がネットワークを介して他の機器と通信するためのインタフェースであり、Ethernet(登録商標)やUSB(Universal Serial Bus)インタフェースが用いられる。
コントローラ100は、ソフトウェアとハードウェアとの組み合わせによって構成される。具体的には、ROM30や不揮発性メモリ並びにHDD50や光学ディスク等の不揮発性記録媒体に格納されたファームウェア等の制御プログラムが、RAM20等の揮発性メモリ(以下、メモリ)にロードされ、CPU10の制御に従って構成されるソフトウェア制御部と集積回路などのハードウェアとによってコントローラ100が構成される。コントローラ100は、画像形成装置1全体を制御する制御部として機能する。
主制御部101は、コントローラ100に含まれる各部を制御する役割を担い、コントローラ100の各部に命令を与える。エンジン制御部102は、プリントエンジン160やスキャナユニット120等を制御若しくは駆動する駆動手段としての役割を担う。入出力制御部103は、ネットワークI/F180を介して入力される信号や命令を主制御部101に入力する。また、主制御部101は、入出力制御部103を制御し、ネットワークI/F180を介して他の機器にアクセスする。
画像処理部104は、主制御部101の制御に従い、入力された印刷ジョブに含まれる印刷情報に基づいて描画情報を生成する。この描画情報とは、画像形成部であるプリントエンジン160が画像形成動作において形成すべき画像を描画するための情報である。また、印刷ジョブに含まれる印刷情報とは、PC等の情報処理装置にインストールされたプリンタドライバによって画像形成装置1が認識可能な形式に変換された情報であり、PDL(Page Description Language)によって記述された情報である。換言すると、上記印刷情報とは、画像形成出力すべきページの情報が記述されたページ情報である。尚、本実施形態においては、ページ記述言語としてPDLを用いる場合を例とするが、他の言語であっても良い。
本実施形態においては、画像処理部104による上記描画情報の生成処理が要旨であり、より具体的には、画像形成装置1のハードウェア構成を効率的に動作させることが可能なモジュールブロックが自動的に構成されることが要旨である。画像処理部104の機能については、後に詳述する。操作表示制御部105は、ディスプレイパネル140に情報表示を行い若しくはディスプレイパネル140を介して入力された情報を主制御部101に通知する。
画像形成装置1がプリンタとして動作する場合は、まず、入出力制御部103がネットワークI/F180を介して印刷ジョブを受信する。入出力制御部103は、受信した印刷ジョブを主制御部101に転送する。主制御部101は、印刷ジョブを受信すると、画像処理部104を制御して、印刷ジョブに含まれる印刷情報に基づいて描画情報を生成させる。
画像処理部104によって描画情報が生成されると、エンジン制御部102は、生成された描画情報に基づき、給紙テーブル150から搬送される用紙に対して画像形成を実行する。即ち、プリントエンジン160が画像形成部として機能する。プリントエンジン160の具体的態様としては、インクジェット方式による画像形成機構や電子写真方式による画像形成機構等を用いることが可能である。プリントエンジン160によって画像形成が施された文書は排紙トレイ170に排紙される。
画像形成装置1がスキャナとして動作する場合は、ユーザによるディスプレイパネル140の操作若しくはネットワークI/F180を介して外部のクライアント用の情報処理端末等から入力されるスキャン実行指示に応じて、操作表示制御部105若しくは入出力制御部103が主制御部101にスキャン実行信号を転送する。主制御部101は、受信したスキャン実行信号に基づき、エンジン制御部102を制御する。
エンジン制御部102は、ADF110を駆動し、ADF110にセットされた撮像対象原稿をスキャナユニット120に搬送する。また、エンジン制御部102は、スキャナユニット120を駆動し、ADF110から搬送される原稿を撮像する。また、ADF110に原稿がセットされておらず、スキャナユニット120に直接原稿がセットされた場合、スキャナユニット120は、エンジン制御部102の制御に従い、セットされた原稿を撮像する。即ち、スキャナユニット120が撮像部として動作する。
撮像動作においては、スキャナユニット120に含まれるCCD等の撮像素子が原稿を光学的に走査し、光学情報に基づいて生成された撮像情報が生成される。エンジン制御部102は、スキャナユニット120が生成した撮像情報を画像処理部104に転送する。画像処理部104は、主制御部101の制御に従い、エンジン制御部102から受信した撮像情報に基づき画像情報を生成する。画像処理部104が生成した画像情報はHDD40等の画像形成装置1に装着された記憶媒体に保存される。即ち、スキャナユニット120、エンジン制御部102及び画像処理部104が連動して、原稿読み取り部として機能する。
画像処理部1104によって生成された画像情報は、ユーザの指示に応じてそのままHDD40等に格納され若しくは入出力制御部103及びネットワークI/F180を介して外部の装置に送信される。即ち、スキャナユニット120及びエンジン制御部102が画像入力部として機能する。
また、画像形成装置1が複写機として動作する場合は、エンジン制御部102がスキャナユニット120から受信した撮像情報若しくは画像処理部104が生成した画像情報に基づき、画像処理部104が描画情報を生成する。その描画情報に基づいてプリンタ動作の場合と同様に、エンジン制御部102がプリントエンジン160を駆動する。
このような画像形成装置1において、本実施形態に係る要旨は、画像処理部104によるモジュールブロックの自動構成にある。以下、本実施形態に係る画像処理部104の機能及び動作について説明する。図3は、本実施形態に係る画像処理部104に含まれる機能を示すブロック図である。図3に示すように、本実施形態に係る画像処理部104は、PDL解析部210、中間データ記憶部220、ハードウェアリソース記憶部230、モジュール生成部240、DL(Display List:ディスプレイリスト)処理部250、DL解釈部260、描画処理部270及びページメモリ280を含む。
また、DL処理部250は、DL生成部251及びDL保存メモリ252a、252b、252c・・・(以降、DL保存メモリ252とする)を含む。また、描画処理部270は、ハードウェア描画部271及びソフトウェア描画部272a、272b・・・(以降、ソフトウェア描画部272とする)を含む。図3においては、画像形成装置1のハードウェア構成に関わらず動作しているブロックを実線で示し、ハードウェアに応じて動的に構成されるブロックを破線で示している。
PDL解析部210は、PDLで記述された印刷情報を取得し、DL処理部250がディスプレイリストを生成するために処理可能な形式の中間データに変換して、中間データ記憶部220に記憶させる。この変換された形式の情報が、DL処理部250において描画命令として処理される。
中間データ記憶部220は、PDL解析部210によって生成された中間データを記憶する記憶領域である。この中間データ記憶部220は、制御プログラムの一部としてRAM20の記憶領域の一部に設けられる他、HDD50等の不揮発性記憶媒体の一部に設けることもできる。
ハードウェアリソース記憶部230は、画像形成装置1に搭載されているCPU10のコア数や、ハードウェア、即ち回路によって構成されている描画処理部の数等、ハードウェアリソースの情報(以降、ハードウェア情報とする)を記憶している記憶部、即ち、ハードウェア情報記憶部である。ハードウェアリソース記憶部230は、HDD50等の内蔵された不揮発性記憶媒体の他、取り外し可能な可搬型の記憶媒体によって構成しても良い。
モジュール生成部240は、ハードウェアリソース記憶部230に記憶されているハードウェア情報に基づいてDL処理部250及び描画処理部270夫々に、ソフトウェアによる処理モジュールを生成する。換言すると、モジュール生成部240は、ハードウェア情報に基づいてDL処理部250のDL保存メモリ252及び描画処理部270において動作するハードウェア描画部271及びソフトウェア描画部252の数を決定し、動作させる。即ち、モジュール生成部240が、動作モジュール決定部及びモジュール制御部として機能する。
モジュール生成部240による処理モジュールの生成処理は、画像形成装置1への電源投入時若しくは画像形成装置1に印刷ジョブが入力されることに応じて実行される。この他、画像形成装置1が省電力状態から通常状態に遷移する際や、その逆に通常状態から省電力状態に遷移する際等に、モジュール生成部240による処理モジュールの生成処理が実行される。図3の例においては、DL保存メモリ252a、252b、252c並びにソフトウェア描画部272a、272bがモジュール生成部240によって生成されたモジュールである。
図4に、本実施形態に係るハードウェアリソース記憶部230に記憶されているハードウェア情報の例を示す。図4に示すように、本実施形態に係るハードウェア情報は、並列処理可能なハードウェア描画部の数(H)及び、画像処理に使用可能なCPUコアの数(S)の情報を夫々記憶している。このような情報に応じて、図3に示されるDL保存メモリ252及びソフトウェア描画部272の数が決定される。尚、図4の例においては、CPUコアの数を示しているが、図4に示す(S)の要旨は並列処理可能なスレッド数、即ち演算処理の単位の数であり、CPUコアの数と並列処理可能なスレッド数とが異なる場合、スレッド数を(S)とすることが好ましい。
DL処理部250は、描画処理部270が描画情報を生成するためのディスプレイリストを生成して保存する。具体的には、DL生成部251が、中間データ記憶部220に格納された中間データに基づいてディスプレイリストを作成し、生成したディスプレイリストを複数の描画処理手段毎に生成されたDL保存メモリ252のいずれかに記憶手段に記憶させる。即ち、DL生成部251が、ページ記述言語に基づいて得られた描画命令を取得する描画命令取得部として機能する。また、DL生成部251は、ディスプレイリスト、即ち、描画すべき図形毎に情報がまとめられた図形情報を生成する図形情報生成部として機能する。
DL保存メモリ252は、描画処理部270に含まれるハードウェア描画部271及びソフトウェア描画部272の数に応じて、モジュール生成部240によって生成される記憶領域である。本実施形態においては、描画処理部270内のハードウェア描画部271及びソフトウェア描画部272の夫々に対応してDL保存メモリ252が設けられる。DL解釈部260は、DL生成部251によって生成され且つDL保存メモリ252に保存されたディスプレイリストを解釈し、描画処理部270によって処理可能な形式に変換する。即ち、DL保存メモリ252が、図形情報記憶部として機能する。
描画処理部270は、DL解釈部260によって解釈されたディスプレイリストに基づき、描画処理を実行する。具体的には、描画処理部270に含まれるハードウェア描画部271及びソフトウェア描画部272が、ディスプレイリストに基づいてラスタデータを生成する。即ち、描画処理部270に含まれるハードウェア描画部271及びソフトウェア描画部272が、描画情報生成部として機能する。
ページメモリ280は、描画処理部270によって生成されたラスタデータを記憶する記憶領域である。ページメモリ280にラスタデータが格納されることにより、そのラスタデータに基づいてプリントエンジン160が画像形成出力を実行する。
次に、本実施形態に係るモジュール生成部240による処理モジュールの生成処理について説明する。図5は、本実施形態に係るモジュール生成部240の動作を示すフローチャートである。図5に示すように、モジュール生成部240は、処理モジュールの生成処理を開始すると、まずハードウェアリソース記憶部230に記憶されているハードウェア情報を参照する(S501)。
ハードウェア情報を参照した結果、(H)と(S)の合計が“1”である場合(S502/Yes)、この場合、モジュール生成部240は、CPUコア数が“0”になることはないので、ハードウェア描画部271の数が“0”であり、CPUコア数が“1”であると判断する。この場合、並列処理が不可能であるため、モジュール生成部240は、1つのソフトウェア描画部272及び1つのDL保存メモリ252を生成し(S503)、処理を終了する。
ハードウェア描画部271の数が“0”であり、CPUコア数が“1”である場合、全ての処理はCPU10内の1つのコアによって実行されるため、並列処理は行われない。従って、モジュール生成部240は、描画処理部270内にソフトウェア描画部272を1つ生成すると共に、その1つのソフトウェア描画部272のために1つのDL保存メモリ252を生成する。
他方、(H)と(S)の合計が“2”以上である場合(S502/No)、次に、モジュール生成部240は、CPUコア数が“2”以上であるか否か判断する(S504)。効率的な並列処理を実現するためには、描画処理部270内に生成されるソフトウェア描画部272を制御するCPUコアとPDL解析部210やDL生成部251並びにDL解釈部260を制御するCPUコアとを分けることが好ましい。従って、S504の判断において、CPUコア数が“1”である場合(S504/No)、その1つのCPUコアにPDL解析部210やDL生成部251並びにDL解釈部260を制御させるため、モジュール生成部240は、ソフトウェア描画部272を生成せず、ハードウェア描画部271の数と同数のDL保存用メモリ252を生成し(S506)、処理を終了する。
他方、CPUコア数が“2”以上である場合、(S504/Yes)、モジュール生成部240は、CPUコア数よりも“1”少ない数のソフトウェア描画部272を生成すると共に、ハードウェア描画部271とソフトウェア描画部272との合計の数のDL保存用メモリ252を生成し(S505)、処理を終了する。
このように、本実施形態に係る画像処理部104においては、モジュール生成部240が、ハードウェアリソース記憶部230に記憶されたハードウェア情報に基づき、並列処理が効率的に実行されるように、各処理モジュールを生成する。このような構成により、ハードウェア構成の異なる画像形成装置であっても、ハードウェアリソース記憶部230に格納するハードウェア情報を書き換えるのみで、同一のプログラムを適用することができるため、装置毎にプログラムを設計及び供給する必要がなく、設計負荷を低減することが可能となる。
次に、このようにして描画処理部270及びDL処理部250が構成された画像形成装置1の動作について、図6を参照して説明する。図6は、本実施形態に係る画像処理部104の画像形成出力時の動作を示すシーケンス図である。図6においては、PDL解析部210によって中間データ記憶部220に中間データが保存された後の処理を説明する。
図6に示すように、中間データ記憶部220に中間データが保存されると、DL生成部251が、ディスプレイリストを生成する。DL生成部251によるディスプレイリストの生成は、図6に示す“DL生成1”、“DL生成2”のように、データのまとまり毎に実行される。このデータのまとまりとは、例えば印刷のページ毎や、1つのページを分割した夫々の範囲(バンド)毎である。DL生成部251は、並列処理のために、生成したディスプレイリストを、夫々異なるDL保存メモリ252に記憶させる。
夫々のDL保存メモリ252に入力されたディスプレイリストは、DL解釈部260に出力される。DL解釈部260は、DL保存メモリから出力されたディスプレイリストを描画処理部270が処理可能な形式に変換した上で、夫々のDL保存メモリに対応するハードウェア描画部271若しくはソフトウェア描画部272に出力する。
描画処理部270に含まれるハードウェア描画部271若しくはソフトウェア描画部272は、DL解釈部260から取得した情報に基づき、“描画処理1”、“描画処理2”のように、夫々が並行して描画処理を実行する。ハードウェア描画部271、ソフトウェア描画部272は描画処理によって生成したラスタデータをページメモリ280に出力する。これにより、プリントエンジン160によって画像形成出力が実行される。このように、画像形成出力に際して実行される処理のなかでも処理量の多い描画処理について、ハードウェア描画部271及びソフトウェア描画部272が並行して処理を実行することにより、画像形成出力が完了するまでの時間を短縮することが可能となる。
以上説明したように、本実施形態に係る画像形成装置1によれば、画像形成出力を実行するための描画処理を、装置のハードウェア構成に応じて効率的に並列化するために、ハードウェアリソース記憶部144及びモジュール生成部143を設ける。これにより、装置のハードウェア構成に応じてソフトウェア描画部272及びDL保存メモリ252の数が決定されるため、同一の制御プログラムをハードウェア構成の異なる装置に適用することが可能となり、夫々のハードウェア構成に応じた好適な処理モジュールが構成されるため、処理を効率的に並列化することが可能となる。
尚、本実施形態においては、図4において説明したように、ハードウェア描画部271の例として並列処理可能なハードウェア描画部のみを例として説明した。これは、換言すると、CPU10による制御を必要としない、即ち、演算手段による制御とは独立したハードウェア描画部である。しかしながら、ハードウェア描画部271としては、イメージ、グラフィックス、テキスト等の全ての描画処理が可能なハードウェア描画部や、イメージ描画に特化したハードウェア描画部が存在する。このイメージ描画に特化したハードウェア描画部の場合、ソフトウェア描画の一部を補う形になるため、CPUによる制御を必要とする。換言すると、イメージ描画に特化したハードウェア描画部とそのハードウェア描画部が処理を補うソフトウェア描画部とは連動して動作するため、両者は並列処理できない。そのような場合の例について、以下に説明する。
図7は、ハードウェア描画部271としてイメージ描画に特化したハードウェア描画部271が含まれる場合のハードウェア情報を示す図であり、図4に対応する。図7に示すように、並列処理可能なハードウェア描画部数(H1)と、ソフトウェアと連動するハードウェア描画部数(H0)とが夫々別々に記憶されている。
次に、図7の例の場合に係るモジュール生成部143の動作について、図8を参照して説明する。図8は、本実施形態に係るモジュール生成部240の動作を示すフローチャートであり、図5に対応する。図8に示すように、モジュール生成部240は、処理モジュールの生成処理を開始すると、まずハードウェアリソース記憶部230に記憶されているハードウェア情報を参照する(S801)。
ハードウェア情報を参照した結果、H1とSの合計が“1”である場合(S802/Yes)、この場合、モジュール生成部240は、CPUコア数が“0”になることはないので、ハードウェア描画部271の数が“0”であり、CPUコア数が“1”であると判断する。この場合、モジュール生成部は、1つのソフトウェア描画部272及び1つのDL保存メモリ252を生成し(S803)、処理を終了する。
ハードウェア描画部271の数が“0”であり、CPUコア数が“1”である場合、全ての処理はCPU10内の1つのコアによって実行されるため、並列処理は行われない。従って、モジュール生成部240は、描画処理部270内にソフトウェア描画部272を1つ生成すると共に、その1つのソフトウェア描画部272のために1つのDL保存メモリ252を生成する。この際、並列処理が不可能なハードウェア描画部がある場合、生成されるソフトウェア描画部272は、ハードウェア描画部と連動して動作するハード&ソフトウェア描画部として機能する。
他方、HとSの合計が“2”以上である場合(S802/No)、次に、モジュール生成部240は、CPUコア数が“2”以上であるか否か判断する(S804)。効率的な並列処理を実現するためには、描画処理部270内に生成されるソフトウェア描画部272を制御するCPUコアとPDL解析部210やDL生成部251並びにDL解釈部260を制御するCPUコアとを分けることが好ましい。従って、S504の判断において、CPUコア数が“1”である場合(S804/No)、モジュール生成部240は、ソフトウェア描画部272を生成せず、ハードウェア描画部271の数と同数のDL保存用メモリ252を生成し(S806)、処理を終了する。
S806の場合において、ソフトウェアと連動して動作するハードウェ描画部がある場合でも、描画処理に割り振ることができるCPUコアがないため、そのためのソフトウェアを動作させることができず、ソフトウェアと連動して動作するハードウェア描画部は用いられない。
他方、CPUコア数が“2”以上である場合、(S804/Yes)、モジュール生成部240は、CPUコア数よりも“1”少ない数とソフトウェアと連動するハードウェア描画部の数のうち少ない数(min(S−1,H0))のハード&ソフトウェア描画部を生成すると共に、CPUコア数よりも“1”少ない数からハード&ソフトウェア描画部の数を減じた数のソフトウェア描画部272を生成し、更に、ハードウェア描画部271、ソフトウェア描画部272及びハード&ソフトウェア描画部の合計の数のDL保存用メモリ252を生成し(S805)、処理を終了する。
このように、ソフトウェアと連動するハードウェア描画部、即ち、CPUによって制御されるハードウェア描画部が含まれる場合であっても、図8に示すような処理を実行することにより、上記と同様の効果を得ることが可能となる。
また、ハードウェア描画部271とソフトウェア描画部272の処理性能を比較した場合、一般的にハードウェア描画部271の方が高い処理性能を有する。従って、処理量が同程度の描画処理をハードウェア描画部271及びソフトウェア描画部272に実行させた場合、ハードウェア描画部271の方が先に処理を完了する。並列処理を効率的に行い、全体の処理時間を短縮するためには、ハードウェア描画部271及びソフトウェア描画部272が夫々処理を完了する時間を同程度にすることが好ましく、そのために、ハードウェア描画部271の方により多くの描画処理を実行させることが好ましい。
上述したように、ハードウェア描画部271により多くの描画処理を実行させる態様は、DL生成部251が各DL保存メモリ252にディスプレイリストを記憶させる際、ハードウェア描画部271に対応するDL保存メモリ252に、より多くのディスプレイリストを記憶させることにより実現可能である。この場合、DL生成部251がハードウェア描画部271に関連付けられているDL保存メモリ252を認識して、より多くのディスプレイリストを記憶させるようにすることができる。
この他、例えば、モジュール生成部240がDL保存メモリ252を生成する際、ハードウェア描画部271に対応させるDL保存メモリ252の記憶領域を広く確保することが考えられる。これにより、DL生成部251が各DL保存メモリ252の記憶領域を認識して、記憶領域に応じた量のディスプレイリストを記憶させることにより、ハードウェア描画部271に関連付けられているDL保存メモリ252により多くのディスプレイリストを記憶させるようにすることができる。
実施の形態2.
実施の形態1においては、図4において説明したように、画像形成装置1に含まれるハードウェア構成をそのまま示すハードウェア情報がハードウェアリソース記憶部230に記憶されている場合を例として説明した。本実施形態においては、ハードウェアリソース記憶部230に格納するハードウェア情報を工夫することにより、更に柔軟な装置運用を実現する場合を例として説明する。尚、実施の形態1と同様の符号を付す構成については、実施の形態1と同一または相当部を示すものとし、詳細な説明を省略する。
図9(a)〜(c)は、本実施形態に係るハードウェアリソース記憶部144に記憶されているハードウェア情報の例を示す図である。図9(a)〜(c)に示すように、本実施形態においては、画像形成装置1の動作モード毎にハードウェア情報が記憶される。図9(a)に示すハードウェア情報は、画像形成装置1が通常モードである場合のハードウェア情報であり、図4と同一である。
図9(b)は、画像形成装置1が省電力モードである場合のハードウェア情報である。図9(b)に示すように、画像形成装置1が省電力モードである場合、並列処理可能なハードウェア描画部数(H)が“0”、CPUコア数(S)が“1”に設定されている。この場合、図5の動作の結果S503の処理が実行され、画像形成装置1は、シングルスレッドで動作する。これにより、省電力効果を高めることができる。
図9(c)は、画像形成装置1がコピーを優先するモード(以降、コピー優先モードとする)である場合のハードウェア情報である。図9(c)に示すように、画像形成装置1がコピー優先モードである場合、並列処理可能なハードウェア描画部数(H)、CPUコア数(S)共に“1”に設定されている。この場合、実際のCPUコア数は“4”であるため、残り3つのCPUコアがコピー処理のために確保されることとなる。これにより、画像形成装置1にコピーを優先して処理させることができる。
本実施形態に係るモジュール生成部240は、図5において説明した態様と同様に動作する。ここで、本実施形態に係るモジュール生成部240は、図5のS501においてハードウェア情報を参照する際、画像形成装置1の動作モードを確認し、画像形成装置1の動作モードに応じたハードウェア情報を参照する。これにより、画像形成装置1の動作モードに応じた処理モジュールが生成される。
このように、本実施形態に係る画像形成装置1においては、ハードウェアリソース記憶部230に、画像形成装置1の動作モードに応じた複数のハードウェア情報を格納しておくことにより、より柔軟な装置運用を実現することが可能になる。
尚、ハードウェアリソース記憶部230に格納するハードウェア情報は、ユーザによるディスプレイパネル140を介しての情報入力や、ネットワークI/F180を介しての情報入力によって追加若しくは更新することが可能である。この他、磁気テープやカセットテープ及び磁気ディスク等の磁気記録媒体やCD、MO、MD、DVD等の光ディスク、PCカード、コンパクトフラッシュ(登録商標)、スマートメディア(登録商標)、ICカード、SDカード(登録商標)、メモリースティック(登録商標)、USBメモリ等、着脱可能な可搬型記憶媒体を介しての情報入力によっても、ハードウェア情報を更新することが可能である。
また、上述したような画像形成装置1の動作モードに応じたハードウェア情報を用いる場合の他、画像形成装置1の故障等に応じてハードウェア情報を書き換えることにより、臨時の対応をするといった活用も可能である。そのような例について以下に説明する。
例えば、図4に示すようにハードウェア描画部271が1つ含まれる画像形成装置1において、そのハードウェア描画部271に不具合が生じた場合を考える。このような場合、従来の画像形成装置であれば、少なくともハードウェア描画部271が修理若しくは交換されるか、若しくは制御プログラムを修正することにより不具合を回避するまで装置を動作させることが不可能であり、そのような対応に時間がかかるため、装置のダウンタイムが長いという課題があった。
このような課題に対して、本実施形態に係る画像形成装置1においては、ハードウェアリソース記憶部230に格納されているハードウェア情報を更新することにより、容易に対応することが可能である。図10に、更新されたハードウェア情報の例を示す。図10に示すように、更新されたハードウェア情報においては、並列処理可能なハードウェア描画部数(H)が“0”に設定されている。この状態において図5に示す処理モジュールの生成動作が実行されると、ハードウェア描画部271が使用されない状態でDL保存メモリ252及びソフトウェア描画部272等の処理モジュールが生成される。これにより、ハードウェア描画部が故障した状態であっても、画像形成装置1を容易に動作させることが可能となり、ダウンタイムを低減することができる。
1 画像形成装置、
10 CPU、
20 RAM、
30 ROM、
40 エンジン、
50 HDD、
60 I/F、
70 LCD、
80 操作部、
90 バス、
100 コントローラ、
101 主制御部、
102 エンジン制御部、
103 入出力制御部、
104 画像処理部、
105 操作表示制御部、
110 ADF、
120 スキャナユニット、
130 排紙トレイ、
140 ディスプレイパネル、
150 給紙テーブル、
160 プリントエンジン、
170 排紙トレイ、
180 ネットワークI/F、
210 PDL解析部、
220 中間データ記憶部、
230 ハードウェアリソース記憶部、
240 モジュール生成部、
250 DL処理部、
251 DL生成部、
252、252a、252b、252c DL保存メモリ、
260 DL解釈部、
270 描画処理部、
271 ハードウェア描画部、
272、272a、272b ソフトウェア描画部、
280 ページメモリ、
特開2006−7496号公報 特開2007−196468号公報

Claims (13)

  1. 画像形成出力を実行するための画像処理をプログラムによって実行可能な画像形成装置であって、
    ページ記述言語に基づいて得られた描画命令を取得する描画命令取得部と、
    描画すべき図形毎に情報がまとめられた図形情報を前記取得された描画命令に基づいて生成する図形情報生成部と、
    前記生成された図形情報を記憶する図形情報記憶部と、
    前記記憶された図形情報に基づいて画像形成出力を実行するための描画情報を生成する描画情報生成部と、
    前記画像形成装置に含まれるハードウェア構成の情報であるハードウェア情報を記憶しているハードウェア情報記憶部と、
    動作させる前記図形情報記憶部及び前記描画情報生成部の数を前記ハードウェア情報に基づいて決定する動作モジュール決定部と、
    前記決定に基づいて前記図形情報記憶部及び前記描画情報生成部を動作させるモジュール制御部とを含み、
    前記ハードウェア情報記憶部は、異なるハードウェア構成を示す複数のハードウェア情報を記憶しており、
    前記動作モジュール決定部は、前記複数のハードウェア情報のいずれかに基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することを特徴とする画像形成装置。
  2. 前記ハードウェア情報は、互いに並列して動作することが可能な演算手段の数の情報を含み、
    前記動作モジュール決定部は、前記演算手段の数の情報に基づいてソフトウェアによって動作する前記描画情報生成部の数を決定することを特徴とする請求項1に記載の画像形成装置。
  3. 前記動作モジュール決定部は、前記ハードウェア情報に含まれる前記演算手段の数よりも1つ少ない数を、前記ソフトウェアによって動作する描画情報生成部の数として決定することを特徴とする請求項2に記載の画像形成装置。
  4. 前記ハードウェア情報は、前記画像形成装置を制御する演算手段が同時に処理可能な処理単位の数の情報を含み、
    前記動作モジュール決定部は、前記処理単位の数の情報に基づいてソフトウェアによって動作する前記描画情報生成部の数を決定することを特徴とする請求項1に記載の画像形成装置。
  5. 前記動作モジュール決定部は、前記ハードウェア情報に含まれる前記同時に処理可能な処理単位の数よりも1つ少ない数を、前記ソフトウェアによって動作する描画情報生成部の数として決定することを特徴とする請求項4に記載の画像形成装置。
  6. 前記ハードウェア情報は、演算手段によって制御されるハードウェアによって動作する前記描画情報生成部の数の情報を含み、
    前記動作モジュール決定部は、前記描画情報生成部の数の情報に基づいてソフトウェアによって動作する前記描画情報生成部の数を決定することを特徴とする請求項1乃至5いずれかに記載の画像形成装置。
  7. 前記ハードウェア情報は、演算手段による制御とは独立したハードウェアによって動作する前記描画情報生成部の数の情報を含み、
    前記動作モジュール決定部は、ソフトウェアによって動作する前記描画情報生成部とハードウェアによって動作する前記描画情報生成部の合計の数に応じて前記動作させる図形情報記憶部の数を決定することを特徴とする、請求項1乃至6いずれかに記載の画像形成装置。
  8. 前記モジュール制御部は、ソフトウェアによって動作する前記描画情報生成部とハードウェアによって動作する前記描画情報生成部の夫々に対応するように前記図形情報記憶部を動作させ、
    前記図形情報生成部は、前記ハードウェアによって動作する描画情報生成部に対応する前記図形情報記憶部に、前記ソフトウェアによって動作する描画情報生成部に対応する前記図形情報記憶部よりも多くの前記図形情報を記憶させることを特徴とする請求項7に記載の画像形成装置。
  9. 前記モジュール制御部は、前記ハードウェアによって動作する描画情報生成部に対応する前記図形情報記憶部の記憶領域を前記ソフトウェアによって動作する描画情報生成部に対応する前記図形情報記憶部の記憶領域よりも広く確保することを特徴とする請求項8に記載の画像形成装置。
  10. 前記ハードウェア情報記憶部は、前記画像形成装置の動作状態毎に異なるハードウェア構成を示す複数のハードウェア情報を記憶しており、
    前記動作モジュール決定部は、前記画像形成装置の動作状態に応じた前記ハードウェア情報に基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することを特徴とする請求項1乃至9いずれかに記載の画像形成装置。
  11. 前記ハードウェア情報記憶部に記憶されている前記ハードウェア情報を更新するハードウェア情報更新部を更に含むことを特徴とする請求項1乃至10いずれかに記載の画像形成装置。
  12. 画像形成出力を実行するための画像処理をプログラムによって実行可能な画像形成装置の制御方法であって、
    描画命令取得部が、ページ記述言語に基づいて得られた描画命令を取得し、
    図形情報生成部が、描画すべき図形毎に情報がまとめられた図形情報を前記取得された描画命令に基づいて生成し、
    図形情報記憶部が、前記生成された図形情報を記憶し、
    描画情報生成部が、前記記憶された図形情報に基づいて画像形成出力を実行するための描画情報を生成し、
    ハードウェア情報取得部が、前記画像形成装置に含まれるハードウェア構成の情報であるハードウェア情報を取得し、
    動作モジュール決定部が、動作させる前記図形情報記憶部及び前記描画情報生成部の数を前記ハードウェア情報に基づいて決定し、
    モジュール制御部が、前記決定に基づいて前記図形情報記憶部及び前記描画情報生成部を動作させ、
    前記ハードウェア情報は、異なるハードウェア構成を示す複数のハードウェア情報を含み、
    前記動作モジュール決定部は、前記複数のハードウェア情報のいずれかに基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することを特徴とする画像形成装置の制御方法。
  13. 画像形成出力を実行するための画像処理をプログラムによって実行可能な画像形成装置の制御プログラムであって、
    ページ記述言語に基づいて得られた描画命令を取得するステップと、
    描画すべき図形毎に情報がまとめられた図形情報を前記取得された描画命令に基づいて生成するステップと、
    前記生成された図形情報を図形情報記憶部に記憶させるステップと、
    前記記憶された図形情報に基づいて画像形成出力を実行するための描画情報を描画情報生成部によって生成するステップと、
    前記画像形成装置に含まれるハードウェア構成の情報であるハードウェア情報を取得するステップと、
    動作させる前記図形情報記憶部及び前記描画情報生成部の数を前記取得されたハードウェア情報に基づいて決定するステップと、
    前記決定に基づいて前記図形情報記憶部及び前記描画情報生成部を動作させるステップとを前記画像形成装置に実行させ、
    前記ハードウェア情報は、異なるハードウェア構成を示す複数のハードウェア情報を含み、
    動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定するステップにおいて、前記複数のハードウェア情報のいずれかに基づいて前記動作させる前記図形情報記憶部及び前記描画情報生成部の数を決定することを特徴とする画像形成装置の制御プログラム。
JP2009134342A 2009-06-03 2009-06-03 画像形成装置、制御方法及び制御プログラム Expired - Fee Related JP5326829B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009134342A JP5326829B2 (ja) 2009-06-03 2009-06-03 画像形成装置、制御方法及び制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134342A JP5326829B2 (ja) 2009-06-03 2009-06-03 画像形成装置、制御方法及び制御プログラム

Publications (2)

Publication Number Publication Date
JP2010280101A JP2010280101A (ja) 2010-12-16
JP5326829B2 true JP5326829B2 (ja) 2013-10-30

Family

ID=43537306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134342A Expired - Fee Related JP5326829B2 (ja) 2009-06-03 2009-06-03 画像形成装置、制御方法及び制御プログラム

Country Status (1)

Country Link
JP (1) JP5326829B2 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149757A (ja) * 1992-11-10 1994-05-31 Hitachi Ltd 並列処理装置
JPH06187309A (ja) * 1992-12-21 1994-07-08 Hitachi Ltd プロセッサ割付制御方式
JP3284523B2 (ja) * 1993-10-05 2002-05-20 セイコーエプソン株式会社 プログラム生成装置
JPH10289066A (ja) * 1997-04-11 1998-10-27 Canon Inc 画像処理装置及びその方法
JP2001134389A (ja) * 1999-11-02 2001-05-18 Canon Inc 画像形成システム、情報処理装置、画像形成方法および記憶媒体
JP2001222393A (ja) * 2000-02-10 2001-08-17 Matsushita Electric Ind Co Ltd 画像形成装置
JP2004066532A (ja) * 2002-08-02 2004-03-04 Canon Inc 画像処理装置及びその方法、並びにコンピュータプログラム及びコンピュータ可読記憶媒体
JP2006289899A (ja) * 2005-04-14 2006-10-26 Canon Inc 画像形成装置
JP2007087137A (ja) * 2005-09-22 2007-04-05 Canon Inc 印刷制御装置、画像形成方法および記憶媒体
JP2007125851A (ja) * 2005-11-07 2007-05-24 Canon Inc 印刷制御装置及び画像形成方法ならびに記憶媒体
JP4757005B2 (ja) * 2005-12-05 2011-08-24 キヤノン株式会社 画像処理装置及び画像処理方法
JP4736761B2 (ja) * 2005-12-05 2011-07-27 富士ゼロックス株式会社 印刷装置
JP2007196468A (ja) * 2006-01-25 2007-08-09 Kyocera Mita Corp 画像形成装置及び制御プログラム
JP2008028917A (ja) * 2006-07-25 2008-02-07 Canon Inc 描画装置
JP4986144B2 (ja) * 2007-05-25 2012-07-25 富士ゼロックス株式会社 印刷制御装置および画像形成システム
JP5176488B2 (ja) * 2007-11-02 2013-04-03 カシオ電子工業株式会社 印刷データ処理方法

Also Published As

Publication number Publication date
JP2010280101A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5732865B2 (ja) 画像形成システム、印刷データ管理装置、印刷データ管理装置の制御方法、印刷データ管理装置の制御プログラム及び記録媒体
JP4399490B2 (ja) 画像出力装置
US8767247B2 (en) Print data generation device, print data generation method and computer-readable medium for controlling rasterization processing
US9411401B2 (en) Information processing apparatus, control method for information processing apparatus, and storage medium
US8659782B2 (en) Image forming apparatus using option controller for printing
JP5391980B2 (ja) 画像形成装置、画像形成装置の制御方法及び制御プログラム
JP2007207194A (ja) 印刷装置、外部装置、印刷システム及び印刷装置の制御方法
JP2012045816A (ja) 画像形成装置、プレビュー画像処理方法、プログラム及び記録媒体
JP5326829B2 (ja) 画像形成装置、制御方法及び制御プログラム
JP2011053944A (ja) 画像形成装置、画像形成方法及び制御プログラム
US8411314B2 (en) Image forming apparatus for forming an image by transferring an image onto an intermediate transfer member, image forming method, and storage medium
JP5589582B2 (ja) 画像処理装置及びプログラム
JP2016035639A (ja) 画像形成装置、画像形成装置の制御方法及び制御プログラム
JP6213321B2 (ja) 画像処理装置、画像処理方法及び画像処理プログラム。
JP5874665B2 (ja) 画像形成装置、制御装置、および、プログラム
JP6186777B2 (ja) 画像形成システム及び画像形成装置
JP2011083914A (ja) 画像形成装置、その制御方法及び制御プログラム
JP2011120040A (ja) 画像処理装置
JP2010282489A (ja) 画像形成装置、制御方法及び制御プログラム
JP2010188598A (ja) 印刷装置、ドライバープログラム、印刷システム
JP5370065B2 (ja) 画像形成装置、画像形成装置の制御方法及び制御プログラム
JP4958723B2 (ja) 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体
JP2007328737A (ja) ホスト装置、データ処理装置及びデータ処理システム
JP6264757B2 (ja) 画像形成装置、画像形成システム、画像形成装置の制御方法、及び画像形成装置の制御プログラム
JP2012161993A (ja) 画像形成装置、描画情報生成回路、画像処理制御システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R151 Written notification of patent or utility model registration

Ref document number: 5326829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees