JP5268125B2 - 通信バスの故障管理 - Google Patents

Description

本発明は、通信バスの故障管理に関し、特に、差動バスにより接続された少なくとも１つのマスターモジュールと複数のスレーブモジュールとを備える通信バスの故障管理に関する。

従来、制御及び通信ネットワークでは、制御又は情報マスターモジュールが別個の導体によりリモートアクチュエータ又はセンサスレーブモジュールに接続されるように、ケーブル束を用いることが多い。このようなケーブル束によって、より一層複雑となるとともに柔軟性が無くなり、自動車、他の移動手段、及び産業上の利用において少なくとも部分的に通信バスにより置き換えられることが多い。このような通信バスでは、命令及び応答信号は、適切な送信先及び信号の送信元の少なくとも一方の特定を保証するための信号を符号化又はアドレス指定する信号プロトコルを用いて、共用導体を介してマスターモジュールとスレーブモジュールとの間で伝達される。

特別ではあるが専用的に適用されるものではない本発明の通信バスの例は、特定（niche）エリアネットワークである分散システムインターフェース（Distributed System Interface：ＤＳＩ）に適用される。ＤＳＩは、例えば車両のエアバック等のシステムの安全関連センサ、アクチュエータ、及び他の構成要素を制御ユニットとリンクするのに好適な２つの導線のシリアルバスである。ＤＳＩ規格の仕様は、インターネットサイトで参照可能である（http://www.freescale.com/files/analoq/doc/support info/dsibusstandard.pdf?fpsp=1&WT TYPE=Supporting%20lnformation&WT VENDOR=FREESCALE&WT FILE FORMAT=pdf&WT ASSET=Documentation）。

通信バスは、閉回路又は開回路等の導体における故障状態に影響を受けやすい。米国特許出願第６０３４９９５号明細書、米国特許出願第６１４７９６７号明細書、及び米国特許出願第５４８８３０６号明細書は、差動バス及び故障検出に関し、このような故障に対処する方法を開示する。しかしながら、これら明細書は、バスの構成要素に対する間接的な物理損傷や故障状態の存在における損傷制限についての危険性に対して対処してない。

例として開示された本発明の一実施形態による、マスターモジュール及び複数のスレーブモジュールを有するＤＳＩバスシステムの回路図である。 図１のバスシステムにおいて生成される信号の時間変化を示す波形図である。 図１のバスシステムにおけるスレーブモジュールの簡略回路図である。 図３のスレーブモジュールにおける集積回路の断面図である。 故障状態の図１のバスシステムにおけるマスターモジュール及びスレーブモジュール内の電流の流れを示す回路図である。 図１のバスシステムの他の故障状態におけるマスターモジュール及びスレーブモジュール内の電流の流れを示す回路図である。 図１のバスシステムにおけるマスターモジュールの詳細図である。 図７のマスターモジュール内の差動増幅器及び電流制限器の回路図である。 図１のバスシステム内のコントローラの回路図である。 異なる動作状態に対する、図１のバスシステムの応答を示す表である。

本発明は、添付した請求項に記載されたようなマスターモジュール及び差動バスのシステムを提供する。
これら実施形態と本発明の態様は、後述する実施形態から明らかであり、後述する実施形態を参照しつつ説明する。

本発明の態様及び実施形態のさらなる詳細は、単に一例として図面を参照しながら説明される。図面の要素は、簡潔かつ明確に説明され、必ずしも一定の縮尺で描かれていない。

図１は、マスターモジュール１０２及び複数のスレーブモジュール１０４，１０６，１０８を含むバスシステム１００の通信要素及び構成要素を示す。図１に例として示されたバスシステムは、フリースケール セミコンダクター インコーポレイテッド（Freescale Semiconductor, Inc）及びティアールダブリュ オートモーティブ（TRW Automotive）により発行された分散システムインターフェース（Distributed System Interface：ＤＳＩ）規格２．０２に準拠する。図１に示されたＤＳＩバスシステムは、コモンモード電圧の制御を用いて、３つの差動電圧レベルで動作する２配線の差動電圧バスシステムである。スレーブモジュールは、デイジーチェーン又は並列接続でバスに接続される。図１に示す任意のデイジーチェーン接続では、スレーブモジュールは、プログラム可能なアドレスを有し、プログラム可能なアドレスによって、電源投入時に中央モジュール（central module）がノードアドレスを確立することができる。並列構成では、プログラムされたアドレス又は固定アドレスを有するデバイスが使用され得る。

ＤＳＩメッセージは、フレーム遅延により分離された個別のワードから構成される。通信は、全２重通信（full duplex）である。マスターからの命令メッセージは、スレーブからの応答と同時に生成される。スレーブは、次の命令メッセージ中に生じる命令に応答する。バスは、マスターからスレーブに送信されるメッセージに対する電圧モードの信号伝達と、スレーブからマスターへの電流モードの信号伝達を利用する。マスターは、メッセージを、バス上の１つのスレーブ又は組合せたスレーブに送信する。スレーブは、マスターから送信されたメッセージに応答して送信するのみである。バス上のノード数は、変更可能であるが、特定の構成として事前に知られている。１以上のＤＳＩバスは、１つのシステムにおいて使用され得る。

本発明の実施形態は、他の差動通信のバスシステムに適用され得ることを理解されたい。
マスターモジュール１０２は、高側配線１１０及び低側配線１１２にそれぞれ接続されたポートＨＳ，ＬＳを備え、本発明の実施形態において、高側ポートＨＳは、低側ポートＬＳより高電圧である。スレーブモジュール１０４〜１０８は、高側配線１１０及び低側配線１１２を介して前段のスレーブモジュールに（第１スレーブモジュール１０２の場合は、マスターモジュールに）接続されたポートＢＩ，ＰＩを備え、高側配線１１０及び低側配線１１２を介して次段のスレーブモジュールに（チェーンにおける最終段のスレーブモジュールを除いて）接続されたポートＢＯｘ，ＲＯｘを備える。

図１に示す差動通信のバス装置の適用例では、スレーブモジュール１０４〜１０８は、バス配線１１０，１１２を介してマスターモジュールから受信されるメッセージを復号化する電圧応答復号器（図示せず）、スレーブモジュールによる応答を活性化し且つ制御する論理レギュレータ（図示せず）、及びバス配線１１０，１１２でマスターモジュール１０２にメッセージを送信するスレーブ電流応答符号器（図示せず）を備える。マスターモジュールは、好適なインターフェース（図示せず）を介してマイクロコントローラ（ＭＣＵ）に接続される。エアバック制御システムへの適用では、例えば、いくつかのスレーブモジュール１０４〜１０８は、加速時計に接続され、過度の加速度をマスターモジュール１０２を介してＭＣＵに信号伝達し、ＭＣＵは、他のスレーブモジュールが接続されるエアバック作動装置を起動させるために、スレーブモジュールに命令を送信することにより応答する。

スレーブモジュール１０４〜１０８の各々は、「ｘ」がチェーンのモジュールの位置であるノードｃａｐｘ、ノードｃａｐｘとポートＲＩｘとの間に接続された電荷蓄積コンデンサＣｘ、及びポートＢＩｘとノードｃａｐｘとの間に接続され、ポートＢＩｘからノードｃａｐｘに電流を流し、且つ反対方向への電流の流れを遮断する構成であるダイオードＤｘを備える。プログラム可能なスレーブモジュール１０４〜１０８の各々は、バススイッチＳＨＳｘ，ＳＬＳｘを備え、バススイッチＳＨＳｘ，ＳＬＳｘは、ポートＢＯｘ，ＲＯｘをポートＢＩｘ，ＲＩｘにそれぞれ接続するように選択的に閉鎖可能である。しかしながら、ＳＨＳｘ及びＳＬＳｘ等のスイッチは、並列に接続され、且つ事前にプログラムされたスレーブモジュールの場合には必要ではない。マスターモジュール１０２は、高側構成要素１１４及び低側構成要素１１６を有するドライバーを備え、両方の構成要素１１４，１１６は、高側構成要素及び低側構成要素の両方の供給能力及び吸い込み能力に対する供給電流制限器及び吸い込み電流制限器を有する電流供給機能及び電流吸い込み機能を含む。

交互段階では、マスターモジュール１０２は、バスの高側及び低側の導体１１０，１１２を介して、電力をスレーブモジュール１０４〜１０８に供給し、且つ信号によりスレーブモジュールと通信する。図２に示すように、バスは、３つの差動電圧レベルを有する。電力供給段階２００では、マスターモジュールは、高側配線１１０と低側配線１１２とに差動電圧Ｖｐを供給してコンデンサＣｘを充電し、コンデンサＣｘは、スレーブモジュールに電力を供給する。次の通信段階２０２では、マスターモジュールからのメッセージに対するデューティサイクルの変調と、流れる電流の変調電流により符号化されたスレーブモジュールの応答とを用いて、マスターモジュールは、電力供給段階の電圧Ｖｐより低い２つの信号の差動電圧Ｖｓｈ，Ｖｓｌを高側配線１１０と低側配線１１２とに印加する。全ての差動電圧レベルに対して、電力供給段階２００及び通信段階２０２の両方では、マスターモジュール１０２のドライバー素子１１４，１１６は、配線１１０，１１２の平均電圧であるコモンモードの電圧値Ｖｃを制御して電磁放射を低減する。電力供給段階２００に対して通信段階２０２では、コモンモード電圧値Ｖｃの制御と、同じドライバー素子１１４とドライバー素子１１６とを用いることで、コモンモード電圧値Ｖｃの制御が無く、別個の高側ドライバー素子と低側ドライバー素子とを有する他の同様なマスターモジュールと比較して電波放射で２０ｄＢの減少が得られ、スイッチング遷移により通信段階２０２よりも電力供給段階２００で異なることが解る。また、ドライバー素子のレイアウトマッチングが、簡単化された。

電源が投入されると、第１電源供給段階２００中に初期段階の所定動作が行われ、マスターモジュール１０２は、電圧Ｖｐを第１スレーブモジュール１０４のポートＢＩ１，ＲＩ１に印加し、コンデンサＣ１が電流Ｉ_Ｐ１で充電され、バススイッチＳＨＳ１，ＳＬＳ１が他のスレーブモジュールに電流が流れるのを防止するために開放される。第１スレーブモジュール１０４のコンデンサＣ１は充電されると（数十ミリ秒の時間経過後）、次の通信段階２０２では、マスターモジュールは、スレーブモジュール１０４のプログラム可能なアドレスを設定するための命令、及びそのバススイッチＳＨＳ１，ＳＬＳ１を閉鎖するための命令を送信する。次の電源供給段階２００では、スレーブモジュール１０４は、マスターモジュール１０２からの電圧Ｖｐを次のスレーブモジュール１０６に印加し、スレーブモジュール１０６のコンデンサＣ２が電流Ｉ_Ｐ２で充電され、そして、全てのスレーブモジュールが充電され、且つこれらスレーブモジュールのアドレスがプログラムされるまで、順番に各スレーブモジュールに対して初期段階のサイクルが繰り返される。次のフレーム中に、電源供給段階２００において全てのコンデンサＣｘの充電が完了し、通信段階２０２においてこれらスレーブモジュールのアドレスにより識別された特定のスレーブモジュールにメッセージが送信される。

スレーブモジュール１０４〜１０８の集積回路の各々は、基板の仮想グランドとしての低側入力ポートに接続される。図３，４に示す例では、Ｘ番目のスレーブモジュールのバススイッチＳＨＳｘ，ＳＬＳｘの各々は、金属酸化膜電圧効果トランジスタ（metal-oxide field-effect transistors：ＭＯＳＦＥＴｓ）の各対３０２，３０４，３０６，３０８により構成され、各対のＭＯＳＦＥＴのソースは互いに接続され、ドレインは、ポートＢＩｘ，ＢＯｘ，ＲＩｘ，ＲＯｘにそれぞれ接続される。しかしながら、集積回路内には、Ｐ型基板４０２とＮ型絶縁層４０４との間にＰＮ接合が存在し、ＰＮ接合は、通常、逆バイアスされることでＭＯＳＦＥＴの動作に影響しないが、バススイッチＳＨＳｘ，ＳＬＳｘ内に寄生ダイオードＤｐ１，Ｄｐ２がそれぞれ形成される。図４は、本発明の実施形態に従うＭＯＳＦＥＴの例の簡略図を示し、ＭＯＳＦＥＴは横型ＭＯＳＦＥＴであり、また、Ｐ型のソース及びドレイン、ゲート、及びＰ型基板層４０２とＮ型絶縁層４０４との間のＰＮ接合による寄生ダイオードＤｐ１の構造が示される。

図５，６は、電力供給段階２００中の故障状態における電流の流れを示す。図５に示す場合、図示された故障は、第１スレーブモジュール１０４の前にある高側配線１１０におけるグランド５０２との短絡を示し、これによりマスターモジュールの高側ドライバー素子１１４からグランド短絡５０２に電流Ｉ_ＨＳが流れ、電流値は、通常、供給電流制限器により規定された制限、例えば５００ｍＡに達することとなる。電流Ｉ_ＨＳによって、マスターモジュールの高側ポートＨＳの電圧をグランドにプルダウンする。高側ポートＨＳの電圧低下は、また、コモンモードの電圧値Ｖｃを低下させ、低側ドライバー素子１１６は、マスターモジュールの低側ポートＬＳの電圧を上昇させることにより、コモンモード電圧を公称レベルに制御することを試みるように応答する。しかしながら、この低側ポート及配線の電圧上昇は、寄生ダイオードＤ_Ｐ１を順方向バイアスし、スレーブモジュール１０４及びポートＢＩ１を介してマスターモジュールの低側ドライバー素子１１６からグランド短絡５０２に電流Ｉ_ＬＳが流れ、電流Ｉ_ＬＳの値は、また一般的に供給電流制限器５００により規定された制限、例えば５００ｍＡに達することとなる。この故障は、初期段階の期間（数十ミリ秒）と同程度の期間中にマスターモジュール１０２内で２箇所の短絡電流を生成し、マスターモジュールの過度の電力消費を引き起こし、加熱によりマスターモジュールを損傷させる可能性がある。

図６に示す場合において、同様の２箇所の短絡電流が生じ、図示される故障は、第１スレーブモジュール１０４の後の高側配線１１０におけるグランド６０２への短絡であり、スレーブモジュール１０４を介して流れる電流Ｉ_ＬＳと同様の電流Ｉ_ＨＳが流れ、マスターモジュールと同様にスレーブモジュール１０４を損傷させる可能性がある。

同様の２箇所の短絡電流は、低側配線１１２におけるバッテリー電圧への短絡によって生じ、故障電流は、その時、低側バススイッチＳＬＳ１の寄生ダイオードＤｐ２を介して流れる。短絡状態がマスターモジュール１０２から離れている場合、１以上のスレーブモジュールで故障電流が生じる。

これら全ての場合、マスターモジュール１０２の高側供給電流制限器及び低側供給電流制限器の両方が活性化され、又は代替的にマスターモジュール１０２の高側吸い込み電流制限器及び低側吸い込み電流制限器が活性化される。

図７は、マスターモジュール１０２のドライバー素子１１４，１１６の電圧発生器７００の例を示す。発生器７００は、所望の差動電圧Ｖｐ，ＶＳＬ，及びＶＳＨを規定する入力信号、及び所望のコモンモード電圧値Ｖｃｍを、差動増幅器及び電流制限器７０４に印加するコントローラ７０２を備える。フィードバック抵抗７０６，７０８は、ポートＨＳ，ＬＳの出力電圧フィードバックをそれぞれ供給し、電圧ドライバー７１０は、出力電圧のコモンモード電圧フィードバックを供給する。

図８は、電圧発生器７００の制御構成を詳細に示す。この例のＭＯＳＦＥＴの構成では、差動増幅器及び電流制限器７０４は、電流制御要素８０２，８０４，８０６，８０８の制御端子に基準電圧を印加する差動増幅器８００を備える。高側電流供給の電流伝導経路では、ＭＯＳＦＥＴ８０２は、より高いプラス電力供給端子８１０と高側ポートＨＳとの間で電流検出抵抗８１２に直列接続され、高側電流吸い込みの電流伝導経路では、ＭＯＳＦＥＴ８０４は、より低いプラス電力供給端子８１４と高側ポートＨＳとの間で電流吸い込み抵抗８１６に直列接続される。低側電流供給の電流伝導経路では、ＭＯＳＦＥＴ８０６は、より高いプラス電力供給端子８１０と低側ポートＬＳとの間で電流センス抵抗８１８に直列接続され、低側電流吸い込みの電流伝導経路では、ＭＯＳＦＥＴ８０８は、より低いプラス電力供給端子８１４と低側ポートＬＳとの間で電流検出抵抗８２０に直列に接続される。バッファ８２２，８２４，８２６，８２８は、電流検出抵抗８１２，８１４，８１８，８２０の両端電圧を入力し、設定された制限を電流が超える傾向がある場合、ＭＯＳＦＥＴの電流を設定値に制限するための電圧を、対応するＭＯＳＦＥＴ８０２，８０４，８０６，８０８の制御端子に印加し、コントローラ７０２でフラグ信号ＨＳ＿ＳＯ＿ｌｉｍ＿Ｆ、ＨＳ＿ＳＩ＿ｌｉｍ＿Ｆ、ＬＳ＿ＳＯ＿ｌｉｍ＿Ｆ又はＬＳ＿ＳＩ＿ｌｉｍ＿Ｆをアサートする。

図９は、コントローラ７０２内の２箇所の故障状態の検出器９００の実施例を示す。検出器９００は、フラグ信号ＨＳ＿ＳＯ＿ｌｉｍ＿Ｆ，ＬＳ＿ＳＯ＿ｌｉｍ＿Ｆを入力するアンドゲート９０２と、信号ＨＳ＿ＳＩ＿ｌｉｍ＿Ｆ，ＬＳ＿ＳＩ＿ｌｉｍ＿Ｆを入力するアンドゲート９０４を備える。アンドゲート９０２，９０４の出力は、オアゲート９０６の入力に接続される。オアゲート９０６の出力は、ローパスフィルタ９０８を介して回路９１０に接続され、回路９１０は、フィルタ９０８から入力を受信する場合に、ドライバー素子１１４，１１６の両方を不活性化する。

図１０に示す表に要約された種々のフラグ信号状態における動作では、コントローラ７０２は異なる応答を行う。フラグ信号がアサートされない場合、コントローラ７０２は、通常動作を許可する。単一のフラグ信号のみがアサートされる場合、コントローラ７０２は、通常充電モード（ＨＳ＿ＳＯ＿ｌｉｍ＿Ｆ）又は比較的良性の故障状態：
−ＨＳ配線１１０が、Ｖｃｍより高い電圧に短絡する（ＨＳ＿ＳＯ＿ｌｉｍ＿Ｆ）。
−ＬＳ配線１１２が、グランドに短絡する（ＬＳ＿ＳＯ＿ｌｉｍ＿Ｆ）。
−ＨＳ配線１１０が、Ｖｃｍの２倍の電圧に短絡する（ＨＳ＿ＳＩ＿ｌｉｍ＿Ｆ）。
−ＬＳ配線１１２が、Ｖｃｍより低い電圧に短絡する（ＬＳ＿ＳＩ＿ｌｉｍ＿Ｆ）である。

高側供給電流制限器及び低側供給電流制限器のフラグ信号ＨＳ＿ＳＯ＿ｌｉｍ＿Ｆ，ＬＳ＿ＳＯ＿ｌｉｍ＿Ｆがアサートされる場合のみ、又は高側吸い込み電流制限器及び低側吸い込み電流制限器のフラグ信号ＨＳ＿ＳＩ＿ｌｉｍ＿Ｆ，ＬＳ＿ＳＩ＿ｌｉｍ＿Ｆがアサートされる場合のみ、対応するアンドゲート９０２又はアンドゲート９０４は、その出力をアサートし、オアゲートが同様にその出力をアサートしてドライバー無効９１０を活性化し、ドライバー素子１１４，１１６が電流供給を停止する。ローパスフィルタ９０８は、ノイズ、過渡電流、又は他のグリッチによるドライバー無効９１０の不必要なトリガを防ぐ。

このような場合、マスターモジュール１０２は、高側供給電流制限器及び低側供給電流制限器、又は高側吸い込み電流制限器及び低側吸い込み電流制限器の同時活性化をトリガする故障状態に選択的に応答して、特定の故障信号を生成する。この例では、高側供給電流制限器及び低側供給電流制限器、又は高側吸い込み電流制限器及び低側吸い込み電流制限器の同時活性化をトリガする故障に対する応答は、ドライバーを不活性化することであり、このことは、２箇所の故障電流が流れる時間を、電力供給段階２０２より短い間隔まで短縮する。

本発明の実施形態の方法は、プログラム可能な装置上で実行される場合に方法の段階を実行するコード部分、又は本発明の実施形態に従った装置又はシステムの機能を実行するプログラム可能な装置を有効にするコード部分を含むコンピュータプログラムが部分的に又は全体的に実行される。コンピュータプログラムは、例えば、サブルーチン、関数、手順、対称の方法、対称の実行、実行可能なアプリケーション、アプレット、サーブレット、ソースコード、対称コード、共有ライブラリ／動的読み出しライブラリ（dynamic load library）及びコンピュータシステムの実行のために構成された指示の他の順番の少なくとも１つを含み得る。コンピュータプログラムは、コンピュータシステムのメモリ内に読み取り可能なデータを含むＣＤ−ＲＯＭ又は記憶装置等のデータキャリア上に供給され、データは、コンピュータプログラムを示す。データキャリアは、電話ケーブル又はワイヤレス接続等のデータ接続でも良い。情報処理構成の説明は、説明の目的のために簡潔化され、本発明の実施形態で用いられるのは、いくつかの異なる種類の適切な構成のうちの一つの構成である。論理ブロック間の境界は、単なる例示であり、代替的な実施形態は、論理ブロック又は回路要素を合成し、又は種々の論理ブロック又は回路要素上の機能の分離を代替的に行うことを理解されたい。

上記の実施形態では、本発明は、本発明の実施形態の特定の例を参照しながら説明してきた。しかしながら、添付の特許請求の範囲に記載する本発明の範囲から逸脱することなしに、本発明を種々に修正および変更することができることは明らかである。例えば、接続は、各ノード、ユニット、又はデバイスから、又は各ノード、ユニット、又はデバイスへ、例えば、中間装置（intermediate device）を介して送信するのに好適な種類の接続でもよい。従って、示唆又は言及されていれば、他の接続は、例えば、直接接続又は間接接続でもよい。

明細書の記載では、本明細書中に記載された半導体基板は、ガリウムヒ素、シリコンゲルマニウム、シリコン・オン・インシュレータ（silicon-on-insulator：ＳＯＩ）、シリコン、単結晶シリコン、同等の物質、及び上記の組み合わせ等の任意の半導体材料又は物質の組み合わせであることを理解されたい。

明細書中に用いられたように、「バス」という用語は、信号又は電力を伝達するために用いられる複数の信号又は導体を言及するために用いられる。「有効」又は「設定」及び「無効」という用語は、信号、ステータスビット、又は同様の装置の「正」の論理状態又は「負」の論理状態を表すことを言及する場合にそれぞれ用いられる。「正」の論理状態が「１」の論理レベルの場合、「負」の論理状態は「０」の論理レベルである。また、「正」の論理状態が「０」の論理レベルの場合、「負」の論理状態は「１」の論理レベルである。

本発明を具体化する装置の大部分は当業者に知られた電子部品および回路にて構成される。回路の詳細は、本発明の根本的なコンセプトの理解および認識するために必要であると思われる内容よりも広い範囲について説明しない。

明細書の記載では、上記説明および特許請求の範囲内に「前部」、「後部」、「頂部」、「底部」、「上」、「下」等の用語がもし使用してある場合には、これらの用語は説明のためだけのものであって、必ずしも、恒久的な相対位置を示すものではない。このような用語は、適当な状況の下では互換性を有し、従って本明細書に記載する本発明の実施形態は、例えば図示の方向または本明細書に記載する方向以外の方向でも動作することができることを理解されたい。

明細書の記載では、説明されたハードウェア要素は、単一の集積回路又は同じデバイスに配置された回路でもよく、複数の別個の集積回路又は互いに相互接続された別個のデバイスを含んでもよい。また、本発明の実施形態のハードウェア要素は、本発明の実施形態のソフトウェア又はコード表現により置き換えられてもよい。

さらにまた、本実施形態の回路要素の機能及び動作の少なくとも１方における範囲は、単なる例示であることを理解されたい。複数の動作の機能は、単一の動作と組み合わされても良く、又は単一の動作の機能は、追加動作に分離されてもよい。さらに、代替的な実施形態は、特定の動作の複数の例を含んでも良く、また動作の順番は、他の種々の実施形態において変更されてもよい。

請求項において、丸カッコ内に記載された任意の引用符号は、請求項を制限するように解釈されない。明細書の記載では、「第１」、「第２」という用語は、このような用語によって説明された要素を任意に区別するために使用され、これらの用語がこうした要素の一時的あるいはその他の優先順位を必ずしも意味するとは限らない。

Claims (9)

1. 差動通信バスのためのマスターモジュール（１０２）であって、前記バスは、前記バスの導体に接続された前記マスターモジュールと複数のスレーブモジュール（１０４〜１０８）との間で通信するための少なくとも第１及び第２の導体（１１０，１１２）を備え、前記マスターモジュール（１０２）は、
   第１及び第２の電圧を前記第１及び第２の導体（１１０，１１２）にそれぞれ印加し、前記第１及び第２の導体において電流を供給し且つ吸い込み、前記第１及び第２の電圧のコモンモードの値のフィードバックを供給するドライバー（１１４，１１６）であって、前記マスターモジュールにおいて前記コモンモードの値が所望のレベルとなるように前記第１及び第２の電圧と前記第１及び第２の電圧の前記コモンモードの値との差を制御し、第１及び第２の導体で前記電流をそれぞれ制限するための第１供給電流制限器（８２２）及び第１吸い込み電流制限器（８２４）と第２供給電流制限器（８２６）及び第２吸い込み電流制限器（８２８）を含む、前記ドライバー（１１４，１１６）を備え、
   前記マスターモジュール（１０２）は、前記第１及び第２供給電流制限器（８２２，８２６）の同時活性化、又は前記第１及び第２吸い込み電流制限器（８２４，８２８）の同時活性化をトリガする故障状態に対して選択的に応答し、特定の故障信号を生成する、マスターモジュール。
2. 前記第１及び第２供給電流制限器（８２２，８２６）の同時活性化、又は前記第１及び第２吸い込み電流制限器（８２４，８２８）の同時活性化をトリガする故障状態に対して選択的に応答し、前記ドライバー（１１４，１１６）を不活性化する、請求項１に記載のマスターモジュール。
3. 前記ドライバーを不活性化するための前記電流制限器の活性化を示す制限フラグ信号に応答的なコントローラ（７０２）を備え、前記制限フラグ信号はフィルタ処理されてノイズ及び過渡電流が除去される、請求項２に記載のマスターモジュール。
4. 前記ドライバー（１１４，１１６）は、交互期間（２００，２０２）において、前記スレーブモジュール（１０４〜１０８）に電力供給し、前記バスの第１及び第２導体（１１０，１１２）を介して前記スレーブモジュールに信号を通信するように構成される、請求項１〜３のいずれか１項に記載のマスターモジュール。
5. 分散インターフェースシステムバス規格に準拠する、請求項１〜４のいずれか１項に記載のマスターモジュール。
6. 分散インターフェースシステムバス規格の２．０２版に準拠する、請求項１〜５のいずれか１項に記載のマスターモジュール。
7. 差動通信バス装置であって、
   請求項１〜６のいずれか１項に記載のマスターモジュール（１０２）と、
   前記バスと、
   前記複数のスレーブモジュール（１０４〜１０８）と、
   前記マスターモジュールと、前記スレーブモジュールとに接続された前記第１及び第２の導体（１１０，１１２）と
   を含む、差動通信バス装置。
8. 前記複数のスレーブモジュール（１０４〜１０８）の各々は、
   前記第１及び第２の導体のうちの１方に接続された基板（４０２）を有する半導体回路をそれぞれ有し、前記半導体回路は、少なくとも１つの寄生ダイオード（Ｄｐ１，Ｄｐ２）を形成する、請求項７に記載の差動通信バス装置。
9. 前記複数のスレーブモジュール（１０４〜１０８）の各々は、
   前記第１及び第２の導体（１１０，１１２）を介して前記マスターモジュール（１０２）から供給される電力を蓄積するコンデンサ（Ｃｘ）をそれぞれ有する、請求項７又は８に記載の差動通信バス装置。

Images