JPH0897864A - 多重伝送用信号ドライバ回路 - Google Patents
多重伝送用信号ドライバ回路Info
- Publication number
- JPH0897864A JPH0897864A JP22923894A JP22923894A JPH0897864A JP H0897864 A JPH0897864 A JP H0897864A JP 22923894 A JP22923894 A JP 22923894A JP 22923894 A JP22923894 A JP 22923894A JP H0897864 A JPH0897864 A JP H0897864A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- unit
- signal
- control signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 放熱板や許容損失の大きなトランジスタを用
いることなく、トランジスタの熱破壊を起こすことのな
い多重伝送用信号ドライバ回路を提供する。 【構成】 親機に含まれる多重伝送用信号ドライバ回路
は、端末器を駆動するトランジスタＴｒ１〜Ｔｒ４で構
成されるドライバ部１と、ドライバ部１を制御するオペ
アンプＯＰ１、ＯＰ２で構成されるドライバ制御部２
と、ドライバ部１に正常動作時の電流値よりも大きい過
電流が流れたことを検出する過電流検出部３と、過電流
が所定時間流れ続けた時、ドライバ制御部２の出力を制
御する出力制御信号を出力する遅延時間設定部４と、ド
ライバ部１に過電流よりも大きい破壊電流が流れた時、
ドライバ制御部２の出力を制御する破壊電流検出部５と
で構成される。
いることなく、トランジスタの熱破壊を起こすことのな
い多重伝送用信号ドライバ回路を提供する。 【構成】 親機に含まれる多重伝送用信号ドライバ回路
は、端末器を駆動するトランジスタＴｒ１〜Ｔｒ４で構
成されるドライバ部１と、ドライバ部１を制御するオペ
アンプＯＰ１、ＯＰ２で構成されるドライバ制御部２
と、ドライバ部１に正常動作時の電流値よりも大きい過
電流が流れたことを検出する過電流検出部３と、過電流
が所定時間流れ続けた時、ドライバ制御部２の出力を制
御する出力制御信号を出力する遅延時間設定部４と、ド
ライバ部１に過電流よりも大きい破壊電流が流れた時、
ドライバ制御部２の出力を制御する破壊電流検出部５と
で構成される。
Description
【０００１】
【産業上の利用分野】本発明は、親機と端末器との間で
相互に信号伝送を行う多重伝送システムにおいて、親機
から端末器に電源と信号を供給するための多重伝送用信
号ドライバ回路に関するものである。
相互に信号伝送を行う多重伝送システムにおいて、親機
から端末器に電源と信号を供給するための多重伝送用信
号ドライバ回路に関するものである。
【０００２】
【従来の技術】従来の多重伝送システムは、図３に示す
ように親機６と複数の端末器７ａ〜７ｃが伝送線Ｌ等の
信号伝送媒体を介して接続され、全体でネットワークを
構成している。図４は、親機６が有する多重伝送用信号
ドライバ回路の回路図である。多重伝送用信号ドライバ
回路は、図４に示すように端末器７ａ〜７ｃに電源と信
号を供給するドライバ部１と、ドライバ部１を制御する
ドライバ制御部２とから成る。ここで、ドライバ部１は
ＮＰＮトランジスタＴｒ１とＰＮＰトランジスタＴｒ２
から成る第１の回路と、ＮＰＮトランジスタＴｒ３とＰ
ＮＰトランジスタＴｒ４から成り、第１の回路とは逆極
性の信号を出力する第２の回路とで構成され、トランジ
スタＴｒ１、Ｔｒ３のコレクタには電源ＶCCが接続さ
れ、トランジスタＴｒ２、Ｔｒ４のコレクタとアースと
の間には電流を制限するための抵抗Ｒ 1 が接続されてい
る。また、ドライバ制御部２はトランジスタＴｒ１、Ｔ
ｒ２から成る第１の回路を制御するオペアンプＯＰ１
と、トランジスタＴｒ３、Ｔｒ４から成る第２の回路を
制御するオペアンプＯＰ２とで構成されており、オペア
ンプＯＰ１、ＯＰ２の入力側の一方の端子には基準電圧
ＶBBが印加されおり、他方の端子には入力信号ＳＩＧが
入力される。なお、ドライバ制御部２にオペアンプＯＰ
１、ＯＰ２を用いることにより、そのスルーレートを利
用して矩形波の入力信号ＳＩＧを台形波信号に変換して
いるので、端末器に供給される電源や信号にノイズがの
ることを防ぐことができる。ここで、従来の多重伝送用
信号ドライバ回路では、伝送線Ｌが短絡等の障害を起こ
した時、ドライバ部１のトランジスタＴｒ１〜Ｔｒ４が
熱破壊を起こしてしまうという問題があった。
ように親機６と複数の端末器７ａ〜７ｃが伝送線Ｌ等の
信号伝送媒体を介して接続され、全体でネットワークを
構成している。図４は、親機６が有する多重伝送用信号
ドライバ回路の回路図である。多重伝送用信号ドライバ
回路は、図４に示すように端末器７ａ〜７ｃに電源と信
号を供給するドライバ部１と、ドライバ部１を制御する
ドライバ制御部２とから成る。ここで、ドライバ部１は
ＮＰＮトランジスタＴｒ１とＰＮＰトランジスタＴｒ２
から成る第１の回路と、ＮＰＮトランジスタＴｒ３とＰ
ＮＰトランジスタＴｒ４から成り、第１の回路とは逆極
性の信号を出力する第２の回路とで構成され、トランジ
スタＴｒ１、Ｔｒ３のコレクタには電源ＶCCが接続さ
れ、トランジスタＴｒ２、Ｔｒ４のコレクタとアースと
の間には電流を制限するための抵抗Ｒ 1 が接続されてい
る。また、ドライバ制御部２はトランジスタＴｒ１、Ｔ
ｒ２から成る第１の回路を制御するオペアンプＯＰ１
と、トランジスタＴｒ３、Ｔｒ４から成る第２の回路を
制御するオペアンプＯＰ２とで構成されており、オペア
ンプＯＰ１、ＯＰ２の入力側の一方の端子には基準電圧
ＶBBが印加されおり、他方の端子には入力信号ＳＩＧが
入力される。なお、ドライバ制御部２にオペアンプＯＰ
１、ＯＰ２を用いることにより、そのスルーレートを利
用して矩形波の入力信号ＳＩＧを台形波信号に変換して
いるので、端末器に供給される電源や信号にノイズがの
ることを防ぐことができる。ここで、従来の多重伝送用
信号ドライバ回路では、伝送線Ｌが短絡等の障害を起こ
した時、ドライバ部１のトランジスタＴｒ１〜Ｔｒ４が
熱破壊を起こしてしまうという問題があった。
【０００３】上述の問題を解決するために、多重伝送用
信号ドライバ回路に、ドライバ部１のトランジスタＴｒ
１〜Ｔｒ４に正常動作時の電流値よりも大きい過電流が
流れたことを検出する過電流検出部３と、過電流が所定
時間流れ続けた時、ドライバ制御部２の出力を制御する
出力制御信号を出力する遅延時間設定部４とを設けてい
るのである。ここで、過電流検出部３は、コンパレータ
ＣＰ１で構成されており、コンパレータＣＰ１の入力側
の一方の端子には基準電圧Ｖ1 が印加されており、他方
の端子は抵抗Ｒ1 とトランジスタＴｒ２、Ｔｒ４のコレ
クタとの接続点に接続されている。また、遅延時間設定
部４は、抵抗Ｒ2 とコンデンサＣから成る時定数ＣＲ2
を有する積分回路と、コンパレータＣＰ２とで構成され
ており、コンパレータＣＰ２の入力側の一方の端子には
基準電圧Ｖ2 が印加されており、他方の端子にはコンパ
レータＣＰ１からの出力が積分回路を介して入力されて
いる。そして、コンパレータＣＰ２の出力側はドライバ
制御部２のオペアンプＯＰ１、ＯＰ２の制御端子に接続
されている。
信号ドライバ回路に、ドライバ部１のトランジスタＴｒ
１〜Ｔｒ４に正常動作時の電流値よりも大きい過電流が
流れたことを検出する過電流検出部３と、過電流が所定
時間流れ続けた時、ドライバ制御部２の出力を制御する
出力制御信号を出力する遅延時間設定部４とを設けてい
るのである。ここで、過電流検出部３は、コンパレータ
ＣＰ１で構成されており、コンパレータＣＰ１の入力側
の一方の端子には基準電圧Ｖ1 が印加されており、他方
の端子は抵抗Ｒ1 とトランジスタＴｒ２、Ｔｒ４のコレ
クタとの接続点に接続されている。また、遅延時間設定
部４は、抵抗Ｒ2 とコンデンサＣから成る時定数ＣＲ2
を有する積分回路と、コンパレータＣＰ２とで構成され
ており、コンパレータＣＰ２の入力側の一方の端子には
基準電圧Ｖ2 が印加されており、他方の端子にはコンパ
レータＣＰ１からの出力が積分回路を介して入力されて
いる。そして、コンパレータＣＰ２の出力側はドライバ
制御部２のオペアンプＯＰ１、ＯＰ２の制御端子に接続
されている。
【０００４】これにより、短絡等の障害が発生した時、
ドライバ部１のトランジスタＴｒ１〜Ｔｒ４に流れる過
電流により抵抗Ｒ1 の両端に生じた電圧が基準電圧Ｖ1
よりも大きくなると、過電流検出部３のコンパレータＣ
Ｐ１は遅延時間設定部４に対して信号を出力し、遅延時
間設定部４は、時定数ＣＲ2 を有する積分回路によって
過電流が所定時間流れ続け、コンパレータＣＰ１の抵抗
Ｒ2 を介した部分の電圧が基準電圧Ｖ2 よりも大きくな
ると、コンパレータＣＰ２はオペアンプＯＰ１、ＯＰ２
に対して出力制御信号を出力し、出力制御信号を入力し
たオペアンプＯＰ１、ＯＰ２はドライバ部１の駆動を停
止する。従って、過電流によりトランジスタＴｒ１〜Ｔ
ｒ４が熱破壊を起こすことがなくなり、更に、時定数Ｃ
Ｒ2 を有する積分回路を設けたことにより、パワーオン
時の突入電流やノイズ等の短時間の電流に対しては障害
が生じたと認識することがなくなり、誤動作を防止する
ことができる。
ドライバ部１のトランジスタＴｒ１〜Ｔｒ４に流れる過
電流により抵抗Ｒ1 の両端に生じた電圧が基準電圧Ｖ1
よりも大きくなると、過電流検出部３のコンパレータＣ
Ｐ１は遅延時間設定部４に対して信号を出力し、遅延時
間設定部４は、時定数ＣＲ2 を有する積分回路によって
過電流が所定時間流れ続け、コンパレータＣＰ１の抵抗
Ｒ2 を介した部分の電圧が基準電圧Ｖ2 よりも大きくな
ると、コンパレータＣＰ２はオペアンプＯＰ１、ＯＰ２
に対して出力制御信号を出力し、出力制御信号を入力し
たオペアンプＯＰ１、ＯＰ２はドライバ部１の駆動を停
止する。従って、過電流によりトランジスタＴｒ１〜Ｔ
ｒ４が熱破壊を起こすことがなくなり、更に、時定数Ｃ
Ｒ2 を有する積分回路を設けたことにより、パワーオン
時の突入電流やノイズ等の短時間の電流に対しては障害
が生じたと認識することがなくなり、誤動作を防止する
ことができる。
【０００５】しかし、障害が生じてから所定時間が経過
するまでの間に、短時間でトランジスタＴｒ１〜Ｔｒ４
が熱破壊を起こしてしまうような破壊電流（過電流より
も大きい）がドライバ部１に流れてしまうと、ドライバ
部１のトランジスタＴｒ１〜Ｔｒ４が熱破壊を起こす危
険性があった。
するまでの間に、短時間でトランジスタＴｒ１〜Ｔｒ４
が熱破壊を起こしてしまうような破壊電流（過電流より
も大きい）がドライバ部１に流れてしまうと、ドライバ
部１のトランジスタＴｒ１〜Ｔｒ４が熱破壊を起こす危
険性があった。
【０００６】
【発明の解決しようとする課題】この問題を改善するた
めには、ドライバ部１に放熱板を設けたり、許容損失の
大きなトランジスタを用いる必要があった。
めには、ドライバ部１に放熱板を設けたり、許容損失の
大きなトランジスタを用いる必要があった。
【０００７】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、放熱板や許容損失の
大きなトランジスタを用いることなく、トランジスタの
熱破壊を起こすことのない多重伝送用信号ドライバ回路
を提供することにある。
であり、その目的とするところは、放熱板や許容損失の
大きなトランジスタを用いることなく、トランジスタの
熱破壊を起こすことのない多重伝送用信号ドライバ回路
を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
親機と親機からの伝送信号により電源を供給されると共
に動作する複数の端末器とを信号伝送媒体を介して接続
する多重伝送システムに関し、前記親機に含まれる多重
伝送用信号ドライバ回路において、端末器を駆動するト
ランジスタで構成されるドライバ部と、前記ドライバ部
を制御するドライバ制御部と、前記ドライバ部に正常動
作時の電流値よりも大きい過電流が流れたことを検出す
る過電流検出部と、前記過電流が所定時間流れ続けた
時、前記ドライバ制御部の出力を制御する出力制御信号
を出力する遅延時間設定部と、前記ドライバ部に前記過
電流よりも大きい破壊電流が流れた時、前記ドライバ制
御部の出力を制御する出力制御信号を出力する破壊電流
検出部とを有し、前記ドライバ制御部は、前記出力制御
信号が入力されている間は前記ドライバ部に対しての出
力を停止するようにしたことを特徴とするものである。
親機と親機からの伝送信号により電源を供給されると共
に動作する複数の端末器とを信号伝送媒体を介して接続
する多重伝送システムに関し、前記親機に含まれる多重
伝送用信号ドライバ回路において、端末器を駆動するト
ランジスタで構成されるドライバ部と、前記ドライバ部
を制御するドライバ制御部と、前記ドライバ部に正常動
作時の電流値よりも大きい過電流が流れたことを検出す
る過電流検出部と、前記過電流が所定時間流れ続けた
時、前記ドライバ制御部の出力を制御する出力制御信号
を出力する遅延時間設定部と、前記ドライバ部に前記過
電流よりも大きい破壊電流が流れた時、前記ドライバ制
御部の出力を制御する出力制御信号を出力する破壊電流
検出部とを有し、前記ドライバ制御部は、前記出力制御
信号が入力されている間は前記ドライバ部に対しての出
力を停止するようにしたことを特徴とするものである。
【０００９】請求項２記載の発明は、請求項１記載の多
重伝送用信号ドライバ回路において、前記ドライバ部を
ＮＰＮトランジスタとＰＮＰトランジスタの直列回路を
逆極性で２組接続して構成し、前記ドライバ制御部を２
組のオペアンプで構成し、２組の前記直列回路に２組の
前記オペアンプをそれぞれ接続して、前記オペアンプに
より前記直列回路を制御するようにしたことを特徴とす
るものである。
重伝送用信号ドライバ回路において、前記ドライバ部を
ＮＰＮトランジスタとＰＮＰトランジスタの直列回路を
逆極性で２組接続して構成し、前記ドライバ制御部を２
組のオペアンプで構成し、２組の前記直列回路に２組の
前記オペアンプをそれぞれ接続して、前記オペアンプに
より前記直列回路を制御するようにしたことを特徴とす
るものである。
【００１０】
【作用】請求項１記載の多重伝送用信号ドライバ回路
は、伝送線が短絡したときに、トランジスタに短時間で
熱破壊を起こしてしまうような破壊電流が流れると、破
壊電流検出部がドライバ制御部に対して、ドライバ制御
部の出力を制御する出力制御信号を出力し、出力制御信
号が入力されたドライバ制御部はドライバ部の駆動を停
止するようにしたので、伝送線の短絡によるトランジス
タの熱破壊を防ぐことができる。
は、伝送線が短絡したときに、トランジスタに短時間で
熱破壊を起こしてしまうような破壊電流が流れると、破
壊電流検出部がドライバ制御部に対して、ドライバ制御
部の出力を制御する出力制御信号を出力し、出力制御信
号が入力されたドライバ制御部はドライバ部の駆動を停
止するようにしたので、伝送線の短絡によるトランジス
タの熱破壊を防ぐことができる。
【００１１】請求項２記載の多重伝送用信号ドライバ回
路は、ドライバ制御部にオペアンプを用いることによ
り、そのスルーレートを利用して矩形波の入力信号を台
形波信号に変換しているので、ドライバ部から端末器に
供給される電源や信号にノイズがのることを防ぐことが
できる。
路は、ドライバ制御部にオペアンプを用いることによ
り、そのスルーレートを利用して矩形波の入力信号を台
形波信号に変換しているので、ドライバ部から端末器に
供給される電源や信号にノイズがのることを防ぐことが
できる。
【００１２】
【実施例】以下、本発明の一実施例について図面に基づ
き説明する。図１は、本発明の一実施例に係る多重伝送
用信号ドライバ回路を示す回路図である。本実施例の基
本構成は、従来例として図４で説明したものと同等であ
るので、同一箇所には同一符号を付して説明を省略す
る。
き説明する。図１は、本発明の一実施例に係る多重伝送
用信号ドライバ回路を示す回路図である。本実施例の基
本構成は、従来例として図４で説明したものと同等であ
るので、同一箇所には同一符号を付して説明を省略す
る。
【００１３】本発明は、図４で示した多重伝送用信号ド
ライバ回路に更に破壊電流検出部５を設けたものであ
る。破壊電流検出部５は、過電流よりも大きくて、短時
間でトランジスタＴｒ１〜Ｔｒ４が熱破壊を起こしてし
まうような破壊電流がドライバ部１のトランジスタＴｒ
１〜Ｔｒ４に流れると、ドライバ制御部２の出力を制御
する出力制御信号を出力するものである。ここで、破壊
電流検出部５はコンパレータＣＰ３で構成され、コンパ
レータＣＰ３の入力側の一方の端子には基準電圧Ｖ3 が
印加され、他方の端子は抵抗Ｒ1 とトランジスタＴｒ
２、Ｔｒ４のコレクタとの接続点に接続されている。ま
た、コンパレータＣＰ３の出力側はドライバ制御部２の
オペアンプＯＰ１、ＯＰ２の制御端子に接続されてい
る。従って、コンパレータＣＰ３の入力側には、基準電
圧Ｖ3 と抵抗Ｒ1 の両端に生じた電圧が入力され、抵抗
Ｒ1 の両端に生じた電圧が基準電圧Ｖ3 よりも大きくな
るとコンパレータＣＰ３から出力制御信号が出力され
る。なお、基準電圧Ｖ3 は基準電圧Ｖ1 よりも大きく設
定されている。
ライバ回路に更に破壊電流検出部５を設けたものであ
る。破壊電流検出部５は、過電流よりも大きくて、短時
間でトランジスタＴｒ１〜Ｔｒ４が熱破壊を起こしてし
まうような破壊電流がドライバ部１のトランジスタＴｒ
１〜Ｔｒ４に流れると、ドライバ制御部２の出力を制御
する出力制御信号を出力するものである。ここで、破壊
電流検出部５はコンパレータＣＰ３で構成され、コンパ
レータＣＰ３の入力側の一方の端子には基準電圧Ｖ3 が
印加され、他方の端子は抵抗Ｒ1 とトランジスタＴｒ
２、Ｔｒ４のコレクタとの接続点に接続されている。ま
た、コンパレータＣＰ３の出力側はドライバ制御部２の
オペアンプＯＰ１、ＯＰ２の制御端子に接続されてい
る。従って、コンパレータＣＰ３の入力側には、基準電
圧Ｖ3 と抵抗Ｒ1 の両端に生じた電圧が入力され、抵抗
Ｒ1 の両端に生じた電圧が基準電圧Ｖ3 よりも大きくな
るとコンパレータＣＰ３から出力制御信号が出力され
る。なお、基準電圧Ｖ3 は基準電圧Ｖ1 よりも大きく設
定されている。
【００１４】図２は、本実施例における電圧レベルのタ
イムチャートである。ここで、ａは正常動作時の電圧レ
ベルであり、正常動作時にドライバ部１のトランジスタ
Ｔｒ１〜Ｔｒ４のコレクタ・エミッタ間に流れる電流に
より抵抗Ｒ1 の両端に生じた電圧である。ｂは過電流検
出レベルであり、正常動作時にドライバ部１のトランジ
スタＴｒ１〜Ｔｒ４のコレクタ・エミッタ間に流れる電
流よりも大きい過電流が流れた時に、抵抗Ｒ1 の両端に
生じた電圧の値に設定され、基準電圧Ｖ1 は過電流検出
レベルｂに設定されている。ｃは破壊電流検出レベルで
あり、短時間にトランジスタＴｒ１〜Ｔｒ４が熱破壊を
起こしてしまうような破壊電流が流れた時に、抵抗Ｒ1
の両端に生じた電圧の値に設定され、基準電圧Ｖ3 は破
壊電流検出レベルｃに設定されている。従って、破壊電
流検出レベルｃは、過電流検出レベルｂよりも大きい値
となる。
イムチャートである。ここで、ａは正常動作時の電圧レ
ベルであり、正常動作時にドライバ部１のトランジスタ
Ｔｒ１〜Ｔｒ４のコレクタ・エミッタ間に流れる電流に
より抵抗Ｒ1 の両端に生じた電圧である。ｂは過電流検
出レベルであり、正常動作時にドライバ部１のトランジ
スタＴｒ１〜Ｔｒ４のコレクタ・エミッタ間に流れる電
流よりも大きい過電流が流れた時に、抵抗Ｒ1 の両端に
生じた電圧の値に設定され、基準電圧Ｖ1 は過電流検出
レベルｂに設定されている。ｃは破壊電流検出レベルで
あり、短時間にトランジスタＴｒ１〜Ｔｒ４が熱破壊を
起こしてしまうような破壊電流が流れた時に、抵抗Ｒ1
の両端に生じた電圧の値に設定され、基準電圧Ｖ3 は破
壊電流検出レベルｃに設定されている。従って、破壊電
流検出レベルｃは、過電流検出レベルｂよりも大きい値
となる。
【００１５】以下、図２のタイムチャートに基づいて本
実施例の動作を説明する。何らかの原因により伝送線Ｌ
が短絡障害を起こしたとき、ドライバ部１のトランジス
タＴｒ１〜Ｔｒ４のコレクタ・エミッタ間に過電流が流
れ、抵抗Ｒ1 の両端にはその電流に応じた電圧が生じ
る。過電流検出部３のコンパレータＣＰ１は、抵抗Ｒ1
の両端に生じた電圧が基準電圧Ｖ1 の過電流検出レベル
ｂより大きくなると、伝送線Ｌが短絡していることを検
出して遅延時間設定部４に対して信号を出力する。これ
が図２に示す「短絡」の矢印の部分である。遅延時間設
定部４は、過電流検出部３からの信号を時定数ＣＲ2 を
有する積分回路を介してコンパレータＣＰ２に入力し、
この入力電圧が所定時間の後、所定の基準電圧Ｖ2 より
も大きくなると、ドライバ制御部２のオペアンプＯＰ
１、ＯＰ２に対して、オペアンプＯＰ１、ＯＰ２の出力
を制御する出力制御信号を出力する。これが図２におけ
る「検出」の矢印の部分である。オペアンプＯＰ１、Ｏ
Ｐ２は遅延時間設定部４のコンパレータＣＰ２から出力
制御信号が入力されている間は、ドライバ部１の駆動を
停止し、出力制御信号が入力されなくなると再びドライ
バ部１の駆動を開始する。
実施例の動作を説明する。何らかの原因により伝送線Ｌ
が短絡障害を起こしたとき、ドライバ部１のトランジス
タＴｒ１〜Ｔｒ４のコレクタ・エミッタ間に過電流が流
れ、抵抗Ｒ1 の両端にはその電流に応じた電圧が生じ
る。過電流検出部３のコンパレータＣＰ１は、抵抗Ｒ1
の両端に生じた電圧が基準電圧Ｖ1 の過電流検出レベル
ｂより大きくなると、伝送線Ｌが短絡していることを検
出して遅延時間設定部４に対して信号を出力する。これ
が図２に示す「短絡」の矢印の部分である。遅延時間設
定部４は、過電流検出部３からの信号を時定数ＣＲ2 を
有する積分回路を介してコンパレータＣＰ２に入力し、
この入力電圧が所定時間の後、所定の基準電圧Ｖ2 より
も大きくなると、ドライバ制御部２のオペアンプＯＰ
１、ＯＰ２に対して、オペアンプＯＰ１、ＯＰ２の出力
を制御する出力制御信号を出力する。これが図２におけ
る「検出」の矢印の部分である。オペアンプＯＰ１、Ｏ
Ｐ２は遅延時間設定部４のコンパレータＣＰ２から出力
制御信号が入力されている間は、ドライバ部１の駆動を
停止し、出力制御信号が入力されなくなると再びドライ
バ部１の駆動を開始する。
【００１６】ここで、遅延時間設定部４のコンパレータ
ＣＰ２から出力制御信号が出される所定時間が経過する
までの間に、ドライバ部１のトランジスタＴｒ１〜Ｔｒ
４のコレクタ・エミッタ間を流れる電流の電流値が増加
して破壊電流が流れるようになると、抵抗Ｒ1 の両端に
生じた電圧が大きくなり、基準電圧Ｖ3 の破壊電流検出
レベルｃを越えると、破壊電流検出部５のコンパレータ
ＣＰ３からは、出力制御信号が出力され、出力制御信号
を入力したオペアンプＯＰ１、ＯＰ２は、ドライバ部１
の駆動を停止する。そして、オペアンプＯＰ１、ＯＰ２
に出力制御信号が入力されている間はドライバ部１の駆
動を停止し、出力制御信号が入力されなくなると再びド
ライバ部１の駆動を開始する。
ＣＰ２から出力制御信号が出される所定時間が経過する
までの間に、ドライバ部１のトランジスタＴｒ１〜Ｔｒ
４のコレクタ・エミッタ間を流れる電流の電流値が増加
して破壊電流が流れるようになると、抵抗Ｒ1 の両端に
生じた電圧が大きくなり、基準電圧Ｖ3 の破壊電流検出
レベルｃを越えると、破壊電流検出部５のコンパレータ
ＣＰ３からは、出力制御信号が出力され、出力制御信号
を入力したオペアンプＯＰ１、ＯＰ２は、ドライバ部１
の駆動を停止する。そして、オペアンプＯＰ１、ＯＰ２
に出力制御信号が入力されている間はドライバ部１の駆
動を停止し、出力制御信号が入力されなくなると再びド
ライバ部１の駆動を開始する。
【００１７】従って、遅延時間設定部４で所定の時間経
過するまでの間に流れる破壊電流により、ドライバ部１
のトランジスタＴｒ１〜Ｔｒ４が熱破壊することを防ぐ
ことができるので、ドライバ部１のトランジスタＴｒ１
〜Ｔｒ４としてコレクタ許容損失の小さいものを使用で
きることになり、コストも軽減される。
過するまでの間に流れる破壊電流により、ドライバ部１
のトランジスタＴｒ１〜Ｔｒ４が熱破壊することを防ぐ
ことができるので、ドライバ部１のトランジスタＴｒ１
〜Ｔｒ４としてコレクタ許容損失の小さいものを使用で
きることになり、コストも軽減される。
【００１８】
【発明の効果】請求項１記載の多重伝送用信号ドライバ
回路にあっては、伝送線が短絡したときに、トランジス
タに短時間で熱破壊を起こしてしまうような破壊電流が
流れると、破壊電流検出部がドライバ制御部に対して、
ドライバ制御部の出力を制御する出力制御信号を出力
し、出力制御信号が入力されたドライバ制御部はドライ
バ部の駆動を停止するようにしたので、伝送線の短絡に
よるトランジスタの熱破壊を防ぐことができるようにな
った。従って、ドライバ部に許容損失の小さいトランジ
スタを使用することができ、放熱板が不要となることか
らコストの軽減、形状の小容量化をはかることができ
る。
回路にあっては、伝送線が短絡したときに、トランジス
タに短時間で熱破壊を起こしてしまうような破壊電流が
流れると、破壊電流検出部がドライバ制御部に対して、
ドライバ制御部の出力を制御する出力制御信号を出力
し、出力制御信号が入力されたドライバ制御部はドライ
バ部の駆動を停止するようにしたので、伝送線の短絡に
よるトランジスタの熱破壊を防ぐことができるようにな
った。従って、ドライバ部に許容損失の小さいトランジ
スタを使用することができ、放熱板が不要となることか
らコストの軽減、形状の小容量化をはかることができ
る。
【００１９】請求項２記載の多重伝送用信号ドライバ回
路にあっては、ドライバ制御部にオペアンプを用いるこ
とにより、そのスルーレートを利用して矩形波の入力信
号を台形波信号に変換しているので、ドライバ部から端
末器に供給される電源や信号にノイズがのることを防ぐ
ことができる。
路にあっては、ドライバ制御部にオペアンプを用いるこ
とにより、そのスルーレートを利用して矩形波の入力信
号を台形波信号に変換しているので、ドライバ部から端
末器に供給される電源や信号にノイズがのることを防ぐ
ことができる。
【図１】本発明の一実施例に係る多重伝送用信号ドライ
バ回路を示す回路図である。
バ回路を示す回路図である。
【図２】同上に係る動作説明のためのタイミングチャー
トである。
トである。
【図３】多重伝送システムの概略構成図である。
【図４】従来例に係る信号ドライバ回路を示す回路図で
ある。
ある。
１ ドライバ部 ２ ドライバ制御部 ３ 過電流検出部 ４ 遅延時間設定部 ５ 破壊電流検出部 Ｌ 伝送線 ＯＰ１、ＯＰ２ オペアンプ ＣＰ１〜ＣＰ３ コンパレータ Ｔｒ１〜Ｔｒ４ トランジスタ Ｒ1 、Ｒ2 抵抗 Ｃ コンデンサ
Claims (2)
- 【請求項１】 親機と親機からの伝送信号により電源を
供給されると共に動作する複数の端末器とを信号伝送媒
体を介して接続する多重伝送システムに関し、前記親機
に含まれる多重伝送用信号ドライバ回路において、端末
器を駆動するトランジスタで構成されるドライバ部と、
前記ドライバ部を制御するドライバ制御部と、前記ドラ
イバ部に正常動作時の電流値よりも大きい過電流が流れ
たことを検出する過電流検出部と、前記過電流が所定時
間流れ続けた時、前記ドライバ制御部の出力を制御する
出力制御信号を出力する遅延時間設定部と、前記ドライ
バ部に前記過電流よりも大きい破壊電流が流れた時、前
記ドライバ制御部の出力を制御する出力制御信号を出力
する破壊電流検出部とを有し、前記ドライバ制御部は、
前記出力制御信号が入力されている間は前記ドライバ部
に対しての出力を停止するようにしたことを特徴とする
多重伝送用信号ドライバ回路。 - 【請求項２】 前記ドライバ部をＮＰＮトランジスタと
ＰＮＰトランジスタの直列回路を逆極性で２組接続して
構成し、前記ドライバ制御部を２組のオペアンプで構成
し、２組の前記直列回路に２組の前記オペアンプをそれ
ぞれ接続して、前記オペアンプにより前記直列回路を制
御するようにしたことを特徴とする請求項１記載の多重
伝送用信号ドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22923894A JPH0897864A (ja) | 1994-09-26 | 1994-09-26 | 多重伝送用信号ドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22923894A JPH0897864A (ja) | 1994-09-26 | 1994-09-26 | 多重伝送用信号ドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897864A true JPH0897864A (ja) | 1996-04-12 |
Family
ID=16888995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22923894A Pending JPH0897864A (ja) | 1994-09-26 | 1994-09-26 | 多重伝送用信号ドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897864A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011526760A (ja) * | 2008-06-30 | 2011-10-13 | フリースケール セミコンダクター インコーポレイテッド | 通信バスの故障管理 |
| CN103441467A (zh) * | 2013-05-22 | 2013-12-11 | 佛山市宝星科技发展有限公司 | 负载非线性递增延时保护电路 |
-
1994
- 1994-09-26 JP JP22923894A patent/JPH0897864A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011526760A (ja) * | 2008-06-30 | 2011-10-13 | フリースケール セミコンダクター インコーポレイテッド | 通信バスの故障管理 |
| CN103441467A (zh) * | 2013-05-22 | 2013-12-11 | 佛山市宝星科技发展有限公司 | 负载非线性递增延时保护电路 |
| CN103441467B (zh) * | 2013-05-22 | 2017-12-26 | 广东宝星新能科技有限公司 | 负载非线性递增延时保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459321B1 (en) | Gate protection clamping circuits and techniques with controlled output discharge current | |
| US4940930A (en) | Digitally controlled current source | |
| JP2001157356A (ja) | 短絡回路検出及び過電流保護用の電源制御回路とその方法 | |
| JPH0897864A (ja) | 多重伝送用信号ドライバ回路 | |
| US5838524A (en) | Current limit circuit for inhibiting voltage overshoot | |
| JP3342367B2 (ja) | 過電流保護回路 | |
| US10439570B2 (en) | Slew boost disable for an operational amplifier | |
| US6400544B1 (en) | Current limiting using capacitor charge measurement | |
| JP4326597B2 (ja) | 電流供給回路 | |
| JPH11252285A (ja) | トランスレスデジタル回線バッテリー供給回路 | |
| JPS58112114A (ja) | 直流安定化電源回路 | |
| US4682120A (en) | Short circuit protection device for an integrated circuit and a load connected thereto | |
| JP3674448B2 (ja) | 信号入力回路及び信号入出力装置 | |
| JPS61244269A (ja) | スイツチング電源 | |
| JPH08205531A (ja) | 直流電源装置 | |
| SU1084952A1 (ru) | Устройство защиты усилител мощности | |
| JP2001045650A (ja) | 電源供給制御装置 | |
| JP2001296930A (ja) | 電源装置 | |
| JPS5940688A (ja) | 受像機の水平偏向切り換え装置 | |
| US6259297B1 (en) | Protection circuit for power transistor | |
| JPS60110021A (ja) | 低電圧検出回路つき電圧安定化回路 | |
| JPH1084372A (ja) | 逆流防止手段を有する車両用多重通信装置 | |
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JPS60141122A (ja) | 電源回路の出力短絡保護回路 |