JP5244219B2 - 通信装置及び通信方法 - Google Patents

通信装置及び通信方法 Download PDF

Info

Publication number
JP5244219B2
JP5244219B2 JP2011150548A JP2011150548A JP5244219B2 JP 5244219 B2 JP5244219 B2 JP 5244219B2 JP 2011150548 A JP2011150548 A JP 2011150548A JP 2011150548 A JP2011150548 A JP 2011150548A JP 5244219 B2 JP5244219 B2 JP 5244219B2
Authority
JP
Japan
Prior art keywords
mpu
padt
data
line driver
communication module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011150548A
Other languages
English (en)
Other versions
JP2012018677A (ja
Inventor
朝東 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LS Electric Co Ltd
Original Assignee
LSIS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSIS Co Ltd filed Critical LSIS Co Ltd
Publication of JP2012018677A publication Critical patent/JP2012018677A/ja
Application granted granted Critical
Publication of JP5244219B2 publication Critical patent/JP5244219B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines

Description

本発明は、通信装置及び方法に係り、特に、PLC(Programmable Logic Controller)において使用するための通信装置及び方法に関するものである。
汎用のMPU(Micro Processing Unit)を搭載したPLCにおいて、MPUは、少なくとも2個のUART(Universal Asynchronous Receiver Transmitter)ポートを備えている。
少なくとも2個のUARTポートのうちの第1のUARTポートは、使用者がPADT(Programming And Debugging Tool)を用いて開発した所定の動作プログラムをダウンロードするために、PADTと通信を行う。
そして、PLCは、外部の他のPLCなどのような外部機器と通信を行うための通信モジュールを内蔵しているもので、MPUに設けられた第2のUARTポートは、PLCの通信モジュールと通信を行う。
このようなPLCにおいて、MPUに設けられた第1のUARTポートは、所定の動作プログラムをダウンロードする場合にのみPADTと通信を行うものであって、所定の動作プログラムのダウンロードが完了するとそれ以上通信を行わない。
MPUは、通信モジュールとは非常に頻繁に通信を行うが、PADTと通信を行って所定の動作プログラムをダウンロードすることは非常にまれである。そのため、PADTと通信を行う第1のUARTポートは、動作プログラムをダウンロードする以外には使用しないから、ハードウェアの浪費を招く原因となっている。
本発明が解決しようとする技術的課題は、MPUに一つのUARTポートを備え、該一つのUARTポートを用いて外部の通信モジュール及び外部のPADTと選択的に通信を行うことのできる通信装置及び通信方法を提供することである。
上記のような技術的課題を達成するために、本発明の一側面に係る通信装置は、外部の通信モジュールまたは外部のPADT(Programming And Debugging Tool)と選択的に通信するMPU(Micro Processing Unit)と、前記MPUと前記通信モジュールとの間に設けられて、相互間にデータを送受信する第1のラインドライバと、前記MPUと前記PADTとの間に設けられて、相互間にデータを送受信し、前記PADTから所定データが受信される場合に、インタラプト信号を出力する第2のラインドライバと、前記MPUの制御により、前記MPUが前記通信モジュールまたは前記PADTと選択的に通信を行うように切り替えるスイッチング部と、を含む。
上記技術的課題を達成するための本発明の他の側面に係る通信方法は、MPUが、インタラプト信号が発生するか否かを判断する段階と、前記インタラプト信号が発生したと判断される場合に、前記MPUが外部のPADTと通信する段階と、を含む。
上記の構成により、本発明の通信装置及び方法は、MPUが一つのUARTポートを備え、該一つのUARTポートを用いて外部の通信モジュール及びPADTと選択的に通信を行えるようにすることによって、ハードウェアの浪費を最小化することができる。
一般のPLC通信装置の概略を示す構成図である。 本発明に係る通信装置の好適な実施例を示す構成図である。 本発明に係る通信方法の好適な実施例を示すフローチャートである。
本発明は、様々な変更を加えることができ、様々な実施例を有することができるところ、特定の実施例を、図面に例示して詳細な説明において詳細に説明する。
ただし、これは、本発明を特定の実施形態に限定するためのものではなく、本発明の思想及び技術範囲に含まれるいかなる変更、均等物乃至代替物も本発明の範囲に含まれるものと理解すべきである。
第1、第2などのように序数を含む用語は、様々な構成要素を説明するのに用いることができるが、それらの構成要素を限定するためのものではない。
これらの用語は、一つの構成要素を他の構成要素から区別する目的としてのみ使用される。例えば、本発明の権利範囲を逸脱することなく、第2の構成要素は第1の構成要素と命名されてよく、同様に、第1の構成要素は第2の構成要素と命名されてよい。
ある構成要素が他の構成要素に“連結されて”いる、または、“接続されて”いると言及される場合、他の構成要素に直接連結または接続されていることもあり、両構成要素の間に別の構成要素を介在して連結または接続されていることもある。そのため、ある構成要素が他の構成要素に“直接連結されて”いるとか、“直接接続されて”いるとか、のように言及された場合は、両要素の間に別の構成要素が存在しないことと理解すべきである。
本出願で使用した用語は、単に、特定の実施例を説明するためのものに過ぎず、本発明を限定するためのものではない。単数の表現は、明示しない限り、複数の表現を含むとする。
本出願において、“含む”または“有する”などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを示すためのもので、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在または付加される可能性をあらかじめ排除する旨を示すためのものではないということが理解されよう。
また、本出願において、添付の図面は、説明の便宜のために、拡大または縮小して図示するものとする。
以下、本発明について、添付の図面を参照しつつ詳細に説明する。ただし、図面中、同一のまたは対応する構成要素には、同一の参照符号を付し、その重複説明は省略するものとする。
図1は、一般のPLC通信装置の概略を示す構成図である。ここで、符号100はMPUである。MPU 100は、PLCの全体動作を制御する。また、MPU 100は、第1のUARTポート102及び第2のUARTポート104を備え、第1のUARTポート102及び第2のUARTポート104を通じて外部と通信する。
例えば、MPU 100は、第1のUARTポート102を通じて外部の通信モジュール110と通信する。また、第2のUARTポート104を通じて外部のPADT 140と通信して、所定の動作プログラムをダウンロードする。
符号120は、第1のコネクタである。第1のコネクタ120は、外部の通信モジュール110に設けられているコネクタ112に電気的に接続され、所定の電気的な信号を相互間に伝達する。
符号130は、第1のラインドライバである。第1のラインドライバ130は、MPU 100の第1のUARTポート102の送信端子TX0から出力される所定のデータの電圧レベルを、通信モジュール110に適した電圧レベルに変換した後、第1のコネクタ120を通じて通信モジュール110のコネクタ112に出力し、また、通信モジュール110のコネクタ112から出力され、第1のコネクタ120を通じて入力される所定のデータを、MPU 100に適した電圧レベルに変換した後、第1のUARTポート102の受信端子RX0に出力する。
符号140は、PADTである。PADT 140は、使用者の操作に従って、PLCが動作すべき所定の動作プログラムを生成し、生成した所定の動作プログラムをMPU 100がダウンロードして保存するようにする。
符号150は、第2のコネクタである。第2のコネクタ150は、PADT 140に設けられているコネクタ(図示せず)に電気的に接続されて、所定の電気的な信号を相互間に伝達する。
符号160は、第2のラインドライバである。第2のラインドライバ160は、MPU100における第2のUARTポート104の送信端子TX1から出力される所定のデータの電圧レベルを、PADT 140に適した電圧レベルに変換した後、第2のコネクタ150を通じてPADT 140に出力し、また、PADT 140から第2のコネクタ150を通じて入力される所定のデータを、MPU 100に適した電圧レベルに変換した後、第2のUARTポート104の受信端子RX1に出力する。
このように構成されたPLC通信装置は、MPU 100が外部機器と通信を行う場合に、第1のUARTポート102の送信端子TX0から所定のデータを出力する。
第1のUARTポート102の送信端子TX0から出力する所定のデータは、第1のラインドライバ130で通信モジュール110に適した電圧レベルに変換された後、第1のコネクタ120及びコネクタ112を通じて通信モジュール110に入力され、外部機器に伝送される。
そして、外部機器から通信モジュール110に入力される所定のデータは、コネクタ112及び第1のコネクタ120を通じて第1のラインドライバ130に入力され、第1のラインドライバ130は、通信モジュール110から入力される所定のデータの電圧レベルを、MPU 100に適した電圧レベルに変換した後、第1のUARTポート102の受信端子RX0を通じてMPU 100に入力する。
すなわち、MPU 100は、第1のUARTポート102を通じて通信モジュール110と通信して、通信モジュール110が外部機器と送受信する所定のデータを出力及び入力する。
また、MPU 100は、PADT 140から所定の動作プログラムをダウンロードする場合に、MPU 100が第2のUARTポート104の送信端子TX1を通じて出力する所定のデータが、第2のラインドライバ160でPADT 140に適した電圧レベルに変換された後、第2のコネクタ150を通じてPADT 140に伝送される。
そして、PADT 140から提供される所定の動作プログラムは、第2のコネクタ150を通じて第2のラインドライバ160に入力され、MPU 100に適した電圧レベルに変換されたた後、第2のUARTポート104の受信端子RX1を通じてMPU 100に入力される。
このようなPLCの通信装置において、MPU 100は、第1のUARTポート102及び第2のUARTポート104を備えている。
第1のUARTポート102は、PLCの通信モジュール110と頻繁に通信を行うが、第2のUARTポート104は、所定の動作プログラムをダウンロードして更新する場合にのみPADT 140と通信し、その他の場合にはアイドル(idle)状態にされる。
MPU 100に所定の動作プログラムをダウンロードして更新することは非常に稀であり、このように通信回数の少ない第2のUARTポート104を、MPU 100に備えることは、ハードウェアの浪費を招く。
そこで、PLCに、比較的安価に購入できる汎用のMPUを使用する場合に、MPUに一つのUARTポートを設け、通信モジュール及びPADTと選択的に通信を行えるようにすることが好ましい。
図2は、本発明に係るPLC通信装置の好適な実施例を示す構成図である。
同図に示すように、符号200はMPUである。MPU 200は、PLCの全体動作を制御する。また、MPU 200は、受信端子RX及び送信端子TXからなる一つのUARTポートを備え、インタラプト端子INTに入力されるインタラプト信号に応じて制御端子CNTに制御信号を出力しながら、UARTポートを通じて外部の通信モジュール(図示せず)または外部のPADT(図示せず)と選択的に通信を行う。
符号210は、第1のラインドライバである。第1のラインドライバ210は、コネクタ212を通じて通信モジュールと連結され、MPU 200から提供される所定のデータの電圧レベルを、通信モジュールに適した電圧レベルに変換した後、コネクタ212を通じて通信モジュールに伝送する。また、第1のラインドライバ210は、通信モジュールがコネクタ212を通じて提供する所定のデータの電圧レベルを、MPU 200に適した電圧レベルに変換する。
符号220は、第2のラインドライバである。第2のラインドライバ220は、コネクタ222を通じてPADTと電気的に連結され、MPU 200から提供される所定のデータの電圧レベルを、PADTに適した電圧レベルに変換した後、コネクタ222を通じてPADTに伝送する。また、第2のラインドライバ220は、PADTがコネクタ222を通じて提供する所定のデータの電圧レベルを、MPU 200に適した電圧レベルに変換する。また、第2のラインドライバ220は、PADTから所定のデータが受信される場合に、インタラプト信号を発生して、MPU 200のインタラプト端子INTに印加する。
符号230は、遅延部である。遅延部230は、PADTから第2のラインドライバ220を通じて出力されるデータを、あらかじめ設定された所定の時間だけ遅延させる。
符号240は、スイッチング部である。スイッチング部240は、MPU 200が制御端子CNTから出力する制御信号に応じて、MPU 200が外部の通信モジュールまたは外部のPADTと選択的に通信を行うようにスイッチングする。
スイッチング部240は、第1の伝送部242、第2の伝送部244及びインバータINVを含む。
第1の伝送部242は、MPU 200が制御端子CNTから出力する制御信号に応じて、バッファBF1,BF2を活性化して、第1のラインドライバ210が通信モジュールから受信するデータを、MPU 200の受信端子RXに出力し、MPU 200が送信端子TXから出力するデータを、第1のラインドライバ210に伝送する。
インバータINVは、MPU 200が制御端子CNTから出力する制御信号を反転させる。
第2の伝送部244は、インバータINVの出力信号によって活性化されて、遅延部230から出力されるデータを、MPU 200の受信端子RXに出力し、MPU 200が送信端子TXから出力するデータを、第2のラインドライバ220に伝送する。
このような構成を有する本発明のPLC通信装置は、MPU 200がまず制御端子CNTから論理1の高電圧を出力する。該制御端子CNTから出力される論理1の高電圧は、スイッチング部240における第1の伝送部242のバッファBF1,BF2の制御端子に印加されるとともに、インバータINVを通じて論理0の低電圧に反転され、インバータINVで反転された論理0の低電圧は、第2の伝送部244のバッファBF3,BF4の制御端子に印加される。これにより、バッファBF1,BF2は活性化され、取り込まれるデータを通過させ、バッファBF3,BF4は遮断状態になり、データを遮断させる。
このような状態で、通信モジュールからコネクタ212を通じて第1のラインドライバ210に入力されるデータは、第1のラインドライバ210でMPU 200に適した電圧レベルに変換された後、バッファBF1を通じてMPU 200の受信端子RXに入力される。
そして、MPU 200が送信端子TXから出力する送信データは、バッファBF2を通じて第1のラインドライバ210に入力され、通信モジュールに適した電圧レベルに変換された後、コネクタ212を通じて通信モジュールに伝送される。
すなわち、MPU 200が制御端子CNTから論理1の高電圧を出力する場合に、MPU 200は、外部の通信モジュールと通信を行うようになる。
この動作中に、外部のPADTが所定のデータを伝送すると、PADTから伝送されるデータは、コネクタ222を通じて第2のラインドライバ220に入力され、MPU 200に適した電圧レベルに変換された後に出力される。
第2のラインドライバ220から出力されるデータは遅延部230に取り込まれ、所定の時間だけ遅延されるとともに、MPU 200のインタラプト端子INTにインタラプト信号として印加される。
これにより、MPU 200は、PADTから伝送されるデータを受信したと判断し、制御端子CNTから論理0の低電圧を出力する。
制御端子CNTから出力される論理0の低電圧は、第1の伝送部242におけるバッファBF1,BF2の制御端子に印加されるとともに、インバータINVを通じて論理1の高電圧に反転された後、第2の伝送部244のバッファBF3,BF4の制御端子に印加されることで、バッファBF1,BF2は遮断状態にされ、バッファBF3,BF4は、活性化状態にされてデータを通過させる。
このような状態において、遅延部230で遅延されたデータは、バッファBF3を通じてMPU 200の受信端子RXに入力され、MPU 200が送信端子TXから出力するデータは、バッファBF4を通じて第2のラインドライバ220に入力され、PADTに適した電圧レベルに変換された後、コネクタ222を通じてPADTに伝送される。
ここで、PADTから伝送されるデータはいずれも損失なくMPU 200に取り込まれなければならない。そこで、本発明では、遅延部230を備え、該遅延部230における遅延時間は、MPU 200のインタラプト端子INTにインタラプト信号が印加される時から、制御端子CNTに論理0の制御信号を発生してバッファBF3が活性化される時までにかかる充分の時間以上に設定することが好ましい。
図3は、本発明に係る通信方法の好適な一実施例を示すフローチャートであり、MPUの動作を示している。図3を参照すると、まず、MPU 200は、制御端子CNTから論理1を出力することで、コネクタ212に連結されている通信モジュールとの通信を可能にする(S300)。
すなわち、MPU 200が制御端子CNTから論理1の高電圧を出力することによって、第1の伝送部242のバッファBF1,BF2が活性化状態にされてデータを通過させ、これによって、MPU 200が送信端子TXから出力するデータが、バッファBF2を通じて第1のラインドライバ210に取り込まれて処理された後、コネクタ212を通じて通信モジュールに出力される。また、通信モジュールから伝送されるデータが、コネクタ212を通じて第1のラインドライバ210に取り込まれて処理された後、バッファBF1を通じてMPU 200の受信端子RXに入力されることで、MPU 200が通信モジュールと通信を行うようになる。
この状態で、MPU 200は、インタラプト端子INTにインタラプト信号が入力されるか否かを判断し(S302)、インタラプト信号が入力されると、当該インタラプト信号が、あらかじめ設定された時間以上入力されるか判断する(S304)。
すなわち、雑音信号などによって瞬間的にインタラプト信号が入力されることもあり、MPU 200は、インタラプト信号が入力される場合に、入力されたインタラプト信号が、あらかじめ設定された時間以上持続する真正のインタラプト信号であるか否かを判断するわけである。
S302及びS304での判断結果、インタラプト信号が入力されなかった場合、または、インタラプト信号が入力されたとはいえ、あらかじめ設定された時間以上持続しない場合には、MPU 200は、PADTと通信を行わないことと判断し、制御端子CNTから論理1を出力し(S306)、コネクタ212に連結されている通信モジュールと通信を行って、相互間に所定のデータを送受信する(S308)。
S302及びS304での判断結果、インタラプト端子INTにインタラプト信号が入力され、入力されたインタラプト信号が、あらかじめ設定された時間以上持続する場合に、MPU 200は、制御端子CNTに論理0の低電圧を出力し、コネクタ222に連結されているPADTとの通信を可能にする(S310)。
すなわち、MPU 200が制御端子CNTから論理0の低電圧を出力する場合に、論理0の低電圧がインバータINVで論理1の高電圧に変換された後、バッファBF3,BF4の制御端子に印加され、バッファBF3,BF4が活性化状態にされてデータを通過させるようになる。
これにより、MPU 200が送信端子TXから出力するデータが、バッファBF4を通じて第2のラインドライバ220に取り込まれて処理された後、コネクタ222を通じてPADTに伝送され、PADTの出力するデータが、コネクタ222を通じて第2のラインドライバ220に取り込まれて処理され、遅延部230で遅延された後、バッファBF3を通じてMPU 200の受信端子RXに入力されて、通信可能な状態にされる。
このような状態で、MPU 200はPADTと通信を行い(S312)、PADTから提供される所定のプログラムに更新することができる。
以上説明した本発明の好適な実施例は、本発明を例示するために開示されたもので、本発明の属する技術の分野における通常の知識を有する当業者であれば、本発明の思想及び範囲内で様々な修正、変更、付加が可能であり、よって、それらの修正、変更及び付加も、添付の特許請求の範囲に属するものと理解すべきである。
200 MPU
210 第1のラインドライバ
212,222 コネクタ
220 第2のラインドライバ
230 遅延部
240 スイッチング部
242 第1の伝送部
244 第2の伝送部
INV インバータ
BF1〜BF4 バッファ
RX 受信端子
TX 送信端子
CNT 制御端子
INT インタラプト端子

Claims (6)

  1. 外部の通信モジュールまたは外部のPADT(Programming And Debugging Tool)と選択的に通信するMPU(Micro Processing Unit)と、
    前記MPUと前記通信モジュールとの間に設けられて、相互間にデータを送受信する第1のラインドライバと、
    前記MPUと前記PADTとの間に設けられて、相互間にデータを送受信し、前記PADTから所定のデータが受信される場合に、インタラプト信号を出力する第2のラインドライバと、
    前記MPUの制御に応じて、前記MPUが前記通信モジュールまたは前記PADTと選択的に通信を行うように切り替えるスイッチング部と、
    前記第2のラインドライバから出力されるデータを所定時間遅延させて前記MPUに提供する遅延部と、を含み、
    前記スイッチング部は、
    前記MPUと前記第1のラインドライバとの間に設けられて、前記MPUから出力される制御信号によって活性化されてデータを通過させる第1の伝送部と、
    前記MPUから出力される制御信号を反転させるインバータと、
    前記MPUと前記第2のラインドライバとの間に設けられて、前記インバータの出力信号によって活性化されてデータを通過させる第2の伝送部と、
    をさらに含み、
    前記MPUは、受信端子及び送信端子からなる一つのUARTポートを備え、インタラプト端子に入力される前記インタラプト信号に応じて、前記通信モジュールまたは前記PADTと選択的に通信するための制御信号を出力する、通信装置。
  2. 前記第1のラインドライバは、前記通信モジュールから入力されるデータを、前記MPUに適した電圧レベルに変換し、前記MPUから提供されるデータを、前記通信モジュールに適した電圧レベルに変換して、相互間におけるデータ送受信を行う、請求項1に記載の通信装置。
  3. 前記第2のラインドライバは、前記PADTから入力されるデータを、前記MPUに適した電圧レベルに変換し、前記MPUから提供されるデータを、前記PADTに適した電圧レベルに変換して、相互間におけるデータ送受信を行う、請求項1に記載の通信装置。
  4. 前記第2のラインドライバは、前記PADTからデータが入力されると、前記インタラプト信号を所定時間出力し、前記PADTから入力されたデータを前記MPUに伝送する、請求項1に記載の通信装置。
  5. 受信端子及び送信端子からなる一つのUARTポートを備えるMPUが、インタラプト信号が発生するか否かを判断する段階と、
    前記MPUが外部の通信モジュールと通信する段階と、
    前記MPUが前記インタラプト信号に応じて、PADTと通信する段階と、を含み、
    前記PADTと通信する段階は、
    前記PADTから入力されるデータを所定時間遅延して受信する段階と、
    前記インタラプト信号が入力され、該入力されたインタラプト信号が所定時間以上持続する場合、前記PADTと通信するようにする制御信号を出力する段階と、
    前記制御信号に応じて、前記PADTとデータを送受信する段階と、を含む、通信方法。
  6. 遅延する前記所定時間は、前記インタラプト信号が印加された時から前記制御信号が出力される時までにかかる時間以上に設定される、請求項に記載の通信方法。
JP2011150548A 2010-07-07 2011-07-07 通信装置及び通信方法 Expired - Fee Related JP5244219B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100065438A KR101426983B1 (ko) 2010-07-07 2010-07-07 Plc의 통신장치 및 방법
KR10-2010-0065438 2010-07-07

Publications (2)

Publication Number Publication Date
JP2012018677A JP2012018677A (ja) 2012-01-26
JP5244219B2 true JP5244219B2 (ja) 2013-07-24

Family

ID=45372771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011150548A Expired - Fee Related JP5244219B2 (ja) 2010-07-07 2011-07-07 通信装置及び通信方法

Country Status (5)

Country Link
US (1) US8549195B2 (ja)
JP (1) JP5244219B2 (ja)
KR (1) KR101426983B1 (ja)
CN (1) CN102331734B (ja)
DE (1) DE102011105966B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101707266B1 (ko) * 2013-08-29 2017-02-15 엘에스산전 주식회사 Plc에서의 os의 업데이트 장치 및 방법
KR101743836B1 (ko) * 2015-10-22 2017-06-07 엘에스산전 주식회사 범용 마이크로 프로세서를 이용한 plc의 디버깅 방법
CN110795300B (zh) * 2019-10-09 2021-08-03 广东高云半导体科技股份有限公司 一种中断监视器及片上系统
CN113111021A (zh) * 2021-04-14 2021-07-13 山东英信计算机技术有限公司 一种uart主从线路通信控制电路及方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312066A (en) * 1979-12-28 1982-01-19 International Business Machines Corporation Diagnostic/debug machine architecture
JPH0831891B2 (ja) 1989-08-10 1996-03-27 富士通株式会社 切替装置
JP3003728B2 (ja) 1991-08-01 2000-01-31 日本電気株式会社 割込み信号制御回路
JP2949945B2 (ja) 1991-08-23 1999-09-20 日本電気株式会社 伝送路切替回路
US5903718A (en) * 1996-09-16 1999-05-11 International Business Machines Corporation Remote program monitor method and system using a system-under-test microcontroller for self-debug
JP3872196B2 (ja) * 1998-01-09 2007-01-24 株式会社ルネサステクノロジ マイクロコンピュータ
JP2002014841A (ja) * 2000-06-30 2002-01-18 Esol Co Ltd デバッグカーネルシステム
DE10036278A1 (de) * 2000-07-26 2002-02-07 Bosch Gmbh Robert Verfahren zur Überwachung eines Programmablaufs mittels einer Debug Logik
KR20040076382A (ko) * 2003-02-25 2004-09-01 엘지산전 주식회사 프로토콜 어낼라이저 기능을 내장한 핸디로더
TWI227613B (en) * 2003-09-30 2005-02-01 Icp Electronics Inc Method of storing data access records in network communication device
EP1754156B1 (en) * 2004-05-12 2015-12-23 Callahan Cellular L.L.C. Data processing system with trace co-processor
US20060020910A1 (en) * 2004-07-22 2006-01-26 Steven Schlanger Devices and methods for communicating with a microcontroller
US20060236032A1 (en) * 2005-04-13 2006-10-19 Campbell Brian K Data storage system having memory controller with embedded CPU
JP2007019944A (ja) 2005-07-08 2007-01-25 Matsushita Electric Ind Co Ltd 信号処理装置及びその制御方法
US7669072B2 (en) * 2007-01-30 2010-02-23 Atmel Corporation Clock circuitry architecture to improve electro-magnetic compatibility and optimize peak of currents in micro-controller
US20080202502A1 (en) * 2007-02-23 2008-08-28 Justin Eckhardt Methods and Apparatus for a Patio Heater
WO2008117306A2 (en) * 2007-03-23 2008-10-02 Icsa India Limited Distribution transformer monitoring system
US7752365B2 (en) * 2008-04-01 2010-07-06 Kyocera Corporation Bi-directional single conductor interrupt line for communication bus

Also Published As

Publication number Publication date
US20120008667A1 (en) 2012-01-12
CN102331734B (zh) 2013-11-27
KR20120004771A (ko) 2012-01-13
CN102331734A (zh) 2012-01-25
DE102011105966A1 (de) 2012-01-12
JP2012018677A (ja) 2012-01-26
DE102011105966B4 (de) 2015-11-26
US8549195B2 (en) 2013-10-01
KR101426983B1 (ko) 2014-08-06

Similar Documents

Publication Publication Date Title
JP5244219B2 (ja) 通信装置及び通信方法
CN104618054A (zh) 参数调整方法及装置
US8970248B2 (en) Sharing hardware resources between D-PHY and N-factorial termination networks
JP2015219914A (ja) 時分割多重化方式でシリアルポートを用いるための方法および装置
KR100770856B1 (ko) 휴대단말기에서 단일포트를 통해 멀티기능을 수행하는 장치및 방법
US20180375688A1 (en) Programmable and reconfigurable frame processor
JP5839713B2 (ja) 電子端末装置及び電子連動装置
JP6569547B2 (ja) 通信方法
CN113890610B (zh) 红外通讯系统、红外通讯方法以及电子设备
KR101815333B1 (ko) 공통 통신포트로 rs-232c와 rs-485 통신을 수행하는 시리얼 통신 장치
CN107193705B (zh) 一种芯片调试方法及装置
JP2012129862A (ja) 通信モジュール
JP2012048475A (ja) 光通信制御装置
JP5057121B2 (ja) Sip端末制御システム及びsip端末制御方法
CN109313621B (zh) 全双工与半双工串口信号转换电路及机器人
WO2020213161A1 (ja) ロボット
US20050276123A1 (en) Addressing type serial/parallel data transmitting system
JP4160778B2 (ja) モータ制御装置
CN116521264A (zh) 串口配置方法、装置、通信模组及存储介质
CN111596584A (zh) 基于加工中心与附加轴单向串口通信的排错方法、存储介质、加工中心
JP2014115756A (ja) 通信方式選択回路及びその方法
WO2020068094A1 (en) Regeneration and propagation of a signal between communication units
KR20180041319A (ko) 펄스 신호 인식 장치
CN111352878A (zh) 数字信号处理系统及方法
JP2005123739A5 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees