CN111352878A - 数字信号处理系统及方法 - Google Patents

数字信号处理系统及方法 Download PDF

Info

Publication number
CN111352878A
CN111352878A CN201811577890.7A CN201811577890A CN111352878A CN 111352878 A CN111352878 A CN 111352878A CN 201811577890 A CN201811577890 A CN 201811577890A CN 111352878 A CN111352878 A CN 111352878A
Authority
CN
China
Prior art keywords
data
software module
storage device
data storage
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811577890.7A
Other languages
English (en)
Other versions
CN111352878B (zh
Inventor
陈林
卢旭芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangfa Information Technology Suzhou Co ltd
Airoha Technology Suzhou Ltd
Original Assignee
Chuangfa Information Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangfa Information Technology Suzhou Co ltd filed Critical Chuangfa Information Technology Suzhou Co ltd
Priority to CN201811577890.7A priority Critical patent/CN111352878B/zh
Publication of CN111352878A publication Critical patent/CN111352878A/zh
Application granted granted Critical
Publication of CN111352878B publication Critical patent/CN111352878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40Bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供一种数字信号处理系统。数字信号处理系统包括依序连接的多个软件模块,其中每个软件模块具有一输入接口及一输出接口,且每个软件模块的输出接口是连接至下一个软件模块的输入接口;其中,软件模块中的一第一软件模块具有一分支输出接口,用于输出一数据至一数据存放装置,且这些软件模块中的一第二软件模块具有一分支输入接口,用于接收来自数据存放装置的数据。

Description

数字信号处理系统及方法
技术领域
本发明关于一种信号处理技术,特别是一种数字信号处理技术。
背景技术
目前的数字信号处理技术(digital signal process,DSP)通常会将数字信号的处理分为多个处理阶段,对于系统所使用的软件而言,每个阶段将可被视为一个模块。图1是现有技术中的一数字信号处理系统100的结构示意图,如图1所示,现有技术中的数字信号处理系统100包含多个软件模块200,其中每个软件模块200的输入接口是连结至前一个软件模块的输出接口,在其运作上,当前一个软件模块的处理完成后,其处理结果会交由下个软件模块继续处理,直至所有处理阶段完成,例如第一个软件模块200的输出数据output1会是第二个软件模块200的输入数据input2,并依此类推。因此,对于现有技术中的数字信号处理系统而言,当前一个阶段的处理未完成之前,下一个阶段并无法进行任何动作。
一般而言,软件开发人员在开发过程中可对每个模块进行白盒测试,借此测试每个模块是否能正常运作。然而对于具有多个模块连结的复杂系统而言,虽然软件开发人员在开发过程中可对每个模块进行白盒测试,但当系统已商用化使用时,在无法随意更改其软件的情况下,加上每个软件模块的调试将变得十分复杂。
有鉴于此,本发明提供一种改良的数字信号处理系统,来解决上述的问题。
发明内容
本发明的一目的是提供一种数字信号处理系统。该系统包含依序连结的多个软件模块,其中每个软件模块具有输入接口及输出接口,且每个软件模块的输出接口是连结至下一个软件模块的输入接口;其中,这些软件模块中的第一软件模块具有分支输出接口,用于输出数据至数据存放装置,且这些软件模块中的第二软件模块具有分支输入接口,用于接收来自数据存放装置的数据。
在该系统的一实施例中,数据是被封装成UDP/TCP报文,且UDP/TCP报文是通过通信接口而从分支输出接口处被传送至数据存放装置,其中数据存放装置是外部计算机装置。
在该系统的一实施例中,数据是被存储至一文件中而从分支输出接口处输出至数据存放装置,其中数据存放装置是数字信号处理系统的内部存储空间。
在该系统的一实施例中,数据存放装置将数据形成一文件,且第二软件模块是通过读取文件的方式将数据做为一输入数据。
在该系统的一实施例中,数据存放装置存储有预设数据,且当第二软件模块需求输入数据时,第二软件模块自数据存放装置处读取预设数据,以将预设数据做为该输入数据。
本发明的另一目的是提供一种数字信号处理方法,通过数字信号处理系统来执行,其中数字信号处理系统包含依序连结的多个软件模块,每个软件模块具有输入接口及输出接口,且每个软件模块的输出接口连结至下一个软件模块的输入接口。该方法包含步骤:在这些软件模块中的第一软件模块中设置分支输出接口;通过分支输出接口来输出数据至数据存放装置;在这些软件模块中的第二软件模块中设置分支输入接口;以及通过分支输入接口来接收来自数据存放装置的数据。
在该方法的一实施例中,数据是被封装成UDP/TCP报文,且UDP/TCP报文是通过通信接口而从分支输出接口处被传送至数据存放装置,其中数据存放装置是外部计算机装置。
在该方法的一实施例中,数据是被存储至文件中而从分支输出接口处输出至数据存放装置,其中数据存放装置是数字信号处理系统的内部存储空间。
在该方法的一实施例中,数据存放装置将该数据形成文件,且该第二软件模块是通过读取文件的方式将数据做为输入数据。
在该方法的一实施例中,数据存放装置存储有预设数据,且当第二软件模块需求输入数据时,第二软件模块自数据存放装置处读取预设数据,以将预设数据做为输入数据。
通过本发明的数字信号处理系统,软件可高效地进行调试。
附图说明
图1是现有技术中的数字信号处理系统的结构示意图;
图2是本发明一实施例的数字信号处理系统的示意图;
图3是本发明第一实施例的软件模块及数据存放装置的示意图;
图4是本发明第二实施例的软件模块及数据存放装置的示意图;
图5是本发明第三实施例的软件模块及数据存放装置的示意图;以及图6是本发明一实施例的数字信号处理方法的流程图。
【附图中本公开实施例主要组件符号说明】
10 数字信号处理系统
12 处理装置
20 软件模块
22 输入接口
24 输出接口
20-1 第一软件模块
20-2 第二软件模块
26 分支输入接口
28 分支输出接口
20-3 第三软件模块
30 数据存放装置
S61~S64 步骤
input1~input(n) 输入数据
output1~output(n) 输出数据
inputl’~input(n)’ 输入数据
Data 预设数据
具体实施方式
以下将通过多个实施例说明本发明的量测设备的实施例及运作原理。本领域技术人员,通过上述实施例可理解本发明的特征及功效,而可基于本发明的精神,进行组合、修饰、置换或转用。
本文所指的“连接”一词包括直接连接或间接连接等形式,且并非限定。本文中关于”当…”、”…时”的一词表示”当下、之前或之后”,且并非限定。值得注意的是,在本发明中,所谓的“第一”或“第二”等序数,只是用于区别具有相同名称的多个组件(element),并不表示其等位阶、执行、排列、或制程的先后顺序。
本文中关于“设置于…”等类似描述表示两组件的对应位置关系,并不限定两组件之间是否有所接触,除非特别有限定,在此先行叙明。另外,本文中关于“连接”、“电性连接”或“耦接”一词,若无特别强调,则表示包含直接连接与间接连接的形式,其中间接连接是表示二组件之间可通过其它组件而连接在一起,又或者是指二组件之间可由无线传输的方式彼此进行通讯。
在本文中,”约”、”大约”、”大致”用语表示在一给定值或范围的20%、10%或是5%之内。在此给定的数量为大约的数量,意即在没有特定说明的情况下,仍可隐含”约”、”大约”、”大致”的含义。
在本发明中,所谓的“系统”、“设备”、“装置”、“模块”、或“单元”等用语,可以是指一电子组件或由多个电子组件所组成的一数字电路、一模拟电路、或其他更广义的电路,或者也可通过电路搭配软件来实现,且除了特别指明者之外,它们不必然有阶层或从属关系。
此外,本发明的方法、或其中的步骤或手段可以任何所需及适合方式来实现。例如,它们可实现于硬件或软件。除了特别指明者之外,本发明的多种功能性组件、层级及手段可包括一处理器、一控制器、一功能性单元、一电路、一程序逻辑、或一微处理器的设置等,可操作成执行该些功能。可能存在一专用的硬件组件及/或可程序硬件组件,可组态成以所需及适合方式来操作。
图2是本发明一实施例的数字信号处理系统10的示意图。如图2所示,数字信号处理系统10包含依序连结的多个软件模块20。每个软件模块20具有一输入接口22及一输出接口24,且每个软件模块20的输出接口24是连结至下一个软件模块20的输入接口22。此处软件模块20之间的“连结”并不一定是指两者之间具有实际接触,而是只要两者之间有数据的传递即可,举例来说,这些软件模块20中的第一软件模块20-1所输出的数据output1将传送至这些软件模块20中的第二软件模块20-2,并做为第二软件模块20-2的输入数据input2,并可依此类推。在一实施例中,“依序连结”是指级联(cascade),即每个软件模块20之间具有映射(mapping)关系,但并非限定。本发明的一特色在于,每个软件模块20可具有一分支输出接口28及一分支输入接口26。举例来说,第一软件模块20-1具有分支输出接口28,用于输出数据output1至一数据存放装置30,且第二软件模块20-2具有分支输入接口26,用于接收来自数据存放装置30的数据output1,并将数据outputl作为其输入数据input2’,并可依此类推。借此,软件模块20的输入数据可改由自数据存放装置30处来取得,其不再被限制为必须从前一个软件模块的输出接口处取得,因而可节省许多时间成本。此外,软件模块20之间也可不依照顺序来进行调试,例如若一第n软件模块20-n所需求的数据input(n)’与第一软件模块20-1输出的数据output1相同,其也可即时从数据存放装置30处取得数据output1,但不限于此。
在一实施例中,数字信号处理系统10可以是具备一信号处理功能的装置,例如计算机、笔记型计算机、桌上型计算机、智能型手机、平板、数据机、路由器等,但不限于此。在一实施例中,数字信号处理系统10可包含一处理装置12,处理装置12可例如是微控制器、微处理器等组件,但不限于此。在一实施例中,这些软件模块20可设置于处理装置12之中。在一实施例中,处理装置12可与数字信号处理系统10的一内部储存空间(例如记忆体)连结。
在一实施例中,这些软件模块20可视为一个软件的多个功能模块,各自负责不同的执行阶段。在一实施例中,每个软件模块20的功能可以由处理装置12执行软件来实现,换言之,每个软件模块20可由相同的硬件架构执行软件中的不同指令而实现。一般而言,每个软件模块20的输入数据是前一个软件模块20的输出数据,因此每个软件模块20在运作前必须先等待前一个软件模块20的完成运作,而在本发明中,通过在软件模块20中设定分支输入接口26及分支输出接口28,将可减少前述的等待时间,使得整体运作更有弹性。
以下将说明软件模块20及数据存放装置30的多个实施方式。
图3是本发明第一实施例的软件模块20及数据存放装置30的示意图,请同时参考图2。在图3的实施例中,软件模块20的分支输出接口28可连结至位于处理装置12外部的数据存放装置30,或者数据存放装置30更可位于数字信号处理系统10外部。如图2及图3所示,当其中一软件模块20(例如第一软件模块20-1)在完成对数据的处理后,该软件模块20不仅可将处理后的数据通过其输出接口24传送至下一个软件模块20,其也可通过其分支输出接口28将处理后的数据传送至外部的数据存放装置30。此外,其中一软件模块20(例如第二软件模块20-2)的分支输入接口26也连结至数据存放装置30,即该软件模块20不仅可通过其输入接口22接收来自前一个软件模块20的数据,也可通过其分支输入接口26接收来自外部的数据存放装置30的数据。
在一实施例中,数字信号处理系统10可将软件模块20处理后的数据封装成一UDP报文或一TCP报文,并经由一预设接口输出至数据存放装置30,此处“UDP报文或TCP报文”分别是指使用UDP协定或TCP协定的网络传输数据。在一实施例中,此处“预设接口”可以是指不同装置之间的连接接口(port),例如局域网(LAN)接口。以下以一实施例进行详细说明,本实施例的数字信号处理系统10是路由器,处理装置12为该路由器的控制芯片,而软件模块20是控制芯片所执行的一计算机程序中的多个指令,且数据存放装置30是通过网络线而与路由器连结的外部计算机装置。当这些软件模块20中的第一软件模块20-1完成对于数据的处理后,控制芯片可将处理后的数据封装成UDP报文,之后将UDP报文从路由器的LAN接口通过网络线传送至外部计算机装置的LAN接口,进而使UDP报文存放于外部计算机装置中。此外,当这些软件模块20中的第二软件模块20-2需要使用第一软件模块20-1处理完的数据时,外部计算机装置可将UDP报文通过其LAN接口传回路由器中的第二软件模块20-2。当外部计算机装置存储该数据后,在需要再次进行调试的情况下,由于第二软件模块20-2可直接自外部计算机装置处取得数据,因此当第一软件模块20-1进行数据处理时,第二软件模块20-2也可同步进行数据的处理,而无需等待第一软件模块20-1完成其处理。借此,本发明可有效率地调试这些软件模块20。
在另一实施例中,数字信号处理系统10也可将软件模块20处理后的数据保存至一文件中,并经由一预设接口输出至数据存放装置30。此处“文件”是指计算机装置的微处理器可加载(load)而具有特定格式的数据,且不限于此。在一实施例中,此处“预设接口”可以是指不同装置之间的连接接口,例如USB接口。以下以一实施例进行详细说明,本实施例的数字信号处理系统10是计算机装置,处理装置12为计算机装置的中央处理器(CPU),而软件模块20是中央处理器所执行的计算机程序中的多个指令,且数据存放装置30一外部存储设备,例如随身硬盘等,通过USB接口与计算机装置进行数据交流。这些软件模块20是依序级联,因此第二软件模块20-2是使用第一软件模块20-1输出的数据(处理完的数据)做为输入数据。当这些软件模块20中的第一软件模块20-1完成对于数据的处理后,中央处理器可将处理后的数据保存至文件中,之后再将文件从计算机装置的USB接口通过传输线传送至随身硬盘的USB接口,进而使文件存放于随身硬盘中。此外,当这些软件模块20中的第二软件模块20-2需要使用第一软件模块20-1处理完的数据时,随身硬盘可将文件通过其USB接口传回计算机装置中的第二软件模块20-2。借此,当各软件模块20需要进行调试的情况下,当第一软件模块20-1进行数据处理时,第二软件模块20-2也可从随身硬盘取得输入数据而同步进行处理,而无需等待第一软件模块20-1完成其处理。
在上述实施例中,“数据被封装成UDP报文或TCP报文”或“数据被保存至文件中”的执行时机可在数据从软件模块20的分支输出端口接口28输出之后,由系统10来执行,或者也可由软件模块20在完成数据的处理后自动进行;本发明不限于此。
图4是本发明第二实施例的软件模块20及数据存放装置30的示意图,请同时参考图2。如图4所示,在本实施例中,数据存放装置30是数字信号处理系统10的内部储存空间,例如记忆体。如图2及图4所示,其中一软件模块20(例如第一软件模块20-1)在完成对数据的处理后,不仅可将处理后的处理通过其输出接口24传送至下一个软件模块20,也可通过其分支输出接口28将处理后的数据传送至内部储存空间。此外,其中一软件模块20(例如第一软件模块20-2)的分支输入接口26也连结至内部储存空间,因此该软件模块20不仅可通过其输入接口22接收来自前一个软件模块20的数据,也可通过其分支输入接口26接收来自内部储存空间的数据。
在一实施例中,数字信号处理系统10也可将软件模块20处理后的数据保存至一文件中,并由系统1将文件存储于数据存放装置30。此处“文件”是指微处理器可加载(load)而具有特定格式的数据,且不限于此。以下以一实施例进行详细说明,其中本实施例的数字信号处理系统10是计算机装置,处理装置12为计算机装置的中央处理器(CPU),而软件模块20是中央处理器所执行的计算机程序中的多个指令,且数据存放装置30是计算机装置的记忆体。当这些软件模块20中的第一软件模块20-1完成对于数据的处理后,中央处理器可将处理后的数据保存至文件中并存储至记忆体之中。此外,当这些软件模块20中的第二软件模块20-2需要使用该数据时,软件模块20可自记忆体处加载文件以做为输入数据(例如通过中央处理器来执行此步骤)。借此,当各软件模块20需要进行调试的情况下,当第一软件模块20-1进行数据处理时,第二软件模块20-2也可自记忆体处取得输入数据而同步进行处理。
图5是本发明第三实施例的软件模块20及数据存放装置30的示意图,请同时参考图2。在本实施例中,数据存放装置30可以是数字信号处理系统10的内部储存空间(例如记忆体)或外部储存空间(例如随身硬盘)。在本实施例中,数据存放装置30可预先存入至少一预设数据Data,其中预设数据Data可由文件形式来存储,但不限于此。当第二软件模块20-2需要使用的输入数据与预设数据Data相同时,第二软件模块20-2可自数据存放装置30中读取相关文件,以取得输入数据Data。换言之,每个软件模块20-2调试时所需的输入数据皆可预先被输入至数据存放装置30,因此数据存放装置可在软件模块20-2需进行调试时立即提供所需的输入数据。
图6是本发明一实施例的数字信号处理方法的流程图,其是由图2的数字信号处理系统10来执行,请同时参考图2。该方法的执行过程如下:首先步骤S61被执行,在这些软件模块20中的第一软件模块20-1中设置分支输出接口28-1;之后,步骤S62被执行,通过分支输出接口28-1输出数据至数据存放装置30;之后,步骤S63被执行,在这些软件模块20中的第二软件模块20-2中设置分支输入接口26-2;之后,步骤S64被执行,通过分支输入接口26-2接收来自数据存放装置30的数据。
步骤S61及步骤S63所描述的“设置分支输入接口26-2及分支输出接口28-1”等行为可通过微处理器执行计算机程序的指令来实现,例如以指令的方式使第一软件模块20-1将处理完的数据输出至下一个软件模块的同时,也使第一软件模块20-1将该数据传输出至数据存放装置30。本发明不限于此。
关于步骤S62及步骤S64,这些步骤的细节与图3至图5实施例的说明相似,即可直接适用这些说明中的实施例,因此不再详述。
借此,本发明可使数字讯号处理系统的运作具备弹性,使得软件模块能够高效地调适。
上述实施例仅是为了方便说明而举例而已,本发明所主张的权利范围自应以权利要求书所述为准,而非仅限于上述实施例。

Claims (10)

1.一种数字信号处理系统,其特征在于,包含:
依序连结的多个软件模块,其中每个软件模块具有一输入接口及一输出接口,且每个软件模块的该输出接口是连结至下一个软件模块的该输入接口;
其中,这些软件模块中的一第一软件模块具有一分支输出接口,用于输出一数据至一数据存放装置,且这些软件模块中的一第二软件模块具有一分支输入接口,用于接收来自该数据存放装置的该数据。
2.如权利要求1所述的数字信号处理系统,其特征在于,该数据是被封装成一UDP/TCP报文,且该UDP/TCP报文是通过一通信接口而从该分支输出接口处被传送至该数据存放装置,其中该数据存放装置是一外部计算机装置。
3.如权利要求1所述的数字信号处理系统,其特征在于,该数据是被存储至一文件中而从该分支输出接口处输出至该数据存放装置,其中该数据存放装置是该数字信号处理系统的一内部存储空间。
4.如权利要求1所述的数字信号处理系统,其特征在于,该数据存放装置将该数据形成一文件,且该第二软件模块是通过读取该文件的方式将该数据做为一输入数据。
5.如权利要求1所述的数字信号处理系统,其特征在于,该数据存放装置存储有一预设数据,且当第二软件模块需求一输入数据时,该第二软件模块自该数据存放装置处读取该预设数据,以将该预设数据做为该输入数据。
6.一种数字信号处理方法,通过一数字信号处理系统来执行,其中该数字信号处理系统包含依序连结的多个软件模块,每个软件模块具有一输入接口及一输出接口,且每个软件模块的该输出接口连结至下一个软件模块的该输入接口,该方法包含步骤:
在这些软件模块中的一第一软件模块中设置一分支输出接口;
通过该分支输出接口来输出一数据至一数据存放装置;
在这些软件模块中的一第二软件模块中设置一分支输入接口;以及
通过该分支输入接口来接收来自该数据存放装置的该数据。
7.如权利要求6所述的数字信号处理方法,其特征在于,该数据是被封装成一UDP/TCP报文,且该UDP/TCP报文是通过一通信接口而从该分支输出接口处被传送至该数据存放装置,其中该数据存放装置是一外部计算机装置通过该分支输入接口来接收来自该数据存放装置的该数据。
8.如权利要求6所述的数字信号处理方法,其特征在于,该数据是被存储至一文件中而从该分支输出接口处输出至该数据存放装置,其中这些软件模块是设置于一处理装置中,且该数据存放装置是该处理装置的一内部存储空间。
9.如权利要求6所述的数字信号处理方法,其特征在于,该数据存放装置是将该数据形成一文件,且该第二软件模块是通过读取该文件的方式将该数据作为一输入数据。
10.如权利要求6所述的数字信号处理方法,其特征在于,该数据存放装置存储有一预设数据,且当第二软件模块需求一输入数据时,该第二软件模块自该数据存放装置处读取该预设数据,以将该预设数据做为该输入数据。
CN201811577890.7A 2018-12-21 2018-12-21 数字信号处理系统及方法 Active CN111352878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811577890.7A CN111352878B (zh) 2018-12-21 2018-12-21 数字信号处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811577890.7A CN111352878B (zh) 2018-12-21 2018-12-21 数字信号处理系统及方法

Publications (2)

Publication Number Publication Date
CN111352878A true CN111352878A (zh) 2020-06-30
CN111352878B CN111352878B (zh) 2021-08-27

Family

ID=71197115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811577890.7A Active CN111352878B (zh) 2018-12-21 2018-12-21 数字信号处理系统及方法

Country Status (1)

Country Link
CN (1) CN111352878B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935565A (en) * 1974-08-19 1976-01-27 Sperry Rand Corporation Signal generator comprising an addressable memory
CN1365061A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 一种直接存储器访问控制器系统
CN1768324A (zh) * 2003-03-31 2006-05-03 财团法人北九州产业学术推进机构 可编程序逻辑装置
US20070030185A1 (en) * 2005-08-03 2007-02-08 Bandy Paul W Parallel-to-serial converter
CN101069166A (zh) * 2004-11-26 2007-11-07 罗伯特·博世有限公司 具有接口模块的通信组件装置和接口模块
CN101079640A (zh) * 2007-07-12 2007-11-28 中兴通讯股份有限公司 一种Reed-Solomon码解码器
CN101903864A (zh) * 2007-12-21 2010-12-01 日本电气株式会社 节点系统、服务器切换方法、服务器装置和数据接管方法
US20100303090A1 (en) * 2009-05-29 2010-12-02 Canon Kabushiki Kaisha Data processing apparatus using ring bus, data processing method andcomputer-readable storage medium
CN102736996A (zh) * 2011-12-27 2012-10-17 华为技术有限公司 一种减少存储控制器接口占用的方法及高速存储器
CN103825787A (zh) * 2013-12-30 2014-05-28 中国科学院电子学研究所 有线级联式电磁数据采集系统及其测量方法
CN103995523A (zh) * 2014-06-11 2014-08-20 上海温光自动化技术有限公司 检测设备事件的电子设备及方法
CN205283576U (zh) * 2015-09-30 2016-06-01 杭州士兰控股有限公司 串行通信设备以及串行通信系统
CN105830033A (zh) * 2013-12-13 2016-08-03 甲骨文国际公司 用于在分布式数据网格中支持持久存储装置版本化和完整性的系统和方法
CN105843772A (zh) * 2016-04-12 2016-08-10 华为技术有限公司 处理数据的装置和方法
CN106605209A (zh) * 2014-09-02 2017-04-26 起元科技有限公司 控制数据处理任务

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935565A (en) * 1974-08-19 1976-01-27 Sperry Rand Corporation Signal generator comprising an addressable memory
CN1365061A (zh) * 2001-01-09 2002-08-21 深圳市中兴集成电路设计有限责任公司 一种直接存储器访问控制器系统
CN1768324A (zh) * 2003-03-31 2006-05-03 财团法人北九州产业学术推进机构 可编程序逻辑装置
CN101069166A (zh) * 2004-11-26 2007-11-07 罗伯特·博世有限公司 具有接口模块的通信组件装置和接口模块
US20070030185A1 (en) * 2005-08-03 2007-02-08 Bandy Paul W Parallel-to-serial converter
CN101079640A (zh) * 2007-07-12 2007-11-28 中兴通讯股份有限公司 一种Reed-Solomon码解码器
CN101903864A (zh) * 2007-12-21 2010-12-01 日本电气株式会社 节点系统、服务器切换方法、服务器装置和数据接管方法
US20100303090A1 (en) * 2009-05-29 2010-12-02 Canon Kabushiki Kaisha Data processing apparatus using ring bus, data processing method andcomputer-readable storage medium
CN102736996A (zh) * 2011-12-27 2012-10-17 华为技术有限公司 一种减少存储控制器接口占用的方法及高速存储器
CN105830033A (zh) * 2013-12-13 2016-08-03 甲骨文国际公司 用于在分布式数据网格中支持持久存储装置版本化和完整性的系统和方法
CN103825787A (zh) * 2013-12-30 2014-05-28 中国科学院电子学研究所 有线级联式电磁数据采集系统及其测量方法
CN103995523A (zh) * 2014-06-11 2014-08-20 上海温光自动化技术有限公司 检测设备事件的电子设备及方法
CN106605209A (zh) * 2014-09-02 2017-04-26 起元科技有限公司 控制数据处理任务
CN205283576U (zh) * 2015-09-30 2016-06-01 杭州士兰控股有限公司 串行通信设备以及串行通信系统
CN105843772A (zh) * 2016-04-12 2016-08-10 华为技术有限公司 处理数据的装置和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
史岗等: ""软件DSM机群上并行大规模地理图像处理系统ParGIP"", 《计算机研究与发展》 *
朱胜利: ""基于移动智能终端的视像信号处理技术研究"", 《中国博士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN111352878B (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN101680932B (zh) 具有用于验证外部接口的功能性的自测试特征的集成电路
US10522203B2 (en) Semiconductor device and system performing calibration operation
CN109164374B (zh) 芯片与芯片测试系统
US20220066965A1 (en) Method, system and device for modifying an option of a basic input output system
CN111352878B (zh) 数字信号处理系统及方法
US7107489B2 (en) Method and apparatus for debugging a data processing system
JPH05282895A (ja) 標準セルとアプリケーションセルと試験セルとを含む集積回路
US20040019828A1 (en) Method and apparatus for debugging a data processing system
CN110008071B (zh) 一种远程调试装置及方法
CN108762458B (zh) 一种同时实现电路通断控制和电压转换的方法及装置
US20060161422A1 (en) Virtual emulation modules, virtual development systems and methods for system-on-chip development
US11966749B2 (en) Processor and booting method thereof
JP6343945B2 (ja) プログラム可能な論理回路デバイスを備えた電子装置
US10895599B2 (en) Semiconductor apparatus
CN114121138B (zh) 内存电压测试方法、装置、计算设备及系统
US11797421B2 (en) Semiconductor apparatus and debug system
US20070162630A1 (en) Single-chip multiple-microcontroller package structure
US9557384B2 (en) Testing device
CN110708403A (zh) 一种利用单片机自动配置网卡mac地址的电路及方法
JP3114111B2 (ja) 論理エミュレーション方法及びシステム
JPH06161809A (ja) 半導体集積回路装置
JP2006018372A (ja) デバッグシステム
JP2019056630A (ja) Bist回路およびbist回路における制御方法
JPH0361873A (ja) 集積回路素子のテスト回路
JPH06175871A (ja) エミュレーション装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Applicant after: Dafa Technology (Suzhou) Co.,Ltd.

Address before: 215021 unit d304-1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Applicant before: Chuangfa information technology (Suzhou) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant