JP2014115756A

JP2014115756A - 通信方式選択回路及びその方法

Info

Publication number: JP2014115756A
Application number: JP2012267993A
Authority: JP
Inventors: Hirotada Miura; 啓正三浦
Original assignee: Tamagawa Seiki Co Ltd
Current assignee: Tamagawa Seiki Co Ltd
Priority date: 2012-12-07
Filing date: 2012-12-07
Publication date: 2014-06-26

Abstract

【課題】半二重通信用トランシーバ、ＣＡＮ用トランシーバ及び受信用レシーバに接続されたインターフェースの有効と無効を、ジャンパー処理を用いることなくコネクタのピン数を少なくする構成を提供する。
【解決手段】第１、第２シリアル通信インターフェース及びＣＡＮインターフェースを内蔵するＣＰＵ10と、第１シリアル通信インターフェースに接続された半二重通信用トランシーバと、第２シリアル通信インターフェースに接続された受信用レシーバと、ＣＡＮインターフェースに接続されたＣＡＮ用トランシーバと、各トランシーバとレシーバに接続された第１、第２コネクタとよりなり、各インターフェースの有効と無効等の制御を行うことにより構成する。
【選択図】図１

Description

本発明は、通信方式選択回路及びその方法に関し、特に、各コネクタに接続された半二重通信用トランシーバ、ＣＡＮ用トランシーバ及び受信用レシーバに接続された第１、第２シリアル通信インターフェース及びＣＡＮインターフェースの有効と無効をＣＰＵにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化するための新規な改良に関する。

従来、用いられていたこの種のシリアル通信方式の中で、第１従来例として、ＲＳ４８５（半二重通信）、ＲＳ４８５（全二重通信）及びＣＡＮの何れか１つを選択できるように構成されている装置においては、それら３つの通信回路（トランシーバ）を独立して設け、ユーザ側で何れか１つを選択して用いるか、あるいは、ジャンパー線によるジャンパー処理等によって何れか１つの回路を選択するようにしている。

また、特許文献１に開示された第２従来例としての通信システムにおいては、図示していないが、第１の無線パケット通信網を介してＬＡＮと無線通信端末とを接続し且つ無線通信端末に対して第１のアドレス空間内のＩＰアドレスを動的に付与するネットワーク接続サービスを利用した通信システムにおいて、無線通信端末は、第１の無線パケット通信網に接続するデータ通信装置（ＤＣＥ：Data Circuit-terminating Equipment）に相当する通信機器と、第２の無線パケット通信網用の通信機器を用いて通信を行うデータ端末装置(ＤＴＥ：Data Terminal Equipment)に相当する上位装置と、通信機器と上位装置の間に介在して通信の中継を行う接続装置とを備え、前記接続装置は、上位装置から第２の無線パケット通信網用の接続処理を検出すると、認証処理を含む第１の無線パケット通信網への接続処理を上位装置に代理して行うとともに上位装置が実施する前記接続処理について第２の無線パケット通信網を代理して応答することにより該接続処理を完了させる接続制御手段を備えた構成であり、接続装置が上位装置に代理して無線パケット通信網への接続処理を行うことができる。

特許第４，９０３，９０９号公報

従来の通信システムは、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の第１従来例であるシリアル通信方式においては、ＲＳ４８５（半二重通信用）、ＲＳ４８５（全二重通信用）及びＣＡＮ（ＣＡＮ通信用）の何れか１つを選択する場合に、ユーザ側で人為的に１つを選択して用いるか、又は、ジャンパー線によるジャンパー処理等によって接続処理を行わなければならず、接続のためのコネクタのピン数が多くなると共に、コネクタの形状も大形化し、ユーザ側での選択作業が容易ではなかった。

また、前述の第２従来例である通信システムにおいては、前述の第１従来例における人為作業をなくすために接続装置処理手段を持たせた方式であるが、上位装置を必要とするため、システム自体が高価なものとなり、例えば、本出願人が利用を目指しているモータドライバ等に適用するには好適ではなかった。

本発明は、以上のような課題を解決するためになされたもので、特に、各コネクタに接続された半二重通信用トランシーバ、ＣＡＮ用トランシーバ及び受信用レシーバに接続された第１、第２シリアル通信インターフェース及びＣＡＮインターフェースの有効と無効等をＣＰＵにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化することである。

本発明による通信方式選択回路は、第１シリアル通信インターフェース、第２シリアル通信インターフェース及びＣＡＮインターフェースを内蔵するＣＰＵと、前記第１シリアル通信インターフェースに接続された半二重通信用トランシーバと、前記第２シリアル通信インターフェースに接続された受信用レシーバと、前記ＣＡＮインターフェースに接続されたＣＡＮ用トランシーバと、前記半二重通信用トランシーバ、受信用レシーバ及びＣＡＮ用トランシーバに接続され第１〜第４ピンを有する第１コネクタ及び第２コネクタと、よりなり、前記ＣＰＵにより、ジャンパー処理を用いることなく、前記第１、第２シリアル通信インターフェース及びＣＡＮインターフェースの有効と無効及び前記第１、第２シリアル通信インターフェースの送信部と受信部の有効と無効を制御することにより、ＲＳ４８５半二重通信、ＲＳ４８５全二重通信及びＣＡＮ通信を実現する構成であり、また、前記各コネクタの第１、第２ピンには前記半二重通信用トランシーバとＣＡＮ用トランシーバの差動入出力端子を並列接続し、前記各コネクタの他の第３、第４ピンには前記受信用レシーバの差動入力端子を接続し、前記半二重通信用トランシーバの受信信号と送信信号は、前記ＣＰＵの前記第１シリアル通信インターフェースに接続され、前記ＣＡＮ用トランシーバの受信信号と送信信号は、前記ＣＰＵの前記ＣＡＮインターフェースに接続され、前記受信用レシーバの受信信号は、前記ＣＰＵの第２シリアル通信インターフェースに接続されている構成であり、また、前記半二重通信用トランシーバによる前記半二重通信の時は、前記各コネクタの第１、第２ピンを前記半二重通信用トランシーバのシリアルバスの接続ピンとし、前記ＣＰＵのプログラムにより、前記第１シリアル通信インターフェースのみを有効とすると共に前記ＣＡＮインターフェース及び前記第２シリアル通信インターフェースは無効とし、前記半二重通信用トランシーバを介して前記半二重通信を行う構成であり、また、前記ＣＡＮトランシーバによるＣＡＮ通信の時は、前記各コネクタの第１、第２ピンを前記ＣＡＮトランシーバのシリアルバスの接続ピンとし、前記ＣＰＵのプログラムにより、選択された前記ＣＡＮインターフェースのみを有効とすると共に前記第１、第２シリアル通信インターフェースは無効とし、前記ＣＡＮ用トランシーバを介して前記ＣＡＮ通信を行う構成であり、また、前記受信用レシーバによる全二重通信の時は、前記各コネクタの第１、第２ピンを前記半二重通信用トランシーバの差動出力ピンとし、前記各コネクタの第３、第４ピンを前記受信用レシーバの差動入力ピンとし、前記ＣＰＵのプログラムにより、前記第１シリアル通信インターフェースの送信部のみと前記第２シリアル通信インターフェースのみを有効とすると共に前記ＣＡＮインターフェースは無効とし、前記受信用レシーバから受信した受信信号は前記第２シリアル通信インターフェースの受信部で受信処理され、前記第１シリアル通信インターフェースの送信部から送信される送信信号は前記半二重通信用トランシーバから出力され、前記第１シリアル通信インターフェースの送信部と第２シリアル通信インターフェースの受信部を用いることにより前記半二重通信用トランシーバ及び前記受信用レシーバの全二重通信を行う構成であり、また、本発明による通信方式選択方法は、第１シリアル通信インターフェース、第２シリアル通信インターフェース及びＣＡＮインターフェースを内蔵するＣＰＵと、前記第１シリアル通信インターフェースに接続された半二重通信用トランシーバと、前記第２シリアル通信インターフェースに接続された受信用レシーバと、前記ＣＡＮインターフェースに接続されたＣＡＮ用トランシーバと、前記半二重通信用トランシーバ、受信用レシーバ及びＣＡＮ用トランシーバに接続され第１〜第４ピンを有する第１コネクタ及び第２コネクタと、よりなり、前記ＣＰＵにより、ジャンパー処理を用いることなく、前記第１、第２シリアル通信インターフェース及びＣＡＮインターフェースの有効と無効及び前記第１、第２シリアル通信インターフェースの送信部と受信部の有効と無効を制御することにより、ＲＳ４８５半二重通信、ＲＳ４８５全二重通信及びＣＡＮ通信を実現する方法であり、また、前記各コネクタの第１、第２ピンには前記半二重通信用トランシーバとＣＡＮ用トランシーバの差動入出力端子を並列接続し、前記各コネクタの他の第３、第４ピンには前記受信用レシーバの差動入力端子を接続し、前記半二重通信用トランシーバの受信信号と送信信号は、前記ＣＰＵの前記第１シリアル通信インターフェースに接続され、前記ＣＡＮ用トランシーバの受信信号と送信信号は、前記ＣＰＵの前記ＣＡＮインターフェースに接続され、前記受信用レシーバの受信信号は、前記ＣＰＵの第２シリアル通信インターフェースに接続されている方法であり、また、前記半二重通信用トランシーバによる前記半二重通信の時は、前記各コネクタの第１、第２ピンを前記半二重通信用トランシーバのシリアルバスの接続ピンとし、前記ＣＰＵのプログラムにより、前記第１シリアル通信インターフェースのみを有効とすると共に前記ＣＡＮインターフェース及び前記第２シリアル通信インターフェースは無効とし、前記半二重通信用トランシーバを介して前記半二重通信を行う方法であり、また、前記ＣＡＮトランシーバによるＣＡＮ通信の時は、前記各コネクタの第１、第２ピンを前記ＣＡＮトランシーバのシリアルバスの接続ピンとし、前記ＣＰＵのプログラムにより、選択された前記ＣＡＮインターフェースのみを有効とすると共に前記第１、第２シリアル通信インターフェースは無効とし、前記ＣＡＮ用トランシーバを介して前記ＣＡＮ通信を行う方法であり、また、前記受信用レシーバによる全二重通信の時は、前記各コネクタの第１、第２ピンを前記半二重通信用トランシーバの差動出力ピンとし、前記各コネクタの第３、第４ピンを前記受信用レシーバの差動入力ピンとし、前記ＣＰＵのプログラムにより、前記第１シリアル通信インターフェースの送信部のみと前記第２シリアル通信インターフェースのみを有効とすると共に前記ＣＡＮインターフェースは無効とし、前記受信用レシーバから受信した受信信号は前記第２シリアル通信インターフェースの受信部で受信処理され、前記第１シリアル通信インターフェースの送信部から送信される送信信号は前記半二重通信用トランシーバから出力される方法である。

本発明による通信方式選択回路及びその方法は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、第１シリアル通信インターフェース、第２シリアル通信インターフェース及びＣＡＮインターフェースを内蔵するＣＰＵと、前記第１シリアル通信インターフェースに接続された半二重通信用トランシーバと、前記第２シリアル通信インターフェースに接続された受信用レシーバと、前記ＣＡＮインターフェースに接続されたＣＡＮ用トランシーバと、前記半二重通信用トランシーバ、受信用レシーバ及びＣＡＮ用トランシーバに接続され第１〜第４ピンを有する第１コネクタ及び第２コネクタと、よりなり、前記ＣＰＵにより、ジャンパー処理を用いることなく、前記第１、第２シリアル通信インターフェース及びＣＡＮインターフェースの有効と無効及び前記第１、第２シリアル通信インターフェースの送信部と受信部の有効と無効を制御することにより、ＲＳ４８５半二重通信、ＲＳ４８５全二重通信及びＣＡＮ通信を実現することにより、用いられるコネクタのピンは４個となり、コネクタの小型化、並びに、ＣＰＵによる設定変更のみで容易に通信方式を選択することができる。
また、前記各コネクタの第１、第２ピンには前記半二重通信用トランシーバとＣＡＮ用トランシーバの差動入出力端子を並列接続し、前記各コネクタの他の第３、第４ピンには前記受信用レシーバの差動入力端子を接続し、前記半二重通信用トランシーバの受信信号と送信信号は、前記ＣＰＵの前記第１シリアル通信インターフェースに接続され、前記ＣＡＮ用トランシーバの受信信号と送信信号は、前記ＣＰＵの前記ＣＡＮインターフェースに接続され、前記受信用レシーバの受信信号は、前記ＣＰＵの第２シリアル通信インターフェースに接続されていることにより、４個のピンによる各トランシーバ、受信用レシーバとの接続を容易に実現できる。
また、前記半二重通信用トランシーバによる前記半二重通信の時は、前記各コネクタの第１、第２ピンを前記半二重通信用トランシーバのシリアルバスの接続ピンとし、前記ＣＰＵのプログラムにより、前記第１シリアル通信インターフェースのみを有効とすると共に前記ＣＡＮインターフェース及び前記第２シリアル通信インターフェースは無効とし、前記半二重通信用トランシーバを介して前記半二重通信を行うことにより、半二重通信を容易に行うことができる。
前記ＣＡＮトランシーバによるＣＡＮ通信の時は、前記各コネクタの第１、第２ピンを前記ＣＡＮトランシーバのシリアルバスの接続ピンとし、前記ＣＰＵのプログラムにより、選択された前記ＣＡＮインターフェースのみを有効とすると共に前記第１、第２シリアル通信インターフェースは無効とし、前記ＣＡＮ用トランシーバを介して前記ＣＡＮ通信を行うことにより、ＣＡＮ通信を容易に行うことができる。
また、前記受信用レシーバによる全二重通信の時は、前記各コネクタの第１、第２ピンを前記半二重通信用トランシーバの差動出力ピンとし、前記各コネクタの第３、第４ピンを前記受信用レシーバの差動入力ピンとし、前記ＣＰＵのプログラムにより、前記第１シリアル通信インターフェースの送信部のみと前記第２シリアル通信インターフェースのみを有効とすると共に前記ＣＡＮインターフェースは無効とし、前記受信用レシーバから受信した受信信号は前記第２シリアル通信インターフェースの受信部で受信処理され、前記第１シリアル通信インターフェースの送信部から送信される送信信号は前記半二重通信用トランシーバから出力され、前記第１シリアル通信インターフェースの送信部と第２シリアル通信インターフェースの受信部を用いることにより前記半二重通信用トランシーバ及び前記受信用レシーバの全二重通信を行うことにより、全二重通信を容易に行うことができる。

本発明による通信方式選択回路及びその方法を示すためのブロック図である。

本発明は、特に、各コネクタに接続された半二重通信用トランシーバ、ＣＡＮ用トランシーバ及び受信用レシーバに接続された第１、第２シリアル通信インターフェース及びＣＡＮインターフェースの有効と無効等をＣＰＵにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化するようにした通信方式選択回路及びその方法を提供することを目的とする。

以下、図面と共に本発明による通信方式選択回路及びその方法の好適な実施の形態について説明する。
図１において、符号10で示されるものはＣＰＵであり、このＣＰＵ(10)には、第１シリアル通信インターフェースＳＣＩ＿ＩＦ１、第２シリアル通信インターフェースＳＣＩ＿ＩＦ２及びＣＡＮインターフェースＣＡＮ＿ＩＦが内蔵され、前記ＣＰＵ(10)に対して、半二重通信用トランシーバ４８５＿ＴＲ、ＣＡＮ用トランシーバＣＡＮ＿ＴＲ及び受信用レシーバ４８５＿Ｒが接続して設けられている。

前記半二重通信用トランシーバ４８５＿ＴＲ、ＣＡＮ用トランシーバＣＡＮ＿ＴＲ及び受信用レシーバ４８５＿Ｒに対しては、各々第１〜第４ピン１〜４を備えた第１、第２コネクタＣＮ１，ＣＮ２が接続して設けられている。

前記ＣＰＵ(10)の第１シリアル通信インターフェースＳＣＩ＿ＩＦ１の受信部ＳＣＩ＿ＩＦ１−ＲＸには、前記半二重通信用トランシーバ４８５＿ＴＲからの受信信号４８５ＲＸ１が入力され、前記第１シリアル通信インターフェースＳＣＩ＿ＩＦ１の送信部ＳＣＩ＿ＩＦ１−ＴＸとＳＣＩ＿ＩＦ１−ＤＥからの送信信号４８５ＴＸ１と４８５ＤＥは前記半二重通信用トランシーバ４８５＿ＴＲの受信部ＲＥ，ＤＥ，Ｄに入力されている。

前記ＣＰＵ(10)の第２シリアル通信インターフェースＳＣＩ＿ＩＦ２の受信部ＳＣＩ＿ＩＦ２−ＲＸには、前記受信用レシーバ４８５＿Ｒからの受信信号４８５ＲＸ２が入力され、前記ＣＰＵ(10)のＣＡＮインターフェースＣＡＮ＿ＩＦの受信部ＣＡＮ＿ＩＦ−ＲＸには前記ＣＡＮ用トランシーバＣＡＮ＿ＴＲの受信信号ＣＡＮ−ＲＸが入力され、その送信部ＣＡＮ＿ＩＦ−ＴＸからの送信信号ＣＡＮ−ＴＸは前記ＣＡＮ用トランシーバＣＡＮ＿ＴＲに送信されている。

前記半二重通信用トランシーバ４８５＿ＴＲの差動入出力端子Ａ，Ｂは、第１コネクタＣＮ１の第１、第２ピン１,２に接続されると同時に第２コネクタＣＮ２の第１、第２ピン１,２に接続されている。
前記ＣＡＮ用トランシーバＣＡＮ＿ＴＲの差動入出力端子ＣＡＮＨ，ＣＡＮＬは、前記各コネクタＣＮ１，ＣＮ２の第１、第２ピン１,２に共通接続されている。
前記受信用レシーバ４８５＿Ｒの差動入出力端子Ａ，Ｂは、前記第１、第２コネクタＣＮ１，ＣＮ２の第３、第４ピン３,４に共通接続されており、前述のＣＰＵ(10)、半二重通信用トランシーバ４８５＿ＴＲ、ＣＡＮ用トランシーバＣＡＮ＿ＴＲ、受信用レシーバ４８５＿Ｒ、第１コネクタＣＮ１及び第２コネクタＣＮ２によって通信方式選択回路５０が構成されている。

次に、前述の通信方式選択回路５０を用いて、通信方式の選択を行う場合について説明する。
まず、前記半二重通信用トランシーバ４８５＿ＴＲによる半二重通信の時は、前記各コネクタＣＮ１，ＣＮ２の第１、第２ピン１,２を前記半二重通信用トランシーバ４８５＿ＴＲのシリアルバスの接続ピンとし、前記ＣＰＵ(10)の内蔵プログラムにより、前記第１シリアル通信インターフェースＳＣＩ＿ＩＦ１のみを有効とすると共に前記ＣＡＮインターフェースＣＡＮ＿ＩＦ及び前記第２シリアル通信インターフェースＳＣＩ＿ＩＦ２は無効とし、前記半二重通信用トランシーバ４８５＿ＴＲを介して前記半二重通信を行うことができる。

次に、前記ＣＡＮ用トランシーバＣＡＮ＿ＴＲによるＣＡＮ通信の時は、前記各コネクタＣＮ１,ＣＮ２の第１、第２ピン１，２を前記ＣＡＮ用トランシーバＣＡＮ＿ＴＲのシリアルバスの接続ピンとし、前記ＣＰＵ(10)の内蔵プログラムにより、選択された前記ＣＡＮインターフェースＣＡＮ＿ＩＦのみを有効とすると共に前記第１、第２シリアル通信インターフェースＳＣＩ＿ＩＦ１,ＳＣＩ＿ＩＦ２は無効とし、前記ＣＡＮ用トランシーバＣＡＮ＿ＴＲを介して前記ＣＡＮ通信を行うことができる。

次に、前記受信用レシーバ４８５＿Ｒによる全二重通信の時は、前記各コネクタＣＮ１,ＣＮ２の第１、第２ピン１,２を前記半二重通信用トランシーバ４８５＿ＴＲの差動出力ピンとし、前記各コネクタＣＮ１,ＣＮ２の第３、第４ピン３,４を前記受信用レシーバ４８５＿Ｒの差動入力ピンとし、前記ＣＰＵ(10)の内蔵プログラムにより、前記第１シリアル通信インターフェースＳＣＩ＿ＩＦ１の送信部ＳＣＩ＿ＩＦ１−ＴＸのみと前記第２シリアル通信インターフェースＳＣＩ＿ＩＦ２−ＲＸのみを有効とすると共に前記ＣＡＮインターフェースＣＡＮ＿ＩＦは無効とし、前記受信用レシーバ４８５＿Ｒから受信した受信信号４８５ＲＸ２は前記第２シリアル通信インターフェースＳＣＩ＿ＩＦ２の受信部ＳＣＩ＿ＩＦ２−ＲＸで受信処理され、前記第１シリアル通信インターフェースＳＣＩ＿ＩＦ１の送信部ＳＣＩ＿ＩＦ１−ＴＸから送信される送信信号４８５ＴＸ１は前記半二重通信用トランシーバ４８５＿ＴＲから出力されることにより、全二重通信を行うことができる。

本発明による通信方式選択回路及びその方法は、第１〜第４ピンを有する各コネクタに接続された半二重通信用トランシーバ、ＣＡＮ用トランシーバ及び受信用レシーバに接続された第１、第２シリアル通信インターフェース及びＣＡＮインターフェースの有効と無効をＣＰＵにより制御して通信方式の選択をすることにより、コネクタのピン数を少なくして小型化することができる。

１,２,３,４第１〜第４ピン
ＣＮ１,ＣＮ２第１、第２コネクタ
１０ＣＰＵ
Ａ，Ｂ差動入出力端子
ＳＣＩ＿ＩＦ１第１シリアル通信インターフェース
ＳＣＩ＿ＩＦ２第２シリアル通信インターフェース
ＣＡＮ＿ＩＦＣＡＮインターフェース
ＳＣＩ＿ＩＦ１−ＲＸ第１シリアル通信インターフェースの受信部
ＳＣＩ＿ＩＦ１−ＴＸ第１シリアル通信インターフェースの送信部
ＳＣＩ＿ＩＦ２−ＲＸ第２シリアル通信インターフェースの受信部
４８５＿ＴＲＲＳ４８５半二重通信用トランシーバ
４８５ＲＸ１ＲＳ４８５（半２重通信）受信信号
４８５ＴＸ１ＲＳ４８５送信信号
ＣＡＮ＿ＴＲＣＡＮ通信用トランシーバ
ＣＡＮ＿ＴＸＣＡＮ通信の送信信号
ＣＡＮ＿ＲＸＣＡＮ通信の受信信号
４８５＿ＲＲＳ４８５（全２重通信）受信用レシーバ
４８５ＲＸ２ＲＳ４８５（全２重通信）受信信号
Ａ．Ｂ差動入力端子
ＣＡＮＨ，ＣＡＮＬ差動入出力端子

Claims

第１シリアル通信インターフェース(SCI_IF1)、第２シリアル通信インターフェース(SCI_IF2)及びＣＡＮインターフェース(CAN_IF)を内蔵するＣＰＵ(10)と、前記第１シリアル通信インターフェース(SCI-IF1)に接続された半二重通信用トランシーバ(485-TR)と、前記第２シリアル通信インターフェース(SCI-IF2)に接続された受信用レシーバ(485-R)と、前記ＣＡＮインターフェース(CAN-IF)に接続されたＣＡＮ用トランシーバ(CAN-TR)と、前記半二重通信用トランシーバ(485-TR)、受信用レシーバ(485-R)及びＣＡＮ用トランシーバ(CAN-TR)に接続され第１〜第４ピン(1,2,3,4)を有する第１コネクタ(CN1)及び第２コネクタ(CN2)と、よりなり、
前記ＣＰＵ(10)により、ジャンパー処理を用いることなく、前記第１、第２シリアル通信インターフェース(SCI-IF1,SCI-IF2)及びＣＡＮインターフェース(CAN-IF)の有効と無効及び前記第１、第２シリアル通信インターフェース(SCI-IF1,SCI-IF2)の送信部(SCI-IF-1-TX)と受信部(SCI-IF-2-RX,SCI-IF-2-RX)の有効と無効を制御することにより、ＲＳ４８５半二重通信、ＲＳ４８５全二重通信及びＣＡＮ通信を実現することを特徴とする通信方式選択回路。
前記各コネクタ(CAN1,CAN2)の第１、第２ピン(1,2)には前記半二重通信用トランシーバ(485_TR)とＣＡＮ用トランシーバ(CAN_TR)の差動入出力端子(A,B,CANH,CANL)を並列接続し、前記各コネクタ(CN1,CN2)の他の第３、第４ピン(3,4)には前記受信用レシーバ(485_R)の差動入力端子(A,B)を接続し、前記半二重通信用トランシーバ(485_TR)の受信信号(485RX1)と送信信号(485TX1)は、前記ＣＰＵ(10)の前記第１シリアル通信インターフェース(SCI_IF1)に接続され、前記ＣＡＮ用トランシーバ(CAN_TR)の受信信号(CAN_RX)と送信信号(CAN_TX)は、前記ＣＰＵ(10)の前記ＣＡＮインターフェース(CAN_IF)に接続され、前記受信用レシーバ(485_R)の受信信号(485RX2)は、前記ＣＰＵ(10)の第２シリアル通信インターフェース(SCI_IF2)に接続されていることを特徴とする請求項１記載の通信方式選択回路。
前記半二重通信用トランシーバ(485_TR)による前記半二重通信の時は、前記各コネクタ(CN1,CN2)の第１、第２ピン(1,2)を前記半二重通信用トランシーバ(485_TR)のシリアルバスの接続ピンとし、前記ＣＰＵ(10)のプログラムにより、前記第１シリアル通信インターフェース(SCI_IF1)のみを有効とすると共に前記ＣＡＮインターフェース(CAN_IF)及び前記第２シリアル通信インターフェース(SCI_IF2)は無効とし、前記半二重通信用トランシーバ(485_TR)を介して前記半二重通信を行うことを特徴とする請求項１又は２記載の通信方式選択回路。
前記ＣＡＮトランシーバ(CAN_TR)によるＣＡＮ通信の時は、前記各コネクタ(CN1,CN2)の第１、第２ピン(1,2)を前記ＣＡＮトランシーバ(CAN_TR)のシリアルバスの接続ピンとし、前記ＣＰＵ(10)のプログラムにより、選択された前記ＣＡＮインターフェース(CAN_IF)のみを有効とすると共に前記第１、第２シリアル通信インターフェース(SCI_IF1,SCI_IF2)は無効とし、前記ＣＡＮ用トランシーバ(CAN_TR)を介して前記ＣＡＮ通信を行うことを特徴とする請求項１又は２記載の通信方式選択回路。
前記受信用レシーバ(485_R)による全二重通信の時は、前記各コネクタ(CN1,CN2)の第１、第２ピンを前記半二重通信用トランシーバ(485_TR)の差動出力ピンとし、前記各コネクタ(CN1,CN2)の第３、第４ピン(3,4)を前記受信用レシーバ(485-R)の差動入力ピンとし、前記ＣＰＵ(10)のプログラムにより、前記第１シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)のみと前記第２シリアル通信インターフェース(SCI_IF2)のみを有効とすると共に前記ＣＡＮインターフェース(CAN_IF)は無効とし、前記受信用レシーバ(485_R)から受信した受信信号(485_RX2)は前記第２シリアル通信インターフェース(SCI_IF2)の受信部(SCI_IF2-RX)で受信処理され、前記第１シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)から送信される送信信号(485TX1)は前記半二重通信用トランシーバ(485_TR)から出力され、前記第１シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)と第２シリアル通信インターフェース(SCI_IF2)の受信部(SCI_IF2-RX)を用いることにより前記半二重通信用トランシーバ(485_TR)及び前記受信用レシーバ(485_R)の全二重通信を行うことを特徴とする請求項１又は２記載の通信方式選択回路。
第１シリアル通信インターフェース(SCI_IF1)、第２シリアル通信インターフェース(SCI_IF2)及びＣＡＮインターフェース(CAN_IF)を内蔵するＣＰＵ(10)と、前記第１シリアル通信インターフェース(SCI_IF1)に接続された半二重通信用トランシーバ(485_TR)と、前記第２シリアル通信インターフェース(SCI-IF2)に接続された受信用レシーバ(485-R)と、前記ＣＡＮインターフェース(CAN_IF)に接続されたＣＡＮ用トランシーバ(CAN_TR)と、前記半二重通信用トランシーバ(485_TR)、受信用レシーバ(485_R)及びＣＡＮ用トランシーバ(CAN_TR)に接続され第１〜第４ピン(1,2,3,4)を有する第１コネクタ(CN1)及び第２コネクタ(CN2)と、よりなり、
前記ＣＰＵ(10)により、ジャンパー処理を用いることなく、前記第１、第２シリアル通信インターフェース(SCI_IF1,SCI_IF2)及びＣＡＮインターフェース(CAN_IF)の有効と無効及び前記第１、第２シリアル通信インターフェース(SCI-IF1,SCI-IF2)の送信部(SCI_IF1-TX)と受信部(SCI_IF2-RX,SCI_IF2-RX)の有効と無効を制御することにより、ＲＳ４８５半二重通信、ＲＳ４８５全二重通信及びＣＡＮ通信を実現することを特徴とする通信方式選択方法。
前記各コネクタ(CAN1,CAN2)の第１、第２ピン(1,2)には前記半二重通信用トランシーバ(485_TR)とＣＡＮ用トランシーバ(CAN_TR)の差動入出力端子(A,B,CANH,CANL)を並列接続し、前記各コネクタ(CN1,CN2)の他の第３、第４ピン(3,4)には前記受信用レシーバ(485_R)の差動入力端子(A,B)を接続し、前記半二重通信用トランシーバ(485_TR)の受信信号(485RX1)と送信信号(485TX1)は、前記ＣＰＵ(10)の前記第１シリアル通信インターフェース(SCI_IF1)に接続され、前記ＣＡＮ用トランシーバ(CAN_TR)の受信信号(CAN-RX)と送信信号(CAN-TX)は、前記ＣＰＵ(10)の前記ＣＡＮインターフェース(CAN_IF)に接続され、前記受信用レシーバ(485_R)の受信信号(485RX2)は、前記ＣＰＵ(10)の第２シリアル通信インターフェース(SCI_IF2)に接続されていることを特徴とする請求項１記載の通信方式選択方法。
前記半二重通信用トランシーバ(485_TR)による前記半二重通信の時は、前記各コネクタ(CN1,CN2)の第１、第２ピン(1,2)を前記半二重通信用トランシーバ(485_TR)のシリアルバスの接続ピンとし、前記ＣＰＵ(10)のプログラムにより、前記第１シリアル通信インターフェース(SCI_IF1)のみを有効とすると共に前記ＣＡＮインターフェース(CAN_IF)及び前記第２シリアル通信インターフェース(SCI_IF2)は無効とし、前記半二重通信用トランシーバ(485_TR)を介して前記半二重通信を行うことを特徴とする請求項６又は７記載の通信方式選択方法。
前記ＣＡＮトランシーバ(CAN_TR)によるＣＡＮ通信の時は、前記各コネクタ(CN1,CN2)の第１、第２ピン(1,2)を前記ＣＡＮトランシーバ(CAN_TR)のシリアルバスの接続ピンとし、前記ＣＰＵ(10)のプログラムにより、選択された前記ＣＡＮインターフェース(CAN_IF)のみを有効とすると共に前記第１、第２シリアル通信インターフェース(SCI_IF1,SCI_IF2)は無効とし、前記ＣＡＮ用トランシーバ(CAN_TR)を介して前記ＣＡＮ通信を行うことを特徴とする請求項６又は７記載の通信方式選択方法。
前記受信用レシーバ(485-R)による全二重通信の時は、前記各コネクタ(CN1,CN2)の第１、第２ピンを前記半二重通信用トランシーバ(485_TR)の差動出力ピンとし、前記各コネクタ(CN1,CN2)の第３、第４ピン(3,4)を前記受信用レシーバ(485_R)の差動入力ピンとし、前記ＣＰＵ(10)のプログラムにより、前記第１シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)のみと前記第２シリアル通信インターフェース(SCI_IF2)のみを有効とすると共に前記ＣＡＮインターフェース(CAN_IF)は無効とし、前記受信用レシーバ(485_R)から受信した受信信号(485RX2)は前記第２シリアル通信インターフェース(SCI_IF2)の受信部(SCI_IF2-RX)で受信処理され、前記第１シリアル通信インターフェース(SCI_IF1)の送信部(SCI_IF1-TX)から送信される送信信号(485TX1)は前記半二重通信用トランシーバ(485_TR)から出力されることにより、全二重通信を行うことを特徴とする請求項６又は７記載の通信方式選択方法。