JP5238765B2 - 電子ビーム・マスク描画装置及びディジタル・アナログ変換／アンプ回路のテスト方法 - Google Patents

Description

この発明は、電子回路の分野におけるシステム及び方法に係り、特に、電子ビーム・マスク描画装置及びディジタル・アナログ変換／アンプ回路のテスト方法に関する。

集積回路（「ＩＣ」）は、様々な電子装置及び電子装置を構築するブロックとして広く使用されている。通常、ＩＣが使用される様々な電子装置の動作要求に従ってＩＣが製造されている。例えば、組立てテストがＩＣの動作範囲を特定するために実施され、ＩＣが評価されても良く。ＩＣの耐久レベルも組立テスト中に確立されても良い。許容レベルを決定し、制御環境下でＩＣを評価した後に、それらの耐用期間中において設定されるクロック速度でＩＣが動作されると予想される種々の電子装置にＩＣがインストールされることとなる。（以下、フィールド・インプリメンテーション（現場実装）と称する。）
最小限必要とされる電力消費を維持ながら、最適のレベルで、現場において電子装置が作動していることを保証するために、電子装置内の部品の動作をモニターする必要がある。図１には、そのような部品の１つに、従来のディジタル／アナログ変換／アンプ回路１００（以下、「ＤＡＣ／アンプ回路」と称する。）がある。図１に示されるようにＤＡＣ／アンプ回路１００は、ＤＡＣ１０２及びアンプ１０４を含んでいる。ディジタル入力は、ＤＡＣ１０２の端子１０６に与えられても良い。ＤＡＣ１０２は、ディジタル入力をアンプ１０４の端子１０８に供給されるアナログ出力に変換するように構成されている。アンプ１０４は、アナログ信号を増幅し、端子１１０に増幅された信号を出力しても良い。

特許文献１及び２に開示されるような電子ビーム・マスク描画装置を含む、様々な従来装置において、ＤＡＣ／アンプ回路１００が使用されても良い。このような電子ビーム・マスク描画装置は、半導体装置の製造で使用されるマスクを作成するために用いられる。回路１００のようなＤＡＣ／アンプ回路は、典型例では、電子ビーム偏向プレートに印加されるアナログ電圧を生成する電子ビーム・マスク描画装置に用いられる。このようなマスクが電子ビーム描画装置によって正確に作られることを保証するために、ＤＡＣ／アンプ回路１００は、定まった設定時間で、且つ、最小のオフセットエラーで動作されるように調整される。ここで、設定時間は、ＤＡＣへのディジタル値の印加、或いは、ディジタル値の変化と所定範囲内にアナログ出力が到達する時との間の間隔となる。また、ＤＡＣのオフセットエラーは、すべてが零のディジタル入力に関して、そのアナログ出力となる。例えば、調整に関して、端子１０４でのディジタル入力の変化、或いは、端子１０４へのディジタル入力の印加に続いてＤＡＣ／アンプ回路１００の設定時間は、アナログ出力に対して理想的な最終値のエラー許容範囲内で増幅出力１１０に到達されるに要求される時間となる。この設定時間が調整値に等しくない場合には、ＤＡＣ／アンプ回路１００は、設定エラーを持つと称せられる。

もし、出力端子１１０における増幅された出力がエラー許容範囲外にある場合、ＤＡＣ／アンプ回路１００は、オフセットエラーを持つと称せられる。電子ビーム・マスク描画装置は、多数のＤＡＣ／アンプ回路を備え、また、１つ又は１つ以上のＤＡＣ／アンプ回路が故障される場合には、マスクの製造精度が大きく影響を受ける虞がある。例えば、電子ビーム内の１つ以上のＤＡＣ／アンプ回路が不調であり、この故障が検出されなければ、この不調がエラーを含んだマスクの作成に至ることとなる。マスクのエラーの検出は、通常、高価なマスク検査ツールの使用を必要とし、ＩＣを製造する為の全コストを増加させることとなる。

特開２００７−２７１９１９号公報 米国特許第７，４６３，１７３号明細書

電子ビーム・マスク作成装置のＤＡＣ／アンプ回路の性能をモニターする１つの従来方法として、オフラインテストがある。このオフラインテストに従って、電子ビーム描画装置は、オフラインとされ、また、そこのＤＡＣ／アンプ回路は、固定入力電圧のような固定パラメーターが与えられてモニターされ、テストされる。したがって、オフラインテストは、マスクの製造を遅らせ、半導体装置を製造するコストにさらに上昇させることとなる。

この発明の目的は、ディジタル・アナログ変換／アンプ回路をテストする方法及び電子ビーム・マスク描画装置を提供するにある。

この発明の実施の形態によれば、アナログ電圧信号を出力する多数のディジタル・アナログ変換／アンプ回路を含み、各ディジタル・アナログ変換／アンプ回路が第１の出力端子及び第２の出力端子を有し、これらディジタル・アナログ変換／アンプ回路の第１の出力端子が偏向電圧としての出力アナログ電圧を与えるように電子ビーム・マスク描画装置の偏向プレートに夫々接続されている電子ビーム・マスク描画装置に使用されるディジタル・アナログ変換／アンプ・テスト・システムが提供される。

このテスト・システムは、前記第２の出力端子から出力アナログ電圧信号を受け取り、受信電圧信号を加算し、この受信アナログ電圧信号の加算を示す加算信号を出力するように接続されている加算回路と、及び
アナライザー回路であって、前記加算信号をディジタル化する高速ディジタイザ回路及びこのディジタル化された加算信号を受け取り、且つ、このディジタル化された加算信号をエラー許容値範囲と比較して少なくとも１つの前記ディジタル・アナログ変換／アンプ回路に動作エラーがあるかを検出するように連結されているエラー検出回路を含むアナライザー回路から構成される。

また、この発明の実施の形態によれば、多数のアナログ電圧信号を受け、このアナログ電圧信号を加算し、このアナログ電圧信号の加算を示す加算信号を出力する加算回路と、ブランキング信号を生成する信号発生器と、及び前記加算信号を受けるように接続されているアナライザー回路と、を具備する電子ビーム・マスク描画装置において、
前記アナライザー回路は、前記加算信号をディジタル化加算信号に変換する高速ディジタイザと、前記ディジタル化加算信号及び前記ブランキング信号を受けるように接続されたエラー検出回路であって、このエラー検出回路は、ディジタル加算信号をエラー許容値範囲と比較して、ブランキング信号の検出期間における動作エラーの為にディジタル化された加算信号をチェックするエラー検出回路と、から構成されているテスト装置が提供される。

また、この発明の実施の形態によれば、このテスト装置は、加算信号を受け取り、この加算信号をディジタル化加算信号に変換する高速ディジタイザと、この高速ディジタイザ回路をコントロールするように連結されているコントローラーと、前記ディジタル化加算信号及びブランキング信号を受けて前記ブランキング信号の検出期間の間、前記ディジタル化加算信号をエラー許容値範囲と比較することにより、動作エラーに対する前記ディジタル化加算信号をチェックするように連結されているエラー検出回路と、前記検出された動作エラーの記録及び対応するタイムスタンプを格納するメモリ装置であって、前記ディジタル化加算信号がエラー許容値範囲外にある場合に前記動作エラーが検出されるメモリ装置と、を具備する。

さらに、この発明の実施の形態によれば、ディジタル・アナログ変換／アンプ・テスト・システムによって多数のディジタル・アナログ変換／アンプ回路をテストする方法において、多数のディジタル・アナログ変換／アンプ回路から夫々出力される多数のアナログ電圧信号を受信することと、このアナログ電圧信号を加算することと、このアナログ電圧信号の加算を示す加算信号を生成することと、この加算信号をディジタル化加算信号に変換することと、前記ディジタル化加算信号をチェックして動作エラーを検出し、及び前記動作エラーが検出される場合に、ディジタル・アナログ変換／アンプのメモリ装置内に前記動作エラーの記録であって前記ディジタル化加算信号を表わすデータのサンプルを含む記録を格納することと、を具備する方法が提供される。

更に又、この発明の実施の形態によれば、多数のディジタル・アナログ変換／アンプ回路をテストする方法が提供される。この方法は、アナライザー回路によって実行され、多数のディジタル・アナログ変換／アンプ回路の出力電圧を基に加算を示す加算信号を受けることと、この加算信号をディジタル化加算信号に変換することと、ブランキング信号を受けることと、ブランキング信号の検出期間中に、前記ディジタル化加算信号をエラー許容値範囲と比較することにより、動作エラーの為に前記ディジタル化加算信号をチェックすることと、前記動作エラーが検出される場合に、前記アナライザー回路のメモリ装置に、前記動作エラーの記録を格納することであって、前記ディジタル化加算信号が前記エラー許容値範囲外にある場合に、前記動作エラーが検出される前記動作エラーの記録を格納することと、を具備する。

前記テスト装置は、加算信号を受け取り、この加算信号をディジタル化加算信号に変換する高速ディジタイザと、前記ディジタル化加算信号及びブランキング信号を受けて前記ブランキング信号の検出期間の間、前記ディジタル化加算信号をエラー許容値範囲と比較することにより、動作エラーに対する前記ディジタル化加算信号をチェックするように連結されているエラー検出回路と、前記検出された動作エラーの記録及び対応するタイムスタンプを格納するメモリ装置であって、前記ディジタル化加算信号がエラー許容値範囲外にある場合に前記動作エラーが検出されるメモリ装置と、を具備している。

上述した一般的な記述及び次の詳細な記述の両方は、例示であり、典型的で説明の為の記述であり、請求項に記載された発明を制限するものではないことを理解されたい。

この発明によれば、ディジタル・アナログ変換／アンプ回路のテスト方法及びそのシステムが提供される。

従来のディジタル・アナログ変換／アンプ回路を示す概略図である。 この発明の１つの実施の形態に係るディジタル・アナログ変換／アンプ・テスト・システムを示している概略図である。 この発明の１つの実施の形態に係るディジタル・アナログ変換／アンプ回路からの電圧加算を例示する概要図である。 この発明の１つの実施の形態に係るディジタル・アナログ変換／アンプ回路のエラーなしの動作を表わすタイミング図である。 この発明の１つの実施の形態に係るディジタル・アナログ変換／アンプ回路のエラーがある動作を表わすタイミング図である。 この発明の実施の形態に従ったディジタル・アナログ変換／アンプ回路をテストする典型的な方法におけるフローチャートを示している。 この発明の実施の形態に係る電子ビーム・マスク描画装置内へのディジタル・アナログ変換／アンプ・テスト・システムの実装を例示する概略図である。

下記の記載において、制限ではなく、説明の目的のために、また、ここに示された技術についての完全な理解を提供するために、特定の技術及び実施形態がステップ、コンポーネント及び配置の特別のシーケンスのように記載されている。技術及び実施の形態は、添付図面を参照して本文に主に記述されているが、当業者において、他の回路のタイプで技術及び実施の形態を実現することができることも認識すべきである。

この発明の典型的な実施の形態がここで参照される図面で示された実施例で説明されている。可能な限り、同一或いは類似の部分を参照するように同一の番号が図面の全体にわたって使用されている。

図２は、ディジタル・アナログ変換（ＤＡＣと称する。）／アンプ・テスト・システム２００を例示している。このＤＡＣ／アンプ・テスト・システム（試験システム）２００は、例えば、電子ビーム・マスク描画装置に実装することができる。例えば、制限なしで、テスト・システム２００は、日本のニューフレア・テクノロジー社によって提供されるＥＢＭ−７０００電子ビーム・マスク描画装置に実装させることができる。図２を参照すると、多数のＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８は、夫々が高入力インピーダンス・バッファ・アンプとして構成されるモニター回路２１０、２１２、２１４及び２１６に出力端子が接続されるように配列されている。各モニター回路２１０、２１２、２１４及び２１６は、演算増幅器に直列に連結された抵抗器を含んでも良い。モニター回路２１０、２１２、２１４及び２１６は、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８内に夫々実装されても良い。

図２に示されるように、ＤＡＣ／アンプ回路２０２の出力端子２１８は、モニター回路２１０の入力端子２２０に接続され、ＤＡＣ／アンプ回路２０４の出力端子２２２は、モニター回路２１２の入力端子２２４に接続されている。ＤＡＣ／アンプ回路２０６の出力端子２２６は、モニター回路２１４の入力端子２２８に接続され、また、ＤＡＣ／アンプ回路２０８の出力端子２３０は、モニター回路２１６の入力端子２３２に接続されている。さらに、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８は、夫々出力端子２３４、２３６、２３８及び２４０を備えても良い。ＤＡＣ／アンプ・テスト・システム２００が電子ビーム・マスク描画装置に実装される場合、出力端子２３４、２３６、２３８及び２４０は、電子ビーム・マスク描画装置に偏向プレート（図示せず）に接続されている。

出力端子２１８、２２２、２２６、２３０、２３４、２３６、２３８及び２４０は、電子ビーム・マスク描画装置及びＤＡＣ／アンプ・テスト・システム２００に並列に実質的に同一のアナログ出力電圧を与える能力を各ＤＡＣ／アンプ回路を与えるように実装されている。例えば、ＤＡＣ／アンプ回路２１８は、ＤＡＣ／アンプ・テスト・システム２００に実施されるテストでの使用の為に、出力端子２１８を介して、モニター回路２１０へのアナログ出力電圧を供給している。ＤＡＣ／アンプ回路２１８は、更に電子ビーム・マスク描画装置の一部として作動させる為に、出力端子２３４を介して、電子ビーム・マスク描画装置の偏向プレートに実質的に同様のアナログ出力電圧を供給している。

モニター回路２１０、２１２、２１４及び２１６の出力端子２４２、２４４、２４６及び２４８は、それぞれ、加算回路２４８に接続されている。また、加算回路２４８の出力端子２５０は、アナライザー回路２５２に接続されている。アナライザー回路２５２は、高速ディジタイザ回路２５４、エラー検出回路２５６、メモリ装置２５８及びコントローラー２６０を含んでいる。コントローラー２６０は、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８をテストする為に用いられるデータのリアル・タイム処理を制御し、また、記憶する為に高速ディジタイザ回路２５４に接続されている。高速ディジタイザ回路２５４は、オースティン（テキサス）のナショナル・インスツルメンツによって提供されている、例えば、モデル５１２４ＥＸディジタイザの使用により実現されても良い。高速ディジタイザ２５４及びコントローラー２６０は、計測設備用の周辺部品相互接続（ＰＣＩ：Peripheral Component Interconnection）の拡張（ＰＸＩ: ＰＣＩ extension for Instrumentation）のようなモジュール化電子機器用プラットフォームに基づいていても良い。

システム・プロセッサー２６２は、アナライザー回路２５２とのインターフェースのために用意されても良い。このようなインターフェースは、例えば、アナライザー回路２５２のオペレーティング・パラメーターを調整し、テスト・データを受信することを含んでも良い。

予め定められた受容可能な許容範囲外に値のみをメモリ装置２５８中に格納されるようなプログラムされたフィールドプログラム可能なゲート・アレイ（ＦＰＧＡ）を用いることによって、エラー検出回路２５６が実現されても良い。この予め定められた受容可能な許容範囲は、許容可能なエラーの範囲を定める予め定められた限界を含んでいる。この実施の形態では、エラー閾値は、電子ビーム・マスク描画装置のビームを意図する位置から偏奇させて書き込まれたマスク上にエラーを生じさせる電圧エラーのレベルとなる。

予め定められた受容可能なエラー許容範囲を表わす閾値は、テスト・システム２００の動作に先立ったエラー検出回路２５６にプログラムされる。この実施の形態では、エラー検出回路２５６のＦＰＧＡは、閾値を格納のためのレジスタを含んでいる。システム・プロセッサー２６２を用いてエラー検出回路中のレジスタにユーザが結び付けられて（インターフェースされて）テスト・システム２００の動作中において閾値が変更されても良い。メモリ装置は、ＥＰＲＯＭ、ＲＡＭ、ＲＯＭ、ＤＲＡＭ、ＥＥＰＲＯＭ及びフラッシュ・メモリー装置のような半導体メモリ装置、内部ハードディスク或いはリムーバル・ディスクのような磁気ディスク、磁気―光ディス及びＣＤ−ＲＯＭのような不揮発性或いは揮発性メモリのような形態で実現されても良い。

ＤＡＣ／アンプ・テスト・システム２００は、さらにアナライザー回路２５２にブランキング信号を供給する信号発生器２６４を含んでいる。このブランキング信号は、ディジタル信号であっても良い。ブランキング信号が低(ロウ）の検出期間中に、高速ディジタイザ回路２５４から受信したデータが予め定められた受容可能なエラー許容範囲外にとなったかをエラー検出回路２５６が決定するように、ブランキング信号は、エラー検出回路の動作を制御するに用いられるディジタル信号でも良い。この実施の形態では、信号発生器２６４は、電子ビーム・マスク描画装置のブランキング・プレートに供給されるブランキング信号のディジタル変換に基づいたブランキング信号を生成しても良い。ブランキング・プレートに送られるブランキング信号は、テスト・システム２００で互換性を有するディジタル化バージョンに変換されても良い。変形例として、信号発生器２６４は、ブランキング・プレートに送られるブランキング信号とは独立してＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８の有効出力を表わす参照ブランキング信号を生成しても良い。

電子ビーム・マスク描画装置の動作中に、低（Low：低レベル）ブランキング信号は、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８の出力電圧が偏向プレートに所望値に安定させられて印加される期間を表わしている。その結果、このような期間の間、電子ビームは、作られるべきマスクに向けられる。低ブランキング信号の期間は、必要な露光サイクルにおける電子ビーム・描画装置の露光時間を表わしている。対照的に、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８の出力電圧が過渡期にあり、定まらない場合には、高（High:高レベル）ブランキング信号は、電子ビームが製造されるマスクから外され、或いは、製造されるマスクに向けられないようにブロックされる期間を表わしている。この高ブランキング信号の期間は、およそ５０ｎｓのインアクティブ時間を表わしている。

下記により詳細に説明されるように、ＤＡＣ／アンプ回路が、例えば、電子ビーム・マスク描画装置の一部分とし高速で動作されている間、ＤＡＣ／アンプ・テスト・システム２００は、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８をテストするために使用される。例えば、ディジタル入力信号がＤＡＣ／アンプ回路に供給される時、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８は、夫々の出力端子２１８、２２２、２２６及び２３０上にアナログ出力電圧を出力しても良い。ディジタル入力信号は、偏向電圧及び修正電圧を表わす値である。ディジタル偏向信号の値は、電子ビーム・マスク描画装置の中で偏向プレートに印加する為のアナログ値に変換されるべき電圧を表わしている。修正電圧は、エラー許容値を越える電子ビームの偏向を修正するために用いられる。ディジタル入力信号がアナログ値に変換されれば、アナログ出力電圧は、夫々モニター回路２１０、２１２、２１４及び２１６の入力端子２２０、２２４、２２８及び２３２に供給される。

モニター回路２１０、２１２、２１４及び２１６は、夫々雑音及び考慮されていなかった回路インピーダンスの影響を最小限にすることによって、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８のアナログ出力電圧をリファインするために使用される。モニター回路２１０、２１２、２１４及び２１６は、出力端子２３４、２３６、２３８及び２４０を介して偏向プレートへ送られている信号に悪影響を及ぼさずに、夫々ＤＡＣ／アンプ回路２０２、２０３、２０６及び２０８から加算回路２４８に信号を配送している。付加回路の影響を最少にすることによって、ＤＡＣ／アンプ回路２０２、２０３、２０６及び２０８から偏向プレートに出力される信号精度がテスト・システム２００における精度に維持されることをモニター回路２１０、２１２、２１４及び２１６が保証している。

これらの影響には、例えば、ＤＡＣ／アンプ回路２０２と２０３、２０６及び２０８及び加算回路２４８間の接続に基づいて引き起こされるビームの反射或いは干渉を含むかもしれない。

モニター回路２１０、２１２、２１４及び２１６は、例えば、電子ビーム・マスク描画装置におけるＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８の規則的な動作を備えたＤＡＣ／アンプ・テスト・システム２００におけるコンポーネントによって生ずる雑音及び干渉を最小限にするアナログ出力電圧をリファインするために用いられる。これらのリファインされたアナログ出力電圧は、モニター回路２１０、２１２、２１４及び２１６の出力端子２４２、２４４、２４６及び２４８を介して加算回路２４８にそれぞれ供給される。

加算回路２４８は、リファインされた電圧を加算してアナライザー回路２５２に加算結果を供給している。高速ディジタイザ回路２５４及びコントローラー２６０は、協力して加算信号をディジタル化するように動作する。この実施の形態では、高速ディジタイザ回路２５４は、ブランキング信号が高い、或いは、低くても独立に連続して動作される。エラー検出回路２５６は、信号発生器によって供給され、ディジタル化された加算信号及びブランキング信号を受信する。ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８の動作中に直面する様々なエラーに基づいてディジタル化された加算信号が予め定められた受容可能なエラー許容範囲外にある場合には、エラー検出回路２５６は、エラーを識別する。例えば、エラー検出回路２５６は、ブランキング信号が低いことによって引き起こされるサンプリング間隔(インターバル）中のディジタル加算信号の値をチェックする。理想的な動作状況の下に、ディジタル加算信号は、下記により詳細に説明されるように、加算回路２４８によって加算されるリファイン電圧の反対極性（＋及び−の両極性）を基に０ボルト（０Ｖ）の値を表わすこととなる。しかしながら、エラー検出回路２５６は、受容可能な動作状況を表すところの、理想的でない動作状況を考慮するように、エラー許容値範囲でプログラムされても良い。

電子ビーム・マスク描画装置の高い動作速度に基づき、例えば、ブランキング信号の周波数が約１０ＭＨｚのオーダである場合には、エラー検出回路２５６は、ディジタル加算信号によって表わされる連続的なデータストリームを受信することとなる。各露光サイクルにおいて、ブランキング信号が低い場合、予め定められた受容可能なエラー許容範囲を表している閾値にサンプルが比較されることによってエラー検出回路２５６は、ディジタル化加算信号によって表されるデータのサンプルに対してリアル・タイムテストを実行する。例えば、２００ＭＨｚのサンプリング・レートが用いられても良い。ディジタル化加算信号がエラー許容値範囲内の値を表わし、データのサンプルがアナライザー回路２５２によって廃棄されることをエラー検出回路２５６が決める場合、上述されるように、ＤＡＣ／アンプ・テスト・システム２００は、動作され続ける。ユーザは、アナライザー回路２５２にインターフェースさせ、且つ、ＤＡＣ／アンプ・テスト・システム２００の動作中に、エラー検出回路２５６にプログラムされている、例えば、レジスタに格納されている閾値を変更するためにシステム・プロセッサー２６２を使用してもよく、テスト動作が新しい閾値に基づいて継続されても良い。。

ディジタル化された加算信号がエラー許容値範囲外の値を表すことをエラー検出回路２５６が決定した際に、露光サイクル中の波形を表す全てのサンプルデータがメモリ装置２５８に格納され、例えば、ノイズを生成し、メッセージを視覚的に表示し、或いは、信号をシステム・プロセッサー２６２に送ることによってエラーが検出されたとの通知をアナライザー回路２５２が与えることとなる。コントローラー２６０及びエラー検出回路２５６は、タイムスタンプを生成し、メモリ装置２５８に格納されたデータのサンプルにタイムスタンプを付しても良い。ブランキング信号が低レベルである検出期間の直前にディジタル化されたデータを表わす付加的な情報も、エラーを検出した上でメモリ２５６に格納されても良い。

データの格納されたサンプルは、システム・プロセッサー２６２によってメモリ装置２５８から検索されても良い。データの格納されたサンプル及び追加のデータは、検出されたエラーの特性及びタイプを決定する波形を生成するために使用されても良い。例えば、エラーがノイズ或いは回路欠損に基づいて生ずるオフセットエラー或いは設定エラーのいずれかであるかを決定する為に波形が用いられても良い。オフセットエラーは、設定エラーとは異なる痕跡を有しているかもしれず、また、補足情報は、設定エラーの設定評価を行なうために用いられる。エラーの検出の後であっても、テスト・システム２００は、検出期間をスキップせずに、動作し、テストし、高速でデータの追加のサンプルを格納することを継続する。データの格納サンプルは、誤りエラーの検出を決定するために用いられても良く、予想テストのために使用することがあるエラー傾向を分析するためにタイムスタンプと共にさらにアーカイブに保管されても良い。

ＤＡＣ／アンプ・テスト・システム２００は、４つのＤＡＣ／アンプ回路及び４つのモニター回路を含んでいるが、記述は、説明を目的とするものであり、ＤＡＣ／アンプ・テスト・システム２００は、電子ビーム・マスク描画装置にＤＡＣ／アンプの特別の構成を与えるために追加により少数のコンポーネントを含めて構成しても良い。例えば、ＤＡＣ／アンプ・テスト・システム２００には、２つ或いは８つのＤＡＣ／アンプ回路及び２つ或いは８つのモニター回路が夫々装着されても良い。

図３は、例えば、システム２００のＤＡＣ／アンプ回路からの電圧加算に相当する電圧加算が例示されている。図３に示されるように、モニター回路２１０、２１２、２１４及び２１６の出力端子２４２、２４４、２４６及び２４８上に与えられるリファインされたアナログ電圧、２１２、２１４及び２１６は、夫々反対極性の偏向電圧（Ｖｘ、Ｖｙ）及び修正電圧（Ｖｓ１、Ｖｓ２）のペアを含んでいる。例えば、出力端子２４２に出力されるリファインされた電圧は、＋Ｖｙ−Ｖｓ１であっても、出力端子２４４に出力されるリファインされた電圧は、−Ｖｙ−Ｖｓ１であっても、出力端子２４６に出力されるリファインされた電圧は、−Ｖｘ＋Ｖｓ１であっても、出力端子２４８に出力されるリファインされた電圧は、＋Ｖｘ＋Ｖｓ１であっても良い。

図３の中の矢印３０２、３０４、３０６及び３０８は、ＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８に連結されたモニター回路２１０、２１２、２１４及び２１６によって出力されたリファインされたアナログ電圧に相当している。ここで、各電圧が加算され場合、その出力は、異常がない限り、理想的な０ボルト（０Ｖ）であるべきである。偏向プレート３１０、３１２、３１４、３１６、３１８、３２０、３２２及び３２４は、典型的な電子ビーム・マスク描画装置に含まれる８枚の偏向プレートを表わしている。下記に詳述されるように、第１の偏向プレートに与えられた電圧がこの第１の偏向プレートに直径方向で相対し、対向する第2の偏向プレートに与えられる極性とは反対の極性であるように、偏向プレートは、対称となるように配向され、また、配置される。偏向プレートのペアは、連接する偏向プレートのペアから４５度を成すように配置されている。

印加電圧は、偏向電圧（Ｖｘ、Ｖｙ）及び非点収差修正用電圧（Ｖｓ１とＶｓ２）の２つのグループを含んでいる。第１の電圧グループは、偏向プレート３１０に印加される(＋Vy−Vs1)及び偏向プレート３１０に対向配置され、偏向プレート３１０とペアを組む偏向プレート３１８に印加される(−Vy−Vs1)を含んでいる。この第１グループの電圧は、偏向プレート３１４に印加される(＋Vx＋Vs1)及び偏向プレート３１４に対向配置され、偏向プレート３１４とペアを組む偏向プレート３２２に印加される(−Vx＋Vs1)を含んでいる。第２の電圧グループは、偏向プレート３１２に印加される(＋Vx＋Vy)(/√2＋Vs2)及び偏向プレート３１２に対向配置され、偏向プレート３１２とペアを組む偏向プレート３２０に印加される(−Vx−Vy)(/√2＋Vs2)を含んでいる。この第２グループの電圧は、偏向プレート３１６に印加される(＋Vx−Vy)(/√2＋Vs2)及び偏向プレート３１６に対向配置され、偏向プレート３１６とペアを組む偏向プレート３２４に印加される(−Vx＋Vy)(/√2＋Vs2)を含んでいる。√2は、２枚の隣接した偏向プレート間の４５度の角度を考慮している。

４つのＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８がエラーなしで動作する場合、第１のグループの電圧の加算は、０Ｖの信号となり。また、同様に、それらを生成する４つの追加のＤＡＣ／アンプ回路（図示せず）がエラーなしで動作する場合、第２のグループの電圧加算は、０Ｖの信号となります。

加算回路２４８による第１のグループの電圧の加算は、図２に示されている。また、第２のグループ電圧は、加算回路２４８に適用することができる。この場合には、ＤＡＣ／アンプ回路がエラーなしで動作する場合に、第１と第２グループの電圧の８つの電圧の全ての加算は、０Ｖの信号となる。変形例として、偏向プレート３１２、３１６、３２０及び３２４に関連したＤＡＣ／アンプにおいて動作エラーを検出するに用いられる専用の分離された第２の加算回路に第２グループの電圧が印加されても良い。このような専用の第２の加算回路は、第２の加算回路と共に用いられる互いに関連される専用の第２のアナライザー回路を備えても良い。

図４Ａを参照して、タイミング図４００は、例えば、システム２００でのＤＡＣ／アンプ回路２０２、２０４、２０６及び２０８のエラーなし動作を表わしている。タイミング図４００は、ブランキング信号波形４０２を含み、波形４０４がＤＡＣ／アンプ回路からの正(＋）の出力電圧を表わすデータのサンプルを示し、また、波形４０６がＤＡＣ／アンプ回路からの負（−）の出力電圧を表わすデータのサンプルを示し、波形４０８が加算回路の出力を表わすデータのサンプルを示している。例えば、ブランキング信号波形４０２は、時間Ｔ１からＴ７まで信号発生器２６４によって発生されたブランキング信号を表すデータに相当しても良く、波形４０４は、時間Ｔ１からＴ７までモニター回路２１０を介してDAC／アンプ回路２０２の正(＋）の出力電圧を表すデータに相当して良く、波形４０６は、時間Ｔ１からＴ７までモニター回路２１２を介してDAC／アンプ回路２０４の負（−）の出力電圧を表すデータに相当しても良く、波形４０８は、時間Ｔ１からＴ７まで端子２５０に与えられる加算信号を表すデータに相当しても良い。

タイミング図４００は、説明のために、２つのＤＡＣ／アンプ回路の夫々の正(＋）及び負(−）出力電圧を表わす２つの波形４０４及び４０６を単純化して示している。上述されるように、波形４０８は、波形４０４及び４０６によって表わされる出力電圧を加算して得られた加算信号を表わすデータのサンプルを示している。

時点Ｔ１、Ｔ３、Ｔ５及びＴ７が波形４０４及び４０６によってその出力電圧が夫々表わされるＤＡＣ／アンプ回路、例えば、ＤＡＣ／アンプ回路２０２及び２０４における設定時間を表すように波形４０２がタイミング信号として用いられる。時間Ｔ２、Ｔ４及びＴ６は、測定期間を表わしている。判定期間Ｔ２、Ｔ４及びＴ６においては、ブランキング信号は、低く、また、波形４０８は、波形４０４及び４０６の合計が略０Ｖの合成の波形であることを示す略直線の水平ラインとなる。図４Ａに示されるように、波形４０８は、判定期間Ｔ２、Ｔ４及びＴ６に略０Ｖの値を示し、従って、波形４０４及び４０６によって表わされるアナログ電圧をそれぞれ生成するＤＡＣ／アンプ回路２０２及び２０４のエラー・フリー動作を示している。

図４Ａとは対照的に、図４Ｂは、１又は１以上のＤＡＣ／アンプ回路が正常に動作されないようなＤＡＣ／アンプ回路の動作を表わすタイミング図４５０を示している。このタイミング図４５０は、ブランキング信号波形４５２、ＤＡＣ／アンプ回路の正出力電圧を表すサンプルデータを示す波形４５２、ＤＡＣ／アンプ回路の負出力電圧を表すサンプルデータを示す波形４５６及び加算回路２４８によって端子２５０に与えられた加算信号を表すデータを示す波形４５８を含んでいる。

判定期間Ｔ２、Ｔ４及びＴ６の間に、波形４５８は、０Ｖの信号を表わさないが、その代り、波形乱れ(インコンシステンシー）を含んでいる。これら波形乱れは、その出力が波形４５４及び４５６によって表わされるＤＡＣ／アンプ回路の１又は１以上の動作中におけるエラーによって引き起こされる。例えば、波形４５８は、波形４５４上の時点４６０で波形乱れに基づいて引き起こされるかもしれない判定期間Ｔ２におけるエラーを示している。

修正エラーは、判定期間Ｔ４の間に波形４５８を観察することにより検出される。また、修正エラーは、波形４５４上の時点４６２における波形乱れにより引き起こされる。オフセットエラーは、判定期間Ｔ６の間に波形４５８を観察することにより検出される。また、オフセットエラーは、波形４５４上の時点４６４における波形乱れにより引き起こされる。従って、ＤＡＣ／アンプ回路の動作中のエラーは、波形４５８に示されるように、加算信号によって表わされる値に基づいて検出できる。

波形４０８及び４５８は、図示した実施の形態のＤＡＣ／アンプのエラーなし検出動作及びエラー有り検出動作を例示している。エラーなし動作及びエラー有り動作の検出は、上述したようにアナライザー回路２５２によって上述されたように実行される。

図５は、この発明の実施の形態に従ったＤＡＣ／アンプ回路をテストする方法５００のフローチャートを示している。この方法５００は、例えば、ＤＡＣ／アンプ・テスト・システム２００を用いるに際して実施されても良い。ディジタル入力信号がＤＡＣ／アンプ回路に供給される場合、方法がステップ５０２からスタートされる。ステップ５０４で、ＤＡＣ／アンプ回路はアナログ出力電圧信号を出力する。これらのアナログ出力電圧信号は、モニター回路に供給される。モニター回路は、例えば、ＤＡＣ／アンプ・テスト・システム２００のモニター回路２１０、２１２、２１４及び２１６であっても良い。次に、ステップ５０６で、アナログ出力電圧信号中の雑音は、縮小され、また、リファインされた出力電圧信号が出力されても良い。雑音は、例えば、モニター回路２１０、２１２、２１４及び２１６によって減少され、また、リファインされた出力電圧信号は、例えば、加算回路２４８に出力されても良い。モニター回路２１０、２１２、２１４及び２１６は、電子ビーム・マスク描画装置の偏向プレートに送られる信号にＤＡＣ／アンプ回路及び加算回路２４８の接続が与える影響を最小限にしている。雑音が減少されない場合、エラーが引き起こされることとなる。

ステップ５０８で、リファインされた電圧信号は、加算される。この加算は、例えば、加算回路２４８によって実行されても良い。次に、ステップ５１０で、加算信号が出力される。加算信号は、例えば、アナライザー回路２５２に供給されても良い。加算信号は、そのときディジタル化され（ステップ５１２）、また、ディジタル化された加算信号が出力される。ステップ５１４で、ブランキング信号も出力されます。ブランキング信号は、ブランキング・プレートに配送されるディジタル化されるバージョンのブランキング信号或いはＤＡＣ／アンプ回路の有効な出力信号を表わす参照ブランキング信号であれば良い。

加算信号は、例えば、高速ディジタイザ回路２５４によってディジタル化され、。また、ブランキング信号は、例えば、信号発生器２６４によって生成されても良い。ディジタル化された加算信号及びブランキング信号は、例えば、エラー検出回路２５６に供給されれば良い。

ステップ５１６で、ディジタル化された加算信号は、エラーがあるかチェックされる。また、ブランキング信号が低レベルであるの場合、ディジタル化された加算信号によって表わされる値がエラー許容値範囲内にあるかどうかが決定される。ディジタル化された加算信号は、例えば、エラー検出回路２５６によってチェックされれば良い。ディジタル化された加算信号がエラー許容値範囲内の値を表わす場合、方法は、ステップ５０２まで戻され、また、テストは、前エラー許容値範囲或いは新なエラー許容値範囲に基づいて継続される。変形例において、ディジタル化された加算信号がエラー許容値範囲内にない場合、エラーの記録が作成され、エラーが検出されたことを示す通知が生成されるステップ５１８に方法が移行される。記録は、例えば、メモリ装置２５８に格納され、また、通知は、例えば、アナライザー回路２５２によって生成されても良い。エラーの記録は、エラーが検出されたデータの全サンプルを表わすデータ、対応するタイムスタンプ及びブランキング信号が低レベルである検出期間の直前にディジタル化されたデータを表す付加情報を含んでも良い。ステップ５２０で、記録されたエラー・データは、記録データのサンプルを表わす波形を生成することによって分析されても良い。記録されたエラー・データの分析は、エラータイプを決定、エラーを引き起すコンポーネントを見つけ出すために隔離テストを行なう、或いは、予測テストを行なうためにデータをアーカイブに保管することを含んでも良い。例えば、ＤＡＣ／アンプ２０２、２０４、２０６及び２０８は、正常に動作しないＤＡＣ／アンプ及び方法を終了させる決定するために個別にテストされても良い。

図６は、電子ビーム・マスク描画装置６００内のＤＡＣ／アンプ・テスト・システムの装着を示す概略図である。電子Ｅ−ビーム・マスク描画装置６００は、電子ビームカラム６０２、多数のＤＡＣ／アンプタワー６０４及び６０６、多数のモニター回路６０８及び６１０、多数のアナライザー回路６１２及び６１４を含む。電子ビームカラム６０２は、電子ビームカラム６０２内に生成される電子ビーム６２０を制御するに用いられる偏向プレート６１６及び６１８を含んでいる。電子ビームは、マスク６２２を製造するために使用される。電子ビームカラム６０２は、記述を単純化する目的で２枚の偏向プレートを含むが、電子ビームカラム６０２は、実際上は、追加の偏向プレートを含むように構成される。

ＤＡＣ／アンプタワー６０４及び６０６は、夫々、加算回路６２４及び６２６、ＤＡＣ／アンプ回路６２８及び６３０を含んでいる。ＤＡＣ／アンプ回路６２８は２つの出力端子、パス６３２を介してモニター回路６０８に連結されている第１の出力端子及びパス６３４を介して偏向プレート６１６に連結されている第２の出力端子を含んでいる。同様に、ＤＡＣ／アンプ回路６３０は、パス６３６を介してモニター回路６１０及びパス６３８を介して偏向プレート６１８に連結されている。ＤＡＣ／アンプタワー６０４及び６０６は、夫々１つのＤＡＣ／アンプ回路を含んでいるが、この記述は、説明の目的だけ為に記載されている。ＤＡＣ／アンプタワー６０４及び６０６は、実際上、追加の偏向プレートに関連した追加のＤＡＣ／アンプ回路を含むこととなる。

アナライザー回路６１２及び６１４は、ＤＡＣ／アンプ・テスト・システム２００のアナライザー回路２５２に含まれるコンポーネントに類似するコンポーネントを含んでも良く、アナライザー回路にブランキング信号を供給する信号発生器（図示せず）に連結されても良い。

上述されるように、図２及び図５を参照すると、電子ビーム・マスク・カラム６０２の偏向プレート６１６及び６１８及びモニター回路６０８と６１０は、パス６３２、６３４、６３６及び６３８によって表わされる並列接続に基づき、ＤＡＣ／アンプ回路６２８及び６３０からアナログ電圧信号を受信する。この配置は、ＤＡＣ／アンプ回路６２８及び６３０の動作が連続的にテストされている間であっても、電子ビームカラム６０２が電子ビーム６２０を生成し続けることを保証している。電子ビーム・マスク描画装置６００の残りのコンポーネントは、ＤＡＣ／アンプ・テスト・システム２００のコンポーネントに類似するように動作され、また、図５を参照して記載された、ステップ５０２−５２０に従ってテストが実施される。

以上のように、この発明の第１の実施の態様によれば、
アナログ電圧信号を出力する多数のディジタル・アナログ変換／アンプ回路を含み、各ディジタル・アナログ変換／アンプ回路が第１の出力端子及び第２の出力端子を有し、これらディジタル・アナログ変換／アンプ回路の第１の出力端子が偏向電圧としての出力アナログ電圧を与えるように電子ビーム・マスク描画装置の偏向プレートに夫々接続されている電子ビーム・マスク描画装置に使用されるディジタル・アナログ変換／アンプ・テスト・システムにおいて、
前記第２の出力端子上の出力アナログ電圧信号を受け取り、受信電圧信号を加算し、この受信アナログ電圧信号の加算を示す加算信号を出力するように接続されている加算回路と、及び
アナライザー回路であって、
前記加算信号をディジタル化する高速ディジタイザ回路と、及び
このディジタル化された加算信号を受け取り、且つ、このディジタル化された加算信号をエラー許容値範囲と比較して少なくとも１つの前記ディジタル・アナログ変換／アンプ回路に動作エラーがあるかを検出するように連結されているエラー検出回路と、を含むアナライザー回路と、
から構成されるディジタル・アナログ変換／アンプ・テスト・システムが提供される。

また、この第１の実施の態様におけるディジタル・アナログ変換／アンプ・テスト・システムにおいて、
前記検出の間、用いられるべきブランキング信号を発生する信号発生器を更に含み、前記エラー検出回路がブランキング信号の検出期間に前記比較を実施し、前記ディジタル化加算信号がエラー許容値範囲外にある場合に動作エラーが検出される第２の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

また、この第２の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムにおいて、
前記アナライザー回路は、
検出された動作エラーを記憶するメモリ装置であって、この記憶には、前記ディジタル化加算信号を表わすデータのサンプル、対応するタイムスタンプ及び検出期間直前に前記高速ディジタイザによってディジタル化されるデータを表わす付加情報を含むメモリ装置と、
前記高速ディジタイザ回路を制御するように連結されているコントローラーと、
を更に具備する第３の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

第１の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムにおいて、
前記エラー許容値範囲は、電子ビーム・マスク描画装置の動作中に変更される第４の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

また、第１の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムにおいて、
前記ディジタル・アナログ変換／アンプ回路の前記第２の出力端子を介してアナログ電圧信号を受けて前記出力アナログ電圧信号に対応するリファインされたアナログ電圧を生成する多数のモニター回路を更に含み、
各モニター回路は、高入力インピーダンス・バッファ・アンプを含み、前記ディジタル・アナログ変換／アンプ回路の前記第２の出力端子が対応するモニター回路に夫々連結されている第５の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

前記第４の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムにおいて、
前記動作エラーは、電子ビーム・マスク描画装置の動作中に検出される第６の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

前記第３の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムにおいて、
データのサンプルが前記動作エラーのタイプを決定する波形を生成するに使用される第７の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

前記第５の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムにおいて、
第１グループの電圧は、第１グループの偏向プレートに印加され、第２グループの電圧は、第２グループの偏向プレートに印加され、これら第１及び第２グループの電圧は、前記偏向電圧及び非点収差電圧に基づいて発生され、
前記第１グループの電圧加算或いは前記第２グループの電圧加算が略零電圧であるならば、前記エラー許容値内で前記ディジタル・アナログ変換／アンプ回路が動作される第８の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

前記第１の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムにおいて、
前記出力アナログ電圧信号は、エラー動作がない場合における略０ボルトのネット加算を有している信号のグループとなる第９の実施の態様に係るディジタル・アナログ変換／アンプ・テスト・システムが提供される。

この発明の第１０の実施の態様によれば、
多数のアナログ電圧信号を受け、このアナログ電圧信号を加算し、このアナログ電圧信号の加算を示す加算信号を出力する加算回路と、
ブランキング信号を生成する信号発生器と、及び
前記加算信号を受けるように接続されているアナライザー回路と、
を具備する電子ビーム・マスク描画装置において、
前記アナライザー回路は、
前記加算信号をディジタル化加算信号に変換する高速ディジタイザと、
前記ディジタル化加算信号及び前記ブランキング信号を受けるように接続されたエラー検出回路であって、このエラー検出回路は、ディジタル加算信号をエラー許容値範囲と比較して、ブランキング信号の検出期間における動作エラーの為にディジタル化された加算信号をチェックするエラー検出回路と、
から構成されているテスト装置が提供される。

前記第１０の実施の態様に係るテスト装置において、
前記ディジタル化加算信号がエラー許容値範囲外にある場合に動作エラーが検出される第１２の実施の態様に係るテスト装置が提供される。

前記第１１の実施の態様に係るテスト装置において、
前記アナライザー回路は、更に
前記検出された動作エラーの記録を格納するように接続されているメモリ装置であって、前記記録は、前記ディジタル化加算信号を表わすデータのサンプル、対応するタイムスタンプ及び前記検出期間直前に前記高速ディジタイザによってディジタル化されるデータを表わす付加情報を含むメモリ装置と、及び
前記高速ディジタイザ回路を制御するように連結されているコントローラーと、
を具備する第１３の実施の態様に係るテスト装置が提供される。

前記第１１の実施の態様に係るテスト装置において、
前記動作エラーが検出され、前記データのサンプルが動作エラーのタイプを決定する波形を生成するために使用されている場合、前記アナライザー回路が通知を生成する第１３の実施の態様に係るテスト装置が提供される。

前記第１０の実施の態様に係るテスト装置において、
前記動作エラーは、多数のディジタル・アナログ変換／アンプ回路の1つにおける非正常動作であることを示し、前記多数のアナログ電圧信号がディジタル・アナログ変換／アンプ回路の出力電圧に対応している第１４の実施の態様に係るテスト装置が提供される。

前記第１０の実施の態様に係るテスト装置において、
前記アナログ電圧信号は、エラー動作がない場合に、エラー動作がない場合における略０ボルトのネット加算を有している信号のグループとなる第１５の実施の態様に係るテスト装置が提供される。

この発明の第１６の実施の態様によれば、
加算信号を受け取り、この加算信号をディジタル化加算信号に変換する高速ディジタイザと、
この高速ディジタイザ回路をコントロールするように連結されているコントローラーと、
前記ディジタル化加算信号及びブランキング信号を受けて前記ブランキング信号の検出期間の間、前記ディジタル化加算信号をエラー許容値範囲と比較することにより、動作エラーに対する前記ディジタル化加算信号をチェックするように連結されているエラー検出回路と、
前記検出された動作エラーの記録及び対応するタイムスタンプを格納するメモリ装置であって、前記ディジタル化加算信号がエラー許容値範囲外にある場合に前記動作エラーが検出されるメモリ装置と、
を具備するテスト装置が提供される。

この第１６の実施の態様に係る方法において、
前記動作エラーは、多数のディジタル・アナログ変換／アンプ回路の１つにおける非正常動作であることを示し、前記加算信号が前記ディジタル・アナログ変換／アンプ回路の出力電圧に相当する多数のアナログ電圧信号の加算を表わす第１７の実施の態様に係るテスト装置が提供される。

この発明の第１８の実施の態様によれば
ディジタル・アナログ変換／アンプ・テスト・システムによって多数のディジタル・アナログ変換／アンプ回路をテストする方法において、
多数のディジタル・アナログ変換／アンプ回路から夫々出力される多数のアナログ電圧信号を受信することと、
このアナログ電圧信号を加算することと、
このアナログ電圧信号の加算を示す加算信号を生成することと、
この加算信号をディジタル化加算信号に変換することと、
前記ディジタル化加算信号をチェックして動作エラーを検出し、及び
前記動作エラーが検出される場合に、ディジタル・アナログ変換／アンプのメモリ装置内に前記動作エラーの記録であって前記ディジタル化加算信号を表わすデータのサンプルを含む記録を格納することと、
を具備する方法が提供される。

この第１８の実施の態様に係る方法において、
ブランキング信号を生成すること及び、このブランキング信号の検出期間に前記チェックを実行する第１９の実施の態様に係る方法が提供される。

この第１９の実施の態様に係る方法において、
前記チェックは、前記ディジタル化加算信号を前記エラー許容値範囲と比較することによって実行され、前記ディジタル化加算信号が前記エラー許容値範囲外にある場合に、前記動作エラーが検出される第２０の実施の態様に係る方法が提供される。

この第１９の実施の態様に係る方法において、
多数のディジタル・アナログ変換／アンプ回路の1つにおける非正常動作であることを示している前記動作エラーの検出を示す通知を生成することと、
前記データのサンプルを用いて波形を生成して前記動作エラーを決定することと、
を更に具備する第２１の実施の態様に係る方法が提供される。

この発明の第２２の実施の態様によれば、
多数のディジタル・アナログ変換／アンプ回路をテストし、アナライザー回路によって実行される方法において、
多数のディジタル・アナログ変換／アンプ回路の出力電圧を基に加算を示す加算信号を受けることと、
この加算信号をディジタル化加算信号に変換することと、
ブランキング信号を受けることと、
ブランキング信号の検出期間中に、前記ディジタル化加算信号をエラー許容値範囲と比較することにより、動作エラーの為に前記ディジタル化加算信号をチェックすることと、
前記動作エラーが検出される場合に、前記アナライザー回路のメモリ装置に、前記動作エラーの記録を格納することであって、前記ディジタル化加算信号が前記エラー許容値範囲外にある場合に、前記動作エラーが検出される前記動作エラーの記録を格納することと、
を具備する方法が提供される。

この第２２の実施の態様に係る方法において、
前記多数のディジタル・アナログ変換／アンプ回路の1つが非正常動作であることを表す前記動作エラーの検出を示す通知を生成することと、
前記動作エラーのタイプを決定する記録を分析することと、
前記ディジタル・アナログ変換／アンプ回路の分析及び動作中において前記エラー許容値範囲を変更する第２３の実施の態様に係る方法が提供される。

上述した記述は、図示の目的のために示されている。発明が詳細な形態或いは具体例に制限され、これらに網羅されることはない。発明の変形及び適応化は、発明が開示された実施の形態の詳細及び実施の考察から当業者にとって明白となる。ＤＡＣ／アンプ・テスト・システム２００は、電子ビーム・マスク描画装置以外の電子装置をテストするために実装されても良い。エラーなし信号は、多数の電子装置の中で要求され、また、信号は示された方法及びシステムの使用によりテストされても良い。例えば、テストされる信号は、インバート(逆転）信号で逆さまで加算されても良い。また、加算された信号は、ここに示された方法とシステムに基づいて分析されても良い。

この発明の他の実施の形態は、ここに示された発明の明細書及び実施の考察から当業者にとって明白となる。典型的には、明細書及び実例は、説明としてのみ考慮されることを意図し、発明の実際の範囲及び概念は、次の請求項によって明示される。

１００．．．ＤＡＣ／アンプ回路、１０２．．．ＤＡＣ、１０４．．．アンプ、１０６．．．端子、１１０．．．出力端子、２００．．．ＤＡＣ／アンプ・テスト・システム、２０２、２０４、２０６及び２０８．．．ＤＡＣ／アンプ回路、２１０、２１２、２１４及び２１６．．．モニター回路、２１８、２２２、２２６、２３０、２３４、２３６、２３８及び２４０．．．出力端子、２４２、２４４、２４６及び２４８．．．出力端子、２４８．．．加算回路、２５０．．．出力端子、２５２．．．アナライザー回路、２５４．．．高速ディジタイザ回路、２５６．．．エラー検出回路、２５８．．．メモリ装置、２６０．．．コントローラー、２６２．．．システム・プロセッサー、２６４．．．信号発生器、３１０、３１２、３１４、３１６、３１８、３２０、３２２及び３２４．．．偏向プレート、６００．．．電子ビーム・マスク描画装置、６０２．．．電子ビームカラム、６０４、６０６．．．ＤＡＣ／アンプタワー、６０８，６１０．．．電子ビームカラム、６１２、６１４．．．アナライザー回路、６１６，６１８．．．偏向プレート、６２０．．．電子ビーム、６２４、６２６．．．加算回路、６２８、６３０．．．ＤＡＣ／アンプ回路

Claims (2)

1. 多数のアナログ電圧信号を受け、このアナログ電圧信号を加算し、このアナログ電圧信号の加算を示す加算信号を出力する加算回路と、
   ブランキング信号を生成する信号発生器と、及び
   前記加算信号を受けるように接続されているアナライザー回路と、
   を具備し、ディジタル化加算信号がエラー許容値範囲外にある場合に動作エラーが検出される電子ビーム・マスク描画装置において、
   前記アナライザー回路は、
   前記加算信号を前記ディジタル化加算信号に変換する高速ディジタイザと、
   前記ディジタル化加算信号及び前記ブランキング信号を受けるように接続されたエラー検出回路であって、このエラー検出回路は、前記ディジタル加算信号をエラー許容値範囲と比較して、前記ブランキング信号の低レベル検出期間における動作エラーを検出する為にディジタル化された加算信号をチェックするエラー検出回路と、
   前記検出された動作エラーの記録を格納するように接続されているメモリ装置であって、前記記録は、前記ディジタル化加算信号を表わすデータのサンプル、対応するタイムスタンプ及び前記低レベル検出期間直前に前記高速ディジタイザによってディジタル化されるデータを表わす付加情報を含む、メモリ装置と、及び
   前記高速ディジタイザ回路を制御するように連結されているコントローラーと、
   を具備する電子ビーム・マスク描画装置。
2. 前記動作エラーは、多数のディジタル・アナログ変換／アンプ回路の1つにおける非正常動作であることを示し、前記多数のアナログ電圧信号がディジタル・アナログ変換／アンプ回路の出力電圧に対応している請求項１の電子ビーム・マスク描画装置。

Images