KR101100905B1

KR101100905B1 - 시험 장치 및 측정 장치

Info

Publication number: KR101100905B1
Application number: KR1020080110181A
Authority: KR
Inventors: 요시히로 하시모토
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2007-11-08
Filing date: 2008-11-07
Publication date: 2012-01-02
Also published as: US20090121726A1; US7825666B2; US20090121725A1; JP2009115794A; KR20090048342A

Abstract

피시험 디바이스의 소비 전류를 높은 정밀도로 측정한다. 피시험 디바이스를 시험하는 시험 장치에 있어서, 전압을 배선을 통해서 피시험 디바이스에 공급하는 전압 공급부, 배선과 공통 전위 사이에 직렬로 배치되는 제1 캐패시터, 제1 캐패시터보다 피시험 디바이스에 가까운 위치에서 배선에 흐르는 전류를 검출하는 전류 검출부, 전류 검출부가 검출한 전류와 미리 정해진 기준 전류의 차이를 적분한 적분값을 출력하는 적분부, 및 적분값에 기초하여 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.

시험 장치, 측정 장치, 전압 공급, 캐패시터, 전류 검출, 적분, 피시험 디바이스

Description

시험 장치 및 측정 장치 {Testing apparatus and measuring apparatus}

본 발명은 시험 장치 및 측정 장치에 관한 것이다. 특히, 본 발명은 피시험 디바이스(부하)의 소비 전류를 측정하는 시험 장치 및 측정 장치에 관한 것이다.

시험 장치는 피시험 디바이스의 동작 시의 평균 소비 전류를 측정하는 기능을 갖는다. 시험 장치는 피시험 디바이스에 대하여 구동 전압을 제공하는 전원 장치의 출력 전류를 검출하여 피시험 디바이스의 평균 소비 전류를 측정한다.

여기서, 전원 장치는 부하의 소비 전류의 변화에 대한 응답이 늦다. 따라서, 시험 장치는 전원 장치의 출력 전류의 응답의 늦음을 보상하는 것을 목적으로 하여, 전원 배선과 그라운드 사이에 비교적 큰 용량의 바이패스 캐패시터를 포함한다. 이에 따라, 시험 장치는 소비 전류가 고속으로 변화하도록 피시험 디바이스를 동작시킨 경우일지라도 피시험 디바이스에 대하여 구동 전류를 공급할 수 있다.

그런데, 시험 장치가 바이패스 캐패시터를 포함하는 경우, 피시험 디바이스 의 소비 전류와 전원 장치의 출력 전류가 일치하지 않는다. 따라서, 시험 장치는 전원 장치의 출력 전류를 검출하여도 피시험 디바이스의 평균 소비 전류를 정확하게 측정할 수 없다.

그래서, 이와 같은 문제를 해결하기 위하여 피시험 디바이스의 가장 근접한 곳에서 당해 피시험 디바이스에 제공하는 구동 전류를 샘플링하는 AD 컨버터를 포함하는 시험 장치가 고려된다. 그러나, 피시험 디바이스에 공급되는 구동 전류는 고속으로 변화되므로 시험 장치는 AD 컨버터를 고속으로 샘플링 동작시키지 않으면 안된다. 따라서, 시험 장치는 고기능인 AD 컨버터를 포함하지 않으면 안되었다. 더욱이, 취득하여야 하는 데이타 수도 많아지므로 시험 장치는 용량이 큰 데이타 메모리를 포함하지 않으면 안되었다.

또한, 몇백 개 단위의 피시험 디바이스를 동시에 시험하는 경우, 시험 장치는 피시험 디바이스와 동일한 수의 전류 측정부를 포함하지 않으면 안된다. 따라서, 시험 장치는 간단한 회로로 피시험 디바이스의 평균 소비 전류를 측정할 수 있는 것이 바람직하다.

또한, 피시험 디바이스의 전류를 측정하는 경우, 측정 회로로 이용되는 연산 증폭기에 오프셋이 존재하면 측정 오차의 요인이 된다. 따라서, 오프셋을 0으로 하도록 조정하는 것이 요구된다. 그러나, 각각의 연산 증폭기는 다른 오프셋을 가지므로, 다수의 측정 채널을 가지는 경우에는 각각의 채널 모두에 대하여 오프셋을 조정하지 않으면 안된다. 따라서, 오프셋에 의한 오차를 자동으로 또한 동일한 동작으로 조정하는 기술이 요구된다.

또한, 피시험 디바이스의 초기 평가 등에서는 피시험 디바이스가 전류 시험 을 패스할지 페일할지의 시험 결과에 더하여 전류값을 알고 싶은 경우가 있다. 이와 같은 경우에 간편하게 전류값을 구하는 기술이 요청된다.

따라서, 본 명세서에 포함되는 기술 혁신(이노베이션)의 하나의 측면에서는 상기의 과제를 해결할 수 있는 시험 장치 및 측정 장치를 제공하는 것을 목적으로 한다. 이 목적은 특허 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.

즉, 본 명세서에 포함되는 이노베이션에 관련되는 측면(장치, 방법, 시스템, 디바이스, 물건 등으로부터 선택)의 제1 예(exemplary)에 의하면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 전압을 배선을 통해서 피시험 디바이스에 공급하는 전압 공급부, 배선과 공통 전위 사이에 직렬로 배치되는 제1 캐패시터, 제1 캐패시터보다 피시험 디바이스에 가까운 위치에서 배선에 흐르는 전류를 검출하는 전류 검출부, 전류 검출부가 검출한 전류와 미리 정해진 기준 전류의 차이를 적분한 적분값을 출력하는 적분부, 및 적분값에 기초하여 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치를 제공한다.

본 명세서에 포함되는 이노베이션에 관련되는 측면의 제2 예에 의하면, 부하에 흐르는 전류를 측정하는 측정 장치에 있어서, 부하에 전압을 공급하는 배선과 공통 전위 사이에 직렬로 배치되는 제1 캐패시터, 제1 캐패시터보다 부하에 가까운 위치에서 배선에 흐르는 전류를 검출하는 전류 검출부, 및 전류 검출부가 검출한 전류와 미리 정해진 기준 전류의 차이를 적분한 적분값을 출력하는 적분부를 포함하는 측정 장치를 제공한다.

본 명세서에 포함되는 이노베이션에 관련되는 측면의 제3 예에 의하면, 상기의 제1 예에서 적분부는 전류 검출부가 검출한 전류와 기준 전류의 차이에 따른 전하를 용량 성분에 축적하여 용량 성분의 양단에 발생하는 적분 전압을 적분값으로서 출력하는 적분 회로, 및 적분 회로의 입력에 생기는 오프셋을 보정하는 오프셋 보정부를 포함하는 시험 장치를 제공한다.

본 명세서에 포함되는 이노베이션에 관련되는 측면의 제4 예에 의하면, 상기의 제1 예에서 적분값을 계측하는 아날로그 디지털 변환부를 더 포함하며, 아날로그 디지털 변환부는 측정 주기마다 적분값을 계측한 디지털 값을 기록하는 기록부, 및 일련의 계측 전 또는 후에 기준 전류만을 입력으로 한 경우의 계측값으로 기록부에 기록된 측정 주기마다의 디지털 값을 스케일링하는 처리부를 포함하는 시험 장치를 제공한다.

또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또 발명이 될 수 있다.

이하, 발명의 실시 형태를 통해서 본 발명의 (한) 측면을 설명하지만, 이하의 실시 형태는 특허 청구의 범위에 따른 발명을 한정하는 것이 아니며, 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니 다.

도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 피시험 디바이스(DUT)(200)와 함께 나타낸다. 시험 장치(10)는 신호 발생부(17), 전압 공급부(18), 측정 장치(20), 기준 전압 발생부(21), 신호 취득부(22), 및 시스템 제어 장치(23)를 포함하며, DUT(200)를 시험한다.

DUT(200)는 일례로서 퍼포먼스 보드 등에 놓여진 상태에서 당해 시험 장치(10)에 의해 시험된다. 신호 발생부(17)는 시험 패턴에 따른 시험 신호를 DUT(200)에 공급한다.

전압 공급부(18)는 전압을 배선(12)을 통해서 DUT(200)에 공급한다. 전압 공급부(18)는 일례로서 DUT(200)의 전원 단자에 DUT(200)를 구동시키기 위한 전압을 공급하여도 된다. 전압 공급부(18)는 일례로서 배선(12) 상의 DUT(200)의 근방점(검출단(14))에서 전압(구동 전압 Vdd)을 검출하고, 검출된 구동 전압 Vdd를 소정값으로 하도록 출력 전압을 제어하여도 된다.

측정 장치(20)는 DUT(200)의 평균 소비 전류(예를 들면, 동작 시의 평균 소비 전류)를 측정한다. 그리고, 측정 장치(20)는 DUT(200)의 평균 소비 전류가 미리 정해진 기준 전류 I_REF보다 큰지 여부(또는 작은지 여부)를 판정한다. 또한, 측정 장치(20)는 일례로서 퍼포먼스 보드 및 DUT(200)가 삽입되는 소켓 등의 디바이스 인터페이스부에 설치되어도 된다.

기준 전압 발생부(21)는 기준 전류 I_REF를 생성하기 위한 기준 전압 V_REF를 발 생 하여 측정 장치(20)에 제공한다. 기준 전압 발생부(21)는 예를 들면 시험에 앞서 시스템 제어 장치(23)의 제어에 따라 기준 전압 V_REF를 측정 장치(20)에 제공한다.

신호 취득부(22)는 시험 신호에 따라 DUT(200)로부터 출력되는 출력 신호의 양부를 판정한다. 이에 더하여, 신호 취득부(22)는 측정 장치(20)의 판정 결과에 기초하여 DUT(200)의 양부를 판정한다.

시스템 제어 장치(23)는 내부에 프로그램을 저장하는 메모리 및 프로그램을 실행하는 CPU 등을 포함한다. 그리고, 시스템 제어 장치(23)는 신호 발생부(17), 전압 공급부(18), 기준 전압 발생부(21), 및 신호 취득부(22)와 데이타를 교환하여 당해 시험 장치(10)의 시험 동작을 제어한다.

도 2는 본 실시 형태에 관한 측정 장치(20)의 구성을 전압 공급부(18) 및 DUT(200)와 함께 나타낸다. 측정 장치(20)는 제1 캐패시터(24), 제2 캐패시터(26), 전류 검출부(28), 적분부(30), 판정부(32), 설정부(34), 및 제어부(36)를 포함한다.

제1 캐패시터(24)는 배선(12)과 공통 전위 사이에 직렬로 배치된다. 제1 캐패시터(24)는 일례로서 검출단(14)보다 전압 공급부(18)에 가까운 위치에서 배선(12)에 접속되어도 된다. 또한, 공통 전위는 일례로서 그라운드 전위이어도 되며, 또는 그 밖의 기준 전위이어도 된다. 이와 같은 제1 캐패시터(24)는 DUT(200)의 소비 전류가 고속으로 변화되어 전압 공급부(18)의 출력 전류 I_P의 응답 이 늦어진 경우, 변화분의 소비 전류를 DUT(200)에 공급할 수 있다.

제2 캐패시터(26)는 제1 캐패시터(24)보다 DUT(200)에 가까운 위치에서 배선(12)과 공통 전위 사이에 직렬로 배치된다. 제2 캐패시터(26)는 일례로서 검출단(14)보다 DUT(200)로부터 먼 위치에서 배선(12)에 접속되어도 된다.

더욱이, 제2 캐패시터(26)는 용량이 제1 캐패시터(24)보다 작다. 제2 캐패시터(26)의 용량은 일례로서 제1 캐패시터(24)의 용량의 1/10 내지 1/1000 정도이어도 된다. 이와 같은 제2 캐패시터(26)는 배선(12)에 리플 등의 고주파수의 노이즈가 중첩된 경우, 당해 노이즈를 공통 전위(예를 들면, 그라운드 전위)로 떨어뜨릴 수 있다. 따라서, 제2 캐패시터(26)는 DUT(200)에 보다 가까운 위치에서 배선(12)에 접속되는 것이 바람직하다.

전류 검출부(28)는 제1 캐패시터(24)보다 DUT(200)에 가까운 위치이며, 또한 제2 캐패시터(26)보다 DUT(200)로부터 먼 위치에서 배선(12)에 흐르는 전류 I_RM을 검출한다. 즉, 전류 검출부(28)는 제1 캐패시터(24)와 제2 캐패시터(26) 사이의 위치 에서 배선(12)에 흐르는 전류 I_RM을 검출한다.

여기서, 전류 검출부(28)는 제1 캐패시터(24)보다 DUT(200)에 가까운 위치에서 배선(12)에 흐르는 전류를 검출하므로, 전압 공급부(18)로부터 DUT(200)에 공급되는 전류와 제1 캐패시터(24)로부터 DUT(200)에 공급되는 전류를 더한 전류를 검출할 수 있다. 즉, 전류 검출부(28)는 DUT(200)에 공급되는 구동 전류 I_DD에 일치하는 전류를 검출할 수 있다. 따라서, 전류 검출부(28)는 DUT(200)의 소비 전류의 변화에 대한 전압 공급부(18)의 출력 전류 I_P의 응답이 늦어져서 DUT(200)의 소비 전류와 전압 공급부(18)의 출력 전류 I_P가 일치하지 않게 된 경우일지라도, DUT(200)에 공급되는 구동 전류 I_DD를 정확하게 검출할 수 있다.

또한, 제2 캐패시터(26)도 제1 캐패시터(24)와 마찬가지로 DUT(200)의 소비 전류가 고속으로 변동된 경우, DUT(200)에 전류를 공급한다. 그러나, 제1 캐패시터(24)의 용량은 제2 캐패시터(26)의 용량보다 크므로, 제2 캐패시터(26)로부터 DUT(200)에 공급되는 전류보다도 제1 캐패시터(24)로부터 DUT(200)에 공급되는 전류 쪽이 크다(예를 들면, 10배 내지 1000배). 따라서, 제1 캐패시터(24)와 제2 캐패시터(26) 사이에서 배선(12)에 흐르는 전류 I_RM은 DUT(200)에 공급되는 구동 전류 I_DD와 실질적으로 동등하다고 간주할 수 있다. 따라서, 전류 검출부(28)는 DUT(200)에 공급되는 구동 전류 I_DD를 정확하게 검출할 수 있다.

전류 검출부(28)는 일례로서 검출 저항(42)과 전위차 검출부(44)를 포함하여도 된다. 검출 저항(42)은 제1 캐패시터(24)와 제2 캐패시터(26) 사이의 위치에서 배선(12)에 직렬로 삽입되어서 배치된다. 검출 저항(42)은 일례로서 몇 밀리옴 정도의 미소 저항이어도 된다. 전위차 검출부(44)는 검출 저항(42)의 양단 사이의 전위차에 비례한 검출 전압 V_X를 출력한다. 이와 같은 전류 검출부(28)는 제1 캐패시터(24)와 제2 캐패시터(26) 사이에서 배선(12)에 흐르는 전류 I_RM에 비례한 검출 전압 V_X를 출력할 수 있다.

전류 검출부(28)는 이상의 대안으로서 제1 캐패시터(24)와 제2 캐패시터(26) 사이의 위치에서 배선(12)에 직렬로 삽입되어 배치된 코일과 당해 코일에 흐르는 전류를 검출하는 검출부를 포함하는 구성이어도 된다. 이와 같은 전류 검출부(28)도 제1 캐패시터(24)와 제2 캐패시터(26) 사이에서 배선(12)에 흐르는 전류 I_RM을 검출할 수 있다.

적분부(30)는 전류 검출부(28)가 검출한 전류 I_RM과 미리 정해진 기준 전류 I_REF의 차이를 적분한 적분값을 출력한다. 적분부(30)는 일례로서 전류 검출부(28)가 검출한 전류 I_RM과 미리 정해진 기준 전류 I_REF의 차이에 따른 전하를 용량 성분에 축적하여도 된다. 그리고, 적분부(30)는 일례로서 전하가 축적된 용량 성분의 양단에 발생하는 적분 전압을 적분값으로서 출력하여도 된다. 또한, 적분부(30)의 상세한 구성의 일례는 도 3에서 설명한다.

이와 같은 적분부(30)는 전류 검출부(28)가 검출한 전류 I_RM과 기준 전류 I_REF의 차이를 적분하므로, 전류 I_RM의 평균 전류가 기준 전류 I_REF 이하의 경우에는 0보다 커지며, 전류 I_RM의 평균 전류가 기준 전류 I_REF보다 큰 경우에는 0 이하가 되는 적분값(적분 전압)을 출력한다. 여기서, 전류 검출부(28)가 검출한 전류 I_RM은 DUT(200)에 공급되는 구동 전류 Idd와 일치한다. 즉, 전류 I_RM의 평균 전류는 DUT(200)의 평균 소비 전류에 일치한다. 이로부터, 적분부(30)는 DUT(200)의 평균 소비 전류가 기준 전류 I_REF 이하의 경우에는 0보다 커지며, DUT(200)의 평균 소비 전류가 기준 전류 I_REF보다 큰 경우에는 0 이하가 되는 적분값(적분 전압)을 출력할 수 있다.

판정부(32)는 적분부(30)가 출력한 적분값에 기초하여 DUT(200)의 양부를 판정한다. 판정부(32)는 일례로서 적분부(30)가 출력한 적분값이 소정의 역치(예를 들면, 0)보다 큰지 여부(또는 작은지 여부)를 비교함으로써 DUT(200)의 평균 소비 전류가 미리 정해진 기준 전류 I_REF보다 큰지 여부(또는 작은지 여부)를 판정하여도 된다. 판정부(32)는 일례로서 적분값이 양수의 경우에 패스(평균 소비 전류가 미리 정해진 기준 전류 I_REF 이하), 적분값이 음수의 경우에 페일(평균 소비 전류가 미리 정해진 기준 전류 I_REF보다 초과)로 하는 판정 결과를 출력하여도 된다.

설정부(34)는 시험에 앞서 기준 전류 I_REF를 적분부(30)에 설정한다. 설정부(34)는 일례로서 DUT(200)의 종류 및 그레이드 등 또는 DUT(200)의 시험 내용 등에 따라 기준 전류 I_REF를 설정하여도 된다. 이에 따라, 측정 장치(20)는 DUT(200)의 평균 소비 전류가 예를 들면 DUT(200)의 사양에서 정해진 상한치를 넘은 것인지 여부(또는 하한치 이하인지 여부)를 판정할 수 있다.

제어부(36)는 적분부(30)의 적분 기간을 제어한다. 제어부(36)는 일례로서 시험 시작 타이밍에서 적분부(30)의 적분을 시작하게 하며, 시험 종료 타이밍에서 적분부(30)의 적분을 종료시킨다.

더욱이, 적분부(30)가 전류 검출부(28)가 검출한 전류 I_RM과 기준 전류 I_REF의 차이에 따른 전하를 용량 성분에 축적하는 경우, 제어부(36)는 시험에 앞서 전류 검출부(28)가 축적하고 있는 전하를 용량 성분으로부터 방전시켜서 용량 성분에 축적된 전하를 0으로 하여도 된다. 이에 따라, 제어부(36)는 적분부(30)로부터 정확한 적분 전압을 출력시킬 수 있다.

이상과 같은 측정 장치(20)는 적분값을 축적하므로 보유하여야 하는 샘플값이 한 개밖에 없으며, 예를 들면 데이타 메모리 등을 포함하지 않아도 된다. 또한, 측정 장치(20)에 의하면, DUT(200)의 소비 전류가 고속으로 변동되어도 DUT(200)의 평균 소비 전류와 기준 전류 I_REF를 정확하게 비교할 수 있다. 또한, 측정 장치(20)에 의하면, 간단한 회로로 DUT(200)의 평균 소비 전류를 측정할 수 있으므로, 예를 들면 몇백 개 단위의 DUT(200)를 동시에 시험하는 경우일지라도 장치 구성을 작게 할 수 있다.

도 3은 본 실시 형태에 관한 적분부(30) 및 판정부(32)의 구성의 일례를 나타낸다. 적분부(30)는 일례로서 적분 회로(50), 기준 전류원(52), 전류 유입부(54), 및 방전부(56)를 포함하여도 된다. 또한, 판정부(32)는 일례로서 컴퍼레이터(58)를 포함하여도 된다.

적분 회로(50)는 전류 검출부(28)가 검출한 전류 I_RM과 기준 전류 I_REF의 차이에 따른 전하를 용량 성분에 축적하여 용량 성분의 양단에 발생하는 적분 전압 V_M을 적분값으로서 출력한다. 적분 회로(50)는 일례로서 연산 증폭기(60)와 적분 캐패시터(62)를 포함하여도 된다. 연산 증폭기(60)는 비반전 입력 단자가 공통 전위에 접속된다. 적분 캐패시터(62)는 연산 증폭기(60)의 출력 단자와 반전 입력 단자 사이에 접속된다.

이와 같은 적분 회로(50)는 연산 증폭기(60)의 반전 입력 단자에 입력되는 입력 전류에 따른 전하를 적분 캐패시터(62)에 축적한다. 그리고, 적분 회로(50)는 전하를 축적한 적분 캐패시터(62)의 양단에 발생하는 적분 전압 V_M을 출력할 수 있다. 또한, 적분 회로(50)는 입력 전류의 적분 결과와 음양이 반전된 적분 전압 V_M을 출력한다.

기준 전류원(52)은 연산 증폭기(60)의 반전 입력 단자로부터 기준 전류 I_REF를 흘러 나가게 한다. 전류 유입부(54)는 연산 증폭기(60)의 반전 입력 단자에 전류 검출부(28)가 검출한 전류 I_RM을 유입시킨다. 따라서, 기준 전류원(52) 및 전류 유입부(54)는 전류 검출부(28)가 검출한 전류 I_RM으로부터 기준 전류 I_REF를 뺀 차이를 입력 전류로서 연산 증폭기(60)의 반전 입력 단자에 제공할 수 있다.

기준 전류원(52)은 일례로서 제1 전압 팔로워 회로(64)와 제1 기준 저항(66)을 포함하여도 된다. 제1 전압 팔로워 회로(64)는 입력 단자에 설정부(34)로부터 기준 전압 -V_REF가 주어지며, 출력 단자로부터 기준 전압 -V_REF와 동일 전압을 출력한다. 제1 기준 저항(66)은 제1 전압 팔로워 회로(64)의 출력 단자와 연산 증폭기(60)의 반전 입력 단자 사이에 접속되며, 미리 정해진 저항값 R_REF1을 가진다. 이와 같은 기준 전류원(52)은 기준 전압 V_REF를 저항값 R_REF1로 나눈 기준 전류 I_REF(=V_REF/R_REF1)를 연산 증폭기(60)의 반전 입력 단자로부터 흘러 나가게 할 수 있다.

전류 유입부(54)는 일례로서 제2 전압 팔로워 회로(68)와 제2 기준 저항(70)을 포함하여도 된다. 제2 전압 팔로워 회로(68)는 입력 단자에 전류 검출부(28)로부터 검출 전압 V_X가 주어지며, 출력 단자로부터 검출 전압 V_X와 동일 전압을 출력한다. 제2 기준 저항(70)은 제2 전압 팔로워 회로(68)의 출력 단자와 연산 증폭기(60)의 반전 입력 단자 사이에 접속되며, 미리 정해진 저항값 R_REF2를 가진다. 이와 같은 전류 유입부(54)는 검출 전압 V_X를 저항값 R_REF2로 나눈 전류 I_RM(=V_X/R_REF2)을 연산 증폭기(60)의 반전 입력 단자에 유입시킬 수 있다. 또한, 저항값 R_REF2는 일례로서 전류 검출부(28)의 검출 전압 V_X와 배선(12)에 흐르는 전류 I_RM의 관계로부터 미리 정해져도 된다.

방전부(56)는 시험에 앞서 적분 회로(50)의 적분 캐패시터(62)에 축적된 전하를 방전한다. 방전부(56)는 일례로서 방전 스위치(72), 제1 전환 스위치(74), 및 제2 전환 스위치(76)를 포함하여도 된다. 방전 스위치(72)는 방전 시에 적분 캐패시터(62)의 양단을 단락한다. 또한, 방전 스위치(72)는 시험 시에 적분 캐패시터(62)의 양단을 개방한다.

제1 전환 스위치(74)는 방전 시에 제1 전압 팔로워 회로(64)의 입력 단자를 공통 전위에 접속시킨다. 제1 전환 스위치(74)는 시험 시에 제1 전압 팔로워 회로(64)의 입력 단자를 기준 전압 -V_REF에 접속시킨다. 제2 전환 스위치(76)는 방전 시에 제2 전압 팔로워 회로(68)의 입력 단자를 공통 전위에 접속한다. 제2 전환 스위치(76)는 시험 시에 제2 전압 팔로워 회로(68)의 입력 단자를 검출 전압 V_X에 접속한다.

이와 같은 방전부(56)는 방전 시에 적분 회로(50)에 축적된 전하를 방전할 수 있다. 또한, 이와 같은 방전부(56)는 시험 시에 적분 회로(50)에 전류 검출부(28)가 검출한 전류 I_RM과 기준 전류 I_REF의 차이에 따른 전하를 축적시킬 수 있다.

컴퍼레이터(58)는 적분 회로(50)가 출력한 적분 전압 V_M과 공통 전위(예를 들면, 그라운드 전위)를 비교하고, 비교 결과에 따른 판정 결과를 출력한다. 즉, 컴퍼레이터(58)는 적분 회로(50)가 출력한 적분 전압 V_M이 양수인 지 음수인 지를 검출하여 양음에 따른 판정 결과를 출력할 수 있다.

컴퍼레이터(58)는 일례로서 적분 전압 V_M이 양수(예를 들면, 0 이상)의 경우, DUT(200)의 평균 소비 전류가 미리 정해진 기준 전류 I_REF 이하라고 판단해서 패스를 출력하여도 된다. 또한, 컴퍼레이터(58)는 일례로서 적분 전압 V_M이 음수(예를 들면, 0 미만)의 경우, DUT(200)의 평균 소비 전류가 미리 정해진 기준 전류 I_REF보다 크다고 판단해서 페일을 출력하여도 된다. 이와 같이 컴퍼레이터(58)는 적분 회로(50)가 출력한 적분 전압 V_M의 양음을 검출하면 되므로, 간단한 구성으로 양부를 판정할 수 있다.

도 4는 시험 시의 DUT(200)에 공급되는 구동 전류 Idd(=DUT(200)의 소비 전류)의 일례를 나타낸다. 시험 장치(10)는 일례로서 시험 시에 도 4에 나타내는 바와 같은 구동 전류 Idd가 흐르도록 DUT(200)를 동작시켜도 된다.

즉, 시험 장치(10)는 시험 시에 도 4에 나타내는 바와 같이 구동 전류 Idd가 0.50A 및 1.00A를 4μs 주기(듀티 50%)에서 전환하도록 DUT(200)를 동작시켜도 된다. 이 결과, DUT(200)는 시각(0μs) 이후에 평균 소비 전류가 0.75A로 된다. 또한, 도 4의 예에서는 시험 장치(10)는 시각(0μs)보다 전에 평균 소비 전류가 0.50A로 되도록 DUT(200)를 동작시키고 있다.

도 5는 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 전압 공급부(18)로부터 출력되는 출력 전류 I_P의 시뮬레이션 결과를 나타낸다. 또한, 도 5는 제1 캐패시터(24)가 330μF, 제2 캐패시터(26)가 1μF, 전압 공급부(18)로부터 검출단(14)까지의 배선 저항이 5mΩ, 및 검출단(14)으로부터 DUT(200)까지의 배선 저항이 5mΩ이며, 또한 검출단(14)의 전압값을 1.20V로 되도록 제어한 경우의 시뮬레이션 결과를 나타낸다. 또한, 도 6 내지 도 9에서도 같은 조건 하에서의 시뮬레이션 결과를 나타낸다.

도 5에 나타내는 바와 같이, 전압 공급부(18)는 DUT(200)의 평균 소비 전류 로부터 응답이 늦어진 출력 전류 I_P를 출력한다. 구체적으로는, 전압 공급부(18)는 시각 200μs에 DUT(200)의 평균 소비 전류(0.75A)에 달하는 출력 전류 I_P를 출력한다.

도 6은 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 구동 전압 Vdd의 시뮬레이션 결과를 나타낸다. 전압 공급부(18)는 출력 전류 I_P를 증가시키고 있는 기간에 출력 전압을 저하시킨다. 그리고, 전압 공급부(18)는 출력 전류 I_P가 안정화된 후에 출력 전압을 회복시킨다. 따라서, 구동 전압 Vdd는 도 6에 나타내는 바와 같이 출력 전류 I_P가 안정화되기 전(시각 0 내지 200(μs))에 서서히 저하하고 출력 전류 I_P가 안정화된 후(시각 200μs 이후)에 상승한다.

도 7은 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 제1 캐패시터(24)에 흐르는 전류 I_CL1의 시뮬레이션 결과를 나타낸다. 제1 캐패시터(24)에 흐르는 전류 I_CL1은 구동 전류 Idd의 변동에 동기하여 진폭이 변화된다.

또한, 제1 캐패시터(24)는 DUT(200)의 평균 소비 전류의 변화에 대하여 출력 전류 I_P의 응답이 늦어진 경우, 평균 소비 전류로부터 출력 전류 I_P를 뺀 부족분의 전류를 DUT(200)에 공급한다. 따라서, 전압 공급부(18)가 출력 전류 I_P를 증가시키고 있는 기간(시각 200μs 이전)에 전류 I_CL1은 평균치가 마이너스로 된다. 그리고, 출력 전류 I_P가 안정화된 시각 이후(시각 200μs 이후)에는 전류 I_CL1의 평균치는 마이너스로부터 0으로 향한다.

도 8은 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 제2 캐패시터(26)에 흐르는 전류 I_CL2의 시뮬레이션 결과를 나타낸다. 제1 캐패시터(24)에 흐르는 전류 I_CL2는 구동 전류 Idd의 변동에 동기하여 진폭이 변화된다. 단지, 제2 캐패시터(26)는 제1 캐패시터(24)보다도 용량이 대단히 작기 때문에, 평균 소비 전류로부터 출력 전류 I_P를 뺀 부족분의 전류를 DUT(200)에 공급할 수 없다. 따라서, 전류 I_CL2는 DUT(200)의 평균 소비 전류에 변화가 생겼다고 하여도 평균치가 0로 된다.

도 9는 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 제1 캐패시터(24)와 제2 캐패시터(26) 사이에서 배선(12)에 흐르는 전류 I_RM의 시뮬레이션 결과를 나타낸다. 도 9에 나타내는 바와 같이, 전류 I_RM은 모든 시각에서 평균치가 0.75A로 되고 있다. 즉, 전압 공급부(18)가 출력 전류 I_P를 증가시키고 있는 기간(시각 200μs 이전)에도 전류 I_RM은 평균치가 DUT(200)의 평균 소비 전류와 일치한다.

시험 장치(10)는 제1 캐패시터(24)와 제2 캐패시터(26) 사이에서 배선(12)에 흐르는 전류 I_RM과 기준 전류 I_REF의 차이를 적분한 적분값에 기초하여 DUT(200)의 평균 소비 전류가 미리 정해진 기준 전류 I_REF보다 큰지 여부를 판정한다. 따라서, 시험 장치(10)는 모든 시각에서 DUT(200)의 평균 소비 전류가 미리 정해진 기준 전류 I_REF보다 큰지 여부를 높은 정밀도로 판정할 수 있다.

도 10은 본 실시 형태의 제1 변형예에 관한 시험 장치(10)의 구성을 DUT(200)와 함께 나타낸다. 도 11은 제1 변형예에 관한 시험 장치(10)의 서치부(82)가 설정하는 기준 전류 I_REF의 일례를 나타낸다. 본 변형예에 따른 시험 장치(10)는 도 1에 나타낸 시험 장치(10)와 실질적으로 동일한 기능 및 구성을 취하므로, 도 1에 나타낸 부재와 실질적으로 동일한 구성 및 기능을 갖는 부재에 대해서는 도면에서 동일한 부호를 기입하고, 이하 상이점을 제외하고 설명을 생략한다.

본 변형예에 따른 시험 장치(10)는 서치부(82)를 더 포함하여도 된다. 본 변형예에서는 배선에 흐르는 전류의 전류값을 측정하는 측정 프로그램을 시스템 제어 장치(23) 내부의 CPU가 실행함으로써 당해 시스템 제어 장치(23)가 서치부(82)로서 기능한다. 서치부(82)는 이진 탐색의 방법을 이용하여 직전의 시험에서의 판정 결과에 따라 시험마다 기준 전류 I_REF를 변경하여 배선(12)에 흐르는 전류 I_RM의 전류값(절대치)을 결정한다.

보다 자세하게는, 우선 서치부(82)는 측정 범위 내의 중심의 기준 전류 I_REF를 설정한다. 계속해서, 서치부(82)는 당해 시험 장치(10)로 하여금 시험을 실행 하게 한다. 즉, 서치부(82)는 DUT(200)의 평균 소비 전류가 기준 전류 I_REF보다 큰지 여부를 판정하게 한다.

계속해서, 서치부(82)는 얻어진 판정 결과에 따라 배선(12)에 흐르는 전류 I_RM이 측정 범위를 기준 전류 I_REF에서 상하로 분할한 어느 범위에 속하는 지를 결정한다. 계속해서, 서치부(82)는 결정한 범위를 새로운 측정 범위로 해서 새로운 측정 범위 내의 중심의 새로운 기준 전류 I_REF를 설정한다. 그리고, 서치부(82)는 이상의 처리를 복수회 반복하여 배선(12)에 흐르는 전류 I_RM이 속하는 범위를 좁힘으로써 배선(12)에 흐르는 전류 I_RM의 전류값(절대치)을 결정한다.

일례로서, 서치부(82)는 예를 들면 도 11에 표현되는 바와 같이, 우선 최초의 측정 범위(예를 들면, 0A 내지 1A) 내의 중심의 기준 전류 I_REF(예를 들면, 0.5A)을 설정한다. 계속해서, 서치부(82)는 당해 시험 장치(10)로 하여금 1회째의 시험을 실행하게 한다. 서치부(82)는 1회째의 시험을 실행한 결과 얻어진 판정 결과(패스 또는 페일)에 따라 배선(12)에 흐르는 전류 I_RM이 측정 범위를 기준 전류 I_REF에서 상하로 분할한 하측 범위(0A 내지 0.5A) 또는 상측 범위(0.5A 내지 1A)의 어느 범위에 속하는 지를 결정한다. 본 예에서는, 1회째의 시험에서 판정 결과가 페일이므로, 서치부(82)는 전류 I_RM이 상측 범위(0.5A 내지 1A)에 속한다고 결정한다.

계속해서, 서치부(82)는 결정한 범위(0.5A 내지 1A)를 새로운 측정 범위로 해서 새로운 측정 범위 내의 중심의 새로운 기준 전류 I_REF(예를 들면, 0.75A)를 설정한다. 그리고, 서치부(82)는 당해 시험 장치(10)로 하여금 2회째의 시험을 실행하게 하고, 1회째의 시험과 같은 처리를 반복한다.

서치부(82)는 3회째 이후의 시험도 마찬가지로 실행한다. 그리고, 서치부(82)는 전류 I_RM이 속하는 범위를 좁혀서 최종적으로 전류 I_RM의 전류값을 결정한다. 이와 같이 본 변형예에 따른 시험 장치(10)에 의하면, DUT(200)의 평균 소비 전류의 절대치를 측정할 수 있다.

도 12는 본 실시 형태의 제2 변형예에 관한 측정 장치(20)의 구성을 DUT(200)와 함께 나타낸다. 본 변형예에 따른 측정 장치(20)는 도 2에 나타낸 측정 장치(20)와 실질적으로 동일한 기능 및 구성을 취하므로, 도 2에 나타낸 부재와 실질적으로 동일한 구성 및 기능을 갖는 부재에 대해서는 도면에서 동일한 부호를 기입하고, 이하 상이점을 제외하고 설명을 생략한다.

본 변형예에 따른 측정 장치(20)는 적분부(30) 및 판정부(32)를 대신하여, 제1 적분부(30-1), 제2 적분부(30-2), 제1 판정부(32-1), 제2 판정부(32-2), 및 선택 출력기(84)를 포함한다. 제1 적분부(30-1) 및 제2 적분부(30-2)의 각각은 전류 검출부(28)가 검출한 전류 I_RM과 미리 정해진 기준 전류 I_REF의 차이에 따른 전하를 용량 성분에 축적하여 용량 성분의 양단에 발생하는 적분 전압을 출력한다. 제1 적분부(30-1) 및 제2 적분부(30-2)의 각각은 일례로서 도 3에 나타나는 구성을 가 져도 된다.

제1 판정부(32-1)는 제1 적분부(30-1)가 출력한 적분 전압에 기초하여 DUT(200)의 양부를 판정한다. 제2 판정부(32-2)는 제2 적분부(30-2)가 출력한 적분 전압에 기초하여 DUT(200)의 양부를 판정한다. 제1 판정부(32-1) 및 제2 판정부(32-2)의 각각은 일례로서 판정부(32)와 동일한 구성 및 기능을 가져도 된다. 선택 출력기(84)는 제1 판정부(32-1) 및 제2 판정부(32-2) 가운데 지정된 한 쪽으로부터 출력된 판정 결과를 선택하여 출력한다.

제어부(36)는 제1 적분부(30-1) 및 제2 적분부(30-2)의 적분 기간 및 방전 기간을 제어한다. 또한, 제어부(36)는 제1 판정부(32-1) 및 제2 판정부(32-2) 가운데 판정 결과를 출력하여야 하는 한 쪽을 선택 출력기(84)에 대하여 지정한다.

여기서, 제어부(36)는 제1 적분부(30-1) 및 제2 적분부(30-2)를 시험마다 교대로 선택하여 전하를 축적해서 적분값을 출력하게 한다. 그리고, 제어부(36)는 제1 적분부(30-1)가 전하를 축적하는 중에 제2 적분부(30-2)에 축적된 전하를 방전시킨다. 또한, 제어부(36)는 제2 적분부(30-2)가 전하를 축적하는 중에 제1 적분부(30-1)에 축적된 전하를 방전시킨다.

이와 같은 변형예에 따른 측정 장치(20)에 의하면, 방전을 위하여 시험을 실행할 수 없는 기간을 없앨 수 있다. 이에 따라, 이러한 측정 장치(20)를 포함하는 시험 장치(10)에 의하면 시험 기간을 단축할 수 있다.

도 13은 본 실시 형태의 제3 변형예에 관한 시험 장치(300)의 구성을 DUT(200)와 함께 나타낸다. 본 변형예에 따른 시험 장치(300)는 도 1 내지 도 3에 나타낸 시험 장치(10)와 실질적으로 동일한 기능 및 구성을 취하므로, 도 1 내지 도 3에 나타낸 부재와 실질적으로 동일한 구성 및 기능을 갖는 부재에 대해서는 도면에서 동일한 부호를 붙이고 설명을 생략한다.

시험 장치(300)는 신호 발생부(17), 전압 공급부(18), 측정 장치(310), 기준 전압 발생부(21), 신호 취득부(22), 시스템 제어 장치(23), 및 아날로그 디지털(A/D) 변환부(320)를 포함하며, DUT(200)를 시험한다. 측정 장치(310)는 측정 장치(20)와 마찬가지의 구성 및 기능을 갖는다. 측정 장치(310)는 제1 캐패시터(24), 제2 캐패시터(26), 전류 검출부(330), 적분부(340), 판정부(350), 및 제어부(360)를 포함한다. 제어부(360)는 설정부(34) 및 제어부(36)와 마찬가지의 기능을 가져도 된다.

도 14는 본 실시 형태에 관한 전류 검출부(330)의 구성을 전압 공급부(18) 및 DUT(200)와 함께 나타낸다. 전류 검출부(330)는 일례로서 검출 저항(42), 전위차 검출부(44), 및 입력 전환부(332)를 포함하여도 된다. 검출 저항(42)은 코일로 대체될 수 있다. 입력 전환부(332)는 배선(12)에 흐르는 전류 I_RM을 검출하는 검출시 입력, 또는 배선(12)에 흐르는 전류를 0으로 한 경우와 마찬가지의 입력이 되는 보정시 입력 중 어느 하나의 입력을 선택한다. 배선(12)에 흐르는 전류를 0으로 한 경우와 마찬가지의 입력으로서, 예를 들면 전위차 검출부(44)의 입력간을 쇼트하는 것과 같은 입력을 예시할 수 있다.

입력 전환부(332)가 보정시 입력을 선택함으로써 전위차 검출부(44)의 출력 Vx는 오프셋 오차를 출력한다. 예를 들면, 전위차 검출부(44)의 오프셋이 100μV, 게인이 100인 경우, 오프셋 오차 전압은 (오프셋)×(게인+1)로서 10.1mV가 된다. Idd가 2A, 검출 저항(42)이 5mΩ이라고 하면, 게인이 100이므로 신호 출력 전압은 1V가 된다. 2A의 측정에 대하여 오프셋 오차 전압이 약 1% 포함되게 되는데 오차로서는 결코 작지 않다.

도 15는 본 실시 형태에 관한 적분부(340)의 구성의 일례를 나타낸다. 적분부(340)는 적분 회로(50), 방전부(56), 기준 전류원(342), 기준 전환부(344), 및 오프셋 보정부(346)를 포함한다. 적분 회로(50)는 연산 증폭기(60)와 적분 캐패시터(62)를 포함하며, 전류 검출부(330)가 검출한 전류 I_RM과 기준 전류 I_REF의 차이에 따른 전하를 용량 성분의 일례이어도 되는 적분 캐패시터(62)에 축적하여 용량 성분의 양단에 발생하는 적분 전압 V_M을 적분값으로서 출력한다. 방전부(56)는 방전 스위치(72)를 포함한다. 방전부(56)는 시험에 앞서 적분 회로(50)에 축적된 전하를 방전한다.

기준 전류원(342)은 적분 회로(50)의 입력으로부터 기준 전류 I_REF를 흘러나가게 한다. 기준 전류원(342)은 제1 전압 팔로워 회로(64)와 제1 기준 저항(66)을 포함한다. 제2 기준 저항(70)은 전류 유입부(54)와 마찬가지로 기능한다. 기준 전환부(344)는 기준 전류원(342)의 기준 입력을 기준 전압 V_REF에 결합할 지 접지 전압에 결합할 지를 선택한다.

오프셋 보정부(346)는 적분 회로(50)의 입력에 생기는 오프셋을 보정한다. 오프셋 보정부(346)는 입력 전환부(332)가 보정시 입력을 선택하며 기준 전환부(344)가 접지 전압을 선택하고 있는 경우 즉 보정 시에 전류 검출부(330)가 출력하는 오프셋 오차 전압을 축적하는 보정 캐패시터(402)를 포함한다. 그리고, 오프셋 보정부(346)는 입력 전환부(332)가 검출시 입력을 선택하며 기준 전환부(344)가 기준 전압을 선택하고 있는 경우 즉 측정 시에 보정 캐패시터(402)에 축적된 오프셋 오차 전압의 -1배의 전압을 출력한다. 스위치(404)는 보정 시에 쇼트되며 측정 시에 오픈된다.

도시하는 바와 같이, 보정 캐패시터(402)에 축적된 오프셋 오차 전압이 연산 증폭기(400)의 정입력 단자에 입력되며 부입력 단자에는 출력이 귀환되므로, 연산 증폭기(400)의 출력 V1은 축적된 오프셋 오차 전압과 동등하다. 한편, 제1 전압 팔로워 회로(64)의 귀환부에 저항(406)을 통해서 출력 V1이 접속되므로, 저항(406)과 저항(408)이 동등한 저항값이면 출력 V1의 -1배가 제1 전압 팔로워 회로(64)의 출력 V2에 중첩된다. 이것은 오프셋 오차 전압에 기인하는 전류를 캔슬하는 것과 같은 기준 전류 성분을 발생시켜서 오프셋 오차의 영향을 감소시킬 수 있다.

도 16은 본 실시 형태에 관한 판정부(350)의 구성의 일례를 나타낸다. 판정부(350)는 입력 전환부(332)가 보정시 입력을 선택하며 기준 전환부(344)가 접지 전압을 선택하고 있는 경우 즉 보정 시에 적분 회로(50)의 출력에 생기는 오프셋을 보유하는 오프셋 보유부(352)를 포함한다. 오프셋 보유부(352)는 오프셋 캐패시터(452)와 스위치(454)를 포함하며, 적분 회로(50)의 출력에 생기는 오프셋은 오프셋 캐패시터(452)에 축적된다. 보정 시에 스위치(454)는 쇼트되며 측정 시 에 스위치(454)는 오픈된다.

판정부(350)는 입력 전환부(332)가 검출시 입력을 선택하며 기준 전환부(344)가 기준 전압을 선택하고 있는 경우 즉 측정 시에 오프셋 보유부(352)의 오프셋 캐패시터(452)에 보유된 오프셋 전압을 기준으로 DUT(200)의 양부를 판정한다. 이에 따라, 컴퍼레이터(58)보다 전단에서 발생하는 오프셋을 보정하여 고정밀도의 전류 측정이 가능하게 된다.

또한, 적분값을 증폭하고 증폭된 적분값을 판정부(350)에 제공하는 저전압 증폭기(354)를 포함하여도 된다. 오프셋 보정에 의해 적분값이 충분히 낮은 레벨로 되므로, 저전압 증폭기(354)에 의해 적분값을 증폭하는 의의는 크다.

아날로그 디지털 변환부(320)는 적분값을 계측한다. 아날로그 디지털 변환부(320)는 측정 주기마다 적분값을 계측한 디지털 값을 기록부에 기록하고, 일련의 계측 전 또는 후에 기준 전류만을 입력으로 한 경우의 계측값을 계측하고, 당해 계측값으로 기록부에 기록된 측정 주기마다의 디지털 값을 스케일링할 수 있다. 또한, 스케일링 처리하는 처리부 및 기록부는 시스템 제어 장치(23)에 포함되어도 된다. 아날로그 디지털 변환부(320)에 따르면, 일련의 계측 전 또는 후에 기준 전류를 한번만 측정하여 전류값의 스케일링을 수행할 수 있다. 이 스케일링에 의하여 각 측정 주기에 측정된 디지털 값의 전류값을 알 수 있다.

도 17은 제3 변형예에 관한 시험 장치(300)의 동작의 일례를 나타낸다. XSTSP는 스위치(404)의 제어 신호를, XIN은 입력 전환부(332)의 제어 신호를, 그리고 XREF는 기준 전환부(344)의 제어 신호를 나타낸다. 이들 제어 신호가 모두 논 리적으로 로우 레벨인 t(n)의 기간에 전류 측정이 실행된다. 전류 측정은 DUT(200)에 유입되는 전류 Idd가 기준 전류(도면에서 파선으로 나타낸다)와의 차이를 적분 회로(50)의 출력 V_M(V4)로서 검출한다. 출력 V_M(V4)이 양수 혹은 음수의 값으로 되는 지에 따라 양부 판정을 수행할 수 있다. 또한, ta는 출력 V_M(V4)의 값을 보유하는 기간이며, 그 동안에 아날로그 디지털 변환부(320)에 의해 출력인 적분값이 취득된다. 취득된 적분값은 t(ref)의 기간에 계측된 기준 전류만의 적분값으로 스케일링할 수 있다.

이상, 본 발명의 (한) 측면을 실시 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 더할 수 있다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 특허 청구의 범위의 기재로부터 명확하다.

특허청구의 범위, 명세서, 및 도면 중에 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 절차, 스텝, 및 단계 등의 각 처리의 실행 순서는 특별히 "보다 앞에", "앞서" 등으로 명시되어 있지 않으며 또한 앞의 처리의 출력을 뒤의 처리에서 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의하여야 한다. 특허청구의 범위, 명세서, 및 도면 중의 동작 흐름에 관하여 편의상 "우선", "다음에" 등을 이용하여 설명하였어도, 이 순서대로 실시하는 것이 필수인 것을 의미하는 것은 아니다.

도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 DUT(200)와 함께 나타낸다.

도 2는 본 실시 형태에 관한 측정 장치(20)의 구성을 전압 공급부(18) 및 DUT(200)와 함께 나타낸다.

도 3은 본 실시 형태에 관한 적분부(30) 및 판정부(32)의 구성의 일례를 나타낸다.

도 4는 시험 시의 DUT(200)에 공급되는 구동 전류 Idd(= DUT(200)의 소비 전류)의 일례를 나타낸다.

도 5는 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 전압 공급부(18)로부터 출력되는 출력 전류 I_P의 시뮬레이션 결과를 나타낸다.

도 6은 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 구동 전압 Vdd의 시뮬레이션 결과를 나타낸다.

도 7은 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 제1 캐패시터(24)에 흐르는 전류 I_CL1의 시뮬레이션 결과를 나타낸다.

도 8은 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 제2 캐패시터(26)에 흐르는 전류 I_CL2의 시뮬레이션 결과를 나타낸다.

도 9는 DUT(200)를 도 4에 나타내는 바와 같이 동작시킨 경우, 제1 캐패시터(24)와 제2 캐패시터(26) 사이에서 배선(12)에 흐르는 전류 I_RM의 시뮬레이 션 결과를 나타낸다.

도 10은 본 실시 형태의 제1 변형예에 관한 시험 장치(10)의 구성을 DUT(200)와 함께 나타낸다.

도 11은 제1 변형예에 관한 시험 장치(10)의 서치부(82)가 설정하는 기준 전류 I_REF의 일례를 나타낸다.

도 12는 본 실시 형태의 제2 변형예에 관한 시험 장치(10)의 구성을 DUT(200)와 함께 나타낸다.

도 13은 본 실시 형태의 제3 변형예에 관한 시험 장치(300)의 구성을 DUT(200)와 함께 나타낸다.

도 14는 본 실시 형태에 관한 전류 검출부(330)의 구성을 전압 공급부(18) 및 DUT(200)와 함께 나타낸다.

도 15는 본 실시 형태에 관한 적분부(340)의 구성의 일례를 나타낸다.

도 16은 본 실시 형태에 관한 판정부(350)의 구성의 일례를 나타낸다.

도 17은 제3 변형예에 관한 시험 장치(300)의 동작의 일례를 나타낸다.

<부호의 설명>

10 시험 장치, 12 배선, 14 검출단, 17 신호 발생부, 18 전압 공급부, 20 측정 장치, 21 기준 전압 발생부, 22 신호 취득부, 23 시스템 제어 장치, 24 제1 캐패시터, 26 제2 캐패시터, 28 전류 검출부, 30 적분부, 32 판정부, 34 설정부, 36 제어부, 42 검출 저항, 44 전위차 검출부, 50 적분 회로, 52 기준 전류원, 54 전류 유입부, 56 방전부, 58 컴퍼레이터, 60 연산 증폭기, 62 적분 캐패시터, 64 전압 팔로워 회로, 66 기준 저항, 68 전압 팔로워 회로, 70 기준 저항, 72 방전 스위치, 74 전환 스위치, 76 전환 스위치, 82 서치부, 84 선택 출력기, 200 DUT, 300 시험 장치, 310 측정 장치, 320 변환부, 330 전류 검출부, 332 입력 전환부, 340 적분부, 342 기준 전류원, 344 기준 전환부, 346 오프셋 보정부, 350 판정부, 352 오프셋 보유부, 354 저전압 증폭기, 360 제어부, 400 연산 증폭기, 402 보정 캐패시터, 404 스위치, 406 저항, 408 저항, 452 오프셋 캐패시터, 454 스위치

Claims

피시험 디바이스를 시험하는 시험 장치에 있어서,

전압을 배선을 통해서 피시험 디바이스에 공급하는 전압 공급부;

일단이 상기 배선에 접속되고, 타단이 공통 전위에 접속되는 제1 캐패시터;

상기 배선에서, 상기 제1 캐패시터와 상기 피시험 디바이스 사이의 위치에 흐르는 전류를 검출하는 전류 검출부;

상기 전류 검출부가 검출한 전류와 미리 정해진 기준 전류의 차이를 적분한 적분값을 출력하는 적분부; 및

상기 적분값에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부

를 포함하는 시험 장치.
제1항에 있어서,

일단이 상기 제1 캐패시터와 상기 피시험 디바이스 사이의 상기 배선에 접속되고, 타단이 상기 공통 전위에 접속되며, 용량이 상기 제1 캐패시터보다 작은 제2 캐패시터를 더 포함하며,

상기 전류 검출부는, 상기 배선에서 상기 제1 캐패시터와 상기 제2 캐패시터 사이의 위치에 흐르는 전류를 검출하는 시험 장치.
제1항 또는 제2항에 있어서,

상기 판정부는 상기 적분값이 양수인 지 음수인 지에 따라 상기 피시험 디바이스의 양부를 판정하는 시험 장치.
제1항 또는 제2항에 있어서,

상기 적분부는 상기 전류 검출부가 검출한 전류와 상기 기준 전류의 차이에 따른 전하를 용량 성분에 축적하여 상기 용량 성분의 양단에 발생되는 적분 전압을 적분값으로서 출력하는 적분 회로를 포함하는 시험 장치.
제4항에 있어서,

상기 적분 회로는,

비반전 입력 단자가 공통 전위에 접속된 연산 증폭기; 및

상기 연산 증폭기의 출력 단자와 반전 입력 단자 사이에 접속된 적분 캐패시터

를 포함하며,

상기 적분부는,

상기 연산 증폭기의 상기 반전 입력 단자로부터 상기 기준 전류를 흘러나가게 하는 기준 전류원; 및

상기 연산 증폭기의 상기 반전 입력 단자에 대하여 상기 전류 검출부가 검출한 전류를 유입시키는 전류 유입부를 더 포함하는 시험 장치.
제4항에 있어서,

상기 적분부는 시험에 앞서 상기 적분 회로에 축적된 전하를 방전하는 방전부를 더 포함하는 시험 장치.
제6항에 있어서,

당해 시험 장치의 상기 적분부는, 각각 상기 전류 검출부가 검출한 전류와 미리 정해진 기준 전류의 차이를 적분한 적분값을 출력하는 제1 적분부와 제2 적분부를 포함하며,

상기 제1 적분부가 상기 전하를 축적하는 중에 상기 제2 적분부에 축적된 전하를 방전시키는 제어부를 더 포함하는 시험 장치.
제1항 또는 제2항에 있어서,

측정 범위 내의 기준 전류를 설정하여 얻어진 판정 결과에 따라 상기 배선에 흐르는 전류가 상기 측정 범위를 상기 기준 전류에서 상하로 분할한 어느 범위에 속하는 지를 결정하고, 결정된 범위를 새로운 측정 범위로 해서 상기 새로운 측정 범위 내의 새로운 기준 전류를 설정하는 처리를 반복함으로써 상기 배선에 흐르는 전류가 속하는 범위를 좁혀서 상기 배선에 흐르는 전류의 전류값을 결정하는 서치부를 더 포함하는 시험 장치.
제1항 또는 제2항에 있어서,

시스템 제어 장치를 더 포함하며,

상기 시스템 제어 장치는 상기 배선에 흐르는 전류의 전류값을 측정하는 측정 프로그램을 실행함으로써,

측정 범위 내의 기준 전류를 설정해서 얻어진 판정 결과에 따라 상기 배선에 흐르는 전류가 상기 측정 범위를 상기 기준 전류에서 상하로 분할한 어느 범위에 속하는 지를 결정하고, 결정된 범위를 새로운 측정 범위로 해서 상기 새로운 측정 범위 내의 새로운 기준 전류를 설정하는 처리를 반복함으로서 상기 배선에 흐르는 전류가 속하는 범위를 좁혀서 상기 배선에 흐르는 전류의 전류값을 결정하는 시험 장치.
부하에 흐르는 전류를 측정하는 측정 장치에 있어서,

일단이 상기 부하에 전압을 공급하는 배선에 접속되고, 타단이 공통 전위에 접속되는 제1 캐패시터;

상기 배선에서, 상기 제1 캐패시터와 피시험 디바이스 사이의 위치에 흐르는 전류를 검출하는 전류 검출부; 및

상기 전류 검출부가 검출한 전류와 미리 정해진 기준 전류의 차이를 적분한 적분값을 출력하는 적분부

를 포함하는 측정 장치.
제1항 또는 제2항에 있어서,

상기 적분부는,

상기 전류 검출부가 검출한 전류와 상기 기준 전류의 차이에 따른 전하를 용 량 성분에 축적하여 상기 용량 성분의 양단에 발생하는 적분 전압을 적분값으로서 출력하는 적분 회로; 및

상기 적분 회로의 입력에 생기는 오프셋을 보정하는 오프셋 보정부

를 포함하는 시험 장치.
제11항에 있어서,

상기 전류 검출부는,

상기 배선에 흐르는 전류를 검출하는 검출시 입력 또는 상기 배선에 흐르는 전류를 0으로 한 경우와 같은 입력이 되는 보정시 입력의 어느 쪽의 입력을 선택하는 입력 전환부를 포함하며,

상기 적분부는,

상기 적분 회로의 입력으로부터 상기 기준 전류를 흘러나가게 하는 기준 전류원; 및

상기 기준 전류원의 기준 입력을 기준 전압에 결합할 지 접지 전압에 결합할 지를 선택하는 기준 전환부를 포함하며,

상기 오프셋 보정부는,

상기 입력 전환부가 상기 보정시 입력을 선택하며 상기 기준 전환부가 상기 접지 전압을 선택하고 있는 경우, 상기 전류 검출부가 출력하는 오프셋 오차 전압을 축적하는 보정 캐패시터를 포함하며,

상기 입력 전환부가 상기 검출시 입력을 선택하며 상기 기준 전환부가 상기 기준 전압을 선택하고 있는 경우, 상기 보정 캐패시터에 축적된 상기 오프셋 오차 전압의 -1배의 전압을 출력하는 시험 장치.
제12항에 있어서,

상기 적분부는 시험에 앞서 상기 적분 회로에 축적된 전하를 방전하는 방전부를 더 포함하는 시험 장치.
제13항에 있어서,

상기 판정부는,

상기 입력 전환부가 상기 보정시 입력을 선택하며 상기 기준 전환부가 상기 접지 전압을 선택하고 있는 경우, 상기 적분 회로의 출력에 생기는 오프셋을 보유하는 오프셋 보유부를 포함하며,

상기 입력 전환부가 상기 검출시 입력을 선택하며 상기 기준 전환부가 상기 기준 전압을 선택하고 있는 경우, 상기 오프셋 보유부에 보유된 오프셋 전압을 기준으로 상기 피시험 디바이스의 양부를 판정하는 시험 장치.
제14항에 있어서,

상기 적분값을 증폭시키고, 증폭된 적분값을 상기 판정부에 제공하는 저전압 증폭기를 더 포함하는 시험 장치.
제1항에 있어서,

상기 적분값을 계측하는 아날로그 디지털 변환부를 더 포함하며,

상기 아날로그 디지털 변환부는,

측정 주기마다 상기 적분값을 계측한 디지털 값을 기록하는 기록부; 및

일련의 계측 전 또는 후에 상기 기준 전류만을 입력으로 한 경우의 계측값으로 상기 기록부에 기록된 상기 측정 주기마다의 디지털 값을 스케일링하는 처리부를 포함하는 시험 장치.