JPH01112176A - 半導体集積回路装置の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、半導体集積回路装置の試験装置に関する。

［従来の技術］ 従来、この種の半導体集積回路装置の試験装置（以下Ｉ
Ｃテスタという）の有しているバイナリサーチ機能を用
いて被試験ＩＣの電気特性を試験する際、テストプログ
ラムでバイナリサーチ試験するパラメータ（例えば電源
電圧、ハイレベル入力端子、サンプリング信号等）とバ
イナリサーチする範囲とを設定し、ＩＣテスタはそのテ
ストプログラムの内容に従って設定されたパラメータの
値をその範囲内で変化させながら試験し、その範囲内に
存在する試験のパス領域とフェイル領域の境界値つまり
閾値を求める。

第３図に従来のバイナリサーチ機能を有するＩＣテスタ
の構成の概要を示す。１′は制御部、２は測定部、３は
被試験ＩＣである。制御部１′は測定部２を制御し、テ
ストプログラムで設定されたバイナリサーチ試験するパ
ラメータに対応した測定部２内のレジスタに試験値を送
出し試験開始を指示する。測定部２は制御部１′の制御
の基に測定部２内の各種資源を制御し、上述の試験値の
条件のもとて被試験ＩＣ３を試験し試験結果を制御部１
′へ送出する。制御部１′は先ずバイナリサーチ範囲の
上限値と下限値とで試験しそれ等の試験結果が互いに相
ａｌるつまりパスとフェイルとなることを確め、相反し
なければそのバイナリサーチ試験を終了（）、相反する
場合は以■の説明のような処理を行う。次に制御部１′
は直前の試験結果に基づき直前の試験結果がパスであれ
ば最後にツユイルした試験値と直前の試験値との差をと
り、その差がそのバイナリ４ノーチのパラメータの１ノ
ジスクに設定可能な最小値つまり分解能と等しければ直
前の試験値をバイナリサーチで得た値としバイナリサー
チ試験を終了し、一方分解能よりも大きければ、最後に
フェイルした試験値と直前の試験値との中間の値を次の
試験値とし、試験結果が一ノ］−イルであれば最後にパ
スした試験値と直前の試験値との差をとり、その差が上
述の分解能と等しければ、最後にパスした試験値をバイ
ナリサーチで得た値としバイナリサーチ試験を終了し、
一方分解能よりも人き（）れば、最後にパスした試験値
と直前の試験値との中間の値を次の試験値とする。

制御部１′は被試験ＩＣ３毎にデス１〜プログラムで設
定されたバイナリサーチ範囲で上述の方法によりバイナ
リサーチの対象であるパラメータのレジスタの最小分解
能まで求め、閾値を得ていた。

［発明が解決しようとする問題点コ 上ｊボした従来のＩＣテスタのバイナリサーチ機能は、
テストプログラムで設定されたバイナリサーチ範囲で試
験Ｊ−るのであるが、その際、バイナリサーチ範囲内に
存在する試験のパス領域とフェイル領域との境界値つま
り閾値を求めるための試験回数は、そのバイナリサーチ
範囲つまり上限と下限との差を、そのパラメータの分解
能を最小単位とする２進数で表現した場合、ｎデイジッ
ト必要とすれば（ｎ＋’ｌ）同質する。通常ＩＣの製造
プロセスは基本的にはバッチ処理であり、同一ロワ１〜
内のＩＣはほぼ同等の電気的特性を示し、バイナリサー
チ試験で得られるデータの頻度分イ「は、はぼ正規曲線
とみなされるが各ロット毎にその頻度分布は異なる。

−３＝ この為、テストプログラムで設定するバイナリサーチ範
囲は各ロットにも対応可能にするためにあらかじめある
程度冗長をもたせ広くとる。従って、バイナリサーチの
範囲の広いバイナリサーチ試験は、試験回数の増大を招
き、その結果その試験内容が例えば大容量メモリＩＣの
書き込み読み出し試験とかあるいはロジックＩＣで大容
量の試験パターンを用いる試験等のように試験時間が長
い場合、試験時間の長大化につながり試験コストを増大
させるといった欠点があった。

本発明の目的は前記問題点を解消した試験装置を提供す
ることにある。

［発明の従来技術に対する相違点］ 上述した従来のＩＣテスタのバイナリサーチ試験に対し
、本発明のＩＣテスタのバイナリサーチ試験は、制御部
の制御のもとてバイナリサーチ試験で得たデータを統計
処理する演算処理部を有し、演算処理部はバイナリサー
チで得たデータを格納するメモリ部と、メモリ部に格納
しているデータを単に平均値、標準偏差等を演算する演
算部とを有し、被試験ＩＣのロット固有のバイナリサー
チ範囲を算出し、このバイナリサーチ範囲を用いて試験
する制御部とで構成され、テストプログラムに設定され
た冗長度の大きいバイナリサーチ範囲とは別に、そのロ
ット固有のバイナリサーチ範囲を決定し、それを用いて
バイナリサーチ試験することにより試験回数を低減し、
その結果試験時間を短縮することができるという相違点
を有する。

［問題点を解決するための手段］ 本発明は半導体集積回路装置の試験装置において、バイ
ナリサーチ試験を制御する制御部と、バイナリサーチ試
験で得たデータを統計処理する演算処理部とから構成さ
れ、演算処理部はバイナリサーチで得たデータを格納す
るメモリ部と、メモリ部に格納しているデータに基いて
被試験半導体集積回路装置のロット固有で適性なパイプ
リリーーチ範囲を算出する演算部とを含み、該ロツ１へ
固イｊで適正なバイナリサーチ範囲を制御部に引き渡す
作用をする機能を備えたことを特徴とする半導体集積回
路装置の試験装置である。

［実施例］ 次に本発明について図面を参照して説明する。

第１図は本発明の実施例の概要図であり、図中、１は制
御部、２は測定部、３は被試験ＩＣ１４は演算処理部、
４０は演算部、４１はメモリ部である。

第２図はバイナリ１ノーチで得たデータの頻度を正規分
布に置換した図である。

本発明の制御部１はあらかじめテストプログラムで設定
された被試験ＩＣの１０ツト中の最初の任意のＮ個に対
し、テストプログラムで設定されるバイナリサーチの範
囲で測定部２を制御して試験をし、試験して得られたデ
ータをその都度演算処理部４へ送出する。

演算処理部４は制御部１より送出されるデータを演算部
４０を介してメモリ部４１に格納する。

次に演算処理部４０は制御部１とは独立して、つまり試
験中に上述のＮ個の被試験ＩＣ３のバイナリサーチで得
たデータの平均値、標準偏差をメモリ部４１に格納して
いるデータをもとに演算部４０で高速に演算し、テス［
−プログラムで設定された任意の演算式に基き、そのロ
ット固有のバイナリサーチ範囲を算出し、このバイナリ
サーチ範囲を制御部１へ送出する。例えば第２図で平均
値Ｘに対しプラス、マイナス３標準偏差内を新規のバイ
ナリサーチ範囲とするならば、テストプログラムで下限
Ｘ−３ａ、上限Ｘ＋３ａ（但しａは標準偏差）という具
合いに設定し、制御部１はこれをもとに演算処理部４に
対してＸ３　＝Ｘ−３ａ、　Ｘ３　’　−Ｘ＋３ａを要
求し、演算処理部４はＸ３．Ｘ３’を演算し制御部１へ
送出する。

制御部１はこのようにして得られたそのロット固有のバ
イナリサーチ範囲を用いて、ロット内のくＮ＋１）個目
の被試験ＩＣ３よりバイナリサーチ試験を行う。被試験
ＩＣによっては、上述のバイナリサーチ範囲内に求めよ
うとする閾値が存在しない場合、つまりその範囲である
上限、下限ともにパスあるいはフェイルになる場合は、
制御部１はテストプログラムで設定されたバイナリサー
チ範囲を用いて試験する。

上述の例は、ロット中の最初のＮ個に対しテストプロク
ラムで設定されたバイナリサーチ範囲を用いて試験し、
その結果よりバイナリサーチ範囲を決定し、（Ｎ＋１）
個目の被試験ＩＣ３よりそれを用いて試験する方法であ
ったが、第２の例として、ロット中の最初のＮ個に対し
テストプログラムで設定されたバイナリサーチ範囲を用
いて試験しその結果よりバイナリサーチ範囲を決定しく
Ｎ＋１）個目の被試験ＩＣ３よりそれを用いて試験し、
（Ｎ＋１＞個以降試験の毎に得られたデータを逐時演算
処理部４で上述の統附処理し、バイナリサーチ範囲をそ
の都度演算し、その都度得られたバイナリサーチ範囲を
用いて試験をするようにしでもよい。

尚、演算部４０は中央演算処理装置かディジタル信号処
理装置を用いて構成され、メモリ部４１は随時書き込み
読み出し可能な記憶回路を用いて構成される。又演算処
理部４は演算部４０とメモリ部４１を主要部とする他、
図示していないが、制御部１とのインタフェース部とで
構成される。

［発明の効果］ 以上説明したように本発明のＩＣテスタはバイナリサー
チ試験において制御部の制御のもとてバイナリサーチ試
験で得たデータを統計処理する演算処理部はバイナリサ
ーチで得たデータを格納するメモリ部と、メモリ部に格
納しているデータを基に例えば平均値、標準偏差等を演
算する演算部とを有し、被試験ＩＣのロツＩ〜固有のバ
イナリサーチ範囲を算出し、このバイナリサーチ範囲を
用いて試験する制御部とで構成され、テストプログラム
に設定された冗長度の大きいバイナリサーチ範囲とは別
にそのロット固有の、言い換えれば適性化したバイナリ
サーチ範囲を決定し、それを用いてバイナリサーチ試験
することにより試験回数を低減し、ひいては試験時間を
短縮できる効果がある。

【図面の簡単な説明】

第１図は本発明のバイナリサーチ機能を有するＩＣテス
タの一実施例を示すブロック図、第２図は本発明により
バイナリサーチで得たデータの頻度を正規分布に置換し
た図、第３図は従来のバイナリザーヂ機能を有するＩＣ
テスタの一実施例を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. （１）半導体集積回路装置の試験装置において、バイナ
   リサーチ試験を制御する制御部と、バイナリサーチ試験
   で得たデータを統計処理する演算処理部とから構成され
   、演算処理部はバイナリサーチで得たデータを格納する
   メモリ部と、メモリ部に格納しているデータに基いて被
   試験半導体集積回路装置のロット固有で適性なバイナリ
   サーチ範囲を算出する演算部とを含み、該ロット固有で
   適正なバイナリサーチ範囲を制御部に引き渡す作用をす
   る機能を備えたことを特徴とする半導体集積回路装置の
   試験装置。