KR20110007566A - 디지털-아날로그 변환기/증폭기 회로의 테스트 방법 및 시스템 - Google Patents

디지털-아날로그 변환기/증폭기 회로의 테스트 방법 및 시스템 Download PDF

Info

Publication number
KR20110007566A
KR20110007566A KR1020100008429A KR20100008429A KR20110007566A KR 20110007566 A KR20110007566 A KR 20110007566A KR 1020100008429 A KR1020100008429 A KR 1020100008429A KR 20100008429 A KR20100008429 A KR 20100008429A KR 20110007566 A KR20110007566 A KR 20110007566A
Authority
KR
South Korea
Prior art keywords
signal
dac
error
amplifier
circuit
Prior art date
Application number
KR1020100008429A
Other languages
English (en)
Other versions
KR101100611B1 (ko
Inventor
요시꾸니 고시마
세이이찌 쯔찌야
요시마사 산미야
존 윌리엄 케이
찌싱 라이
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20110007566A publication Critical patent/KR20110007566A/ko
Application granted granted Critical
Publication of KR101100611B1 publication Critical patent/KR101100611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for dc performance, i.e. static testing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/15—Means for deflecting or directing discharge
    • H01J2237/151—Electrostatic means
    • H01J2237/1518—Electrostatic means for X-Y scanning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/248—Components associated with the control of the tube
    • H01J2237/2485—Electric or electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 전자빔(e-빔) 마스크 전자 기기용 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템(200)에 관한 것이다. e-빔 마스크 라이터는 아날로그 전압 신호를 출력하는 DAC/증폭기 회로(202, 204, 206, 208)를 포함하고, 각 DAC/증폭기 회로(202, 204, 206, 208)는 제1 출력 단자(234, 236, 238, 240) 및 제2 출력 단자(218, 222, 226, 230)을 갖는다. 복수의 DAC/증폭기 회로(202, 204, 206, 208)의 제1 출력 단자(234, 236, 238, 240)는 각각 e-빔 마스크 라이터의 편향판에 결합되어 편향 전압으로서 출력 아날로그 전압을 제공한다. 테스트 시스템은 전압 신호를 합산하고 수신된 아날로그 전압 신호의 합을 표시하는 합산 신호를 출력하는 합산기 회로(280)와, 합산 신호를 디지털화하고 디지털화된 합산 신호를 오류 허용 범위와 비교하여 적어도 하나의 DAC/증폭기 회로(202, 204, 206, 208)가 작동 오류를 범하고 있는지의 여부를 검출하는 분석기 회로(252)를 포함한다.

Description

디지털-아날로그 변환기/증폭기 회로의 테스트 방법 및 시스템 {METHODS AND SYSTEMS FOR TESTING DIGITAL-TO-ANALOG CONVERTER/AMPLIFIER CIRCUITS}
본 명세서에 개시된 시스템 및 방법은 전자 회로 분야, 더욱 자세하게는, 디지털-아날로그 변환기/증폭기 회로를 테스트하는 방법 및 시스템에 관한 것이다.
집적 회로(ICs)는 다양한 전자 기기 및 전자 기기용 조립 블록으로서 광범위하게 사용된다. ICs는 ICs가 사용될 다양한 전자 기기의 작동 요건에 의해 전형적으로 안내되어 제조된다. 예를 들어, 제작 테스트가 실행되어 ICs의 작동 범위를 식별하고, 이에 따라 ICs가 평가된다. ICs의 허용 수준은 또한 제작 테스트시 설정될 수도 있다. 허용 수준을 결정하고 제어된 환경에서 ICs를 평가한 후, ICs는 ICs가 그 전체 수명동안 평가된 클록 속도로 작동하도록 기대되는 다양한 전자 기기(이후, "전계 실시"라고 칭함)에 설치될 수 있다.
전계에서의 전자 기기가 최소 필요 동력 소비를 유지하면서 최적 수준에서 작동하고 있는 것을 보장하기 위해, 전자 기기 내의 구성 요소들의 작동을 감시할 필요가 있다. 도 1을 참조하면, 하나의 이러한 구성 요소는 종래 디지털-아날로그 변환기/증폭기 회로(100)(이하, "DAC/증폭기 회로"라고 칭함)이다. 도 1에 도시된 바와 같이, DAC/증폭기 회로(100)는 DAC(102)와 증폭기(104)를 포함할 수 있다. 디지털 입력이 DAC(102)의 단자(106)로 제공될 수 있다. DAC(102)는 증폭기(104)의 단자(108)로 제공되는 디지털 입력을 아날로그 출력으로 변환하도록 구성된다. 증폭기(104)는 그후 아날로그 신호를 증폭시킬 수 있고 증폭된 신호를 단자(110)로 출력할 수 있다.
DAC/증폭기 회로(100)는 전자빔(e-빔) 마스크 라이터 장치를 포함하여 다양한 종래 장치에서 사용될 수 있다. 이러한 e-빔 마스크 라이터 장치는 반도체 장치 제조용 마스크의 제조에 사용된다. 회로(100)와 같은 DAC/증폭기 회로는 전형적으로 e-빔 마스크 라이터 장치용 빔 편향판에 인가되는 아날로그 전압을 생성한다. 이러한 마스크가 e-빔 라이터 장치에 의해 정확하게 생성되고 있는 것을 보장하기 위해, DAC/증폭기 회로(100)가 조정되어 고정 정착 시간 및 최소 오프셋 오류로 작동한다. 본 명세서에서 사용되는 바와 같이, 정착 시간은 디지털 값의 DAC로의 인가 또는 변경과 아날로그 출력이 고정 범위 내에서 도달되는 시간 사이의 간격이다. 또한, 본 명세서에서 사용되는 바와 같이, DAC의 오프셋 오류는 모든 제로의 디지털 입력에 대한 그 아날로그 출력이다. 따라서, 조정에 대하여, 예를 들어, 단자(104)에서의 디지털 입력의 인가 또는 변경을 따르면, DAC/증폭기 회로(100)의 정착 시간은 이상적인 최종값의 오류 허용 범위 내에서 증폭기 출력(110)에 도달되는 증폭된 아날로그 출력에 필요한 시간이다. 정착 시간이 조정된 값과 일치하지 않는 경우, DAC/증폭기 회로(100)는 정착 오류를 가졌다고 할 수 있다.
또한, 출력 단자(110)에서의 증폭된 출력이 오류 허용 범위 밖에 있는 경우, DAC/증폭기 회로(100)는 오프셋 오류를 가졌다고 할 수 있다. e-빔 마스크 라이터는 다수의 DAC/증폭기 회로(100)를 갖고, 마스크가 생성되는 정확도는 하나 이상의 DAC/증폭기 회로(100)가 오작동하는 경우 크게 영향을 받을 수 있다. 예를 들어, e-빔 마스크 라이터 내의 하나 이상의 DAC/증폭기 회로(100)가 오작동하고 이 오작동이 검출되지 않으면, 이 오작동은 오류를 갖는 마스크의 생성을 야기할 수 있다. 이러한 오류가 있는 마스크는 반도체 장치의 제조용으로 부적합할 것이다. 마스크 에러 검출은 전형적으로 고가의 마스크 검사 도구를 필요로 하고, ICs 제작의 전체 비용을 상승시킨다.
e-빔 마스크 라이터의 DAC/증폭기 회로의 성능을 감시하는 하나의 종래 방법으로 오프라인 테스트가 있다. 이러한 오프라인 테스트에 따르면, e-빔 라이터는 오프라인되고 그 내부의 DAC/증폭기 회로는 고정 입력 전압과 같은 고정 인자를 적용함으로써 감시 및 테스트된다. 따라서, 오프라인 테스트는 반도체 장치 제조 비용에 기여하는 마스크의 제조를 지연시킨다.
본 발명에 따른 실시예는 전술된 종래 기술의 하나 이상의 단점을 극복하고자 한다.
본 발명의 실시예에 따르면, 전자빔(e-빔) 마스크 라이터용 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템이 제공된다. e-빔 마스크 라이터는 아날로그 전압 신호를 출력하는 복수의 DAC/증폭기 회로를 포함하고, 각 DAC/증폭기 회로는 제1 출력 단자 및 제2 출력 단자를 갖고, 복수의 DAC/증폭기 회로의 제1 출력 단자는 e-빔 마스크 라이터의 편향판에 각각 결합되어 편향 전압으로서 출력 아날로그 전압을 제공한다. 테스트 시스템은 제2 출력 단자 상에서 출력 아날로그 신호를 수신하고, 수신된 전압 신호를 합산하고, 수신된 아날로그 전압 신호의 합을 표시하는 합산 신호를 출력하도록 결합된 합산기 회로와, 분석기 회로를 포함하고, 분석기 회로는 합산 신호를 디지털화하는 고속 디지타이저 회로와, 디지털화된 합산 신호를 수신하고, 디지털화된 합산 신호를 적어도 하나의 DAC/증폭기 회로에 작동 오류가 발생되고 있는 지의 여부를 검출하는 오류 허용 범위와 비교하도록 결합된 오류 검출 회로를 포함한다.
또한, 본 발명의 실시예에 따르면, 복수의 아날로그 전압 신호를 수신하여 아날로그 전압 신호를 합산하고 아날로그 전압 신호의 합을 표시하는 합산 신호를 출력하는 합산기 회로와, 소거 신호를 생성하는 신호 생성기와, 합산 신호를 수신하도록 결합된 분석기 회로를 포함하고, 상기 분석기 회로는 합산 신호를 디지털화된 합산 신호로 변환하는 고속 디지타이저와, 디지털화된 합산 신호 및 소거 신호를 수신하고, 소거 신호의 검출 주기시 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 작동 오류에 대한 디지털화된 합산 신호를 검사하도록 결합된 오류 검출 회로를 포함하는 테스트 장치가 제공된다.
또한, 본 발명의 실시예에 따른 테스트 장치가 제공된다. 테스트 장치는 합산 신호를 수신하고 합산 신호를 디지털화된 합산 신호로 변환하는 고속 디지타이저와, 고속 디지타이저 회로를 제어하도록 결합된 제어기와, 디지털화된 합산 신호 및 소거 신호를 수신하고, 소거 신호의 검출 주기시에 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 작동 오류에 대한 디지털화된 합산 신호를 검사하도록 결합된 오류 검출 회로와, 디지털화된 합산 신호가 오류 허용 범위 밖에 있는 경우에 검출된 작동 오류 및 대응 시간 스탬프의 기록을 저장하는 기억 장치를 포함한다.
또한, 본 발명의 실시예에 따르면, DAC/증폭기 테스트 시스템에 의해 복수의 DAC/증폭기 회로를 테스트하는 방법이 제공된다. 이 방법은 복수의 DAC/증폭기 회로에 의해 각각 출력된 복수의 아날로그 전압 신호를 수신하고, 아날로그 전압 신호를 합산하고, 아날로그 전압 신호의 합을 표시하는 합산 신호를 생성하고, 합산 신호를 디지털화된 합산 신호로 변환하고, 디지털화된 합산 신호를 검사하여 작동 오류를 검출하고, 작동 오류가 검출된 경우, 디지털화된 합산 신호를 나타내는 데이터 샘플을 포함하는 작동 오류의 기록을 DAC/증폭기 테스트 시스템의 기억 장치에 저장하는 것을 포함한다.
또한, 본 발명의 실시예에 따르면, 복수의 DAC/증폭기 회로의 테스트 방법이 제공된다. 이 방법은 복수의 DAC/증폭기 회로의 출력 전압을 기초로 한 합을 표시하는 합산 신호를 수신하고, 합산 신호를 디지털화된 합산 신호로 변환하고, 소거 신호를 수신하고, 소거 신호의 검출 주기시, 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 작동 오류에 대한 디지털화된 합산 신호를 검사하고, 디지털화된 합산 신호가 오류 허용 범위 외에 있는 경우에 작동 오류가 검출될 때 작동 오류의 기록을 분석기 회로의 기억 장치에 저장하는 것을 포함한다.
테스트 장치는 합산 신호를 수신하고 합산 신호를 디지털화된 합산 신호로 변환하는 고속 디지타이저와, 디지털화된 합산 신호 및 소거 신호를 수신하고, 소거 신호의 검출 주기시에 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 작동 오류에 대한 디지털화된 합산 신호를 검사하도록 결합된 오류 검출 회로와, 디지털화된 합산 신호가 오류 허용 범위 밖에 있는 경우에 검출된 작동 오류의 기록을 저장하는 기억 장치를 포함한다.
전술된 일반적인 기재 및 후술되는 상세 기재 양자는 단지 예시적이고 설명적인 것이며, 본 발명을 한정하는 것은 아니라는 것이 이해될 것이다.
본 명세서에 포함되고 그 일부를 구성하는 첨부된 도면은 다양한 실시예를 도시한다.
도 1은 종래 DAC/증폭기 회로의 개략도.
도 2는 본 발명의 실시예와 일치하는 DAC/증폭기 테스트 시스템을 도시하는 개략도.
도 3은 본 발명의 실시예와 일치하는 DAC/증폭기 회로에 대응하는 전압의 합산을 도시하는 개략도.
도 4a는 본 발명의 실시예와 일치하는 DAC/증폭기 회로의 무오류 작동을 나타내는 타이밍도.
도 4b는 본 발명의 실시예와 일치하는 DAC/증폭기 회로의 오류 있는 작동을 나타내는 타이밍도.
도 5는 본 발명의 실시예에 따른 DAC/증폭기 회로를 테스트하는 예시적인 방법의 흐름도.
도 6은 본 발명의 실시예와 일치하는 e-빔 마스크 라이터 내의 DAC/증폭기 테스트 시스템의 실시를 도시하는 개략도.
다음의 설명에서, 한정이 아닌 예시를 목적으로, 단계의 특정 순서, 구성 요소 및 구성과 같은 소정 기술 및 실시예가 본 명세서에서 나타내고 있는 기술의 완전한 이해를 제공하기 위해 기재된다. 첨부 도면의 맥락으로 기술 및 실시예가 주로 기재될 것이나, 당업자는 이 기술 및 실시예가 다른 회로 타입에서도 실시될 수 있다는 것을 또한 이해할 것이다.
첨부 도면에 그 예가 도시된 본 발명의 예시적인 실시예에 대해 참조가 상세하게 기술될 것이다. 가능하면, 동일한 도면 부호는 도면에 걸쳐 동일한 또는 유사한 부분의 지칭에 사용될 것이다.
도 2는 DAC/증폭기 테스트 시스템(200)을 도시한다. DAC/증폭기 테스트 시스템(200)은, 예를 들어 e-빔 마스크 라이터(mask writer)에서 실시될 수 있다. 예를 들어 한정하지는 않으나, 테스트 시스템(200)은 일본의 가부시키가이샤　뉴플레어　테크놀로지사에 의해 제공된 EBM-7000 e-빔 마스크 라이터에서 실시될 수 있다. 도 2를 참조하면, 복수의 DAC/증폭기 회로(202, 204, 206, 208)가 고입력 임피던스 버퍼 증폭기로서 각각 구성된 감시 회로(210, 212, 214, 216)에 그 출력 단자가 각각 결합되도록 배열된다. 각 감시 회로(210, 212, 214, 216)는 작동 증폭기와 직렬 결합된 저항기를 포함할 수 있다. 감시 회로(210, 212, 214, 216)는 또한 DAC/증폭기 회로(202, 204, 206, 208) 내에서 각각 실시될 수 있다.
도 2에 도시된 바와 같이, DAC/증폭기 회로(202)의 출력 단자(218)는 감시 회로(210)의 입력 단자(220)에 결합되고, DAC/증폭기 회로(204)의 출력 단자(222)는 감시 회로(212)의 입력 단자(224)에 결합되고, DAC/증폭기 회로(206)의 출력 단자(226)는 감시 회로(214)의 입력 단자(228)에 결합되고, DAC/증폭기 회로(208)의 출력 단자(230)는 감시 회로(216)의 입력 단자(232)에 결합된다. 또한, DAC/증폭기 회로(202, 204, 206, 208)는 추가 출력 단자(234, 236, 238, 240)를 각각 가질 수 있다. DAC/증폭기 테스트 시스템(200)이 e-빔 마스크 라이터에서 실시되는 경우, 출력 단자(234, 236, 238, 240)가 e-빔 마스크 라이터의 편향판(도시되지 않음)에 연결된다.
출력 단자(218, 222, 226, 230, 234, 236, 238, 240)는 실질적으로 동일한 아날로그 출력 전압을 e-빔 마스크 라이터 및 DAC/증폭기 테스트 시스템(200)에 병렬로 제공하는 기능을 각 DAC/증폭기 회로에 부여하도록 실시된다. 예를 들어, DAC/증폭기 회로(202)는 DAC/증폭기 테스트 시스템(200)에 의해 행해지는 테스트용 아날로그 출력 전압을 출력 단자(218)를 통해 감시 회로(210)에 제공한다. DAC/증폭기 회로(202)는 또한 실질적으로 동일한 아날로그 출력 전압을 출력 단자(234)를 통해 e-빔 마스크 라이터의 편향판에 제공하여 e-빔 마스크 라이터의 일부로서 작동한다.
감시 회로(210, 212, 214, 216)의 출력 단자(242, 244, 246, 248) 각각은 합산기 회로(280)에 결합되고, 합산기 회로(280)의 출력 단자(250)는 분석기 회로(252)에 결합된다. 분석기 회로(252)는 고속 디지타이저 회로(254)와, 오류 검출 회로(256)와, 기억 장치(258)와, 제어기(260)를 포함한다. 제어기(260)는 고속 디지타이저 회로(254)에 결합되어 실시간 처리 및 DAC/증폭기 회로(202, 204, 206, 208)의 테스트에 사용되는 데이터 저장을 제어한다. 고속 디지타이저 회로(254)는 예를 들어, 미국 오스틴 텍사스주의 내쇼날 인스트루먼트사에 의해 제공된 모델 5124EX 디지타이저를 사용함으로써 실시될 수 있다. 고속 디지타이저 회로(254) 및 제어기(260)는 기기(PXI)용 주변장치 상호연결(PCI) 확장과 같은 모듈식 전자기기 플랫폼을 기초로 할 수 있다.
시스템 처리 장치(262)가 분석기 회로(252)와 인터페이스로 연결되도록 구비될 수 있다. 이러한 인터페이스는 예를 들어, 분석기 회로(252)의 작동 인자를 조정하고 테스트 데이터를 수신하는 것을 포함할 수 있다.
오류 검출 회로(256)가 소정의 허용가능한 오류 허용 범위 외의 값만을 기억 장치(258)에 저장하도록 프로그램된 필드 프로그래머블 게이트 어레이(FPGA)를 사용함으로써 실시될 수 있다. 소정의 허용가능한 오류 허용 범위는 허용가능한 오류의 범위를 형성하는 소정 한계를 포함한다. 본 실시예에서, 오류 임계치는 e-빔 마스크 라이터의 빔이 의도 위치로부터 벗어나게 하여 전사된 마스크 상에 오류를 야기할 수 있는 전압 오류 수준이다.
소정의 허용가능한 오류 허용 범위를 나타내는 임계값은 테스트 시스템(200)의 작동 전에 오류 검출 회로(256) 내에 프로그램된다. 본 실시예에서, 오류 검출 회로(256)의 FPGA는 임계값을 저장하는 레지스터를 포함한다. 사용자는 시스템 처리 장치(262)를 사용함으로써 오류 검출 회로(256)와 인터페이스로 연결되어 테스트 시스템(200)의 작동시에 임계값을 변경할 수 있다. 기억 장치(258)는 예를 들어, EPROM, RAM, ROM, DRAM, EEPROM 및 플래시 기억 장치와 같은 반도체 기억 장치와, 내부 하드 디스크 및 이동식 디스크와 같은 자기 디스크와, 광자기 디스크와, CD-ROM 디스크를 포함하는 비휘발성 또는 휘발성 형식의 메모리를 사용함으로써 실시될 수 있다.
DAC/증폭기 테스트 시스템(200)은 또한 분석기 회로(252)에 소거 신호를 제공하는 신호 생성기(264)를 포함한다. 소거 신호는 오류 검출 회로(256)가 고속 디지타이저 회로(254)로부터 수신된 데이터가 소거 신호가 낮은 검출 주기시 소정의 허용가능한 오류 허용 범위 밖인지의 여부를 결정하도록 오류 검출 회로(256)의 작동 제어에 사용되는 디지털 신호일 수 있다. 본 실시예에서, 신호 생성기(264)는 e-빔 마스크 라이터의 소거판에 전달되는 소거 신호의 디지털 변환을 기초로 소거 신호를 생성할 수 있다. 소거판에 보내진 소거 신호는 신호 시스템(200)과 호환가능한 디지털형으로 변환된다. 대안으로, 신호 생성기(264)는 소거판에 전달되는 소거 신호와 관계 없이 DAC/증폭기 회로(202, 204, 206, 208)의 유효 출력을 나타내는 기준 소거 신호를 생성할 수 있다.
e-빔 마스크 라이터의 작동시, 저소거 신호는 DAC/증폭기 회로(202, 204, 206, 208)의 출력 전압이 편향판에 인가되는 소정값에서 안정화되는 주기를 나타내어, 이러한 주기시 전자 빔은 제조되는 마스크에 향할 수 있다. 저소거 신호의 주기는 50 나노초(ns) 내지 200ns 범위의 e-빔 마스크 라이터의 노출 사이클을 나타낸다. 반대로, 고소거 신호는 DAC/증폭기 회로(202, 204, 206, 208)의 출력 전압이 천이되고 정착되지 않은 주기를 나타내어, 이러한 주기시 전자 빔은 제조되는 마스크로부터 이탈 또는 차단된다. 고소거 신호의 주기는 약 50ns의 비활성 시간을 나타낸다.
후술되는 바와 같이, DAC/증폭기 테스트 시스템(200)은 DAC/증폭기 회로가 예를 들어, e-빔 마스크 라이터의 일부로서 고속 작동시 DAC/증폭기 회로(202, 204, 206, 208)의 테스트에 사용된다. 예를 들어, DAC/증폭기 회로(202, 204, 206, 208)는 각각 디지털 입력 신호가 DAC/증폭기 회로에 전달되는 경우에 그 각각의 출력 단자(218, 222, 226, 230) 상에 아날로그 출력 전압을 각각 출력할 수 있다. 디지털 입력 신호는 편향 전압 및 보정 전압을 나타내는 값이다. 디지털 편향 신호값은 e-빔 마스크 라이터의 편향판 인가용인 아날로그값으로 변환되는 전압을 나타낸다. 보정 전압은 오류 허용 외의 e-빔의 편향 보상에 사용된다. 일단 디지털 입력 신호가 아날로그값으로 변환되면, 아날로그 출력 전압은 각각 감시 회로(210, 212, 214, 216)의 입력 단자(220, 224, 228, 232)에 제공된다.
감시 회로(210, 212, 214, 216)는 노이즈 및 원인불명의 회로 임피던스 효과를 최소화함으로써 DAC/증폭기 회로(202, 204, 206, 208)의 각 아날로그 출력 전압을 정제하는 데에 사용된다. 감시 회로(210, 212, 214, 216)는 출력 단자(234, 236, 238, 240)를 통해 편향판으로 각각 보내지는 신호에의 역효과가 없이 DAC/증폭기 회로(202, 204, 206, 208)로부터 합산기 회로(280)로 신호를 전달한다. 감시 회로(210, 212, 214, 216)는 테스트 장치(200)에서 정확성에 대한 추가 회로 소자의 효과를 최소화함으로써 DAC/증폭기 회로(202, 204, 206, 208)로부터 편향판에 출력된 신호의 정확성이 유지된다는 것을 보장한다. 이러한 효과는 예를 들어, 빔의 반사 또는 DAC/증폭기 회로(202, 204, 206, 208)와 합산기 회로(280)와의 연결에 의해 야기된 간섭을 포함할 수 있다.
감시 회로(210, 212, 214, 216)는 아날로그 출력 전압을 정제하여 예를 들어 e-빔 마스크 라이터의 DAC/증폭기 회로(202, 204, 206, 208)의 정규 동작으로 DAC/증폭기 테스트 시스템(200)에서의 구성 요소에 의해 생성된 노이즈 및 간섭의 최소화에 사용된다. 이러한 정제된 아날로그 출력 전압은 감시 회로(210, 212, 214, 216)의 출력 단자(242, 244, 246, 248)를 통해 합산기 회로(280)에 각각 제공된다.
합산기 회로(280)는 정제된 전압을 합산하고, 합산 결과를 분석기 회로(252)에 제공한다. 고속 디지타이저 회로(254) 및 제어기(260)는 종렬로 작동하여 합산 신호를 디지털화한다. 본 실시예에서, 고속 디지타이저 회로(254)는 소거 신호의 고저에 관계 없이 계속적으로 작동한다. 오류 검출 회로(256)는 디지털화된 합산 신호와 신호 생성기에 의해 제공된 소거 신호를 수신한다. 오류 검출 회로(256)는 DAC/증폭기 회로(202, 204, 206, 208)의 작동시에 직면하는 상이한 오류 타입으로 인해 디지털화된 합산 신호가 전술된 소정의 허용가능한 오류 허용 범위 밖에 있는 경우에, 오류를 식별한다. 예를 들어, 오류 검출 회로(256)는 소거 신호의 낮음으로 인해 유발된 샘플링 간격시의 디지털화된 합산 신호의 값을 확인한다. 이상적인 작동 조건 하에서, 디지털화된 합산 신호는 더욱 자세하게 후술되는 합산기 회로(280)에 의해 합산된 정제된 전압의 대향 극성으로 인한 제로 볼트(0V)의 값을 나타낼 수 있다. 그러나, 오류 검출 회로(256)는 오류 허용 범위로 프로그램되어, 그럼에도 불구하고 허용가능한 작동 조건을 나타내는 비이상적인 작동 조건의 원인이 될 수 있다.
e-빔 마스크 라이터의 높은 작동 속도로 인해, 예를 들어, 소거 신호 주파수는 10MHz 정도일 수 있어, 오류 검출 회로(256)는 디지털화된 합산 신호로 나타내진 데이터의 연속 흐름을 수신한다. 소거 신호가 낮은 경우의 각 노출 사이클시, 오류 검출 회로(256)는 샘플을 소정의 허용가능한 오류 허용 범위를 나타내는 저장된 임계값과 비교함으로써 디지털화된 합산 신호로 나타내진 데이터 샘플의 실시간 테스트를 행한다. 예를 들어, 200MHz의 샘플링율이 사용될 수 있다. 오류 검출 회로(256)가 디지털화된 합산 신호가 오류 허용 범위 내의 값을 나타내고 데이터 샘플이 분석기 회로(252)에 의해 폐기될 수 있는지를 결정하면, DAC/증폭기 테스트 시스템(200)이 전술된 바와 같이 계속 작동한다. 사용자는 시스템 처리 장치(262)를 사용하여 분석기 회로(252)와 인터페이스로 연결하고 DAC/증폭기 테스트 시스템(200)의 작동시에 예를 들어, 레지스터에 저장된 오류 검출 회로(256) 내로 프로그램된 임계값을 변경할 수 있고, 테스트 동작은 새로운 임계값을 기초로 계속될 수 있다.
오류 검출 회로(256)가 디지털화된 합산 신호가 오류 허용 범위 밖의 값을 나타낸다고 결정하는 경우, 노출 사이클시의 파형을 나타내는 전체 데이터 샘플이 기억 장치(258)에 저장되고, 분석기 회로(252)가 예를 들어, 노이즈를 생성하고, 메시지를 가시적으로 표시하고, 또는 신호를 시스템 처리 장치(262)로 보냄으로써 오류가 검출되었다는 통지를 제공한다. 제어기(260) 및 오류 검출 회로(256)는 또한 시간 스탬프를 생성하여 기억 장치(258)에 저장된 데이터 샘플에 부착한다. 소거 신호가 낮은 검출 주기 직전에 디지털화되었던 데이터를 나타내는 추가 정보가 또한 오류 검출시 기억 장치(258)에 저장될 수 있다. 저장된 데이터 샘플이 시스템 처리 장치(262)에 의해 기억 장치(258)로부터 구해질 수 있다. 저장된 데이터 샘플 및 추가 데이터는 파형을 생성하여 검출된 오류의 특징 및 타입 결정에 사용될 수 있다. 예를 들어, 파형은 오류가 노이즈 또는 회로 고장 또는 정착 오류로 인한 오프셋 오류이었는지의 결정에 사용될 수 있다. 오프셋 오류는 정착 오류와는 상이한 특징을 가질 수 있고, 추가 정보는 정착 오류의 정착 평가의 실행에 사용된다. 오류 검출 후에도, 테스트 시스템(200)은 검출 주기를 넘기지 않고 작동, 테스트 및 추가 데이터 샘플 저장을 고속으로 계속한다. 저장된 데이터 샘플은 또한 잘못된 오류의 검출 결정에 사용될 수 있고 또한 타임 스탬프와 함께 보존되어 예측 테스트에 사용될 수 있는 오류 트렌드를 분석할 수 있다.
DAC/증폭기 테스트 시스템(200)이 4개의 DAC/증폭기 회로와 4개의 감시 회로를 포함하지만, 본 기재는 예시적인 목적을 위한 것이고, DAC/증폭기 테스트 시스템(200)은 추가의 또는 더 적은 구성 요소를 포함하여 e-빔 마스크 라이터 상에 DAC/증폭기의 특정 구성을 수납하도록 구성될 수 있다. 예를 들어, DAC/증폭기 테스트 시스템(200)은 2개 또는 8개의 DAC/증폭기 회로와 2개 또는 8개의 감시 회로를 각각 구비하여 실시될 수 있다.
도 3은 예를 들어, 시스템(200)의 DAC/증폭기 회로에 대응하는 전압의 합산을 도시한다. 도 3에 도시된 바와 같이, 감시 회로(210, 212, 214, 216)의 출력 단자(242, 244, 246, 248) 상에 각각 제공된 정제된 아날로그 전압은 대향 극성일 수 있는 한 쌍의 편향 전압(Vx, Vy) 및 보정 전압(Vs1, Vs2)을 포함한다. 예를 들어, 단자(242)에서 출력된 정제된 전압은 Vy-Vs1일 수 있고, 단자(244)에서 출력된 정제된 전압은 -Vy-Vs1일 수 있고, 단자(246)에서 출력된 정제된 전압은 Vx+Vs1일 수 있고, 단자(248)에서 출력된 정제된 전압은 Vx +Vs1일 수 있다. 도 3에서의 화살표(302, 304, 306, 308)는 각 전압이 같이 합산되는 경우, 합성 출력이 이상적으로 오작동 없이 제로 볼트(0V)이어야 하도록, DAC/증폭기 회로(202, 204, 206, 208)에 결합된 감시 회로(210, 212, 214, 216)에 의해 출력된 정제된 아날로그 전압에 대응한다. 편향판(310, 312, 314, 316, 318, 320, 322, 324)는 예시적인 e-빔 마스크 라이터에 포함된 8개의 편향판을 나타낸다. 더욱 자세하게 후술되는 바와 같이, 편향판은 대칭적으로 배향되고, 제1 편향판에 인가된 전압이 제1 편향판에 직경대향 대면한 제2 편향판에 인가된 전압에 대향하는 극성이도록 배치되어, 한 쌍의 판을 구성한다. 편향판의 쌍은 인접한 편향판의 쌍으로부터 45°로 배치된다.
인가된 전압은 편향 전압(Vx, Vy) 및 비점 보정 전압(Vs1, Vs2)의 2개의 군을 포함한다. 전압의 제1 군은 편향판(310)에 인가된 (+Vy - Vs1)과 편향판(310)에 대향 배열되고 쌍을 이루는 편향판(318)에 인가된 (-Vy - Vs1)을 포함한다. 전압의 제1 군은 또한 편향판(314)에 인가된 (+Vx + Vs1)과 편향판(314)에 대향 배열되고 쌍을 이루는 편향판(322)에 인가된 (-Vx + Vs1)을 포함한다. 전압의 제2 군은 편향판(312)에 인가된 {(+Vx +Vy)/√2 +Vs2}와, 편향판(312)에 대향 배열되고 쌍을 이루는 편향판(320)에 인가된 {(-Vx - Vy)/√2 +Vs2}와, 편향판(316)에 인가된 {(+Vx -Vy)/√2 -Vs2}와, 편향판(316)에 대향 배열되고 쌍을 이루는 편향판(324)에 인가된 {(-Vx + Vy)/√2 -Vs2}를 포함한다. √2는 2개의 인접 편향판 사이의 45°의 원인이 된다.
전압의 제1 군의 합산은 4개의 DAC/증폭기 회로(202, 204, 206, 208)가 오류 없이 작동하는 경우 0V의 신호를 가져오고, 유사하게, 전압의 제2 군의 합산은 전압의 제2 군을 생성하는 4개의 추가 DAC/증폭기 회로(도시되지 않음)가 오류 없이 작동하는 경우 0V의 신호를 가져온다.
합산기 회로(280)에 의한 전압의 제1 군의 합산이 도 2에 도시된다. DAC/증폭기 회로가 오류 없이 작동하는 경우에 전압의 제1 및 제2 군의 모든 8개의 전압이 0V의 신호를 가져오는 경우, 전압의 제2 군 또한 합산기 회로(280)에 인가될 수 있다. 다르게는, 전압의 제2 군이 편향판(312, 316, 320, 324)과 관련된 DAC/증폭기에서 작동 오류 검출전용의 개별 제2 합산기 회로에 인가될 수 있다. 이러한 전용 제2 합산기 회로는 또한 제2 합산기 회로와 함께 전용되도록 된 개별 제2 분석기 회로와 관련될 수도 있다.
도 4a를 참조하면, 시스템(200)의 예를 들어, DAC/증폭기 회로(202, 204, 206, 208)의 무오류 작동을 나타내는 타이밍도(400)가 제공된다. 타이밍도(400)는 소거 신호 파형(402)과, DAC/증폭기 회로의 양극 출력 전압을 나타내는 데이터 샘플을 도시하는 파형(404)과, DAC/증폭기 회로의 음극 출력 전압을 나타내는 데이터 샘플을 도시하는 파형(406)과, 합산기 회로의 출력을 나타내는 데이터 샘플을 도시하는 파형(408)을 포함한다. 예를 들어, 소거 신호 파형(402)은 시간(T1)으로부터 시간(T7)까지 신호 생성기(264)에 의해 생성된 소거 신호를 나타내는 데이터에 대응할 수 있고, 파형(404)은 시간(T1)으로부터 시간(T7)까지 감시 회로(210)를 통해 DAC/증폭기 회로(202)의 양극 출력 전압을 나타내는 데이터에 대응할 수 있고, 파형(406)은 시간(T1)으로부터 시간(T7)까지 감시 회로(212)를 통해 DAC/증폭기 회로(204)의 음극 출력 전압을 나타내는 데이터에 대응할 수 있고, 파형(408)은 시간(T1)으로부터 시간(T7)까지 단자(250) 상에 제공된 합산 신호를 나타내는 데이터에 대응할 수 있다.
타이밍도(400)는 단지 설명을 목적으로, 2개의 DAC/증폭기 회로의 양극 및 음극 출력 전압 각각을 나타내는 2개의 파형(404, 406)의 간단도이다. 전술된 바와 같이, 파형(408)은 파형(404, 406)에 의해 나타내어진 출력 전압을 합산함으로써 얻어진 합산 신호를 나타내는 데이터 샘플을 도시한다.
파형(402)은 시간(T1, T3, T5, T7)이 그 출력 전압이 파형(404, 406)에 의해 나타내어지는 DAC/증폭기 회로, 예를 들어 DAC/증폭기 회로(202, 204)에 대응하는 정착 시간을 나타내도록, 타이밍 신호로서 사용된다. 시간(T2, T4, T6)은 결정 주기를 나타낸다. 결정 주기(T2, T4, T6)시, 소거 신호는 낮고 파형(408)은 파형(404)과 파형(406)의 합산이 약 0V의 합성 파형임을 표시하는 대략 직선 수평선이다. 도 4a에 도시된 바와 같이, 파형(408)은 결정 주기(T2, T4, T6)시 대략 0V의 값을 표시하여, 파형(406, 408)에 의해 각각 나타내어진 아날로그 전압을 생성한 DAC/증폭기 회로(202, 204)의 무오류 작동을 표시한다.
도 4a와는 반대로, 도 4b는 하나 이상의 DAC/증폭기 회로가 오작동하도록 DAC/증폭기 회로의 작동을 나타내는 타이밍도(450)를 도시한다. 타이밍도(450)는 또한 소거 신호 파형(452)과, DAC/증폭기 회로의 양극 출력 전압을 나타내는 데이터 샘플을 도시하는 파형(454)과, DAC/증폭기 회로의 음극 출력 전압을 나타내는 데이터 샘플을 도시하는 파형(456)과, 합산기 회로(280)에 의해 단자(250) 상에 제공된 합산 신호를 나타내는 데이터를 도시하는 파형(458)을 포함한다.
결정 주기(T2, T4, T6)시 파형(458)은 0V의 신호를 나타내지 않고, 대신 불일치를 함유한다. 이러한 불일치는 그 출력이 파형(454, 456)에 의해 나타내어지는 하나 이상의 DAC/증폭기 회로의 작동에서의 오류에 의해 야기될 수 있다. 예를 들어, 파형(458)은 파형(454) 상의 지점(460)에서의 불일치로 인해 야기될 수 있는 결정 주기(T2)시의 오류를 표시할 수 있다.
정착 오류는 결정 주기(T4)시 파형(458)을 관찰함으로써 검출될 수 있고, 정착 오류는 파형(454) 상의 지점(462)에서의 불일치로 인해 야기될 수 있다. 오프셋 오류는 결정 주기(T6)시 파형(458)을 관찰함으로써 검출될 수 있고, 오프셋 오류는 파형(454) 상의 지점(464)에서의 불일치로 인해 야기될 수 있다. 따라서, DAC/증폭기 회로 작동시의 오류는 본 명세서에서 파형(458)으로서 도시된, 합산 신호에 의해 나타내어진 값을 기초로 검출될 수 있다.
파형(408, 458)은 도시된 실시예에서 DAC/증폭기 회로의 무오류 및 작동시 검출된 오류의 예를 도시하지만, 무오류의 실제 검출 또는 오류 검출 동작은 전술된 방식으로 분석기 회로(252)에 의해 행해진다.
도 5는 본 발명의 실시예에 따른 DAC/증폭기 회로를 테스트하는 방법(500)의 흐름도이다. 예를 들어, 방법(500)은 DAC/증폭기 테스트 시스템(200)을 사용함으로써 실시될 수 있다. 방법은 디지털 입력 신호가 DAC/증폭기 회로에 전달되는 단계502에서 시작된다. 단계504에서, DAC/증폭기 회로는 아날로그 출력 전압 신호를 출력한다. 이 아날로그 출력 전압 신호가 감시 회로에 제공된다. 감시 회로는 예를 들어, DAC/증폭기 테스트 시스템(200)의 감시 회로(210, 212, 214, 216)일 수 있다. 그 다음, 단계506에서, 아날로그 출력 전압 신호의 노이즈가 감소될 수 있고, 정제된 출력 전압 신호가 출력될 수 있다. 노이즈는 예를 들어, 감시 회로(210, 212, 214, 216)에 의해 감소될 수 있고, 정제된 출력 전압 신호는 예를 들어, 합산기 회로(280)에 의해 출력될 수 있다. 감시 회로(210, 212, 214, 216)는 DAC/증폭기 회로와 합산기 회로(280) 사이의 연결이 e-빔 마스크 라이터의 편향판에 전달된 신호 상에 미치는 효과를 최소화한다. 노이즈가 감소되지 않으면, 오류가 발생할 것이다.
단계508에서, 정제된 전압 신호가 합산된다. 합산은 예를 들어, 합산기 회로(280)에 의해 수행될 수 있다. 그 다음, 단계510에서, 합산 신호가 출력된다. 합산은 예를 들어, 분석기 회로(252)에 제공될 수 있다. 합산 신호는 그후 디지털화되고(단계512), 디지털화된 합산 신호가 출력된다. 단계514에서, 소거 신호가 또한 출력된다. 소거 신호는 소거판에 전달된 소거 신호의 디지털형이거나 또는 DAC/증폭기 회로의 유효 출력 신호를 나타내는 기준 소거 신호일 수 있다.
합산 신호는 예를 들어, 고속 디지타이저 회로(254)에 의해 디지털화될 수 있고, 소거 신호는 예를 들어, 신호 생성기(264)에 의해 생성될 수 있다. 디지털화된 합산 신호와 소거 신호는 예를 들어, 오류 검출 회로(256)에 제공될 수 있다.
단계516에서, 디지털화된 합산 신호의 오류를 확인하고, 소거 신호가 낮은 경우 디지털화된 합산 신호에 의해 나타내어진 값이 오류 허용 범위 내에 있는지의 여부를 결정한다. 디지털화된 합산 신호는 예를 들어, 오류 검출 회로(256)에 의해 확인될 수 있다. 디지털화된 합산 신호가 오류 허용 범위 내의 값을 나타내면, 방법은 단계502로 복귀하여, 이전 오류 허용 범위 또는 새로운 오류 허용 범위를 기초로 테스트를 계속한다. 이와 다르게는, 디지털화된 합산 신호가 오류 허용 범위 내에 있지 않은 경우, 방법은 오류 기록이 생성되고 오류 검출을 표시하도록 통지가 생성될 수 있는 단계518로 진행한다. 기록은 예를 들어, 기억 장치(258)에 저장될 수 있고, 통지는 예를 들어 분석기 회로(252)에 의해 생성될 수 있다. 오류 기록은 오류가 검출되었던 전체 데이터 샘플과, 대응 시간 스탬프와, 소거 신호가 낮은 검출 주기 직전에 디지털화되었던 데이터를 나타내는 추가 정보를 포함할 수 있다. 단계520에서, 기록된 오류 데이터는 저장된 데이터 샘플을 나타내는 파형을 생성함으로써 분석될 수 있다. 기록된 오류의 분석은 오류의 타입을 결정하고, 절연 테스트를 행하여 오류를 일으킨 구성 요소의 위치를 찾고, 또는 데이터를 보존하여 예측 테스트를 행하는 것을 포함할 수 있다. 예를 들어, DAC/증폭기(202, 204, 206, 208)이 개별적으로 테스트되어 DAC/증폭기의 오작동을 결정하여, 방법이 종료된다.
도 6은 e-빔 마스크 라이터(600) 내의 DAC/증폭기 테스트 시스템의 실시를 도시하는 개략도이다. e-빔 마스크 라이터(600)는 e-빔 칼럼(602)과, 복수의 DAC/증폭기 탑(604, 606)과, 복수의 감시 회로(608, 610)와, 복수의 분석기 회로(612, 614)를 포함한다. e-빔 칼럼(602)은 e-빔 칼럼(602) 내에서 생성되는 e-빔(620)의 제어에 사용되는 편향판(616, 618)을 포함한다. e-빔은 마스크(622)의 제조에 사용될 수 있다. e-빔 칼럼(602)이 2개의 편향판을 포함하고 있으나, 이 기재는 간략하게 하기 위한 것이고, e-빔 칼럼(602)은 실제로는 추가 편향판을 포함하도록 구성될 것이다.
DAC/증폭기 탑(604, 606)은 합산기 회로(624, 626)와 DAC/증폭기 회로(628, 630)를 각각 포함한다. DAC/증폭기 회로(628)는 통로(632)를 통해 감시 회로(608)에 결합된 제1 출력 단자와, 통로(634)를 통해 편향판(616)에 결합된 제2 출력 단자인 2개의 출력 단자를 포함한다. 유사하게, DAC/증폭기 회로(630)는 통로(636)를 통해 감시 회로(610)에 결합되고, 통로(638)를 통해 편향판(618)에 결합된다. DAC/증폭기 탑(604, 606)이 각각 1개의 DAC/증폭기 회로를 포함하지만, 이 기재는 단지 예시적인 목적이며, DAC/증폭기 탑(604, 606)은 실제에서는 각각 추가 편향판과 관련된 DAC/증폭기 회로를 포함할 수 있다.
분석기 회로(612, 614)는 DAC/증폭기 테스트 시스템(200)의 분석기 회로(252)에 포함된 구성 요소와 유사한 구성 요소를 포함할 수 있고, 또한 분석기 회로에 소거 신호를 제공하는 신호 생성기(도시되지 않음)에 결합될 수 있다.
전술된 바와 같이, 도 2 및 도 5를 참조하면, e-빔 마스크 칼럼(602)의 편향판(616, 618) 및 감시 회로(608, 610)는 통로(632, 634, 636, 638)에 의해 나타내어진 병렬 연결로 인해 DAC/증폭기 회로(628, 630)로부터 아날로그 전압 신호를 수신한다. 이러한 구성은 DAC/증폭기 회로(628, 630)의 작동이 계속적으로 테스트되는 동안, e-빔 칼럼(602)이 e-빔(620)을 지속적으로 생성하는 것을 보장한다. e-빔 마스크 라이터(600)의 잔여 구성 요소는 DAC/증폭기 테스트 시스템(200)의 구성 요소와 유사한 방식으로 작동하고, 테스트는 도 5를 참조하여 기재된 바와 같이, 단계502 내지 단계 520에 따라 행해진다.
전술된 기재는 도시를 목적으로 제공되었다. 이는 모든 것을 포함하는 것은 아니고, 본 발명을 특정한 형태 또는 개시된 실시예로 한정하지 않는다. 본 발명의 변형 및 부가가 본 발명의 개시된 실시예의 명세서 및 실시를 고려하여 당업자에게 자명할 것이다. DAC/증폭기 테스트 시스템(200)은 e-빔 마스크 라이터 이외의 전자 기기의 테스트에 실시될 수 있다. 무오류 신호는 다수의 전자 기기에 요구될 수 있고, 신호는 개시된 방법 및 시스템을 사용함으로써 테스트될 수 있다. 예를 들어, 테스트되는 신호는 변류되어 변류된 신호와 합산될 수 있고, 합산된 신호는 본 명세서에 개시된 방법 및 시스템을 기초로 분석될 수 있다.
본 발명의 또 다른 실시예가 본 명세서에 개시된 본 발명의 명세서 및 실시를 고려하여 당업자에게 자명할 것이다. 명세서와 실시예는 단지 예시적으로 고려되어야 하고, 본 발명의 진정한 범주 및 정신은 후술되는 청구범위에 의해 한정된다는 것이 이해될 것이다.

Claims (23)

  1. 전자빔(e-빔) 마스크 라이터용 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템이며,
    e-빔 마스크 라이터는 아날로그 전압 신호를 출력하는 복수의 DAC/증폭기 회로를 포함하고, 각 DAC/증폭기 회로는 제1 출력 단자 및 제2 출력 단자를 갖고, 복수의 DAC/증폭기 회로의 제1 출력 단자는 e-빔 마스크 라이터의 편향판에 각각 결합되어 편향 전압으로서 출력 아날로그 전압을 제공하고,
    상기 테스트 시스템은,
    제2 출력 단자 상에서 출력 아날로그 신호를 수신하고, 수신된 전압 신호를 합산하고, 수신된 아날로그 전압 신호의 합을 표시하는 합산 신호를 출력하도록 결합된 합산기 회로와,
    합산 신호를 디지털화하는 고속 디지타이저 회로와, 디지털화된 합산 신호를 수신하고, 디지털화된 합산 신호를 적어도 하나의 DAC/증폭기 회로에 작동 오류가 발생되고 있는 지의 여부를 검출하는 오류 허용 범위와 비교하도록 결합된 오류 검출 회로를 포함하는 분석기 회로를 포함하는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  2. 제1항에 있어서, 검출시 사용되는 소거 신호를 생성하는 신호 생성기를 더 포함하고, 오류 검출 회로는 소거 신호의 검출 주기시에 비교를 실행하고, 작동 오류는 디지털화된 합산 신호가 오류 허용 범위 외에 있는 경우에 검출되는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  3. 제2항에 있어서, 분석기 회로는 검출된 작동 오류의 기록을 저장하는 기억 장치와, 고속 디지타이저 회로를 제어하도록 결합된 제어기를 더 포함하고,
    상기 검출된 작동 오류의 기록은 디지털화된 합산 신호를 나타내는 데이터 샘플과, 대응하는 시간 스탬프와, 검출 주기 직전에 고속 디지타이저에 의해 디지털화된 데이터를 나타내는 추가 정보를 포함하는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  4. 제1항에 있어서, 상기 오류 허용 범위는 e-빔 마스크 라이터의 작동시에 변경되는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  5. 제1항에 있어서, DAC/증폭기 회로의 제2 출력 단자를 통해 아날로그 전압 신호를 수신하여, 출력된 아날로그 전압 신호에 대응하는 정제된 아날로그 전압 신호를 생성하는 복수의 감시 회로를 더 포함하고, 각 감시 회로는 고입력 임피던스 버퍼 증폭기를 포함하고 DAC/증폭기 회로의 제2 출력 단자는 각각 대응하는 하나의 감시 회로에 결합되는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  6. 제4항에 있어서, 상기 작동 오류는 e-빔 마스크 라이터의 작동시에 검출되는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  7. 제3항에 있어서, 상기 데이터 샘플은 작동 오류의 타입을 결정하도록 파형을 생성하여 이용되는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  8. 제5항에 있어서, 편향판의 제1 군에 전압의 제1 군이 인가되고 편향판의 제2 군에 전압의 제2 군이 인가되고, 전압의 제1 및 제2군은 편향 전압 및 비점 보정 전압을 기초로 하고, 전압의 제1 군의 합 또는 전압의 제2 군의 합이 약 제로 볼트이면 DAC/증폭기 회로가 오류 허용 범위 내에서 작동하는, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  9. 제1항에 있어서, 출력 아날로그 전압 신호는 작동 오류가 없는 경우에 약 0볼트의 순합을 갖는 신호의 군인, 디지털-아날로그 변환기(DAC)/증폭기 테스트 시스템.
  10. 복수의 아날로그 전압 신호를 수신하여 아날로그 전압 신호를 합산하고 아날로그 전압 신호의 합을 표시하는 합산 신호를 출력하는 합산기 회로와,
    소거 신호를 생성하는 신호 생성기와,
    합산 신호를 수신하도록 결합된 분석기 회로를 포함하고,
    상기 분석기 회로는 합산 신호를 디지털화된 합산 신호로 변환하는 고속 디지타이저와, 디지털화된 합산 신호 및 소거 신호를 수신하고, 소거 신호의 검출 주기시 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 작동 오류에 대한 디지털화된 합산 신호를 검사하도록 결합된 오류 검출 회로를 포함하는, 테스트 장치.
  11. 제10항에 있어서, 디지털화된 합산 신호가 오류 허용 범위 외에 있는 경우에 작동 오류가 검출되는, 테스트 장치.
  12. 제11항에 있어서, 분석기 회로는 검출된 작동 오류의 기록을 저장하는 기억 장치와, 고속 디지타이저 회로를 제어하도록 결합된 제어기를 더 포함하고,
    상기 검출된 작동 오류의 기록은, 디지털화된 합산 신호를 나타내는 데이터 샘플과, 대응하는 시간 스탬프와, 검출 주기 직전에 고속 디지타이저에 의해 디지털화된 데이터를 나타내는 추가 정보를 포함하는, 테스트 장치.
  13. 제11항에 있어서, 분석기 회로는 작동 오류가 검출되는 경우에 통지를 생성하고, 데이터 샘플은 작동 오류의 타입을 결정하도록 파형을 생성하여 사용되는, 테스트 장치.
  14. 제10항에 있어서, 작동 오류는 복수의 DAC/증폭기 회로 중 하나에서의 오작동을 표시하고, 복수의 아날로그 전압 신호는 DAC/증폭기 회로의 출력 전압에 대응하는, 테스트 장치.
  15. 제10항에 있어서, 아날로그 전압 신호는 작동 오류가 없는 경우에 약 0볼트의 순합을 갖는 신호의 군인, 테스트 장치.
  16. 합산 신호를 수신하고 합산 신호를 디지털화된 합산 신호로 변환하는 고속 디지타이저와,
    고속 디지타이저 회로를 제어하도록 결합된 제어기와,
    디지털화된 합산 신호 및 소거 신호를 수신하고, 소거 신호의 검출 주기시에 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 작동 오류에 대한 디지털화된 합산 신호를 검사하도록 결합된 오류 검출 회로와,
    디지털화된 합산 신호가 오류 허용 범위 밖에 있는 경우에 검출된 작동 오류 및 대응 시간 스탬프의 기록을 저장하는 기억 장치를 포함하는, 테스트 장치.
  17. 제16항에 있어서, 작동 오류는 복수의 DAC/증폭기 회로 중 하나에서의 오작동을 표시하고, 합산 신호는 DAC/증폭기 회로의 출력 전압에 대응하는 복수의 아날로그 전압 신호의 합을 나타내는, 테스트 장치.
  18. DAC/증폭기 테스트 시스템에 의해 복수의 DAC/증폭기 회로를 테스트하는 방법이며,
    복수의 DAC/증폭기 회로에 의해 각각 출력된 복수의 아날로그 전압 신호를 수신하고,
    아날로그 전압 신호를 합산하고,
    아날로그 전압 신호의 합을 표시하는 합산 신호를 생성하고,
    합산 신호를 디지털화된 합산 신호로 변환하고,
    디지털화된 합산 신호를 검사하여 작동 오류를 검출하고,
    작동 오류가 검출된 경우, 디지털화된 합산 신호를 나타내는 데이터 샘플을 포함하는 작동 오류의 기록을 DAC/증폭기 테스트 시스템의 기억 장치에 저장하는 것을 포함하는, 테스트 방법.
  19. 제18항에 있어서, 소거 신호를 생성하고, 소거 신호의 검출 주기시 검사를 행하는 것을 더 포함하는, 테스트 방법.
  20. 제19항에 있어서, 상기 검사는 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 행해지고, 디지털화된 합산 신호가 오류 허용 범위 외에 있는 경우에 작동 오류가 검출되는, 테스트 방법.
  21. 제18항에 있어서, 작동 오류의 검출을 표시하는 통지를 생성하고,
    데이터 샘플을 사용하여 파형을 생성하여 작동 오류의 타입을 결정하는 것을 더 포함하고,
    검출된 작동 오류는 복수의 DAC/증폭기 회로 중 하나에서의 오작동을 나타내는, 테스트 방법.
  22. 분석기 회로에 의해 수행되는 복수의 DAC/증폭기 회로의 테스트 방법이며,
    복수의 DAC/증폭기 회로의 출력 전압을 기초로 한 합을 표시하는 합산 신호를 수신하고,
    합산 신호를 디지털화된 합산 신호로 변환하고,
    소거 신호를 수신하고,
    소거 신호의 검출 주기시, 디지털화된 합산 신호와 오류 허용 범위를 비교함으로써 작동 오류에 대한 디지털화된 합산 신호를 검사하고,
    디지털화된 합산 신호가 오류 허용 범위 외에 있는 경우에 작동 오류가 검출될 때 작동 오류의 기록을 분석기 회로의 기억 장치에 저장하는 것을 포함하는, 테스트 방법.
  23. 제22항에 있어서,
    오류 신호의 검출을 표시하는 통지를 생성하고,
    기록을 분석하여 작동 오류의 타입을 결정하고,
    분석 및 DAC/증폭기 회로의 작동시 오류 허용 범위를 변경하는 것을 더 포함하고,
    검출된 작동 오류는 복수의 DAC/증폭기 회로 중 하나에서의 오작동을 나타내는, 테스트 방법.
KR1020100008429A 2009-07-16 2010-01-29 디지털-아날로그 변환기/증폭기 회로의 테스트 방법 및 시스템 KR101100611B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/504,428 2009-07-16
US12/504,428 US7898447B2 (en) 2009-07-16 2009-07-16 Methods and systems for testing digital-to-analog converter/amplifier circuits

Publications (2)

Publication Number Publication Date
KR20110007566A true KR20110007566A (ko) 2011-01-24
KR101100611B1 KR101100611B1 (ko) 2011-12-29

Family

ID=43382911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008429A KR101100611B1 (ko) 2009-07-16 2010-01-29 디지털-아날로그 변환기/증폭기 회로의 테스트 방법 및 시스템

Country Status (4)

Country Link
US (1) US7898447B2 (ko)
JP (1) JP5238765B2 (ko)
KR (1) KR101100611B1 (ko)
DE (1) DE102010006052B4 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123730B2 (ja) * 2008-05-01 2013-01-23 株式会社ニューフレアテクノロジー 偏向アンプのセトリング時間検査方法及び偏向アンプの故障判定方法
US8552896B2 (en) * 2011-10-25 2013-10-08 Raytheon Company Digital to analog converter (DAC)
JP5438161B2 (ja) * 2012-04-13 2014-03-12 株式会社アドバンテスト Ｄａ変換装置
JP6240045B2 (ja) * 2014-08-25 2017-11-29 株式会社ニューフレアテクノロジー 異常検出方法及び電子線描画装置
DE102015210941B9 (de) 2015-06-15 2019-09-19 Carl Zeiss Microscopy Gmbh Teilchenstrahlgerät und Verfahren zum Betrieb eines Teilchenstrahlgeräts
US10009686B1 (en) * 2017-04-17 2018-06-26 Cirrus Logic, Inc. Fully-differential current digital-to-analog converter
JP7356605B2 (ja) * 2020-12-30 2023-10-04 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US11810749B2 (en) * 2021-12-06 2023-11-07 Carl Zeiss Smt Gmbh Charged particle beam system, method of operating a charged particle beam system, method of recording a plurality of images and computer programs for executing the methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5493364A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Exposure system for electron beam
JP2591548B2 (ja) * 1991-07-26 1997-03-19 富士通株式会社 荷電粒子線露光装置及び荷電粒子線露光方法
JPH0574404A (ja) * 1991-09-10 1993-03-26 Hitachi Ltd 荷電粒子線露光装置
US5530250A (en) * 1993-10-20 1996-06-25 Nec Corporation Electron beam deflecting apparatus with reduced settling time period
US5586059A (en) * 1995-06-07 1996-12-17 Advanced Micro Devices, Inc. Automated data management system for analysis and control of photolithography stepper performance
JPH11219679A (ja) * 1998-02-02 1999-08-10 Advantest Corp 荷電粒子ビーム露光装置及び荷電粒子ビーム露光システム
DE10062683A1 (de) * 2000-12-15 2002-06-20 Heidelberger Druckmasch Ag Mehrstrahl-Abtastvorrichtung
JP2005093837A (ja) * 2003-09-19 2005-04-07 Hitachi High-Technologies Corp 描画パターンの検証方法および電子線描画装置
JP2005276870A (ja) * 2004-03-23 2005-10-06 Jeol Ltd 荷電粒子ビーム装置。
JP2006108347A (ja) * 2004-10-05 2006-04-20 Hitachi High-Technologies Corp 電子線描画装置
JP4705442B2 (ja) * 2005-09-16 2011-06-22 株式会社日立ハイテクノロジーズ 電子線計測装置の静電偏向制御回路および静電偏向制御方法
US7209055B1 (en) * 2005-10-03 2007-04-24 Applied Materials, Inc. Electrostatic particle beam deflector
TWI323004B (en) * 2005-12-15 2010-04-01 Nuflare Technology Inc Charged particle beam writing method and apparatus
JP5007063B2 (ja) 2006-03-31 2012-08-22 株式会社ニューフレアテクノロジー 荷電粒子ビーム装置、ｄａ変換装置の異常検出方法、荷電粒子ビーム描画方法及びマスク
JP5079410B2 (ja) 2007-07-06 2012-11-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2009038055A (ja) 2007-07-31 2009-02-19 Nuflare Technology Inc 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法

Also Published As

Publication number Publication date
DE102010006052B4 (de) 2016-11-17
US7898447B2 (en) 2011-03-01
KR101100611B1 (ko) 2011-12-29
JP2011022581A (ja) 2011-02-03
JP5238765B2 (ja) 2013-07-17
DE102010006052A1 (de) 2011-01-20
US20110012617A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
KR101100611B1 (ko) 디지털-아날로그 변환기/증폭기 회로의 테스트 방법 및 시스템
JP5007063B2 (ja) 荷電粒子ビーム装置、ｄａ変換装置の異常検出方法、荷電粒子ビーム描画方法及びマスク
US5483170A (en) Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis
US20180191365A1 (en) Analog-to-digital converter
Gil et al. Assessing AMS-RF test quality by defect simulation
US8169212B2 (en) Calibrating signals by time adjustment
US7495591B2 (en) Performing a signal analysis based on digital samples in conjunction with analog samples
US7123025B2 (en) Differential comparator circuit, test head, and test apparatus
US7957924B2 (en) System and method for distortion analysis
US10500846B1 (en) Print head with integrated jet impedance measurement
JP4924231B2 (ja) 半導体試験装置
Chang et al. Calibration-assisted production testing for digitally-calibrated ADCs
Rojas et al. Proposal of a charge monitoring board for thin gap chamber detectors based on DRS4 chip
KR101542190B1 (ko) 아날로그-디지털 변환기의 테스트 장치 및 테스트 방법
Chang et al. Tester-assisted calibration and screening for digitally-calibrated ADCs
JP2008096354A (ja) 半導体試験装置
Garg et al. Dynamic testing of ADC: a review
Soma On-line detection of intermittent faults in digital-to-analog converters
Provost et al. Built-In Self Test for Pipeline ADC's
Mandal et al. Analysis of Non-Idealities in On-Chip Loopback Testing of Data Converters
Bocci et al. Diagnostics of the Muon System Front-end Electronics during the LHCb Experiment
Norton et al. A Universal Behavioral Model for COTS ADCs with Predictive Cold Temperature Performance Capability
Kook et al. Signature Testing and Diagnosis of High Precision S? ADC Dynamic Specifications Using Model Parameter Estimation
CN113505892A (zh) 一种量子测控系统校准方法
Alexander et al. Total Dose Testing of Advanced Mixed Signal ADC/DAC Microcircuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9