JP5231524B2 - Rf通信用線形トランスコンダクタ - Google Patents
Rf通信用線形トランスコンダクタ Download PDFInfo
- Publication number
- JP5231524B2 JP5231524B2 JP2010501081A JP2010501081A JP5231524B2 JP 5231524 B2 JP5231524 B2 JP 5231524B2 JP 2010501081 A JP2010501081 A JP 2010501081A JP 2010501081 A JP2010501081 A JP 2010501081A JP 5231524 B2 JP5231524 B2 JP 5231524B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transconductor
- output
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/357—Indexing scheme relating to amplifiers the amplifier comprising MOS which are biased in the weak inversion region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45068—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
id=a0vin+a1vin2+a2vin3+… 等式1
ここで、a0、a1、およびa2は、トランジスタの振る舞いを記述する係数で、a0は装置のgmまたはトランスコンダクタンスである。a2=0の場合、3次相互変調が除去される。これは、以下の場合に生じる。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
[1]少なくとも1つの入力および少なくとも1つの出力を有するトランスコンダクタであって、
複数のトランジスタおよび複数の入力を有する差動増幅器であって、入力信号の差分が増幅される差動増幅器と、
複数のトランジスタを有するカスコード回路であって、前記カスコード回路の前記複数のトランジスタが前記差動増幅器の前記複数のトランジスタに動作可能に接続されているカスコード回路と、
前記カスコード回路と電源電圧との間に動作可能に接続されている複数のトランジスタを有する能動負荷と、
を具備するトランスコンダクタ。
[2]前記差動増幅器および前記カスコード回路に動作可能に接続されている補助デバイスをさらに具備する、[1]の少なくとも1つの入力および少なくとも1つの出力を有するトランスコンダクタ。
[3]前記差動増幅器が、ソース同士を接続されている複数のトランジスタを具備する、
[2]のトランスコンダクタ。
[4]前記カスコード回路が共通ゲート構成で接続されている複数のトランジスタを具備する、
[2]のトランスコンダクタ。
[5]前記能動負荷が、
複数のトランジスタと、
前記複数のトランジスタに動作可能に接続されている帰還ループと、
を具備する、[2]のトランスコンダクタ。
[6]前記補助デバイスが複数のトランジスタを有し、前記補助デバイスの前記複数のトランジスタの少なくとも2つが、前記差動増幅器と前記カスコード回路との間に動作可能に接続されているゲートを有し、前記補助デバイスの前記複数のトランジスタの前記2つが、前記能動負荷とグランドとの間に動作可能に接続されている、
[2]のトランスコンダクタ。
[7]前記差動増幅器の前記複数のトランジスタが強い反転領域でバイアスされる、
[3]のトランスコンダクタ。
[8]前記差動増幅器の前記複数のトランジスタが、ソース同士を接続されている2つの入力NMOS増幅器を具備する、
[3]のトランスコンダクタ。
[9]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続されている、
[4]のトランスコンダクタ。
[10]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記トランスコンダクタの入力と出力との間の逆方向アイソレーションは、前記トランスコンダクタの前記入力と前記出力とを分離することによって改善される、
[4]のトランスコンダクタ。
[11]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続されており、それによって、前記カスコード回路が、前記差動増幅器の前記トランジスタが原因の主電流中の非線形性をセンスし、前記非線形性を前記補助デバイスへフィード・フォワードする、
[4]のトランスコンダクタ。
[12]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記線形トランスコンダクタの入力と出力との間の逆方向アイソレーションは前記線形トランスコンダクタの前記入力と前記出力との間の電流をバッファすることによって改善される、[4]のトランスコンダクタ。
[13]前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、
前記帰還ループが、
前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、
出力と複数の入力を有する演算増幅器であって、前記出力が前記複数のトランジスタの前記ゲートに動作可能に接続されており、前記入力のうちの少なくとも1つが前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、
を具備する同相モード帰還ループである、
[5]のトランスコンダクタ。
[14]前記補助デバイスが前記非線形性を打ち消すために弱い反転領域でバイアスされる1対のトランジスタを具備し、前記補助デバイスが非線形性に応じて補助電流を生成し、前記補助電流を主電流と加えることによって前記主電流中の非線形性を打ち消し、それによって前記相互変調生成物が減じられる、
[6]のトランスコンダクタ。
[15]前記差動増幅器が、ソース同士を接続された強い反転領域でバイアスされる複数のトランジスタを具備し、
前記カスコード回路が、共通ゲート構成で接続されている複数のトランジスタを具備し、前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、
前記能動負荷が、複数のトランジスタと、前記複数のトランジスタに動作可能に接続されている帰還ループとを具備し、前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、前記帰還ループが、前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、出力と複数の入力を有する演算増幅器であって前記出力が前記複数のトランジスタの前記ゲートに動作可能に接続されており且つ前記入力のうちの少なくとも1つが前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、を具備する同相モード帰還ループであり、
前記補助デバイスが前記非線形性を打ち消すために弱い反転領域でバイアスされる1対のトランジスタを具備する、
[6]のトランスコンダクタ。
[16]トランスコンダクタ中の相互変調生成物を減じる方法であって、
複数の入力信号を受け取り、
複数の入力信号の差分を増幅し、
入力電圧を電流に変換し、
主電流中の非線形性をセンスし、
前記非線形性をフィード・フォワードし、
前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらし、
高出力インピーダンスをもたらす、
ことを具備する方法。
[17]前記非線形性に応じて補助電流を生成するステップと、
主電流中の非線形成分を打ち消すステップと、
をさらに具備する、[16]のトランスコンダクタ中の相互変調生成物を減じる方法。
[18]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらすステップが、前記トランスコンダクタの前記入力と前記出力とを分離することを具備する、
[17]のトランスコンダクタ中の相互変調生成物を減じる方法。
[19]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらすステップが、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファすることを具備する、
[17]のトランスコンダクタ中の相互変調生成物を減じる方法。
[20]前記非線形成分を打ち消すために弱い反転領域でバイアスするステップをさらに具備する、
[17]のトランスコンダクタ中の相互変調生成物を減じる方法。
[21]前記高出力インピーダンスをもたらすステップが、能動負荷をバイアスすることを具備する、
[17]のトランスコンダクタ中の相互変調生成物を減じる方法。
[22]前記主電流中の非線形成分を打ち消すステップが、前記補助電流を前記主電流と加えることを具備し、それによって前記相互変調生成物が減じられる、
[17]のトランスコンダクタ中の相互変調生成物を減じる方法。
[23]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらすステップが、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファすることによって、前記トランスコンダクタの前記入力と前記出力とを分離することを具備し、
前記高出力インピーダンスをもたらすステップが能動負荷をバイアスすることを具備し、
非線形成分打ち消すために弱い反転領域でバイアスするステップをさらに具備する、
[22]のトランスコンダクタ中の相互変調生成物を減じる方法。
[24]複数の入力信号を受け取る手段と、
複数の入力信号の差分を増幅する手段と、
入力電圧を電流に変換する手段と、
主電流中の非線形性をセンスする手段と、
前記非線形性をフィード・フォワードする手段と、
前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらす手段と、
高出力インピーダンスをもたらす手段と、
を具備するトランスコンダクタ中の相互変調生成物を減じる手段。
[25]前記非線形性に応じて補助電流を生成する手段と、
主電流中の非線形成分を打ち消す手段と、
をさらに具備する、[24]のトランスコンダクタ中の相互変調生成物を減じる手段。
[26]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらす手段が、前記トランスコンダクタの前記入力と前記出力とを分離する手段を具備する、
[25]のトランスコンダクタ中の相互変調生成物を減じる手段。
[27]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらす手段が、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファする手段を具備する、
[25]のトランスコンダクタ中の相互変調生成物を減じる手段。
[28]非線形成分を打ち消すために弱い反転領域でバイアスする手段をさらに具備する、
[25]のトランスコンダクタ中の相互変調生成物を減じる手段。
[29]前記高出力インピーダンスをもたらす手段が、能動負荷をバイアスする手段を具備する、
[25]のトランスコンダクタ中の相互変調生成物を減じる手段。
[30]前記主電流中の非線形成分を打ち消す手段が、前記補助電流を前記主電流と加える手段を具備し、それによって前記相互変調生成物が減じられる、
[25]のトランスコンダクタ中の相互変調生成物を減じる手段。
[31]前記トランスコンダクタの入力と出と力の間に逆方向アイソレーションをもたらす手段が、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファすることによって、前記トランスコンダクタの前記入力と前記出力とを分離する手段を具備し、
前記高出力インピーダンスをもたらす手段が能動負荷をバイアス手段を具備し、
非線形成分打ち消すために弱い反転領域でバイアスする手段をさらに具備する、
[30]のトランスコンダクタ中の相互変調生成物を減じる手段。
[32]コンピュータ読み取り可能媒体を具備し、
前記コンピュータ読み取り可能媒体が、コンピュータに相互変調性生物を減じさせるコードを具備し、
複数の入力信号を受け取り、
複数の入力信号の差分を増幅し、
入力電圧を電流に変換し、
主電流中の非線形性をセンスし、
前記非線形性をフィード・フォワードし、
前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらし、
高出力インピーダンスをもたらす、
命令を具備する
コンピュータ・プログラム・プロダクト。
[33]前記コンピュータに相互変調性生物を減じさせるコードが、
前記非線形性に応じて補助電流を生成し、
主電流中の非線形成分を打ち消す、
命令をさらに具備する、[32]のコンピュータ・プログラム・プロダクト。
[34]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらす命令が、前記トランスコンダクタの前記入力と前記出力とを分離する命令を具備する、
[33]のコンピュータ・プログラム・プロダクト。
[35]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらす命令が、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファする命令を具備する、
[33]のコンピュータ・プログラム・プロダクト。
[36]非線形成分を打ち消すために弱い反転領域でバイアスする命令をさらに具備する、
[33]のコンピュータ・プログラム・プロダクト。
[37]前記高出力インピーダンスをもたらす命令が、能動負荷をバイアスする命令を具備する、
[33]のコンピュータ・プログラム・プロダクト。
[38]前記主電流中の非線形成分を打ち消す命令が、前記補助電流を前記主電流と加える命令を具備し、それによって前記相互変調生成物が減じられる、
[33]のコンピュータ・プログラム・プロダクト。
[39]前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらす命令が、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファすることによって、前記トランスコンダクタの前記入力と前記出力とを分離する命令を具備し、
前記高出力インピーダンスをもたらす命令が能動負荷をバイアス命令を具備し、
非線形成分打ち消すために弱い反転領域でバイアスする命令をさらに具備する、
[38]のコンピュータ・プログラム・プロダクト。
[40]電力コントローラと、
前記電力コントローラに動作可能に接続された送信回路と、
前記送信回路に動作可能に接続された演算処理装置と、
前記演算処理装置に動作可能に接続されたメモリと、
前記演算処理装置に動作可能に接続された受信回路と、
を具備し、
前記受信回路はRFユニットを具備し、
前記RFユニットは、少なくとも1つの入力および少なくとも1つの出力を有するトランスコンダクタを具備し、
前記トランスコンダクタは、
複数のトランジスタおよび複数の入力を有する差動増幅器であって、入力信号の差分が増幅される差動増幅器と、
複数のトランジスタを有するカスコード回路であって、前記カスコード回路の前記複数のトランジスタは前記差動増幅器の前記複数のトランジスタに動作可能に接続されているカスコード回路と、
前記カスコード回路と電源電圧との間に動作可能に接続されている複数のトランジスタを有する能動負荷と、
を具備するアクセス端末。
[41]前記差動増幅器および前記カスコード回路に動作可能に接続されている補助デバイスをさらに具備する、[40]の少なくとも1つの入力および少なくとも1つの出力を有するアクセス端末。
[42]前記差動増幅器が、ソース同士を接続されている複数のトランジスタを具備する、
[41]のアクセス端末。
[43]前記カスコード回路が共通ゲート構成で接続されている複数のトランジスタを具備する、
[41]のアクセス端末。
[44]前記能動負荷が、
複数のトランジスタと、
前記複数のトランジスタに動作可能に接続されている帰還ループと、
を具備する、[41]のアクセス端末。
[45]前記補助デバイスが複数のトランジスタを有し、前記補助デバイスの前記複数のトランジスタの少なくとも2つが、前記差動増幅器と前記カスコード回路との間に動作可能に接続されているゲートを有し、前記補助デバイスの前記複数のトランジスタの前記2つが、前記能動負荷とグランドとの間に動作可能に接続されている、
[41]のアクセス端末。
[46]前記差動増幅器の前記複数のトランジスタが強い反転領域でバイアスされる、
[42]のアクセス端末。
[47]前記差動増幅器の前記複数のトランジスタが、ソース同士を接続されている2つの入力NMOS増幅器を具備する、
[42]のアクセス端末。
[48]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続されている、
[43]のアクセス端末。
[49]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記トランスコンダクタの入力と出力との間の逆方向アイソレーションは、前記トランスコンダクタの前記入力と前記出力とを分離することによって改善される、
[43]のアクセス端末。
[50]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続されており、それによって、前記カスコード回路が、前記差動増幅器の前記トランジスタが原因の主電流中の非線形性をセンスし、前記非線形性を前記補助デバイスへフィード・フォワードする、
[43]のアクセス端末。
[51]前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記線形トランスコンダクタの入力と出力との間の逆方向アイソレーションは前記線形トランスコンダクタの前記入力と前記出力との間の電流をバッファすることによって改善される、[43]のアクセス端末。
[52]前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、
前記帰還ループが、
前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、
出力と複数の入力を有し、前記出力が前記複数のトランジスタの前記ゲートに動作可能に接続されており、前記入力のうちの少なくとも1つは、前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、
を具備する同相モード帰還ループである、
[44]のアクセス端末。
[53]前記補助デバイスが前記非線形性を打ち消すために弱い反転領域でバイアスされる1対のトランジスタを具備し、前記補助デバイスが非線形性に応じて補助電流を生成し、前記補助電流を主電流と加えることによって前記主電流中の非線形成分を打ち消し、それによって前記相互変調生成物が減じられる、
[45]のアクセス端末。
[54]前記差動増幅器が、ソース同士を接続された強い反転領域でバイアスされる複数のトランジスタを具備し、
前記カスコード回路が、共通ゲート構成で接続されている複数のトランジスタを具備し、前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、
前記能動負荷が、複数のトランジスタと、前記複数のトランジスタに動作可能に接続されている帰還ループとを具備し、前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、前記帰還ループが、前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、出力と複数の入力を有する演算増幅器であって前記出力が前記複数のトランジスタの前記ゲートに動作可能に接続されており且つ前記入力のうちの少なくとも1つが前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、を具備する同相モード帰還ループであり、
前記補助デバイスが前記非線形性を打ち消すために弱い反転領域でバイアスされる1対のトランジスタを具備する、
[45]のアクセス端末。
Claims (33)
- 少なくとも1つの入力および少なくとも1つの出力を有するトランスコンダクタであって、
複数のトランジスタおよび複数の入力を有する差動増幅器であって、前記差動増幅器の前記複数のトランジスタの各々がゲート、ソース、およびドレインを具備し、入力信号の差分が増幅される差動増幅器と、
複数のトランジスタを具備するカスコード回路であって、前記カスコード回路の前記複数のトランジスタの各々がゲート、ソース、およびドレインを具備し、前記カスコード回路の前記複数のトランジスタの各々の前記ソースが前記差動増幅器の前記複数のトランジスタの対応する1つのドレインに接続されているカスコード回路と、
前記カスコード回路と電源電圧との間に動作可能に接続されている複数のトランジスタを有する能動負荷と、
複数のトランジスタを具備する補助デバイスであって、前記補助デバイスの前記複数のトランジスタの少なくとも2つが前記差動増幅器と前記カスコード回路との間にそれぞれ分離キャパシタを介して接続されかつそれぞれ分離抵抗器と接続されているゲートを具備し、前記補助デバイスの前記複数のトランジスタの前記2つが前記能動負荷とグランドとの間に動作可能に接続されている、補助デバイスと、
を具備し、
前記カスコード回路は、前記差動増幅器の前記複数のトランジスタが原因の主電流内の非線形性をセンスし且つ前記非線形性を前記補助デバイスにフィード・フォワードするように構成され、前記補助デバイスは、前記非線形性に応じて補助電流を生成するように構成され、前記補助デバイスは前記主電流内の前記非線形性を減じる、
トランスコンダクタ。 - 前記差動増幅器が、ソース同士を接続されている複数のトランジスタを具備する、
請求項1のトランスコンダクタ。 - 前記カスコード回路が共通ゲート構成で接続されている複数のトランジスタを具備する、
請求項1のトランスコンダクタ。 - 前記能動負荷が、
複数のトランジスタと、
前記能動負荷の前記複数のトランジスタに動作可能に接続されている帰還ループと、
を具備する、請求項1のトランスコンダクタ。 - 前記差動増幅器の前記複数のトランジスタが強い反転領域でバイアスされる、
請求項2のトランスコンダクタ。 - 前記差動増幅器の前記複数のトランジスタが、ソース同士を接続されている2つの入力NMOS増幅器を具備する、
請求項2のトランスコンダクタ。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続されている、
請求項3のトランスコンダクタ。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力との間の逆方向アイソレーションは、前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力とを分離することによって改善される、
請求項3のトランスコンダクタ。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続されている、
請求項3のトランスコンダクタ。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力との間の逆方向アイソレーションは、前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力との間の電流をバッファすることによって改善される、請求項3のトランスコンダクタ。
- 前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、
前記帰還ループが、
前記能動負荷の前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、
出力と複数の入力を有する演算増幅器であって、前記演算増幅器の前記出力が前記能動負荷の前記複数のトランジスタの前記ゲートに動作可能に接続されており、前記演算増幅器の前記入力のうちの少なくとも1つが前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、
を具備する同相モード帰還ループである、
請求項4のトランスコンダクタ。 - 前記補助デバイスの前記複数のトランジスタのうちの1対のトランジスタが前記非線形性を打ち消すために弱い反転領域でバイアスされ、それによって相互変調積が減じられる、
請求項1のトランスコンダクタ。 - 前記差動増幅器の前記複数のトランジスタのうちのトランジスタが、強い反転領域でバイアスされ、ソース同士を接続され、
前記カスコード回路の前記複数のトランジスタのうちのトランジスタが、共通ゲート構成で接続されており、前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、
前記能動負荷が、前記能動負荷の前記複数のトランジスタに動作可能に接続されている帰還ループをさらに具備し、前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、前記帰還ループが、前記能動負荷の前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、出力と複数の入力を有する演算増幅器であって前記演算増幅器の出力が前記能動負荷の前記複数のトランジスタの前記ゲートに動作可能に接続されており且つ前記演算増幅器の前記入力のうちの少なくとも1つが前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、を具備する同相モード帰還ループであり、
前記補助デバイスの前記複数のトランジスタのうちの1対のトランジスタが前記非線形性を打ち消すために弱い反転領域でバイアスされる、
請求項1のトランスコンダクタ。 - トランスコンダクタ中の相互変調積を減じる方法であって、前記トランスコンダクタが差増増幅器と複数のトランジスタを具備するカスコード回路とを具備し、前記カスコード回路の前記複数のトランジスタの各々がゲート、ソース、およびドレインを具備し、前記方法は、
複数の入力電圧信号を受け取ることと、
前記複数の入力電圧信号の差分を増幅することと、
入力電圧を主電流に変換することと、
前記主電流中の非線形性をセンスすることと、
前記非線形性を前記トランスコンダクタの補助デバイスにフィード・フォワードすることであって、前記補助デバイスが複数のトランジスタを具備し、前記補助デバイスの前記複数のトランジスタの少なくとも2つが前記差動増幅器と前記カスコード回路との間にそれぞれ分離キャパシタを介して接続されかつそれぞれ分離抵抗器と接続されているゲートを具備し、前記補助デバイスの前記複数のトランジスタの前記2つが前記能動負荷とグランドとの間に動作可能に接続されている、フィード・フォワードすることと、
前記補助デバイスによって前記非線形性に応じて前記主電流中の前記非線形性を減じる補助電流を生成することと、
前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらすことと、
高出力インピーダンスをもたらすことと、
を具備する方法。 - 前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらすステップが、前記トランスコンダクタの前記入力と前記出力とを分離することを具備する、
請求項14のトランスコンダクタ中の相互変調積を減じる方法。 - 前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらすステップが、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファすることを具備する、
請求項14のトランスコンダクタ中の相互変調積を減じる方法。 - 前記補助デバイスの1対のトランジスタを弱い反転領域でバイアスするステップをさらに具備する、
請求項14のトランスコンダクタ中の相互変調積を減じる方法。 - 前記高出力インピーダンスをもたらすステップが、能動負荷をバイアスすることを具備する、
請求項14のトランスコンダクタ中の相互変調積を減じる方法。 - 前記補助電流を前記主電流と加えることを具備し、それによって前記相互変調積が減じられる、
請求項14のトランスコンダクタ中の相互変調積を減じる方法。 - 前記トランスコンダクタの入力と出力との間に逆方向アイソレーションをもたらすステップが、前記トランスコンダクタの前記入力と前記出力との間の電流をバッファすることによって、前記トランスコンダクタの前記入力と前記出力とを分離することを具備し、
前記高出力インピーダンスをもたらすステップが能動負荷をバイアスすることを具備し、
前記主電流の非線形成分打ち消すために前記補助デバイスの1対のトランジスタを弱い反転領域でバイアスするステップをさらに具備する、
請求項19のトランスコンダクタ中の相互変調積を減じる方法。 - 電力コントローラと、
前記電力コントローラに動作可能に接続された送信回路と、
前記送信回路に動作可能に接続された演算処理装置と、
前記演算処理装置に動作可能に接続されたメモリと、
前記演算処理装置に動作可能に接続された受信回路と、
請求項1のトランスコンダクタと、
を具備するアクセス端末。 - 前記差動増幅器が、ソース同士を接続されている複数のトランジスタを具備する、
請求項21のアクセス端末。 - 前記カスコード回路が共通ゲート構成で接続されている複数のトランジスタを具備する、
請求項21のアクセス端末。 - 前記能動負荷が、
複数のトランジスタと、
前記能動負荷の前記複数のトランジスタに動作可能に接続されている帰還ループと、
を具備する、請求項21のアクセス端末。 - 前記差動増幅器の前記複数のトランジスタが強い反転領域でバイアスされる、
請求項22のアクセス端末。 - 前記差動増幅器の前記複数のトランジスタが、ソース同士を接続されている2つの入力NMOS増幅器を具備する、
請求項22のアクセス端末。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続されている、
請求項23のアクセス端末。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力との間の逆方向アイソレーションは、前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力とを分離することによって改善される、
請求項23のアクセス端末。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続される、
請求項23のアクセス端末。 - 前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けられた共通ゲートトランジスタとして取り付けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力との間の逆方向アイソレーションは前記トランスコンダクタの前記少なくとも1つの入力と前記トランスコンダクタの前記少なくとも1つの出力との間の電流をバッファすることによって改善される、請求項23のアクセス端末。
- 前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、
前記帰還ループが、
前記能動負荷の前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、
出力と複数の入力を有し、前記出力が前記能動負荷の前記複数のトランジスタの前記ゲートに動作可能に接続されており、前記入力のうちの少なくとも1つが前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、
を具備する同相モード帰還ループである、
請求項24のアクセス端末。 - 前記補助デバイスの前記複数のトランジスタのうちの1対のトランジスタが前記非線形性を打ち消すために弱い反転領域でバイアスされ、それによって相互変調積が減じられる、
請求項21のアクセス端末。 - 前記差動増幅器の前記複数のトランジスタのうちのトランジスタが、強い反転領域でバイアスされ、ソース同士を接続され、
前記カスコード回路の前記複数のトランジスタのうちのトランジスタが、共通ゲート構成で接続されており、前記カスコード回路の前記複数のトランジスタが、前記カスコード回路の前記複数のトランジスタの少なくとも1つのトランジスタを前記差動増幅器の前記複数のトランジスタの少なくとも1つのトランジスタの上に設けることによって前記差動増幅器の前記複数のトランジスタに動作可能に接続され、
前記能動負荷が、前記能動負荷の前記複数のトランジスタに動作可能に接続されている帰還ループをさらに具備し、前記能動負荷の前記複数のトランジスタの各々がゲート、ドレイン、およびソースを具備し、前記帰還ループが、前記能動負荷の前記複数のトランジスタの前記ドレイン同士の間に動作可能に直列に接続されている複数の抵抗器と、出力と複数の入力を有する演算増幅器であって前記演算増幅器の出力が前記能動負荷の前記複数のトランジスタの前記ゲートに動作可能に接続されており且つ前記演算増幅器の前記入力のうちの少なくとも1つが前記複数の抵抗器のうちの2つの間に動作可能に接続されている演算増幅器と、を具備する同相モード帰還ループであり、
前記補助デバイスの前記複数のトランジスタのうちの1対のトランジスタが前記非線形性を打ち消すために弱い反転領域でバイアスされる、
請求項21のアクセス端末。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89565907P | 2007-03-19 | 2007-03-19 | |
US60/895,659 | 2007-03-19 | ||
US11/761,947 US8086207B2 (en) | 2007-03-19 | 2007-06-12 | Linear transconductor for RF communications |
US11/761,947 | 2007-06-12 | ||
PCT/US2008/057319 WO2008115907A1 (en) | 2007-03-19 | 2008-03-18 | Linear transconductor for rf communications |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010522503A JP2010522503A (ja) | 2010-07-01 |
JP5231524B2 true JP5231524B2 (ja) | 2013-07-10 |
Family
ID=39432530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010501081A Active JP5231524B2 (ja) | 2007-03-19 | 2008-03-18 | Rf通信用線形トランスコンダクタ |
Country Status (8)
Country | Link |
---|---|
US (2) | US8086207B2 (ja) |
EP (1) | EP2127069B1 (ja) |
JP (1) | JP5231524B2 (ja) |
KR (1) | KR101234906B1 (ja) |
CN (1) | CN101641862B (ja) |
AT (1) | ATE554526T1 (ja) |
TW (1) | TW200901619A (ja) |
WO (1) | WO2008115907A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7894788B2 (en) * | 2006-05-19 | 2011-02-22 | California Institute Of Technology | Digital and analog IM3 product compensation circuits for an RF receiver |
US8086207B2 (en) | 2007-03-19 | 2011-12-27 | Qualcomm Incorporated | Linear transconductor for RF communications |
US8035447B2 (en) * | 2007-08-21 | 2011-10-11 | Qualcomm, Incorporated | Active circuits with load linearization |
US8433272B2 (en) * | 2008-04-15 | 2013-04-30 | Qualcomm Incorporated | Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter |
US7911269B2 (en) * | 2009-01-19 | 2011-03-22 | Qualcomm Incorporated | Ultra low noise high linearity LNA for multi-mode transceiver |
US8421541B2 (en) * | 2009-06-27 | 2013-04-16 | Qualcomm Incorporated | RF single-ended to differential converter |
KR101046151B1 (ko) * | 2009-10-08 | 2011-07-01 | 고려대학교 산학협력단 | 피드백 구조를 갖는 광대역 능동 회로 |
US8120428B2 (en) * | 2010-05-18 | 2012-02-21 | Analog Devices, Inc. | Apparatus and method for low noise amplification |
JP2012100224A (ja) * | 2010-11-05 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | 広帯域増幅器 |
US8487702B2 (en) * | 2011-09-21 | 2013-07-16 | Realtek Semiconductor Corp. | Transimpedance amplifier and method thereof |
KR101238488B1 (ko) * | 2011-10-07 | 2013-03-04 | 숭실대학교산학협력단 | 모드 주입을 이용한 차동 전력 증폭기 |
US9130517B2 (en) | 2012-10-05 | 2015-09-08 | Qualcomm Incorporated | Systems and methods of harmonic extraction and rejection |
WO2014125325A1 (en) * | 2013-02-12 | 2014-08-21 | Freescale Semiconductor, Inc. | Active iq and quadrature generator for high frequency applications |
US8761707B1 (en) * | 2013-03-11 | 2014-06-24 | Futurewei Technologies, Inc. | Radio frequency low noise amplifier load circuit |
CN103187939B (zh) * | 2013-03-14 | 2016-01-13 | 中山大学 | 一种高稳定性的跨导器 |
US9319009B2 (en) * | 2013-07-31 | 2016-04-19 | Futurewei Technologies, Inc. | Tunable radio frequency low noise amplifier |
WO2015066867A1 (en) * | 2013-11-07 | 2015-05-14 | Qualcomm Incorporated | Clock and data drivers with enhanced transconductance and suppressed output common-mode |
US9225369B2 (en) | 2014-01-17 | 2015-12-29 | Qualcomm Incorporated | Filtering blocker components of a signal |
JP2015220689A (ja) * | 2014-05-20 | 2015-12-07 | 富士通株式会社 | 差動増幅回路 |
CN104038171B (zh) * | 2014-05-22 | 2017-01-11 | 华南理工大学 | 一种大动态范围的可变增益放大器 |
US9723560B2 (en) | 2014-05-22 | 2017-08-01 | Qualcomm Incorporated | Multi-stage amplifier with RC network |
US9692368B2 (en) | 2014-09-09 | 2017-06-27 | Qualcomm Incorporated | Dual-band low noise amplifier |
US9590560B2 (en) * | 2015-03-17 | 2017-03-07 | Realtek Semiconductor Corporation | Summing amplifier and method thereof |
CN106059512A (zh) * | 2016-05-26 | 2016-10-26 | 华南理工大学 | 一种新型低复杂度宽带可变增益放大器 |
CN109921749B (zh) * | 2019-03-27 | 2022-11-22 | 中国电子科技集团公司第十三研究所 | 一种提高毫米波GaN MMIC功率放大器三阶交调的电路 |
CN113271068B (zh) * | 2021-04-02 | 2023-03-14 | 西安电子科技大学 | 一种双电源电压跨导校准低功耗的低噪声放大器 |
CN113328710B (zh) * | 2021-06-11 | 2023-09-12 | 上海川土微电子有限公司 | 一种高线性跨导电路 |
CN115412041B (zh) * | 2022-10-31 | 2023-02-28 | 成都市安比科技有限公司 | 一种包含共模反馈电路的低噪声全差分放大器 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57148914U (ja) | 1981-03-13 | 1982-09-18 | ||
JPS61152110A (ja) | 1984-12-26 | 1986-07-10 | Hitachi Ltd | Agc回路 |
US4720685A (en) | 1986-09-02 | 1988-01-19 | Tektronix, Inc. | FET transconductance amplifier with improved linearity and gain |
JPH02164112A (ja) | 1988-12-19 | 1990-06-25 | Sumitomo Electric Ind Ltd | 光受信装置 |
US5498953A (en) * | 1992-09-23 | 1996-03-12 | Sgs-Thomson Microelectronics, Inc. | HCM based transconductor circuits |
US5587687A (en) * | 1995-02-02 | 1996-12-24 | Silicon Systems, Inc. | Multiplier based transconductance amplifiers and transconductance control circuits |
JPH10229311A (ja) * | 1997-02-17 | 1998-08-25 | Nec Corp | Mos線形トランスコンダクタンスアンプ |
US6211737B1 (en) * | 1999-07-16 | 2001-04-03 | Philips Electronics North America Corporation | Variable gain amplifier with improved linearity |
US6529070B1 (en) | 1999-10-25 | 2003-03-04 | Texas Instruments Incorporated | Low-voltage, broadband operational amplifier |
SE515138C2 (sv) * | 1999-10-29 | 2001-06-18 | Ericsson Telefon Ab L M | Transkonduktor |
JP3585822B2 (ja) | 2000-09-28 | 2004-11-04 | 株式会社東芝 | 可変利得増幅器を用いた無線通信装置 |
KR20020035324A (ko) | 2000-11-06 | 2002-05-11 | 김덕중 | 차동 증폭기 |
US6597303B2 (en) * | 2001-08-16 | 2003-07-22 | Hrl Laboratories, Llc | Comparator with very fast regeneration time constant |
DE10231181A1 (de) * | 2002-07-10 | 2004-01-29 | Infineon Technologies Ag | Verstärkerschaltung mit einstellbarer Verstärkung und Sendeanordnung mit der Verstärkerschaltung |
US6828832B2 (en) * | 2002-07-26 | 2004-12-07 | International Business Machines Corporation | Voltage to current converter circuit |
US6906592B2 (en) * | 2002-11-13 | 2005-06-14 | Qualcomm Inc | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics |
JP2004274564A (ja) | 2003-03-11 | 2004-09-30 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
EP1636901B1 (en) | 2003-06-10 | 2006-11-08 | Koninklijke Philips Electronics N.V. | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal |
JP2005020591A (ja) | 2003-06-27 | 2005-01-20 | Toshiba Corp | 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用lsi |
ATE441244T1 (de) * | 2003-10-13 | 2009-09-15 | Nxp Bv | Transkonduktanz-schaltung |
US7415262B2 (en) | 2004-03-29 | 2008-08-19 | Intel Corporation | Wireless access point power control |
US7109716B2 (en) | 2004-11-24 | 2006-09-19 | Operations Technology Development, Nfp | Soil and time modeling for improved electromagnetic locators for underground utilities |
JP2006186696A (ja) | 2004-12-28 | 2006-07-13 | Nec Corp | 温度補償回路及びその方法並びにそれを用いた無線端末及びプログラム |
US7339433B2 (en) * | 2005-03-15 | 2008-03-04 | Apex Microtechnology Corporation | Differential amplifier stage |
FR2890802B1 (fr) * | 2005-09-13 | 2007-12-07 | St Microelectronics Sa | Procede de reduction du niveau d'intermodulation d'ordre 2 d'un transconducteur, et transconducteur correspondant |
US8086207B2 (en) | 2007-03-19 | 2011-12-27 | Qualcomm Incorporated | Linear transconductor for RF communications |
US7554403B1 (en) * | 2008-02-27 | 2009-06-30 | National Semiconductor Corporation | Gainboost biasing circuit for low voltage operational amplifier design |
-
2007
- 2007-06-12 US US11/761,947 patent/US8086207B2/en active Active
-
2008
- 2008-03-18 KR KR1020097021282A patent/KR101234906B1/ko active IP Right Grant
- 2008-03-18 CN CN200880008597.7A patent/CN101641862B/zh not_active Expired - Fee Related
- 2008-03-18 WO PCT/US2008/057319 patent/WO2008115907A1/en active Application Filing
- 2008-03-18 AT AT08743993T patent/ATE554526T1/de active
- 2008-03-18 JP JP2010501081A patent/JP5231524B2/ja active Active
- 2008-03-18 EP EP08743993A patent/EP2127069B1/en active Active
- 2008-03-19 TW TW097109687A patent/TW200901619A/zh unknown
-
2011
- 2011-11-03 US US13/288,265 patent/US8385872B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101641862B (zh) | 2015-05-13 |
EP2127069A1 (en) | 2009-12-02 |
WO2008115907A1 (en) | 2008-09-25 |
US8086207B2 (en) | 2011-12-27 |
KR101234906B1 (ko) | 2013-02-19 |
TW200901619A (en) | 2009-01-01 |
JP2010522503A (ja) | 2010-07-01 |
KR20090123953A (ko) | 2009-12-02 |
ATE554526T1 (de) | 2012-05-15 |
CN101641862A (zh) | 2010-02-03 |
US8385872B2 (en) | 2013-02-26 |
US20080231362A1 (en) | 2008-09-25 |
US20120043996A1 (en) | 2012-02-23 |
EP2127069B1 (en) | 2012-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5231524B2 (ja) | Rf通信用線形トランスコンダクタ | |
US7482871B2 (en) | CMOS amplifier of filter for ultra wideband application and method of the same | |
US8120428B2 (en) | Apparatus and method for low noise amplification | |
EP2294689A1 (en) | Amplifier with improved linearization | |
US10389312B2 (en) | Bias modulation active linearization for broadband amplifiers | |
KR101867546B1 (ko) | 셀프-바이어싱 무선 주파수 회로 | |
WO2010068926A1 (en) | Techniques for improving amplifier linearity | |
US20240154585A1 (en) | Active balun amplifier | |
US8872685B2 (en) | Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
US20100308920A1 (en) | Wide-band amplifier circuit with improved gain flatness | |
US20100327844A1 (en) | Current mirror, devices including same, and methods of operation thereof | |
JP5375680B2 (ja) | 単相差動変換器 | |
KR101627275B1 (ko) | 하이브리드 증폭기 | |
KR102487060B1 (ko) | 소형 광대역 증폭기 회로 | |
US11063562B2 (en) | Programmable filter in an amplifier | |
KR20150081606A (ko) | 저잡음 증폭기 | |
US11606069B2 (en) | Single-ended-to-differential amplifier and radio frequency receiver | |
Park et al. | A triple gain mode digitally controlled amplifier in cmos process | |
Han | Bandwidth‐switchable cellular CMOS RF receiver front‐end for intra‐band carrier aggregation | |
KR20240131054A (ko) | 광대역, 높은 차동 오차 성능의 저잡음 증폭기 및 가변 이득 방법 | |
KR20210101852A (ko) | 전력 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110711 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120518 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5231524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |