JPS61152110A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPS61152110A JPS61152110A JP27297284A JP27297284A JPS61152110A JP S61152110 A JPS61152110 A JP S61152110A JP 27297284 A JP27297284 A JP 27297284A JP 27297284 A JP27297284 A JP 27297284A JP S61152110 A JPS61152110 A JP S61152110A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- agc
- circuit
- terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発ＢＡハ％ ＡＧＣ回路のＡＧＣ動作モードから非動
作モードへの切シ替え時における温度応答特性を改良し
たＡＧＣ回路に関する。
作モードへの切シ替え時における温度応答特性を改良し
たＡＧＣ回路に関する。
（発明の背景〕
従来技術の説明を、第３図のＡＧＣ回路の７０ツク図、
第４図の入出力特性図及び第５図の従来の具体回路例に
よシ行なう。
第４図の入出力特性図及び第５図の従来の具体回路例に
よシ行なう。
第３図にＡＧＣ回路のフロック図であって、信号源１０
信号ｖｉａ入力端子２から抵抗３を経て増幅回路４に入
力さｎ、増幅回路４で増幅あるいは交流利得か１のバッ
７アアンツとして処理後、出力端子５に出力信号−とし
て出力される。一方、出力信号ＶＱは一点鎖線で示し７
ｔ−ＡＧＣ回路６内の整流回路７にも入力され、整流回
路７の整流出力である直流電圧ＶＯＣが、ある−位取上
になると抵抗値が減少するように設定した可変抵抗素子
８を駆動し、前記抵抗５と可変抵抗素子８との抵抗分割
によシ、増幅回路４の入カレペルをほぼ一定に抑える０
第４図は第３図の上記ＡＧＣ動作を説明する入出力特性
であり、横軸に入力信号ｖ１を、縦軸に出力信号ｖ６を
とっている。
信号ｖｉａ入力端子２から抵抗３を経て増幅回路４に入
力さｎ、増幅回路４で増幅あるいは交流利得か１のバッ
７アアンツとして処理後、出力端子５に出力信号−とし
て出力される。一方、出力信号ＶＱは一点鎖線で示し７
ｔ−ＡＧＣ回路６内の整流回路７にも入力され、整流回
路７の整流出力である直流電圧ＶＯＣが、ある−位取上
になると抵抗値が減少するように設定した可変抵抗素子
８を駆動し、前記抵抗５と可変抵抗素子８との抵抗分割
によシ、増幅回路４の入カレペルをほぼ一定に抑える０
第４図は第３図の上記ＡＧＣ動作を説明する入出力特性
であり、横軸に入力信号ｖ１を、縦軸に出力信号ｖ６を
とっている。
ま几、第５図は従来のＡＧＣ回路の具体回路例を示すも
のであり、容量９，１２．１５は直流阻圧用容量、抵抗
１０にバイアス１源１１からの直流バイアスを与えるバ
イアス抵抗である。第３図と同様に、増幅回路４の出力
信号Ｖ。は出力端子５に出力されると共に、容ｉ１１５
ｆ経てＡＧＣ回路６のトランジスタ１４のベースに入力
される。トランジスタ１４のベースには、さらに１源１
５との間に抵抗１６が、接地端子との間に抵抗１７が。
のであり、容量９，１２．１５は直流阻圧用容量、抵抗
１０にバイアス１源１１からの直流バイアスを与えるバ
イアス抵抗である。第３図と同様に、増幅回路４の出力
信号Ｖ。は出力端子５に出力されると共に、容ｉ１１５
ｆ経てＡＧＣ回路６のトランジスタ１４のベースに入力
される。トランジスタ１４のベースには、さらに１源１
５との間に抵抗１６が、接地端子との間に抵抗１７が。
それぞｎ接続され、抵抗１６と抵抗１７とでトランジス
タ１４のバイアス電圧を任意に設定して、ＡＧＣの動作
開始レベルを選択している。トランジスタ１４は、エミ
ッタの抵抗１８と整流用容量１９とでエミッタホロワ検
波回路を拗成し、増幅回路４にて増幅さｆｔ７ｊ交流信
号を整流して直流電圧”１０ｃ ｔ−得る。抵抗４１は
トランジスタ１４の過電流保護用抵抗である。また、ト
ランジスタ２０と抵抗２１とで構成するエミッタホロワ
回路により、トランジスタ２００Å力インピーダンスを
高くシ、トランジスタ２０のベース電流を無視し得る回
路とし、整流用容量１９の放電時間を抵抗１８との時定
数によって設定できる構成としている。
タ１４のバイアス電圧を任意に設定して、ＡＧＣの動作
開始レベルを選択している。トランジスタ１４は、エミ
ッタの抵抗１８と整流用容量１９とでエミッタホロワ検
波回路を拗成し、増幅回路４にて増幅さｆｔ７ｊ交流信
号を整流して直流電圧”１０ｃ ｔ−得る。抵抗４１は
トランジスタ１４の過電流保護用抵抗である。また、ト
ランジスタ２０と抵抗２１とで構成するエミッタホロワ
回路により、トランジスタ２００Å力インピーダンスを
高くシ、トランジスタ２０のベース電流を無視し得る回
路とし、整流用容量１９の放電時間を抵抗１８との時定
数によって設定できる構成としている。
トランジスタ２０のエミッタは、ベース電流保護用の抵
抗２２を経て、可変抵抗素子としてのトランジスタ２３
のベースＫｍ続さｎｌ トランジスタ２５０オン抵抗と
前記抵抗５とＫよシ増幅回路４の入力信号レベルを一定
に保つＡＧＣ回路全構成している。このような従来のＡ
ＧＣ回路において、ｋＧＣ動作をオン（ＡＧＣ動作モー
ド）あるいはオフ（ＡＧＣ非動非動−モードするため、
トランジスタ１４０ベースにトランジスタ２４を設置し
、トランジスタ２４０ベースと接地間には誤動作防止用
抵抗２５を、ま几、ベース電流保護抵抗２６を介してＡ
ＧＣ−オン／オフ端子２７に接続し、ＡＧＣ−オン／オ
フ端子２７がハイレベル（以下、１Ｈ＃と略記する）の
ときトランジスタ２４が導通し、トランジスタ１４を非
導通としてＡＧＣ動作をオフにする。ま７ｊ、ＡＧＣ−
オン／オフ端子２７がローレベル（以下、＠Ｌ”と略記
する）のときトランジスタ２４が非導通となって、ＡＧ
Ｃ動作をオンとする〇 このようなＡＧＣ動作のオン／オフ機能を有するＡＧＣ
回路において、ＡＧＣ動作オンからＡＧＣ動作オフにし
たとき、入力信号レベルがＡＧＣの動作するレベル以上
のときは、整流用容量１９ＫＩＦ積されていた電荷が抵
抗１日を経て放電するまでＡＧＣ動作オン状態が継続し
、すぐにＡＧＣ動作オフに相当し比出力レベルにならな
いという欠点があっ几。
抗２２を経て、可変抵抗素子としてのトランジスタ２３
のベースＫｍ続さｎｌ トランジスタ２５０オン抵抗と
前記抵抗５とＫよシ増幅回路４の入力信号レベルを一定
に保つＡＧＣ回路全構成している。このような従来のＡ
ＧＣ回路において、ｋＧＣ動作をオン（ＡＧＣ動作モー
ド）あるいはオフ（ＡＧＣ非動非動−モードするため、
トランジスタ１４０ベースにトランジスタ２４を設置し
、トランジスタ２４０ベースと接地間には誤動作防止用
抵抗２５を、ま几、ベース電流保護抵抗２６を介してＡ
ＧＣ−オン／オフ端子２７に接続し、ＡＧＣ−オン／オ
フ端子２７がハイレベル（以下、１Ｈ＃と略記する）の
ときトランジスタ２４が導通し、トランジスタ１４を非
導通としてＡＧＣ動作をオフにする。ま７ｊ、ＡＧＣ−
オン／オフ端子２７がローレベル（以下、＠Ｌ”と略記
する）のときトランジスタ２４が非導通となって、ＡＧ
Ｃ動作をオンとする〇 このようなＡＧＣ動作のオン／オフ機能を有するＡＧＣ
回路において、ＡＧＣ動作オンからＡＧＣ動作オフにし
たとき、入力信号レベルがＡＧＣの動作するレベル以上
のときは、整流用容量１９ＫＩＦ積されていた電荷が抵
抗１日を経て放電するまでＡＧＣ動作オン状態が継続し
、すぐにＡＧＣ動作オフに相当し比出力レベルにならな
いという欠点があっ几。
なお、上記した従来のＡＧＣ回路の例としては、例えは
、特開昭５９−１０１９１５がある。
、特開昭５９−１０１９１５がある。
本発明の目的は、上記従来技術の欠点を解消し、ＡＧＣ
回路のＡＧＣ動作をオン（動作モード）からオフ（非動
作モード）に切替え九とき、即座ＫＡＧＣ動作がオフす
るようにし７ｔＡＧＣ回路を提供するにある。
回路のＡＧＣ動作をオン（動作モード）からオフ（非動
作モード）に切替え九とき、即座ＫＡＧＣ動作がオフす
るようにし７ｔＡＧＣ回路を提供するにある。
この目的を達成するために、本発明は、信号の整流にエ
ミッタホロワ検波回路を用いたＡＧＣ回路において、エ
ミッタホロワのトランジスタのベースに接続したトラン
ジスタをオン／オフするとともに、エミッタホロワのト
ランジスタのエミッタにもトランジスタを接続し、ベー
スに接続し次トランジスタと同期してオン／オフさせる
ことによシ、ＡＧＣ動作のオンからオフへの切替え時に
、１ｉ流用容量の放電を瞬時に行なって、ＡＧＣ動作の
オンからオフへの応答を瞬時に可能とし次点に特徴があ
る。
ミッタホロワ検波回路を用いたＡＧＣ回路において、エ
ミッタホロワのトランジスタのベースに接続したトラン
ジスタをオン／オフするとともに、エミッタホロワのト
ランジスタのエミッタにもトランジスタを接続し、ベー
スに接続し次トランジスタと同期してオン／オフさせる
ことによシ、ＡＧＣ動作のオンからオフへの切替え時に
、１ｉ流用容量の放電を瞬時に行なって、ＡＧＣ動作の
オンからオフへの応答を瞬時に可能とし次点に特徴があ
る。
以下、本発明の実施例を図１ｌｉｌを用いて説明する０
第１図扛本発明によるＡＧＣ回路の一実施例を示す回路
図であって、第５図と同等部分は同一符号で示しである
。第５図の回路との相違は、エミッタホロワ回路を構成
するトランジスタ１４のエミッタにトランジスタ２８を
接続し、トランジスタ２ＢをＡＧＣ−オン／オフ端子２
７から駆動する構成とし次点である。
第１図扛本発明によるＡＧＣ回路の一実施例を示す回路
図であって、第５図と同等部分は同一符号で示しである
。第５図の回路との相違は、エミッタホロワ回路を構成
するトランジスタ１４のエミッタにトランジスタ２８を
接続し、トランジスタ２ＢをＡＧＣ−オン／オフ端子２
７から駆動する構成とし次点である。
すなわち、第１図において、エミッタホロワ回路を構成
するトランジスタ１４０ベースに設ケアｔトランジスタ
２４を駆動するＡＧＣ−オン／オフ端子２７から、ベー
ス電流保鞍抵抗３０を介してトランジスタ２８のベース
に接続する。トランジスタ２８のコレクタはトランジス
タ１４のエミッタに接続し、トランジスタ２８のエミッ
タを接地、また、トランジスタ２８のベースと接地端子
間に誤動作防止抵抗２９を接続する。
するトランジスタ１４０ベースに設ケアｔトランジスタ
２４を駆動するＡＧＣ−オン／オフ端子２７から、ベー
ス電流保鞍抵抗３０を介してトランジスタ２８のベース
に接続する。トランジスタ２８のコレクタはトランジス
タ１４のエミッタに接続し、トランジスタ２８のエミッ
タを接地、また、トランジスタ２８のベースと接地端子
間に誤動作防止抵抗２９を接続する。
このような構成によ＃）、ＡＧＣ動作オンの状態では、
ＡＧＣ−オン／オフ端子２７か′Ｌ”の友め。
ＡＧＣ−オン／オフ端子２７か′Ｌ”の友め。
トランジスタ２４およびトランジスタ２日は非導通であ
、９、ＡＧＣ回路灯ある設定レベル以上の入力信号で動
作する。
、９、ＡＧＣ回路灯ある設定レベル以上の入力信号で動
作する。
一方、ＡＧＣ動作オフの状態では％ ＡＧＣ−オン／オ
フ端子２７が″Ｈ”のた・め、トランジスタ２４とトラ
ンジスタ２８が同時に導通ずる０トランジスタ２４の導
通によシ、トランジスタ１４が非導通となる。さらに、
整流用容量１９１Ｃ蓄えらｎてい比電荷に、抵抗１８ｔ
−通して放電され、その時定数は通常数秒から数十秒に
設定しである。
フ端子２７が″Ｈ”のた・め、トランジスタ２４とトラ
ンジスタ２８が同時に導通ずる０トランジスタ２４の導
通によシ、トランジスタ１４が非導通となる。さらに、
整流用容量１９１Ｃ蓄えらｎてい比電荷に、抵抗１８ｔ
−通して放電され、その時定数は通常数秒から数十秒に
設定しである。
しかし、本発明ではトランジスタ２Ｂが導通するため、
トランジスタ２８のオン抵抗を通して放電される。トラ
ンジスタのオン抵抗は、ディスクリートトランジスタで
１０程１１ｉ、ＩＣＫ内蔵しても２０００程度である友
め、整流用容量１９を１００μＦとし九とき、その時定
数は０１ミリ秒から２０ミリ秒と大幅に小さくな、！７
、ＡＧＣ回路の出力端子５の出力信号レベルは、ｉ’ｈ
ｔｈ瞬時ＫＡＧＣ動作オフのレベルに復帰する。
トランジスタ２８のオン抵抗を通して放電される。トラ
ンジスタのオン抵抗は、ディスクリートトランジスタで
１０程１１ｉ、ＩＣＫ内蔵しても２０００程度である友
め、整流用容量１９を１００μＦとし九とき、その時定
数は０１ミリ秒から２０ミリ秒と大幅に小さくな、！７
、ＡＧＣ回路の出力端子５の出力信号レベルは、ｉ’ｈ
ｔｈ瞬時ＫＡＧＣ動作オフのレベルに復帰する。
第２図は本発明妬よるＡＧＣ回路の他の実施例を示す回
路図であシ、前記と同様に入力端子２からの入力信号は
増幅回路４全通して出力端子５に出力される。
路図であシ、前記と同様に入力端子２からの入力信号は
増幅回路４全通して出力端子５に出力される。
この出力信号Ｖ。はｐｎｐ トランジスタ３１に入力さ
れ、トランジスタ３２とで構成する差動増幅回路によシ
トランジスタ３２のコレクタに出力される。
れ、トランジスタ３２とで構成する差動増幅回路によシ
トランジスタ３２のコレクタに出力される。
この出力レベルは、抵抗５３と抵抗６４によシ定まり、
ＡＧＣの動作開始レベルを定めている。
ＡＧＣの動作開始レベルを定めている。
なお、５５はトランジスタ３１とトランジスタ３２とか
ら成る差動増幅回路の定電流源である。
ら成る差動増幅回路の定電流源である。
第２図に示したＡＧＣ回路では、トランジスタ２０は電
圧−電流変換回路としても動作し、トランジスタ３６お
よびトランジスタ５７と抵抗３８および抵抗３９とから
成るカレントミラー回路で定１１流化され、可変抵抗素
子としてのトランジスタ２３を駆動する。抵抗４０はト
ランジスタ３７のリーク防止用である。この実施例にお
いても。
圧−電流変換回路としても動作し、トランジスタ３６お
よびトランジスタ５７と抵抗３８および抵抗３９とから
成るカレントミラー回路で定１１流化され、可変抵抗素
子としてのトランジスタ２３を駆動する。抵抗４０はト
ランジスタ３７のリーク防止用である。この実施例にお
いても。
ＡＧＣ−オン／オフ端子２７からトランジスタＵおよび
トランジスタ２Ｂを導通／非導通させることによシ、前
記第１図に示した実施例と同様の動作をする＠ 〔発明の効果〕 以上説明し友ように、本発明によｎば、オン／オフ機能
１に′＊するＡＧＣ回路において、ＡＧＣ回路をその動
作モードから非動作モードに切シ替えたとき、出力信号
を瞬時に所定レベルに復帰させることができ、上記従来
技術の欠点を除いて優れた機能のＡＧＣ回路を提供する
ことができる。
トランジスタ２Ｂを導通／非導通させることによシ、前
記第１図に示した実施例と同様の動作をする＠ 〔発明の効果〕 以上説明し友ように、本発明によｎば、オン／オフ機能
１に′＊するＡＧＣ回路において、ＡＧＣ回路をその動
作モードから非動作モードに切シ替えたとき、出力信号
を瞬時に所定レベルに復帰させることができ、上記従来
技術の欠点を除いて優れた機能のＡＧＣ回路を提供する
ことができる。
第１図は本発８ＡＫよるＡＧＣ回路の一実施例を示す回
路図、第２図は本発明によるＡＧＣ回路の他の実施例を
示す回路図、第３図はＡＧＣ回路を説明するためのブロ
ック図、第４図は第３図に示したＡＧＣ回路の動作を説
明する入出力特性図。 第５図は従来のＡＧＣ回路の具体例を示す回路図である
。 ２・・・入力端子、４・・・増幅回路、５・・・出力端
子、７・・・整流回路、８・・・可変抵抗素子、？、
１２． １３・・・直流阻止用容量、１９・・・整流
用容量、１４，２０゜２５、 ２４． ２８． ３１．
３２． ５６． ３７・・・トランジスタ、５． １０
． １６． １７． １８． １？、 ２１． ２２
゜２５、２６． ２９． ５０． ３３． ３４． ３
８． ３９．４０゜４１・・・抵抗、２７・・・ＡＧＣ
−オン／オフ端子。 才 ｌ 図 オ ２ 図 才 ｊ 囚 才４ 国 才 ５ 図
路図、第２図は本発明によるＡＧＣ回路の他の実施例を
示す回路図、第３図はＡＧＣ回路を説明するためのブロ
ック図、第４図は第３図に示したＡＧＣ回路の動作を説
明する入出力特性図。 第５図は従来のＡＧＣ回路の具体例を示す回路図である
。 ２・・・入力端子、４・・・増幅回路、５・・・出力端
子、７・・・整流回路、８・・・可変抵抗素子、？、
１２． １３・・・直流阻止用容量、１９・・・整流
用容量、１４，２０゜２５、 ２４． ２８． ３１．
３２． ５６． ３７・・・トランジスタ、５． １０
． １６． １７． １８． １？、 ２１． ２２
゜２５、２６． ２９． ５０． ３３． ３４． ３
８． ３９．４０゜４１・・・抵抗、２７・・・ＡＧＣ
−オン／オフ端子。 才 ｌ 図 オ ２ 図 才 ｊ 囚 才４ 国 才 ５ 図
Claims (1)
- 整流用トランジスタのエミッタに平滑用容量と抵抗とが
並列に接続され、該整流用トランジスタのベースに供給
される入力信号を平滑して直流電圧を得、該直流電圧に
よって可変抵抗素子を駆動するようにしたＡＧＣ回路に
おいて、該整流用トランジスタのベースと接地端子との
間に第１のスイッチングトランジスタを、かつ、該整流
用トランジスタのエミッタと接地端子との間に第２のス
イッチングトランジスタを夫々設け、該第１、第２のス
イッチングトランジスタを同時にオン、オフするように
構成したことを特徴とするＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27297284A JPS61152110A (ja) | 1984-12-26 | 1984-12-26 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27297284A JPS61152110A (ja) | 1984-12-26 | 1984-12-26 | Ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61152110A true JPS61152110A (ja) | 1986-07-10 |
Family
ID=17521354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27297284A Pending JPS61152110A (ja) | 1984-12-26 | 1984-12-26 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61152110A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3043861U (ja) * | 1997-05-29 | 1997-12-02 | 船井電機株式会社 | Ａｌｃ回路 |
| US8385872B2 (en) | 2007-03-19 | 2013-02-26 | Qualcomm Incorporated | Linear transconductor for RF communications |
-
1984
- 1984-12-26 JP JP27297284A patent/JPS61152110A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3043861U (ja) * | 1997-05-29 | 1997-12-02 | 船井電機株式会社 | Ａｌｃ回路 |
| US8385872B2 (en) | 2007-03-19 | 2013-02-26 | Qualcomm Incorporated | Linear transconductor for RF communications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327298A (en) | Battery backup system for a microcomputer | |
| US4580103A (en) | Amplifier circuit arrangement for eliminating input signal offset in the output | |
| US4193023A (en) | Electronic monitoring system with low energy consumption in quiescent state | |
| US3919661A (en) | Electronic monitoring system with delayed activation | |
| JPH033186B2 (ja) | ||
| US6208173B1 (en) | Peak detector | |
| EP0169583A2 (en) | Power-on reset circuit for contactless switch | |
| US4313137A (en) | Integratable vertical sync separator | |
| JPS61152110A (ja) | Ａｇｃ回路 | |
| JPH0420302B2 (ja) | ||
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| US3144611A (en) | Reflex amplifier circuit with reduction of minimum yolume contrl play-through effect | |
| US4654603A (en) | Low input-capacitance amplifier for driving guard shield conductors | |
| US3030504A (en) | Automatic gain control circuit | |
| US3430117A (en) | Two-phase servomotor control including means to deenergize the reference winding at null to conserve power | |
| US3041544A (en) | Stabilized signal amplifier circuits employing transistors | |
| JPH05121974A (ja) | 電流ブースター付きボルテージフオロワ | |
| JPS62243409A (ja) | Ａｇｃ回路 | |
| JPS5912834Y2 (ja) | アンテナ送受信高周波スイツチング回路 | |
| JPS6312583Y2 (ja) | ||
| JPS61257006A (ja) | Ａｇｃ回路 | |
| JPH039650B2 (ja) | ||
| KR960003837B1 (ko) | 수신기 | |
| JPS5866063A (ja) | レベル検出回路 | |
| US4075513A (en) | Averaging and peak detection circuit |