KR20090123953A - Ｒｆ 통신을 위한 선형 트랜스컨덕터 - Google Patents

Ｒｆ 통신을 위한 선형 트랜스컨덕터 Download PDF

Info

Publication number
KR20090123953A
KR20090123953A KR1020097021282A KR20097021282A KR20090123953A KR 20090123953 A KR20090123953 A KR 20090123953A KR 1020097021282 A KR1020097021282 A KR 1020097021282A KR 20097021282 A KR20097021282 A KR 20097021282A KR 20090123953 A KR20090123953 A KR 20090123953A
Authority
KR
South Korea
Prior art keywords
transistors
transconductor
input
output
differential amplifier
Prior art date
Application number
KR1020097021282A
Other languages
English (en)
Other versions
KR101234906B1 (ko
Inventor
하리시 무탈리
케네스 찰스 바넷
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20090123953A publication Critical patent/KR20090123953A/ko
Application granted granted Critical
Publication of KR101234906B1 publication Critical patent/KR101234906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/357—Indexing scheme relating to amplifiers the amplifier comprising MOS which are biased in the weak inversion region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45068—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more outputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 특허 출원은, 적어도 하나의 입력부와 적어도 하나의 출력부를 갖는 선형 트랜스컨덕터를 포함하며, 이 선형 트랜스컨덕터는, 복수의 트랜지스터 및 복수의 입력부를 갖는 차동 증폭기로서, 입력 신호의 차이가 증폭되는, 상기 차동 증폭기; 복수의 트랜지스터를 갖는 캐스코드 회로로서, 복수의 트랜지스터가 차동 증폭기에 동작가능하게 접속되고, 선형 트랜스컨덕터의 입력부와 출력부 사이의 역방향 차단이 차동 증폭기의 적어도 하나의 트랜지스터상에 스택된 공통-게이트로서 캐스코드 회로의 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 탑재함으로써 선형 트랜스컨덕터의 입력부와 출력부를 디커플링함으로써 개선되는, 상기 캐스코드 회로; 캐스코드 회로와 전원 전압 사이에 동작가능하게 접속된 복수의 트랜지스터를 갖는 능동 부하; 및 능동 부하, 캐스코드 회로와 접지 사이의 접속에 동작가능하게 접속된 보조 디바이스를 포함한다.
Figure P1020097021282
선형 트랜스컨덕터, 차동 증폭기, 캐스코드 회로,

Description

ＲＦ 통신을 위한 선형 트랜스컨덕터{LINEAR TRANSCONDUCTOR FOR RF COMMUNICATIONS}
배경
본 출원은, 그 전체 개시내용이 본 출원의 개시내용의 일부로서 고려되는, 2007 년 3 월 19 일 출원된 "Linear Transconductor for a RF Mixer" 라는 명칭의 미국 가출원 제 60/895,659 호의 이익을 주장한다.
발명의 분야
본 출원은, 선형 트랜스컨덕터가 요구되는 (즉, 선형 전압-전류 변환) 애플리케이션에 관한 것으로, 더욱 구체적으로는, 상호변조 기생신호 (intermodulation product) 의 억제가 개선된 무선 주파수 (RF) 믹서에 관한 것이다.
배경
믹서는 기저대역 (또는 저 주파수) 신호의 상향 변환 및 RF 신호의 하향 변환을 위해 사용된다. 상호변조 억제는 RF 수신기에 유용하고, 여기서 믹서가 RF 신호를 기저대역으로 하향변환하도록 작용한다. 믹서 스테이지는 전압-전류 변환을 수행한다. 이러한 변환은 비선형이며, 그 결과, 상호변조 왜곡을 생성할 수도 있다.
상호변조 왜곡은, 그 사이에 (디바이스 특성의 비선형성으로 인해) 작은 주파수 오프셋을 갖는 2개의 스퓨리어스 신호 (spurious signal) 를 함께 믹싱함으로 써 초래된다. 톤 1 을 f1 이라 하고, 톤 2 를 f2 라 하면, 상호변조 기생신호 (2f2-f1 또는 2f1-f2) 는 RF 희망 신호에 근접하게 있을 수도 있으며, 수신기의 성능을 열화시킬 수도 있다. 이러한 톤을 3차 상호변조 기생신호라 칭한다.
수신기 또는 수신기의 컴포넌트는, "3차 입력 인터셉트 포인트" (IIP3) 라 칭하는 3차 왜곡 성능 지수에 의해 특징지워질 수도 있다. 3차 입력 인터셉트 포인트는, 3차 상호변조 (또는 왜곡) 기생신호에서의 전력과 기본 주파수 (또는 톤) 가 교차하는 포인트로서 정의될 수도 있다. (도 1a 참조). 상호변조 기생신호에서의 전력은 입력 신호 진폭의 세제곱 (cubic power) 에 비례한다. (왜곡을 갖지 않은) 이상적인 증폭기에 대해, IIP3 포인트는 무한에 있을 수도 있다. IIP3 포인트가 높을수록, 수신기에 대한 선형성 또는 왜곡 성능이 양호하다.
믹서의 선형성 및 잡음 인자 (NF) 는 전압 입력을 전류로 변환하는 트랜스컨덕터 스테이지에 의해 좌우될 수도 있다. 믹서 트랜스컨덕터는 (트랜스컨덕터 디바이스의 소스에 저항기를 추가하는) 소스 디제너레이션 (source degeneration) 으로 선형화될 수도 있지만, 이것은 믹서의 잡음 증가와 이득의 감소 (잡음 인자의 열화) 를 감수하며 발생할 것이다.
본 발명은 종래 기술의 한계를 극복하고, 상호변조 억제가 개선된 트랜스컨덕터를 제공하는 것에 관한 것이다. 선형화는 이득 및 잡음 지수에 대한 손실을 최소화하는 피드-포워드 (feed-forward) 기술을 이용하여 달성된다.
발명의 개요
상기 관점에서, 설명한 본 발명의 특징들은 일반적으로, 개선된 선형 트랜스 컨덕터에 대한 하나 이상의 개선된 시스템, 방법 및/또는 장치에 관한 것이다.
일 실시형태에서, 본 특허 출원은, 적어도 하나의 입력부와 적어도 하나의 출력부를 갖는 선형 트랜스컨덕터를 포함하며, 이 선형 트랜스컨덕터는, 복수의 트랜지스터 및 복수의 입력부를 갖는 차동 증폭기로서, 입력 신호들의 차이가 증폭되는, 상기 차동 증폭기; 복수의 트랜지스터를 갖는 캐스코드 (cascode) 회로로서, 트랜지스터는 차동 증폭기에 동작가능하게 접속되고, 선형 트랜스컨덕터의 입력부와 출력부 사이의 역방향 차단 (reverse isolation) 이 캐스코드 회로의 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 차동 증폭기의 적어도 하나의 트랜지스터상에 스택된 공통-게이트로서 탑재함으로써 선형 트랜스컨덕터의 입력부와 출력부를 디커플링하여 개선되는, 상기 캐스코드 회로; 캐스코드 회로와 전원 전압 사이에 동작가능하게 접속된 복수의 트랜지스터를 갖는 능동 부하 (active load); 및 능동 부하, 캐스코드 디바이스 및 접지 사이의 접속에 동작가능하게 접속된 보조 디바이스를 포함한다.
다른 실시형태에서, 본 특허 출원은 선형 트랜스컨덕터에서 상호변조 기생신호를 감소시키는 방법을 포함하며, 이 방법은, 입력 신호를 수신하는 단계; 입력 신호의 차이를 증폭하는 단계; 입력 전압을 전류로 변환하는 단계; 메인 전류에서의 비선형성을 감지하는 단계; 상기 비선형성을 피드 포워딩하는 단계; 그 비선형성에 응답하여 보조 전류를 생성하는 단계; 상기 보조 전류를 상기 메인 전류와 합산함으로써 메인 전류에서의 비선형 성분을 소거하여, 상호변조 기생신호를 감소시키는 단계; 상기 선형 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공 하는 단계; 및 능동 부하를 바이어싱하는 단계를 포함한다.
본 발명의 방법 및 장치의 이용가능성의 다른 범주는 아래의 상세한 설명, 청구범위, 및 도면으로부터 명백해질 것이다. 그러나, 본 발명의 사상 및 범주내의 다양한 변경 및 변형이 당업자에게 명백해질 것이기 때문에, 본 발명의 바람직한 실시형태들을 나타내는 상세한 설명 및 특정한 예들이 단지 예시로서 제공된다는 것을 이해해야 한다.
도면의 간단한 설명
목하 개시되는 방법 및 장치의 특징들, 목적들, 및 이점들은, 동일한 참조 부호가 전체적으로 대응하게 식별하는 도면과 함께 후술되는 상세한 설명으로부터 더욱 명백해질 것이다.
도 1a 는 수신기 왜곡 대 (vs.) 입력 전력 인터셉트 포인트 외삽 (이론적) 을 예시하는 그래프이다.
도 1b 는 공통 소스 트랜스컨덕터에 입력되는 저잡음 증폭기 (LNA) 로부터의 간섭자 (interferer) 를 갖는 RF 출력이 수신기의 신호 대 잡음비를 얼마나 열화시킬 수도 있는지를 예시한다.
도 2 는 공통 소스 트랜스컨덕터의 도면이다.
도 3a 는 공통 소스 트랜스컨덕터의 도면이다.
도 3b 는 메인 트랜지스터와 보조 트랜지스터의 3차 도함수 (third order derivative) 및 이들 2개의 도함수의 유효 합을 도시한다.
도 4a 는, IM3 (상호변조 기생신호) 가 본 특허 출원의 트랜스컨덕터 장치 및 방법으로 억제된다는 것을 예시한다.
도 4b 는 본 특허 출원의 선형 트랜스컨덕터에서 상호변조 기생신호를 감소시키는 방법에 의해 실행된 단계들을 포함하는 플로우차트이다.
도 5 는 셀룰러 통신 시스템의 도면이다.
도 6 은 본 특허 출원에 따른 사용자 장비의 실시형태를 예시한다.
도 7 은 기지국 제어기 및 기지국을 포함하는, 통신 시스템의 일부이다.
도 8 은 본 특허 출원의 선형 트랜스컨덕터에서 상호변조 기생신호를 감소시킬 때 실행되는 단계들을 예시하는 기능 블록도이다.
상세한 설명
본 명세서에서, 단어 "예시적인" 은 "예, 경우, 또는 예시로서 기능하는" 을 의미하는 것으로 사용된다. "예시적인" 으로서 본 명세서에 설명되는 임의의 실시형태가 다른 실시형태들 보다 바람직하거나 이점이 있는 것으로서 반드시 해석되지는 않는다.
첨부한 도면과 관련하여 후술되는 상세한 설명은 본 발명의 예시적인 실시형태들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 실시형태들만을 나타내는 것으로 의도되지는 않는다. 상세한 설명 전반적으로 사용된 용어 "예시적인" 은 "예, 경우, 또는 예시로서 기능하는" 을 의미하며, 다른 실시형태들 보다 바람직하거나 이점이 있는 것으로 반드시 해석되지 않는다. 상세한 설명은 본 발명의 완전한 이해를 제공하기 위한 특정한 상세를 포함한다. 그러나, 본 발명이 이들 특정한 상세없이 실시될 수도 있다는 것이 당업자에게는 명백할 것이다. 일부 경우에서, 널리 알려진 구조 및 디바이스는 본 발명의 개념을 불명료하게 하는 것을 회피하기 위해 블록도 형태로 도시된다.
피드-포워드 선형화를 갖는 트랜스컨덕터를 사용하여 문제점이 해결되며, 여기서, 공통 소스 디바이스로서 접속된 n-타입 금속 산화물 반도체 (NMOS) 트랜지스터의 차동 쌍이 입력 전압을 전류로 변환한다. (작은-신호 가정 (assumption) 이 추가된다고 가정하면, 신호 전류 (
Figure 112009062383319-PCT00001
) 는 트랜스컨덕턴스라 불리며
Figure 112009062383319-PCT00002
으로 표기되는 비례 상수를 갖는
Figure 112009062383319-PCT00003
에 비례하며, 여기서,
Figure 112009062383319-PCT00004
이다.) 트랜스컨덕터는 변화하는 선형성의 정도를 갖는다. 일 설계에서, 트랜스컨덕터는 또한 선형 트랜스컨덕터라 칭할 수도 있다.
도 1b 는, 공통 소스 트랜스컨덕터가 수신기의 신호 대 잡음비 (C/N) 를 얼마나 열화시킬 수도 있는지를 예시한다. 상호변조 기생신호를 소망하는 신호 훨씬 아래로 최소화시키는 선형 트랜스컨덕터가 필요하다.
도 2 는 패시브 믹서와 사용될 수도 있는 공통 소스 트랜스컨덕터 (105) 를 포함한다. 이것은 또한 2개의 서브회로로 구성된다. 도 2 의 하단에는 차동 증폭기 (110) 가 있다. 차동 쌍 증폭기 (110) 는 2개의 입력부, 즉, 신호 VRF+ 와 VRF- 를 각각 수신하는 포지티브 및 네가티브 단자를 갖는다. 입력 트랜지스터는 입력 신호 VRF+ 와 VRF- 를 각각 수신하는 115 및 120 이다. VRF + 의 작은 값에 대해,
Figure 112009062383319-PCT00005
이다. 차동 쌍 증폭기는 작은 신호에 대해 선형 증폭기로서 사용될 수도 있다. 차동 쌍은 차이 모드 또는 차동 신호에 응답한다. 사실, 상대적으로 작은 차이의 전압을 이용하여, 전체 바이어스 전류가 그 쌍의 일측으로부타 타측으로 조정될 수도 있다.
회로 (110) 가 입력 신호의 차이를 증폭하기 때문에 차동이라 불린다. 또한, 회로 (110) 는 2개의 입력 NMOS 증폭기 (115 및 120) 가 (도 2 에서 접지에) 함께 접속된 소스를 갖고 입력부가 게이트이기 때문에, 공통 소스 차동 증폭기로서 알려져 있다. 차동 아키텍처를 사용하는 하나의 이점은, 이상적인 공통 모드 신호가 거부된다는 것이다. 공통 모드 신호가 양자의 게이트에 나타나기 때문에, 그 차이는 제로이며, 거부된다. 최종으로, 2개의 커패시터 (117 및 119) 가 트랜지스터 (115 및 120) 의 입력부에 각각 나타난다.
도 2 의 상단에는 2개의 p-타입 금속 산화물 반도체 (PMOS) 트랜지스터 (125 및 130) 를 포함하는 회로 (122) 가 있다. 이 트랜지스터 (125 및 130) 는 "다이오드 접속" 트랜지스터이며, 능동 부하로서 또한 기재될 수도 있다. 이 트랜지스터 (125 및 130) 는 포화 영역에서 NMOS 디바이스 (115, 120) 를 바이어싱하도록 기능한다. 트랜지스터 (125 및 130) 의 소스는 전원 전압 (VDD) 에 접속된다. 트랜지스터 (125) 의 드레인은 트랜지스터 (130) 의 드레인에 접속된다. 유사하게, 트랜지스터 (130) 의 드레인은 트랜지스터 (120) 의 드레인에 접속된다. 또한, 트랜지스터 (125) 의 드레인은 패시브 믹서 스위치에 동작가능하게 접속되는 제 1 출력부 (135) 에 접속된다. 유사하게, 트랜지스터 (130) 의 드레인은 패시브 믹서 스위치에 동작가능하게 접속되는 제 2 출력부 (140) 에 접속된다.
2개의 저항기 (145 및 150) 가 PMOS 트랜지스터 (125 및 130) 의 드레인 사이에 직렬로 접속된다. 이들 저항기는 값이 동일하며, PMOS 트랜지스터 (125, 130) 를 셀프-바이어싱하도록 기능한다. 공통 소스 스테이지 (110) 의 비선형 동작은 상호변조 왜곡을 발생시킨다. 입력부에서의 블로커 신호 (blocker signal) 또는 스퓨리어스 신호가 믹싱되어, 소망하지 않는 상호변조 기생신호를 생성하고, 이것은 공통 소스 트랜스컨덕터 (110) 로부터 믹서 스위치로 출력된 소망하는 신호를 손상시킨다. 이것은 수신기의 신호 대 잡음비 (C/N) 와 같은 메트릭을 열화시킨다. 상호변조 기생신호를 최소화하는 선형 트랜스컨덕터가 필요하다.
도 3a 에, 상술한 문제점에 대한 솔루션을 제공하는 본 특허 출원의 선형 트랜스컨덕터 (200) 의 예가 있다. 도 3a 의 하단에는, 차동 증폭기 (210) 가 있다. 차동 쌍 증폭기 (210) 는 2개의 입력부, 즉, 신호 VRF+ 와 VRF- 를 각각 수신하는 포지티브 및 네가티브 단자를 갖는다. 입력 NMOS 트랜지스터는, 입력 신호 (VRF+ 및 VRF-) 를 각각 수신하고, 상기 입력 신호의 차이를 증폭하며, 입력 전압을 전류로 변환하는 215 및 220 이다. 2개의 입력 NMOS 증폭기 (215 및 220) 는 (도 3a 에서 접지에) 함께 접속된 소스를 가지며, 입력부는 게이트이다. 2개의 입력 NMOS 증폭기 (215 및 220) 는 양호한 선형성 성능을 위해 강한 반전 영역에서 바이어싱된다.
최종으로, 2개의 저항기 (217 및 219) 가 트랜지스터 (215 및 220) 의 입력 부와
Figure 112009062383319-PCT00006
사이에 각각 접속된다. 이들 2개의 트랜지스터에 대한 DC 바이어스는 저항기를 통해 제공된다. 저항기는 메인 RF 신호 경로를 바이어스 회로로부터 분리한다.
트랜지스터 (230 및 235) 가 공통 게이트 구성으로 접속되어 "캐스코드" 디바이스로서 기능하며, 트랜지스터 (215 및 220) 에 대한 낮은 임피던스를 제공한다.
IMAIN 전류에서의 비선형성은 캐스코드 NMOS 트랜지스터 회로 (225) 에 의해 감지된다. 더욱 구체적으로는, 캐스코드 NMOS 트랜지스터 (230 및 235) 는 메인 트랜지스터 (215 및 220) 로 인한 IMAIN 에서의 비선형성을 감지한다. 이러한 비선형성은 피드 포워드 (또는 보조) 트랜지스터 (245 및 250) 로 입력된다. 이들 보조 트랜지스터는 비선형 입력에 응답하여 전류 (IAUX) 를 생성한다. 유효 전류 (ISUM) 는 IAUX 와 IMAIN 의 합이다. 전류 (IAUX) 는 IMAIN 에서의 비선형 성분을 소거함으로써, 전체 회로의 상호변조 성능을 개선시킨다. 보조 트랜지스터 쌍 [보조 디바이스] (245 및 250) 은 약한 반전 영역에서 바이어스되어 IMAIN 에서의 비선형성의 최적의 소거를 제공한다.
트랜지스터 (230) 의 소스에서의 전압 (
Figure 112009062383319-PCT00007
) 은 트랜지스터 (215) 의 비선형 전류에 응답한다. 비선형 전류로 인한 전압에서의 이러한 변화는 보조 트랜지스터 (245) 에 의해 감지되며, 출력 노드에서 합산되도록 에러 전류를 피드 포워드한다. 메인 차동 쌍 디바이스 (215 및 220) 및 보조 디바이스 (245 및 250) 는 최적의 상호변조 성능을 위해 적절한 영역에서 바이어싱된다. 도 3b 는, 메인 트랜지스터 (215, 220) 와 보조 트랜지스터 (245, 250) 의 3차 도함수 및 이들 2개의 도함수의 유효 합을 도시한다.
또한, 2개의 저항기 (247 및 252) 가 트랜지스터 (245 및 250) 의 입력부와 VAUX 사이에 각각 접속된다. 이들 저항기는 바이어스 회로와 메인 신호 경로 사이에 분리를 제공한다. 최종으로, 2개의 커패시터 (248 및 253) 가 트랜지스터 (245 및 250) 의 입력부에 각각 나타난다. 이들 2개의 커패시터는 (트랜지스터 (245, 250) 를 포함하는) 보조 디바이스 (240) 바이어스가 트랜지스터(들) (215, 220) 의 드레인에 대한 바이어스에 독립적이게 한다. 커패시터 (248) 는 NMOS 트랜지스터 (245) 의 게이트와 NMOS 트랜지스터 (230) 의 소스 사이에 접속된다. NMOS 트랜지스터 (230) 의 소스는 NMOS 트랜지스터 (215) 의 드레인에 접속된다. 유사하게, 커패시터 (253) 는 NMOS 트랜지스터 (250) 의 게이트와 NMOS 트랜지스터 (235) 의 소스 사이에 접속된다. NMOS 트랜지스터 (235) 의 소스는 NMOS 트랜지스터 (220) 의 드레인에 접속된다.
IMAIN 에서의 비선형성은 피드-포워드 전류 (IAUX) 에 의해 감산된다. 메인 트랜지스터 (215 및 220) 로부터의 출력 전류 (IMAIN) 는 보조 디바이스 (245 및 250) 로부터의 피드-포워드 전류 (IAUX) 와 합산된다. 전류의 합산은 2개의 경로로부터 IM3 성분의 소거를 발생시킨다.
(NMOS 트랜지스터 (230 및 235) 를 포함하는) 캐스코드 구성 회로 (225) 는 선형 트랜스컨덕터 (200) 의 입력부와 출력부 사이의 역방향 차단을 개선하기 위해 사용된다. 입력부와 출력부를 디커플링하기 위한 하나의 방법은, 공통-소스 입력 트랜지스터 (215) 상에 스택된 공통-게이트 (CG) 로서 제 2 트랜지스터 (230) 를 탑재하는 것이다 (도 3a). 상부 금속 산화물 반도체 (MOS; 230) 는 출력 노드 (또는 트랜지스터 (267) 의 드레인) 와 입력 트랜지스터 (215) 의 드레인 사이에서 전류 버퍼로서 동작하여, 이들을 분리한다. 유사하게, 트랜지스터 (235) 는 공통-소스 입력 트랜지스터 (220) 상에 스택된다.
도 3a 의 상단에는, 2개의 PMOS 트랜지스터 (267 및 260) 를 포함하는 능동 부하 회로 (255) 가 있다. 이들 트랜지스터 (267 및 260) 는 능동 부하로서 기능하며, 캐스코드 트랜지스터 (230 및 235) 의 드레인을 바이어싱한다. 이들 PMOS 트랜지스터 (267 및 260) 의 드레인에서 본 임피던스는 높다. 그 결과, 회로 (200) 의 상호변조 성능이 개선된다. 트랜스컨덕터 (200) 는 낮은 임피던스인 패시브 믹서를 구동한다. PMOS 능동 부하 (267 및 260) 에 대한 높은 임피던스는 상호변조 왜곡의 최소화를 돕는다.
또한, 트랜지스터 (267) 의 드레인은 패시브 믹서 스위치에 동작가능하게 접속되는 제 1 출력부 (236) 에 접속된다. 유사하게, 트랜지스터 (260) 의 드레인은 패시브 믹서 스위치에 동작가능하게 접속되는 제 2 출력부 (237) 에 접속된다.
저항기 (265 및 270) 와 함께 연산 증폭기 (275) 는 공통 모드 피드백 루프를 형성하여 PMOS 디바이스 (267, 260) 를 바이어싱한다. 이것은 PMOS 디바이 스 (267, 260) 의 출력 임피던스를 개선시킨다. 공통 모드 피드백 루프의 다른 이점은, 온도 및 프로세스 변동에 걸쳐, PMOS 디바이스 (및 보조 트랜지스터) 의 드레인 전압이 고정된다는 것이다. 이것은 IMAIN 및 IAUX 에서의 비선형 성분의 소거를 안정화시킨다.
비선형 드레인 전류는,
[수학식 1]
Figure 112009062383319-PCT00008
로 기재될 수도 있으며, 여기서,
Figure 112009062383319-PCT00009
,
Figure 112009062383319-PCT00010
및
Figure 112009062383319-PCT00011
는 트랜지스터의 동작을 설명하는 계수이며,
Figure 112009062383319-PCT00012
는 디바이스의 트랜스컨덕턱스 또는
Figure 112009062383319-PCT00013
이다. 3차 상호변조는
Figure 112009062383319-PCT00014
일 때 제거된다. 이것은,
완벽한 소거
Figure 112009062383319-PCT00015
를 위해,
Figure 112009062383319-PCT00016
일 때 발생한다.
도 4a 는, IM3 (상호변조 기생신호) 가 본 특허 출원의 트랜스컨덕터 장치 및 방법으로 억제되는 것을 예시한다.
도 4b 는, 본 특허 출원의 선형 트랜스컨덕터 (200) 에서 상호변조 기생신호를 감소시키는 방법 (400) 에 의해 실행된 단계들을 포함한다. 차동 증폭기 (210) 는 신호 (VRF+ 및 VRF-) 를 각각 수신하고 (단계 403), 상기 입력 신호의 차 이를 증폭하며 (단계 405), 입력 전압을 전류로 변환한다 (단계 407). 메인 전류 (IMAIN) 에서의 비선형성은 캐스코드 NMOS 트랜지스터 회로 (225) 에 의해 감지된다 (단계 410). 더욱 구체적으로는, 캐스코드 NMOS 트랜지스터 (230 및 235) 는 메인 트랜지스터 (215 및 220) 로 인한 IMAIN 에서의 비선형을 감지한다 (단계 410). 이러한 비선형성은 피드 포워드 (또는 보조) 트랜지스터 (245 및 250) 로 입력된다 (단계 415). 이들 보조 트랜지스터는 비선형 입력에 응답하여 보조 전류 (IAUX) 를 생성한다 (단계 420). 유효 전류 (ISUM) 는 IAUX 와 IMAIN 의 합이며, 여기서, 전류 (IAUX) 는 IMAIN 에서의 비선형 성분을 소거하여 (단계 430), 전체 회로의 상호변조 성능을 개선시킨다.
다른 방식으로 논의하면, IMAIN 에서의 비선형성은, 메인 트랜지스터 (215 및 220) 로부터의 출력 전류 (IMAIN) 가 보조 디바이스 (245 및 250) 로부터의 피드-포워드 전류 (IAUX) 와 합산될 때 피드-포워드 전류 (IAUX) 에 의해 감산되고, 여기서, 이 전류들의 합산은 2개의 경로로부터 IM3 성분의 소거를 발생시킨다 (단계 430).
(NMOS 트랜지스터 (230 및 235) 를 포함하는) 캐스코드 구성 회로 (225) 는 선형 트랜스컨덕터 (200) 의 입력부와 출력부 사이의 역방향 차단을 개선하기 위해 사용된다 (단계 440). 도 3a 의 상단에는, 2개의 PMOS 트랜지스터 (267 및 260) 를 포함하는 능동 부하 회로 (255) 가 있다. 이들 트랜지스터 (267 및 260) 는 능동 부하로서 기능한다. 저항기 (265 및 270) 와 함께 연산 증폭기 (275) 는 공통 모드 피드백 루프를 형성하여, PMOS 디바이스 (267, 260) 를 바이어싱한다 (단계 450). 이것은 PMOS 디바이스 (267, 260) 의 출력 임피던스를 개선시킨다.
통신 시스템은 단일 캐리어 주파수 또는 다중 캐리어 주파수를 사용할 수도 있다. 각 링크는 상이한 수의 캐리어 주파수를 통합할 수도 있다. 또한, 액세스 단말기 (10) 는 예를 들어, 광 섬유 또는 동축 케이블을 사용하는 유선 채널을 통해 또는 무선 채널을 통해 통신하는 임의의 데이터 디바이스일 수도 있다. 액세스 단말기 (10) 는 PC 카드, 컴팩트 플래시, 외부 또는 내부 모뎀, 또는 무선 또는 유선 전화를 포함하는 임의의 다수의 타입의 디바이스일 수도 있지만, 이에 제한되지 않는다. 액세스 단말기 (10) 는 또한, 사용자 장비 (UE), 원격국, 이동국 또는 가입자국으로서 알려져 있다. 또한, UE (10) 는 이동형 또는 정지형일 수도 있다. 셀룰러 통신 시스템 (100) 의 예가 도 5 에 도시되어 있으며, 여기서, 참조 부호 102A 내지 102G 는 셀을 지칭하고, 참조 부호 160A 내지 160G 는 노드 B 또는 기지국을 지칭하며, 참조 부호 10A 내지 10G 는 UE 를 지칭한다.
액세스 네트워크 (40) 는 다중 액세스 단말기 (10) 또는 사용자 장비 (10) 사이에서 데이터 패킷을 전송한다. (일 예에서, 액세스 네트워크 (40) 는 기지국 제어기 및 하나 이상의 기지국 (106) 으로 구성될 수도 있다 (도 5 참조)). 액세스 네트워크 (40) 는 또한, 통합 인트라넷 또는 인터넷과 같은 액세스 네트워크 (40) 외부의 추가 네트워크에 접속될 수도 있으며, 각 사용자 장비 (10) 와 이러한 외부 네트워크 (122) 사이에서 데이터 패킷을 전송할 수도 있다. 하나 이 상의 eNode B (160) 와 활성 트래픽 채널 접속을 확립한 사용자 장비 (10) 를 활성 사용자 장비 (10) 라 칭하며, 트래픽 상태에 있다고 말한다. 하나 이상의 eNode B (160) 와 활성 트래픽 채널 접속을 확립하는 프로세스에 있는 사용자 장비 (10) 를 접속 설정 상태에 있다고 말한다. 사용자 장비 (10) 는 예를 들어, 광 섬유 또는 동축 케이블을 사용하는 유선 채널을 통해 또는 무선 채널을 통해 통신하는 임의의 데이터 디바이스일 수도 있다. 사용자 장비 (10) 가 eNode B (160) 로 신호를 전송하는 통신 링크를 역방향 링크라 칭한다. Node B (160) 가 사용자 장비 (10) 로 신호를 전송하는 통신 링크를 순방향 링크라 칭한다.
도 7 을 아래에 상세히 설명하며, 구체적으로는, eNode B (160) 와 무선 네트워크 제어기 (65) 가 패킷 네트워크 인터페이스 (146) 와 인터페이스한다. 무선 네트워크 제어기 (65) 는 시스템 (100) 에서 송신에 대한 스케줄링 알고리즘을 구현하는 채널 스케줄러 (132) 를 포함한다. 채널 스케줄러 (132) 는, (가장 최근에 수신된 DRC 신호에 표시된 바와 같은) 데이터를 수신하는 원격국 (10) 과 관련된 순간 레이트에 기초하여 임의의 특정한 원격국 (10) 으로 데이터가 송신되는 서비스 간격의 길이를 결정한다. 서비스 간격은 시간에서 연속적이지 않을 수도 있지만, n 슬롯 마다 1 회 발생할 수도 있다. 일 실시형태에 따르면, 패킷의 제 1 부분은 제 1 시간에서 제 1 슬롯 동안 송신되며, 제 2 부분은 후속 시간에서 4 슬롯 이후에 송신된다. 또한, 패킷의 임의의 후속 부분은, 유사한 4 슬롯 확산을 갖는 다중 슬롯에서, 즉, 서로 4 슬롯 이격되어 송신된다. 일 실시형태에 따르면, 데이터를 수신하는 순간 레이트 (
Figure 112009062383319-PCT00017
) 는 특정한 데이터 큐우와 관련된 서비스 간격 길이 (
Figure 112009062383319-PCT00018
) 를 결정한다.
또한, 채널 스케줄러 (132) 는 송신을 위한 특정한 데이터 큐우를 선택한다. 그 후, 송신될 데이터의 관련된 양이 데이터 큐우 (172) 로부터 검색되며, 그 데이터 큐우 (172) 와 관련된 원격국 (10) 으로의 송신을 위해 채널 엘리먼트 (168) 에 제공된다. 후술하는 바와 같이, 채널 스케줄러 (132) 는 큐우 각각과 관련된 가중치를 포함하는 정보를 사용하여 다음의 서비스 간격에서 송신되는 데이터를 제공하는 큐우를 선택한다. 그 후, 송신된 큐우와 관련된 가중치가 업데이트된다.
무선 네트워크 제어기 (65) 는 통신 시스템 (100) 에서 패킷 네트워크 인터페이스 (146), 공중 교환 전화 네트워크 (PSTN; 148), 및 모든 eNode B (160) 와 인터페이스한다 (단순화를 위해 도 7 에는 오직 하나의 eNode B (160) 만을 도시함). 무선 네트워크 제어기 (65) 는 통신 시스템에서의 원격국 (10) 과 패킷 네트워크 인터페이스 (146) 및 PSTN (148) 에 접속된 다른 사용자 사이의 통신을 조정한다. PSTN (148) 은 표준 전화 네트워크 (도 7 에 미도시) 를 통해 사용자와 인터페이스한다.
무선 네트워크 제어기 (65) 는, 단순화를 위해 도 7 에 오직 하나만 도시하였지만 다수의 선택기 엘리먼트 (136) 를 포함한다. 각 선택기 엘리먼트 (136) 는 하나 이상의 기지국 (160) 과 하나의 원격국 (10) (미도시) 사이의 통신을 제어하도록 할당된다. 선택기 엘리먼트 (136) 가 소정의 사용자 장비 (10) 에 할당 되지 않으면, 콜 제어 프로세서 (141) 에는 원격국을 호출할 필요성이 통지된다. 그 후, 콜 제어 프로세서 (141) 는 eNode B (20) 에게 원격국 (10) 을 호출하도록 지시한다.
데이터 소스 (122) 는 소정의 원격국 (10) 으로 송신될 다량의 데이터를 포함한다. 데이터 소스 (122) 는 데이터를 패킷 네트워크 인터페이스 (146) 에 제공한다. 패킷 네트워크 인터페이스 (146) 는 데이터를 수신하며, 그 데이터를 선택기 엘리먼트 (136) 로 라우팅한다. 그 후, 선택기 엘리먼트 (136) 는 타겟 원격국 (10) 과 통신하는 eNode B (160) 로 데이터를 송신한다. 예시적인 실시형태에서, 각 eNode B (160) 는 원격국 (10) 으로 송신될 데이터를 저장하는 데이터 큐우 (172) 를 보유한다.
데이터는 데이터 큐우 (172) 로부터 채널 엘리먼트 (168) 로 데이터 패킷에서 송신된다. 일 예에서, 순방향 링크상에서, "데이터 패킷" 은 (대략 (
Figure 112009062383319-PCT00019
) 1.667 msec 와 같은) 소정의 "타임 슬롯" 내에서 수신지 원격국으로 송신될 데이터의 양 및 최대 1024 비트인 데이터의 양을 지칭한다. 각 데이터 패킷에 대해, 채널 엘리먼트 (168) 는 필요한 제어 필드를 삽입한다. 예시적인 실시형태에서, 채널 엘리먼트 (168) 는 순환 중복 검사 (CRC), 데이터 패킷과 제어 필드의 인코딩을 수행하며, 코드 테일 비트의 세트를 삽입한다. 데이터 패킷, 제어 필드, CRC 패리티 비트, 및 코드 테일 비트는 포맷된 패킷을 포함한다. 예시적인 실시형태에서, 그 후, 채널 엘리먼트 (168) 는 포맷된 패킷을 인코딩하며, 인코딩된 패킷내의 심볼을 인터리빙 (재정렬) 한다. 예시적인 실시형태에서, 인터리빙된 패킷은 왈시 코드로 커버되며, 짧은 의사-잡음 I (PNI) 및 의사-잡음 Q (PNQ) 코드로 확산된다. 확산된 데이터는 신호를 직교 변조하고, 필터링하며, 증폭하는 RF 유닛 (170) 으로 제공된다. 순방향 링크 신호는 순방향 링크로 안테나 (171) 를 통해 무선으로 송신된다. 또한, 하나 이상의 예에서, RF 유닛 (170) 은 본 특허 출원의 트랜스컨덕터 (200) 를 포함할 수도 있다.
사용자 장비 (10) 에서, 순방향 링크 신호는 안테나에 의해 수신되며 수신기로 라우팅된다. 수신기는 신호를 필터링하고, 증폭하고, 직교 복조하며, 양자화한다. 디지털화된 신호는 복조기 (DEMOD) 에 제공되며, 여기서, 짧은 PNI 및 PNQ 코드로 역확산되며, 왈시 커버로 디커버된다. 복조된 데이터는 eNode B (160) 에서 수행된 신호 프로세싱 기능의 인버스, 구체적으로는 디-인터리빙, 디코딩, 및 CRC 체크 기능을 수행하는 디코더에 제공된다. 디코딩된 데이터는 데이터 싱크에 제공된다.
각 원격국 (10) 에 의해 송신된 데이터 레이트 제어 (DRC) 신호는 역방향 링크 채널을 통해 이동하며, RF 유닛 (170) 에 커플링된 송신 또는 수신 안테나 (171) 를 통해 기지국 (160) 에서 수신된다. 일 예에서, DRC 정보는 채널 엘리먼트 (168) 에서 복조되며, 무선 네트워크 제어기 (65) 에 위치된 채널 스케줄러 (132) 또는 eNode B (160) 에 위치된 채널 스케줄러 (174) 에 제공된다. 제 1 예시적인 실시형태에서, 채널 스케줄러 (132) 는 eNode B (20) 에 위치된다. 다른 실시형태에서, 채널 스케줄러 (132) 는 무선 네트워크 제어기 (65) 에 위치되며, 무선 네트워크 제어기 (65) 내의 모든 선택기 엘리먼트 (136) 에 접속한다.
도 6 은, UE (10) 가 (PA (308) 를 포함하는) 송신 회로 (264), 수신 회로 (408), 스로틀 제어부 (306), 디코딩 프로세스 유닛 (258), 프로세싱 유닛 (302), 다중-캐리어 제어 유닛 (412) 및 메모리 (416) 를 포함하는 본 특허 출원에 따른 UE (10) 의 실시형태를 예시한다. 송신 회로 (264), 수신 회로 (408) 는 또한, RF 유닛 (265 및 403) 을 각각 포함할 수도 있으며, 여기서, 하나 이상의 예에서, 본 특허 출원의 트랜스컨덕터 (200) 가 상주할 수도 있다.
프로세싱 유닛 (302) 은 UE (10) 의 동작을 제어한다. 프로세싱 유닛 (302) 을 또한 CPU 라 칭할 수도 있다. 판독-전용 메모리 (ROM) 및 랜덤 액세스 메모리 (RAM) 를 모두 포함할 수도 있는 메모리 (416) 는 명령 및 데이터를 프로세싱 유닛 (302) 에 제공한다. 메모리 (416) 의 일부는 비휘발성 랜덤 액세스 메모리 (NVRAM) 를 또한 포함할 수도 있다.
셀룰러 전화기와 같은 무선 통신 디바이스에 임베디드될 수도 있는 UE (10) 는, UE (10) 와 원격 위치 사이에서, 오디오 통신과 같은 데이터의 송신 및 수신을 허용하기 위한 송신 회로 (264) 및 수신 회로 (408) 를 포함하는 하우징을 또한 포함할 수도 있다. 송신 회로 (264) 및 수신 회로 (408) 는 안테나 (318) 에 커플링될 수도 있다.
UE (10) 의 다양한 컴포넌트는, 데이터 버스 이외에도 전력 버스, 제어 신호 버스, 및 상태 신호 버스를 포함할 수도 있는 버스 시스템 (630) 에 의해 함께 커플링될 수도 있다. 그러나, 명확화를 위해, 다양한 버스들을 버스 시스템 (630) 으로서 도 6 에 예시하였다. 또한, AT (10) 는 신호를 프로세싱하는데 사용하기 위한 프로세싱 유닛 (302) 을 포함할 수도 있다. 또한, 전력 제어기 (306), 디코딩 프로세서 (258), 전력 증폭기 (308) 및 다중-캐리어 제어 유닛 (412) 이 도시되어 있다.
상기 예시된 단계들은 도 6 에 도시한 사용자 장비 (10) 의 메모리 (416) 에 위치한 소프트웨어 또는 펌웨어 (42) 의 형태의 명령으로서 저장될 수도 있다. 이들 명령은 도 6 에 도시한 사용자 장비 (10) 의 프로세싱 유닛 회로 (302) 에 의해 실행될 수도 있다. 또한, 상기 예시된 단계들은 eNode B (160) 의 메모리 (163) 에 위치한 소프트웨어 또는 펌웨어 (43) 의 형태의 명령으로서 저장될 수도 있다. 이들 명령은 도 7 의 eNode B (160) 의 제어 유닛 (162) 에 의해 실행될 수도 있다.
도 8 은, 본 특허 출원의 선형 트랜스컨덕터에서 상호변조 기생신호를 감소시킬 때 실행되는 단계들을 예시하는 기능 블록도이다. 상술한 도 4b 의 방법 및 장치는 도 8 에 예시한 대응하는 수단과 기능 블록에 의해 수행된다. 다시 말해, 도 4b 에서의 단계 403 내지 450 은 도 8 에서의 단계 1403 내지 1450 에 대응한다.
당업자는, 정보 및 신호가 임의의 다양한 다른 기술 및 방식을 사용하여 표현될 수도 있다는 것을 이해할 것이다. 예를 들어, 상기 설명 전반적으로 참조될 수도 있는 데이터, 명령, 커맨드, 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자계 또는 자기입자, 광학계 또는 광학입자, 또는 이들의 임의의 조합으로 표현될 수도 있다.
당업자는 또한, 여기에 개시된 실시형태들과 관련하여 설명한 다양한 예시적인 논리 블록, 모듈, 회로, 및 알고리즘이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수도 있다는 것을 이해할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환성을 명확하게 예시하기 위해, 다양한 예시적인 컴포넌트, 블록, 모듈, 회로, 및 단계를 그들의 기능성과 관련하여 일반적으로 상술하였다. 이러한 기능성이 하드웨어 또는 소프트웨어로서 구현되는지는 전체 시스템에 부과된 설계 제약 및 특정한 애플리케이션에 의존한다. 당업자는 각각의 특정한 애플리케이션에 대해 다양한 방식으로 상술한 기능성을 구현할 수도 있지만, 이러한 구현 결정이 본 발명의 범위를 벗어나는 것으로 해석되어서는 안된다.
여기에 개시된 실시형태들과 관련하여 설명한 다양한 예시적인 논리 블록, 모듈, 및 회로는, 범용 프로세서, 디지털 신호 프로세서 (DSP), 응용 주문형 집적 회로 (ASIC), 필드 프로그램가능한 게이트 어레이 (FPGA) 또는 다른 프로그램가능한 로직 디바이스, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 컴포넌트, 또는 여기에 설명한 기능을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다르게는, 이 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스의 조합, 예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 관련된 하나 이상의 마이크로프로세서, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다.
여기에 개시된 실시형태들과 관련하여 설명한 방법 또는 알고리즘의 단계들 은, 하드웨어, 프로세서에 의해 실행된 소프트웨어 모듈, 또는 이들의 조합에 직접 임베디드될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리 (RAM), 플래시 메모리, 판독 전용 메모리 (ROM), 전기적으로 프로그램가능한 ROM (EPROM), 전기적으로 소거가능한 프로그램가능한 ROM (EEPROM), 레지스터, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 공지되어 있는 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체가 프로세서에 커플링될 수도 있어서, 프로세서는 저장 매체로부터 정보를 판독할 수 있고, 저장 매체에 정보를 기록할 수 있다. 다른 방법으로는, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 사용자 단말기에 상주할 수도 있다. 다른 방법으로는, 프로세서 및 저장 매체는 사용자 단말기에서 개별 컴포넌트로서 상주할 수도 있다.
하나 이상의 예시적인 실시형태에서, 상술한 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어에서 구현되는 경우에, 이 기능들은 컴퓨터-판독가능 매체상에 하나 이상의 명령 또는 코드로서 저장되거나 그 하나 이상의 명령 또는 코드로서 송신될 수도 있다. 컴퓨터-판독가능 매체는, 하나의 장소로부터 다른 장소로 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 예로서, 이러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장 디바이스, 자기 디스크 저장 디 바이스 또는 다른 자기 저장 디바이스, 또는 컴퓨터에 의해 액세스될 수 있고 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 반송하거나 저장하기 위해 사용될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 결합이 적절하게 컴퓨터-판독가능 매체라 불린다. 예를 들어, 소프트웨어가 동축 케이블, 광 섬유 케이블, 트위스트디 페어, 디지털 가입자 라인 (DSL), 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우에, 동축 케이블, 광 섬유 케이블, 트위스티디 페어, DSL, 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같은, 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광 디스크, DVD (digital versatile disc), 플로피 디스크 및 블루-레이 디스크를 포함하며, 여기서, 디스크 (disk) 는 일반적으로 자기적으로 데이터를 재생하는 반면에, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생한다. 이들의 조합이 또한 컴퓨터-판독가능 매체의 범위내에 포함되어야 한다.
개시된 실시형태들의 이전의 설명은, 당업자가 본 발명을 제조하거나 사용할 수 있게 하기 위해 제공된다. 이들 실시형태에 대한 다양한 변형이 당업자에게는 쉽게 명백할 것이며, 여기에 정의된 일반 원리가 본 발명의 사상 또는 범위를 벗어나지 않고 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 여기에 나타낸 실시형태들에 제한되는 것이 아니라, 여기에 개시된 원리 및 신규한 특징에 부합하는 최광의 범위를 부여하려는 것이다.
따라서, 본 발명은 아래의 청구범위에 따르는 것을 제외하고는 제한되지 않는다.

Claims (54)

  1. 적어도 하나의 입력부와 적어도 하나의 출력부를 갖는 트랜스컨덕터로서,
    복수의 트랜지스터 및 복수의 입력부를 갖는 차동 증폭기로서, 입력 신호들의 차이가 증폭되는, 상기 차동 증폭기;
    복수의 트랜지스터를 갖는 캐스코드 회로로서, 상기 캐스코드 회로의 상기 복수의 트랜지스터는 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되는, 상기 캐스코드 회로; 및
    상기 캐스코드 회로와 전원 전압 사이에 동작가능하게 접속된 복수의 트랜지스터를 갖는 능동 부하를 포함하는, 트랜스컨덕터.
  2. 제 1 항에 있어서,
    상기 차동 증폭기 및 상기 캐스코드 회로에 동작가능하게 접속된 보조 디바이스를 더 포함하는, 트랜스컨덕터.
  3. 제 2 항에 있어서,
    상기 차동 증폭기는, 소스들이 함께 접속되어 있는 복수의 트랜지스터를 포함하는, 트랜스컨덕터.
  4. 제 2 항에 있어서,
    상기 캐스코드 회로는, 공통 게이트 구성으로 접속된 복수의 트랜지스터를 포함하는, 트랜스컨덕터.
  5. 제 2 항에 있어서,
    상기 능동 부하는,
    복수의 트랜지스터, 및
    상기 복수의 트랜지스터에 동작가능하게 접속된 피드백 루프를 포함하는, 트랜스컨덕터.
  6. 제 2 항에 있어서,
    상기 보조 디바이스는 복수의 트랜지스터를 가지며,
    상기 보조 디바이스의 상기 복수의 트랜지스터 중 적어도 2개의 트랜지스터는 상기 차동 증폭기와 상기 캐스코드 회로 사이에 동작가능하게 접속된 게이트들을 가지며, 상기 보조 디바이스의 상기 복수의 트랜지스터 중 상기 적어도 2개의 트랜지스터는 상기 능동 부하와 접지 사이에 동작가능하게 접속되는, 트랜스컨덕터.
  7. 제 3 항에 있어서,
    상기 차동 증폭기의 상기 복수의 트랜지스터는 강한 반전 영역 (inversion region) 에서 바이어싱되는, 트랜스컨덕터.
  8. 제 3 항에 있어서,
    상기 차동 증폭기의 상기 복수의 트랜지스터는, 소스들이 함께 접속되어 있는 2개의 입력 NMOS 증폭기를 포함하는, 트랜스컨덕터.
  9. 제 4 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 스택함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되는, 트랜스컨덕터.
  10. 제 4 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 스택된 공통-게이트 트랜지스터로서 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 탑재함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되며, 상기 트랜스컨덕터의 입력부와 출력부 사이의 역방향 차단 (reverse isolation) 이 상기 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링함으로써 개선되는, 트랜스컨덕터.
  11. 제 4 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 스택함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되어서, 상기 캐스코드 회로는 상기 차동 증폭기의 상기 복수의 트랜지스터로 인한 메인 전류에서의 비선형성을 감지하고, 상기 비선형성을 상기 보조 디바이스로 피드 포워딩 (feed forward) 하는, 트랜스컨덕터.
  12. 제 4 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 스택된 공통-게이트 트랜지스터로서 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 탑재함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되며, 상기 선형 트랜스컨덕터의 입력부와 출력부 사이의 역방향 차단이 상기 선형 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링함으로써 개선되는, 트랜스컨덕터.
  13. 제 5 항에 있어서,
    상기 능동 부하의 상기 복수의 트랜지스터 각각은, 게이트, 드레인, 및 소스 를 포함하며,
    상기 피드백 루프는,
    상기 복수의 트랜지스터의 드레인들 사이에 직렬로 동작가능하게 접속된 복수의 저항기, 및
    일 출력부 및 복수의 입력부를 갖는 연산 증폭기로서, 상기 일 출력부는 상기 복수의 트랜지스터의 게이트들에 동작가능하게 접속되며, 상기 복수의 입력부 중 적어도 하나의 입력부는 상기 복수의 저항기 중 2개의 저항기 사이에 동작가능하게 접속되는, 상기 연산 증폭기를 포함하는 공통 모드 피드백 루프인, 트랜스컨덕터.
  14. 제 6 항에 있어서,
    상기 보조 디바이스는, 상기 비선형성을 소거하기 위해 약한 반전 영역에서 바이어싱된 트랜지스터들의 쌍을 포함하며,
    상기 보조 디바이스는, 상기 비선형성에 응답하여 보조 전류를 생성하며, 상기 보조 전류를 메인 전류와 합산함으로써 상기 메인 전류에서의 비선형 성분을 소거하여, 상호변조 기생신호 (intermodulation product) 들이 감소되는, 트랜스컨덕터.
  15. 제 6 항에 있어서,
    상기 차동 증폭기는, 소스들이 함께 접속되어 있는 강한 반전 영역에서 바이 어싱된 복수의 트랜지스터를 포함하며,
    상기 캐스코드 회로는, 공통 게이트 구성으로 접속된 복수의 트랜지스터를 포함하고, 상기 캐스코드 회로의 상기 복수의 트랜지스터는 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 스택함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되고,
    상기 능동 부하는, 복수의 트랜지스터 및 상기 복수의 트랜지스터에 동작가능하게 접속된 피드백 루프를 포함하고, 상기 능동 부하의 상기 복수의 트랜지스터 각각은 게이트, 드레인 및 소스를 포함하고,
    상기 피드백 루프는, 상기 복수의 트랜지스터의 드레인들 사이에 직렬로 동작가능하게 접속된 복수의 저항기 및 일 출력부와 복수의 입력부를 갖는 연산 증폭기를 포함하며, 상기 일 출력부가 상기 복수의 트랜지스터의 게이트들에 동작가능하게 접속되고, 상기 복수의 입력부 중 적어도 하나의 입력부가 상기 복수의 저항기 중 2개의 저항기 사이에 동작가능하게 접속되는 공통 모드 피드백 루프이며,
    상기 보조 디바이스는 상기 비선형성을 소거하기 위해 약한 반전 영역에서 바이어싱된 트랜지스터들의 쌍을 포함하는, 트랜스컨덕터.
  16. 트랜스컨덕터에서 상호변조 기생신호 (intermodulation product) 들을 감소시키는 방법으로서,
    입력 신호들을 수신하는 단계;
    상기 입력 신호들의 차이를 증폭하는 단계;
    입력 전압을 전류로 변환하는 단계;
    메인 전류에서의 비선형성을 감지하는 단계;
    상기 비선형성을 피드 포워딩하는 단계;
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 단계; 및
    높은 출력 임피던스를 제공하는 단계를 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  17. 제 16 항에 있어서,
    상기 비선형성에 응답하여 보조 전류를 생성하는 단계; 및
    상기 메인 전류에서의 비선형 성분을 소거하는 단계를 더 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  18. 제 17 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 단계는, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링하는 단계를 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  19. 제 17 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 단계는, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링하는 단계를 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  20. 제 17 항에 있어서,
    상기 비선형 성분의 소거를 제공하기 위해 약한 반전 영역에서 바이어싱하는 단계를 더 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  21. 제 17 항에 있어서,
    상기 높은 출력 임피던스를 제공하는 단계는, 능동 부하를 바이어싱하는 단계를 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  22. 제 17 항에 있어서,
    상기 메인 전류에서의 비선형 성분을 소거하는 단계는, 상기 보조 전류를 상기 메인 전류와 합산하는 단계를 포함하며, 이에 의해, 상기 상호변조 기생신호들이 감소되는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  23. 제 22 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 단계는, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링함으로 써 상기 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링하는 단계를 포함하며,
    상기 높은 출력 임피던스를 제공하는 단계는, 능동 부하를 바이어싱하는 단계를 포함하며,
    상기 비선형 성분의 소거를 제공하기 위해 약한 반전 영역에서 바이어싱하는 단계를 더 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 방법.
  24. 트랜스컨덕터에서 상호변조 기생신호 (intermodulation product) 들을 감소시키는 수단으로서,
    입력 신호들을 수신하는 수단;
    상기 입력 신호들의 차이를 증폭하는 수단;
    입력 전압을 전류로 변환하는 수단;
    메인 전류에서의 비선형성을 감지하는 수단;
    상기 비선형성을 피드 포워딩하는 수단;
    상기 선형 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 수단; 및
    높은 출력 임피던스를 제공하는 수단을 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  25. 제 24 항에 있어서,
    상기 비선형성에 응답하여 보조 전류를 생성하는 수단; 및
    상기 메인 전류에서의 비선형 성분을 소거하는 수단을 더 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  26. 제 25 항에 있어서,
    상기 선형 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 수단은, 상기 선형 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링하는 수단을 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  27. 제 25 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 수단은, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링하는 수단을 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  28. 제 25 항에 있어서,
    상기 비선형 성분의 소거를 제공하기 위해 약한 반전 영역에서 바이어싱하는 수단을 더 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  29. 제 25 항에 있어서,
    상기 높은 출력 임피던스를 제공하는 수단은, 능동 부하를 바이어싱하는 수 단을 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  30. 제 25 항에 있어서,
    상기 메인 전류에서의 비선형 성분을 소거하는 수단은, 상기 보조 전류를 상기 메인 전류와 합산하는 수단을 포함하며, 이에 의해, 상기 상호변조 기생신호들이 감소되는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  31. 제 30 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하는 수단은, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링함으로써 상기 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링하는 수단을 포함하며,
    상기 높은 출력 임피던스를 제공하는 수단은, 능동 부하를 바이어싱하는 수단을 포함하며,
    상기 비선형 성분의 소거를 제공하기 위해 약한 반전 영역에서 바이어싱하는 수단을 더 포함하는, 트랜스컨덕터에서 상호변조 기생신호들을 감소시키는 수단.
  32. 컴퓨터로 하여금 상호변조 기생신호 (intermodulation product) 들을 감소시키게 하는 코드를 포함하는 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서,
    상기 코드는,
    입력 신호들을 수신하고;
    상기 입력 신호들의 차이를 증폭하고;
    입력 전압을 전류로 변환하고;
    메인 전류에서의 비선형성을 감지하고;
    상기 비선형성을 피드 포워딩하고;
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하며;
    높은 출력 임피던스를 제공하기 위한 명령들을 포함하는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  33. 제 32 항에 있어서,
    상기 트랜스컨덕터에서 상호변조 기생신호들을 감소시키기 위한 코드는,
    상기 비선형성에 응답하여 보조 전류를 생성하며;
    상기 메인 전류에서의 비선형 성분을 소거하기 위한 명령들을 더 포함하는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  34. 제 33 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하기 위한 명령들은, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링하기 위한 명령들을 포함하는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  35. 제 33 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하기 위한 명령들은, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링하기 위한 명령들을 포함하는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  36. 제 33 항에 있어서,
    상기 비선형 성분의 소거를 제공하기 위해 약한 반전 영역에서 바이어싱하기 위한 명령들을 더 포함하는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  37. 제 33 항에 있어서,
    상기 높은 출력 임피던스를 제공하기 위한 명령들은, 능동 부하를 바이어싱하기 위한 명령들을 포함하는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  38. 제 33 항에 있어서,
    상기 메인 전류에서의 비선형 성분을 소거하기 위한 명령들은, 상기 보조 전류를 상기 메인 전류와 합산하기 위한 명령들을 포함하며, 이에 의해, 상기 상호변 조 기생신호들이 감소되는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  39. 제 38 항에 있어서,
    상기 트랜스컨덕터의 입력부와 출력부 사이에 역방향 차단을 제공하기 위한 명령들은, 상기 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링함으로써 상기 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링하기 위한 명령들을 포함하고,
    상기 높은 출력 임피던스를 제공하기 위한 명령들은 능동 부하를 바이어싱하는 것을 포함하며,
    상기 비선형 성분의 소거를 제공하기 위해 약한 반전 영역에서 바이어싱하기 위한 명령들을 더 포함하는, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
  40. 전력 제어기;
    상기 전력 제어기에 동작가능하게 접속된 송신 회로;
    상기 송신 회로에 동작가능하게 접속된 프로세싱 유닛;
    상기 프로세싱 유닛에 동작가능하게 접속된 메모리; 및
    상기 프로세싱 유닛에 동작가능하게 접속된 수신 회로를 포함하며,
    상기 수신 회로는,
    적어도 하나의 입력부와 적어도 하나의 출력부를 갖는 트랜스컨덕터를 포함하는 RF 유닛을 포함하며, 상기 트랜스컨덕터는,
    복수의 트랜지스터 및 복수의 입력부를 갖는 차동 증폭기로서, 입력 신호들의 차이가 증폭되는, 상기 차동 증폭기;
    복수의 트랜지스터를 갖는 캐스코드 회로로서, 상기 캐스코드 회로의 상기 복수의 트랜지스터는 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되는, 상기 캐스코드 회로; 및
    상기 캐스코드 회로와 전원 전압 사이에 동작가능하게 접속된 복수의 트랜지스터를 갖는 능동 부하를 포함하는, 액세스 단말기.
  41. 제 40 항에 있어서,
    상기 차동 증폭기와 상기 캐스코드 회로에 동작가능하게 접속된 보조 디바이스를 더 포함하는, 액세스 단말기.
  42. 제 41 항에 있어서,
    상기 차동 증폭기는, 소스들이 함께 접속되어 있는 복수의 트랜지스터를 포함하는, 액세스 단말기.
  43. 제 41 항에 있어서,
    상기 캐스코드 회로는, 공통 게이트 구성으로 접속된 복수의 트랜지스터를 포함하는, 액세스 단말기.
  44. 제 41 항에 있어서,
    상기 능동 부하는,
    복수의 트랜지스터, 및
    상기 복수의 트랜지스터에 동작가능하게 접속된 피드백 루프를 포함하는, 액세스 단말기.
  45. 제 41 항에 있어서,
    상기 보조 디바이스는 복수의 트랜지스터를 가지며,
    상기 보조 디바이스의 상기 복수의 트랜지스터 중 적어도 2개의 트랜지스터는 상기 차동 증폭기와 상기 캐스코드 회로 사이에 동작가능하게 접속된 게이트들을 가지며,
    상기 보조 디바이스의 상기 복수의 트랜지스터 중 상기 적어도 2개의 트랜지스터는 상기 능동 부하와 접지 사이에 동작가능하게 접속되는, 액세스 단말기.
  46. 제 42 항에 있어서,
    상기 차동 증폭기의 상기 복수의 트랜지스터는 강한 반전 영역에서 바이어싱되는, 액세스 단말기.
  47. 제 42 항에 있어서,
    상기 차동 증폭기의 상기 복수의 트랜지스터는, 소스들이 함께 접속되어 있는 2개의 입력 NMOS 증폭기를 포함하는, 액세스 단말기.
  48. 제 43 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 스택함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되는, 액세스 단말기.
  49. 제 43 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 스택된 공통-게이트 트랜지스터로서 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 탑재함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되며,
    상기 트랜스컨덕터의 입력부와 출력부 사이의 역방향 차단이 상기 트랜스컨덕터의 상기 입력부와 상기 출력부를 디커플링함으로써 개선되는, 액세스 단말기.
  50. 제 43 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 스택함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되어서, 상기 캐스코드 회로는 상기 차동 증폭기의 상기 복수의 트랜지스터로 인한 메인 전류에서의 비선형성을 감지하며, 상기 비선형성을 상기 보조 디바이스에 피드 포워딩하는, 액세스 단말기.
  51. 제 43 항에 있어서,
    상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 스택된 공통-게이트 트랜지스터로서 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 탑재함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되며, 상기 선형 트랜스컨덕터의 입력부와 출력부 사이의 역방향 차단이 상기 선형 트랜스컨덕터의 상기 입력부와 상기 출력부 사이의 전류를 버퍼링함으로써 개선되는, 액세스 단말기.
  52. 제 44 항에 있어서,
    상기 능동 부하의 상기 복수의 트랜지스터 각각은, 게이트, 드레인 및 소스를 포함하며,
    상기 피드백 루프는,
    상기 복수의 트랜지스터의 드레인들 사이에 직렬로 동작가능하게 접속된 복수의 저항기; 및
    일 출력부와 복수의 입력부를 갖는 연산 증폭기로서, 상기 일 출력부는 상기 복수의 트랜지스터의 게이트들에 동작가능하게 접속되며, 상기 복수의 입력부 중 적어도 하나의 입력부는 상기 복수의 저항기 중 2개의 저항기 사이에 동작가능하게 접속되는, 상기 연산 증폭기를 포함하는 공통 모드 피드백 루프인, 액세스 단말기.
  53. 제 45 항에 있어서,
    상기 보조 디바이스는, 상기 비선형성을 소거하기 위해 약한 반전 영역에서 바이어싱된 트랜지스터들의 쌍을 포함하며,
    상기 보조 디바이스는 상기 비선형성에 응답하여 보조 전류를 생성하며, 상기 보조 전류를 메인 전류와 합산함으로써 상기 메인 전류에서의 비선형 성분을 소거하여, 상기 상호변조 기생신호들이 감소되는, 액세스 단말기.
  54. 제 45 항에 있어서,
    상기 차동 증폭기는, 소스들이 함께 접속되어 있는 강한 반전 영역에서 바이어싱된 복수의 트랜지스터를 포함하며,
    상기 캐스코드 회로는, 공통 게이트 구성으로 접속된 복수의 트랜지스터를 포함하며, 상기 캐스코드 회로의 상기 복수의 트랜지스터는, 상기 차동 증폭기의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터상에 상기 캐스코드 회로의 상기 복수의 트랜지스터 중 적어도 하나의 트랜지스터를 스택함으로써 상기 차동 증폭기의 상기 복수의 트랜지스터에 동작가능하게 접속되고,
    상기 능동 부하는, 복수의 트랜지스터 및 상기 복수의 트랜지스터에 동작가능하게 접속된 피드백 루프를 포함하며, 상기 능동 부하의 상기 복수의 트랜지스터 각각은 게이트, 드레인 및 소스를 포함하며,
    상기 피드백 루프는, 상기 복수의 트랜지스터의 드레인들 사이에 직렬로 동작가능하게 접속된 복수의 저항기 및 일 출력부와 복수의 입력부를 갖는 연산 증폭기를 포함하며, 상기 일 출력부가 상기 복수의 트랜지스터의 게이트들에 동작가능하게 접속되며, 상기 복수의 입력부 중 적어도 하나의 입력부가 상기 복수의 저항기 중 2개의 저항기 사이에 동작가능하게 접속되는 공통 모드 피드백 루프이며,
    상기 보조 디바이스는, 상기 비선형을 소거하기 위해 약한 반전 영역에서 바이어싱된 트랜지스터들의 쌍을 포함하는, 액세스 단말기.
KR1020097021282A 2007-03-19 2008-03-18 Ｒｆ 통신을 위한 선형 트랜스컨덕터 KR101234906B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US89565907P 2007-03-19 2007-03-19
US60/895,659 2007-03-19
US11/761,947 US8086207B2 (en) 2007-03-19 2007-06-12 Linear transconductor for RF communications
US11/761,947 2007-06-12
PCT/US2008/057319 WO2008115907A1 (en) 2007-03-19 2008-03-18 Linear transconductor for rf communications

Publications (2)

Publication Number Publication Date
KR20090123953A true KR20090123953A (ko) 2009-12-02
KR101234906B1 KR101234906B1 (ko) 2013-02-19

Family

ID=39432530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097021282A KR101234906B1 (ko) 2007-03-19 2008-03-18 Ｒｆ 통신을 위한 선형 트랜스컨덕터

Country Status (8)

Country Link
US (2) US8086207B2 (ko)
EP (1) EP2127069B1 (ko)
JP (1) JP5231524B2 (ko)
KR (1) KR101234906B1 (ko)
CN (1) CN101641862B (ko)
AT (1) ATE554526T1 (ko)
TW (1) TW200901619A (ko)
WO (1) WO2008115907A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894788B2 (en) * 2006-05-19 2011-02-22 California Institute Of Technology Digital and analog IM3 product compensation circuits for an RF receiver
US8086207B2 (en) 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
US8035447B2 (en) * 2007-08-21 2011-10-11 Qualcomm, Incorporated Active circuits with load linearization
US8433272B2 (en) * 2008-04-15 2013-04-30 Qualcomm Incorporated Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter
US7911269B2 (en) * 2009-01-19 2011-03-22 Qualcomm Incorporated Ultra low noise high linearity LNA for multi-mode transceiver
US8421541B2 (en) * 2009-06-27 2013-04-16 Qualcomm Incorporated RF single-ended to differential converter
KR101046151B1 (ko) * 2009-10-08 2011-07-01 고려대학교 산학협력단 피드백 구조를 갖는 광대역 능동 회로
US8120428B2 (en) * 2010-05-18 2012-02-21 Analog Devices, Inc. Apparatus and method for low noise amplification
JP2012100224A (ja) * 2010-11-05 2012-05-24 Asahi Kasei Electronics Co Ltd 広帯域増幅器
US8487702B2 (en) * 2011-09-21 2013-07-16 Realtek Semiconductor Corp. Transimpedance amplifier and method thereof
KR101238488B1 (ko) * 2011-10-07 2013-03-04 숭실대학교산학협력단 모드 주입을 이용한 차동 전력 증폭기
US9130517B2 (en) 2012-10-05 2015-09-08 Qualcomm Incorporated Systems and methods of harmonic extraction and rejection
WO2014125325A1 (en) * 2013-02-12 2014-08-21 Freescale Semiconductor, Inc. Active iq and quadrature generator for high frequency applications
US8761707B1 (en) * 2013-03-11 2014-06-24 Futurewei Technologies, Inc. Radio frequency low noise amplifier load circuit
CN103187939B (zh) * 2013-03-14 2016-01-13 中山大学 一种高稳定性的跨导器
US9319009B2 (en) * 2013-07-31 2016-04-19 Futurewei Technologies, Inc. Tunable radio frequency low noise amplifier
WO2015066867A1 (en) * 2013-11-07 2015-05-14 Qualcomm Incorporated Clock and data drivers with enhanced transconductance and suppressed output common-mode
US9225369B2 (en) 2014-01-17 2015-12-29 Qualcomm Incorporated Filtering blocker components of a signal
JP2015220689A (ja) * 2014-05-20 2015-12-07 富士通株式会社 差動増幅回路
CN104038171B (zh) * 2014-05-22 2017-01-11 华南理工大学 一种大动态范围的可变增益放大器
US9723560B2 (en) 2014-05-22 2017-08-01 Qualcomm Incorporated Multi-stage amplifier with RC network
US9692368B2 (en) 2014-09-09 2017-06-27 Qualcomm Incorporated Dual-band low noise amplifier
US9590560B2 (en) * 2015-03-17 2017-03-07 Realtek Semiconductor Corporation Summing amplifier and method thereof
CN106059512A (zh) * 2016-05-26 2016-10-26 华南理工大学 一种新型低复杂度宽带可变增益放大器
CN109921749B (zh) * 2019-03-27 2022-11-22 中国电子科技集团公司第十三研究所 一种提高毫米波GaN MMIC功率放大器三阶交调的电路
CN113271068B (zh) * 2021-04-02 2023-03-14 西安电子科技大学 一种双电源电压跨导校准低功耗的低噪声放大器
CN113328710B (zh) * 2021-06-11 2023-09-12 上海川土微电子有限公司 一种高线性跨导电路
CN115412041B (zh) * 2022-10-31 2023-02-28 成都市安比科技有限公司 一种包含共模反馈电路的低噪声全差分放大器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148914U (ko) 1981-03-13 1982-09-18
JPS61152110A (ja) 1984-12-26 1986-07-10 Hitachi Ltd Ａｇｃ回路
US4720685A (en) 1986-09-02 1988-01-19 Tektronix, Inc. FET transconductance amplifier with improved linearity and gain
JPH02164112A (ja) 1988-12-19 1990-06-25 Sumitomo Electric Ind Ltd 光受信装置
US5498953A (en) * 1992-09-23 1996-03-12 Sgs-Thomson Microelectronics, Inc. HCM based transconductor circuits
US5587687A (en) * 1995-02-02 1996-12-24 Silicon Systems, Inc. Multiplier based transconductance amplifiers and transconductance control circuits
JPH10229311A (ja) * 1997-02-17 1998-08-25 Nec Corp Ｍｏｓ線形トランスコンダクタンスアンプ
US6211737B1 (en) * 1999-07-16 2001-04-03 Philips Electronics North America Corporation Variable gain amplifier with improved linearity
US6529070B1 (en) 1999-10-25 2003-03-04 Texas Instruments Incorporated Low-voltage, broadband operational amplifier
SE515138C2 (sv) * 1999-10-29 2001-06-18 Ericsson Telefon Ab L M Transkonduktor
JP3585822B2 (ja) 2000-09-28 2004-11-04 株式会社東芝 可変利得増幅器を用いた無線通信装置
KR20020035324A (ko) 2000-11-06 2002-05-11 김덕중 차동 증폭기
US6597303B2 (en) * 2001-08-16 2003-07-22 Hrl Laboratories, Llc Comparator with very fast regeneration time constant
DE10231181A1 (de) * 2002-07-10 2004-01-29 Infineon Technologies Ag Verstärkerschaltung mit einstellbarer Verstärkung und Sendeanordnung mit der Verstärkerschaltung
US6828832B2 (en) * 2002-07-26 2004-12-07 International Business Machines Corporation Voltage to current converter circuit
US6906592B2 (en) * 2002-11-13 2005-06-14 Qualcomm Inc Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics
JP2004274564A (ja) 2003-03-11 2004-09-30 Matsushita Electric Ind Co Ltd レベルシフト回路
EP1636901B1 (en) 2003-06-10 2006-11-08 Koninklijke Philips Electronics N.V. Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
JP2005020591A (ja) 2003-06-27 2005-01-20 Toshiba Corp 可変利得増幅器、これを用いた光ピックアップ信号処理用および携帯無線端末送受信信号処理用ｌｓｉ
ATE441244T1 (de) * 2003-10-13 2009-09-15 Nxp Bv Transkonduktanz-schaltung
US7415262B2 (en) 2004-03-29 2008-08-19 Intel Corporation Wireless access point power control
US7109716B2 (en) 2004-11-24 2006-09-19 Operations Technology Development, Nfp Soil and time modeling for improved electromagnetic locators for underground utilities
JP2006186696A (ja) 2004-12-28 2006-07-13 Nec Corp 温度補償回路及びその方法並びにそれを用いた無線端末及びプログラム
US7339433B2 (en) * 2005-03-15 2008-03-04 Apex Microtechnology Corporation Differential amplifier stage
FR2890802B1 (fr) * 2005-09-13 2007-12-07 St Microelectronics Sa Procede de reduction du niveau d'intermodulation d'ordre 2 d'un transconducteur, et transconducteur correspondant
US8086207B2 (en) 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
US7554403B1 (en) * 2008-02-27 2009-06-30 National Semiconductor Corporation Gainboost biasing circuit for low voltage operational amplifier design

Also Published As

Publication number Publication date
CN101641862B (zh) 2015-05-13
EP2127069A1 (en) 2009-12-02
WO2008115907A1 (en) 2008-09-25
US8086207B2 (en) 2011-12-27
KR101234906B1 (ko) 2013-02-19
TW200901619A (en) 2009-01-01
JP2010522503A (ja) 2010-07-01
ATE554526T1 (de) 2012-05-15
CN101641862A (zh) 2010-02-03
US8385872B2 (en) 2013-02-26
JP5231524B2 (ja) 2013-07-10
US20080231362A1 (en) 2008-09-25
US20120043996A1 (en) 2012-02-23
EP2127069B1 (en) 2012-04-18

Similar Documents

Publication Publication Date Title
KR101234906B1 (ko) Ｒｆ 통신을 위한 선형 트랜스컨덕터
US8310312B2 (en) Amplifiers with improved linearity and noise performance
US7834698B2 (en) Amplifier with improved linearization
US8433272B2 (en) Reconfigurable high linearity low noise figure receiver requiring no interstage saw filter
EP2377241B1 (en) Techniques for improving amplifier linearity
US8120428B2 (en) Apparatus and method for low noise amplification
JP2009124189A (ja) 自動利得制御回路
US10079582B2 (en) Wideband amplifier circuits and methods
US20240154585A1 (en) Active balun amplifier
Kwon A 40 M–1000 MHz 77.2‐dB spurious free dynamic range CMOS RF variable gain amplifier for digital TV tuner ICs
US20100308920A1 (en) Wide-band amplifier circuit with improved gain flatness
Xiangning et al. A CMOS DC offset cancellation (DOC) circuit for PGA of low IF wireless receivers
US7545218B1 (en) Device and method for power amplifier noise reduction
Tiwari et al. Low‐power inductorless wideband SFBB balun low noise amplifier with noise reduction and third‐order transconductance optimization
Park et al. A triple gain mode digitally controlled amplifier in cmos process
Wu et al. A linearized wideband low noise amplifier in 65nm CMOS for multi-standard RF communication applications
Han Bandwidth‐switchable cellular CMOS RF receiver front‐end for intra‐band carrier aggregation
Chen et al. A highly linear broadband CMOS LNA with noise cancellation
Pang-Hsing et al. A Highly Linear Broadband CMOS LNA with Noise Cancellation
WO2018036627A1 (en) Integrated amplifier
Tian Low-power RF low-noise amplifier and power amplifier design

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 7