CN113328710B - 一种高线性跨导电路 - Google Patents

一种高线性跨导电路 Download PDF

Info

Publication number
CN113328710B
CN113328710B CN202110652595.9A CN202110652595A CN113328710B CN 113328710 B CN113328710 B CN 113328710B CN 202110652595 A CN202110652595 A CN 202110652595A CN 113328710 B CN113328710 B CN 113328710B
Authority
CN
China
Prior art keywords
pmos transistor
differential input
resistor
circuit
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110652595.9A
Other languages
English (en)
Other versions
CN113328710A (zh
Inventor
孙文
恽廷华
杨峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Chuantu Microelectronics Co ltd
Original Assignee
Shanghai Chuantu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chuantu Microelectronics Co ltd filed Critical Shanghai Chuantu Microelectronics Co ltd
Priority to CN202110652595.9A priority Critical patent/CN113328710B/zh
Publication of CN113328710A publication Critical patent/CN113328710A/zh
Application granted granted Critical
Publication of CN113328710B publication Critical patent/CN113328710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种高线性跨导电路，包括：差分输入级电路，将输入电压信号转换成电流信号；IM2注入电路，用于实现IM2的直流耦合注入；包括第一PMOS晶体管M4、第二PMOS晶体管M5、第三PMOS晶体管M7和第一电阻R1，反馈回路，用于形成负反馈，包括第四PMOS晶体管M6、第五PMOS晶体管M8、第二电阻R2、和运算放大器OP。本发明采用IM2直流注入，从而使得双Tone的频率间隔可以拓展到直流附近，并且IM2的注入位置从尾电流管的栅极变成共栅输入差分对管的栅极，IM3项抵消效果明显提升，极大改善了电路的IIP3性能，提高接收机的抗干扰性能。

Description

一种高线性跨导电路
技术领域
本公开涉及集成电路技术领域，尤其涉及一种高线性跨导电路。
背景技术
在无线接收应用中，输入射频信号往往伴随着大的干扰信号。这些干扰信号通过接收通道的非线性效应，最终会影响目标信号的正常接收。
当两个相邻干扰通过一个非线性系统时，输出会含有一些不属于输入频率谐波的成分，称为交调(Intermodulation,IM)。由二阶非线性产生的交调项称为二阶交调项(IM2)；由三阶非线性产生的交调项称为三阶交调项(IM3)。
由于两个相邻干扰产生的三阶交调(IM3)对信号的影响往往是最普遍和很严重的。所以定义一个性能指标来表征这一现象，这个参数称为三阶交调截取点(IP3)。
在CMOS集成电路中，MOS管自身的非线性是电路非线性的重要来源。提高MOS跨导放大器的主流技术中，IM2注入抵消技术可以显著提升跨导放大器的线性度特别是IP3(三阶交调截取点)性能。图1给出了IM2注入抵消技术的电路结构。差分对管M4(MOS晶体管)和M5产生IM2交调项，通过尾电流管M3的栅极注入到跨导放大器中。该IM2项通过M1和M2管的二阶非线性产生IM3(三阶交调)项，和M1/M2本身三阶非线性产生的IM3项相互抵消，从而提高跨导放大器的IIP3(输入三阶交调载取点)性能。
该电路结构存在三个不足：(1)IM2通过C和Rb交流耦合到M3管的栅极，导致低频的IM2项无法注入。即当输入双Tone的频差很小时，其产生的IM3项无法得到抵消；(2)C和Rb组成的高通滤波器会引入额外的相移，影响IM3的抵消；(3)M1和M2管采用栅输入，难以实现宽带的功率匹配。
发明内容
有鉴于此，本公开实施例提供一种高线性跨导电路，对频率偏移信号基频几Hz到几十MHz的三阶交调失真项都可以有效抑制，提高电路的线性度，从而提高接收机的抗干扰性能。
为了实现上述目的，本发明提供如下技术方案：
一种高线性跨导电路，包括：
差分输入级电路，包括一组差分输入对管，将输入电压信号转换成电流信号；
IM2注入电路，用于实现IM2的直流耦合注入；包括第一PMOS晶体管M4、第二PMOS晶体管M5、第三PMOS晶体管M7和第一电阻R1，第一PMOS晶体管M4和第二PMOS晶体管M5的源极接电源，漏极短接后输出电压Vg1到所述差分输入级电路；第一电阻R1一端接电压Vg1，另一端接地；第三PMOS晶体管M7为电流源，其源极接电源，漏极接电压Vg1；
反馈回路，用于形成负反馈，包括第四PMOS晶体管M6、第五PMOS晶体管M8、第二电阻R2、和运算放大器OP，所述第五PMOS晶体管M8的源极接电源，第五PMOS晶体管M8的栅极和所述第三PMOS晶体管M7的栅极均受运算放大器OP的输出控制，第四PMOS晶体管M6的源极接电源，栅极接电压Vg3，第四PMOS晶体管M6和第五PMOS晶体管M8的漏极短接输出电压Vg2到运算放大器OP的输入正端，运算放大器OP的输入负端接偏置电压Vb1，所述第二电阻R2一端接电压Vg2，另一端接地。
进一步地，所述差分输入级电路包括第一差分输入对管M1、第二差分输入对管M2、尾电流管M3，输入信号RFP和RFN进入第一差分输入对管M1和第二差分输入对管M2的栅极，输出为第一差分输入对管M1和第二差分输入对管M2的漏极，第一差分输入对管M1和第二差分输入对管M2的源极短接，并连接到尾电流管M3的漏极，尾电流管M3的栅极接所述第一PMOS晶体管M4和第二PMOS晶体管M5的漏极。
进一步地，所述差分输入级电路包括第一差分输入对管M1和第二差分输入对管M2，输入信号RFP和RFN通过第一差分输入对管M1和第二差分输入对管M2的源极输入，第一差分输入对管M1和第二差分输入对管M2的栅极接所述第一PMOS晶体管M4和第二PMOS晶体管M5的漏极。
进一步地，所述第一差分输入对管M1、第二差分输入对管M2为NMOS晶体管。
进一步地，所述IM2注入电路还包括第一电容C1和第二电容C2，输入信号RFP和RFN通过所述第一电容C1和第二电容C2分别交流耦合到所述第一PMOS晶体管M4和第二PMOS晶体管M5的栅极。
进一步地，所述IM2注入电路还包括第三电阻R3和第四电阻R4，电压Vg3通过第三电阻R3和第四电阻R4分别加到所述第一PMOS晶体管M4和第二PMOS晶体管M5的栅极,为第一PMOS晶体管M4和第二PMOS晶体管M5提供直流偏置电压。
进一步地，所述第五PMOS晶体管M8和所述第三PMOS晶体管M7的尺寸相同。
进一步地，第四PMOS晶体管M6的尺寸是第一PMOS晶体管M4和第二PMOS晶体管M5的两倍。
进一步地，所述第一电阻R1的阻值和所述第二电阻R2的阻值相同。
本发明提供的一种高线性跨导电路，该电路是一种新的IM2注入电路结构，在IM2产生电路中增加了一路电流源M7。通过调整M7的沟通电流，可以使得IM2的输出电压的直流分量满足跨导放大器的需求，同时并不改变IM2的输出大小，从而实现IM2的直流耦合注入。相比于传统的交流注入方式，本发明采用了IM2直流注入，从而使得双Tone的频率间隔可以拓展到直流附近，并且IM2的注入位置从尾电流管的栅极变成共栅输入差分对管的栅极，IM3项抵消效果明显提升，极大改善了电路的IIP3性能，提高接收机的抗干扰性能。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为传统的IM2交流耦合注入抵消跨导放大器电路示意图；
图2为本发明的IM2直流耦合注入抵消跨导放大器示意图；
图3为本发明的带有IM2直流耦合注入抵消技术的共栅极放大器示意图；
图4为本发明的基于IM2直流注入和交流注入抵消技术的IM3抑制对比示意图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图2所示，本公开实施例提供一种高线性跨导电路，包括：
差分输入级电路，包括一组差分输入对管，将输入电压信号转换成电流信号；
所述差分输入级电路包括第一差分输入对管M1、第二差分输入对管M2、尾电流管M3，输入信号RFP和RFN进入第一差分输入对管M1和第二差分输入对管M2的栅极，输出为第一差分输入对管M1和第二差分输入对管M2的漏极，第一差分输入对管M1和第二差分输入对管M2的源极短接，并连接到尾电流管M3的漏极，尾电流管M3的栅极接所述第一PMOS晶体管M4和第二PMOS晶体管M5的漏极。
具体地，所述第一差分输入对管M1、第二差分输入对管M2为NMOS晶体管。
IM2注入电路，用于实现IM2的直流耦合注入；包括第一PMOS晶体管M4、第二PMOS晶体管M5、第三PMOS晶体管M7和第一电阻R1，第一PMOS晶体管M4和第二PMOS晶体管M5的源极接电源，漏极短接后输出电压Vg1到所述差分输入级电路；第一电阻R1一端接电压Vg1，另一端接地；第三PMOS晶体管M7为电流源，其源极接电源，漏极接电压Vg1；
所述IM2注入电路还包括第一电容C1和第二电容C2，输入信号RFP和RFN通过所述第一电容C1和第二电容C2分别交流耦合到所述第一PMOS晶体管M4和第二PMOS晶体管M5的栅极。
所述IM2注入电路还包括第三电阻R3和第四电阻R4，电压Vg3通过第三电阻R3和第四电阻R4分别加到所述第一PMOS晶体管M4和第二PMOS晶体管M5的栅极，为第一PMOS晶体管M4和第二PMOS晶体管M5提供直流偏置电压。
反馈回路，用于形成负反馈，包括第四PMOS晶体管M6、第五PMOS晶体管M8、第二电阻R2、和运算放大器OP，所述第五PMOS晶体管M8的源极接电源，第五PMOS晶体管M8的栅极和所述第三PMOS晶体管M7的栅极均受运算放大器OP的输出控制，第四PMOS晶体管M6的源极接电源，栅极接电压Vg3，第四PMOS晶体管M6和第五PMOS晶体管M8的漏极短接输出电压Vg2到运算放大器OP的输入正端，运算放大器OP的输入负端接偏置电压Vb1，所述第二电阻R2一端接电压Vg2，另一端接地。
其中，所述第五PMOS晶体管M8和所述第三PMOS晶体管M7的尺寸相同。第四PMOS晶体管M6的尺寸是第一PMOS晶体管M4和第二PMOS晶体管M5的两倍。所述第一电阻R1的阻值和所述第二电阻R2的阻值相同。
传统的IM2注入必须采用交流耦合的模式，这是因为跨导放大器的直流偏置电压和IM2产生电路的直流输出电压往往是不同的，两者必须通过电容来隔离，如图1所示。这就导致了低频的IM2项无法注入。
本发明的实施例在IM2产生电路中增加了一路电流源M7。通过调整M7的沟通电流，可以使得IM2的输出电压的直流分量满足跨导放大器的偏置需求，同时并不改变IM2的输出大小，从而实现IM2的直流耦合注入。
如图2所示：M8和M7的尺寸相同，M6的尺寸是M4和M5的两倍。由于M8和M7的栅源电压相同，M6的栅极电压也和M4和M5管的共模栅极偏压相同，因此流过电阻R2的电流和流过电阻R1的直流偏置电流是相同的。又R1和R2的阻值相同，因此Vg2等于复制了Vg1的直流部分同时去除了IM2项。
M8，M6，R2和OP构成了一个负反馈环路，当Vg2电压大于Vb1时，OP输出上升，M8管的沟道电流减小，Vg2电压下降；当Vg2电压小于Vb1时，OP输出下降，M8管的沟道电流增大，Vg2电压上升。最终使得Vg2近似等于Vb1。
通过上述分析，可以看出IM2的注入电压Vg1最终可以表示为：
Vg1＝Vg2+VIM2＝Vb1+VIM2
其中VIM2为IM2项的输出电压。通过调整Vb1的值，可以独立调整Vg1的直流偏压，同时不影响VIM2的输出值。
在本发明的另一实施例中，如图3所示，针对需要宽带功率匹配的应用场景，本实施例给出了一种新的IM2注入电路结构，IM2的注入位置不再是尾电流管的栅极，而是差分输入管的栅极。
图3给出了具体的电路结构，和图2的电路结构主要区别是：为了获得宽带的功率匹配，采用了共栅极的输入级。IM2的注入位置也从尾电路管M3的栅极变为差分输入管M1和M2的栅极。输入信号RFP和RFN通过M1和M2管的源极输入。
图3给出了针对共栅级放大器的IM2注入抵消电路结构。IM2的产生电路和图2是相同的，但IM2的注入位置从尾电流管的栅极变成共栅输入差分对管的栅极。IM2信号通过栅极输入到M1和M2，通过M1/M2的二阶非线性产生三阶交调量IM3,2。同时输入信号RFP和RFN通过M1和M2的源极进入，通过M1、M2的三阶非线性产生三阶交调量IM3。IM3和IM3,2的幅度相同，相位相差180度，从而可以相互抵消，极大改善了电路的IIP3性能。
如图4所示，图4给出了IM2交流耦合注入和直流耦合注入下，IM3项抵消效果的对比。可以看到两基频的间隔(即IM2的频率)较小时，直流耦合注入的IM3抵消效果明显优于交流耦合注入。另外在频率间隔较大处，由于直流耦合没有高通滤波器Rb和C引入的额外相移，其IM3的抵消效果也要优于交流耦合。
另外，针对宽带功率匹配应用场景，往往需要共栅极输入级。这就使得原先基于共源极放大器的IM2注入抵消技术变得不再适用。图3给出了适用于共栅极放大器的IM2注入抵消电路结构，拓展了IM2注入抵消技术的应用场景。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种高线性跨导电路，其特征在于，包括：
差分输入级电路，包括一组差分输入对管，将输入电压信号转换成电流信号；
IM2注入电路，用于实现IM2的直流耦合注入；包括第一PMOS晶体管M4、第二PMOS晶体管M5、第三PMOS晶体管M7和第一电阻R1，第一PMOS晶体管M4和第二PMOS晶体管M5的源极接电源，漏极短接后输出电压Vg1到所述差分输入级电路；第一电阻R1一端接电压Vg1，另一端接地；第三PMOS晶体管M7为电流源，其源极接电源，漏极接电压Vg1；
反馈回路，用于形成负反馈，包括第四PMOS晶体管M6、第五PMOS晶体管M8、第二电阻R2、和运算放大器OP，所述第五PMOS晶体管M8的源极接电源，第五PMOS晶体管M8的栅极和所述第三PMOS晶体管M7的栅极均受运算放大器OP的输出控制，第四PMOS晶体管M6的源极接电源，栅极接电压Vg3，第四PMOS晶体管M6和第五PMOS晶体管M8的漏极短接输出电压Vg2到运算放大器OP的输入正端，运算放大器OP的输入负端接偏置电压Vb1，所述第二电阻R2一端接电压Vg2，另一端接地。
2.根据权利要求1所述的高线性跨导电路，其特征在于，所述差分输入级电路包括第一差分输入对管M1、第二差分输入对管M2、尾电流管M3，输入信号RFP和RFN进入第一差分输入对管M1和第二差分输入对管M2的栅极，输出为第一差分输入对管M1和第二差分输入对管M2的漏极，第一差分输入对管M1和第二差分输入对管M2的源极短接，并连接到尾电流管M3的漏极，尾电流管M3的栅极接所述第一PMOS晶体管M4和第二PMOS晶体管M5的漏极。
3.根据权利要求1所述的高线性跨导电路，其特征在于，所述差分输入级电路包括第一差分输入对管M1和第二差分输入对管M2，输入信号RFP和RFN通过第一差分输入对管M1和第二差分输入对管M2的源极输入，第一差分输入对管M1和第二差分输入对管M2的栅极接所述第一PMOS晶体管M4和第二PMOS晶体管M5的漏极。
4.根据权利要求2或3所述的高线性跨导电路，其特征在于，所述第一差分输入对管M1、第二差分输入对管M2为NMOS晶体管。
5.根据权利要求4所述的高线性跨导电路，其特征在于，所述IM2注入电路还包括第一电容C1和第二电容C2，输入信号RFP和RFN通过所述第一电容C1和第二电容C2分别交流耦合到所述第一PMOS晶体管M4和第二PMOS晶体管M5的栅极。
6.根据权利要求5所述的高线性跨导电路，其特征在于，所述IM2注入电路还包括第三电阻R3和第四电阻R4，电压Vg3通过第三电阻R3和第四电阻R4分别加到所述第一PMOS晶体管M4和第二PMOS晶体管M5的栅极,为第一PMOS晶体管M4和第二PMOS晶体管M5提供直流偏置电压。
7.根据权利要求6所述的高线性跨导电路，其特征在于，所述第五PMOS晶体管M8和所述第三PMOS晶体管M7的尺寸相同。
8.根据权利要求7所述的高线性跨导电路，其特征在于，第四PMOS晶体管M6的尺寸是第一PMOS晶体管M4和第二PMOS晶体管M5的两倍。
9.根据权利要求8所述的高线性跨导电路，其特征在于，所述第一电阻R1的阻值和所述第二电阻R2的阻值相同。
CN202110652595.9A 2021-06-11 2021-06-11 一种高线性跨导电路 Active CN113328710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110652595.9A CN113328710B (zh) 2021-06-11 2021-06-11 一种高线性跨导电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110652595.9A CN113328710B (zh) 2021-06-11 2021-06-11 一种高线性跨导电路

Publications (2)

Publication Number Publication Date
CN113328710A CN113328710A (zh) 2021-08-31
CN113328710B true CN113328710B (zh) 2023-09-12

Family

ID=77420617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110652595.9A Active CN113328710B (zh) 2021-06-11 2021-06-11 一种高线性跨导电路

Country Status (1)

Country Link
CN (1) CN113328710B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12119796B2 (en) 2021-12-01 2024-10-15 Apple Inc. Radio-frequency power amplifier with intermodulation distortion mitigation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883135A (zh) * 2015-05-05 2015-09-02 电子科技大学 一种电阻反馈式噪声消除宽带低噪声跨导放大器
CN104935264A (zh) * 2015-06-02 2015-09-23 电子科技大学 一种无电感器型宽带低噪声跨导放大器
CN105207630A (zh) * 2015-09-30 2015-12-30 东南大学 一种电流复用高线性度的跨导放大器结构
CN107395146A (zh) * 2017-07-22 2017-11-24 长沙方星腾电子科技有限公司 一种恒定跨导放大器电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8086207B2 (en) * 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
US7656230B2 (en) * 2008-03-21 2010-02-02 Qualcomm, Incorporated Quadrature output low noise transconductance amplifier having differential input
US8174318B2 (en) * 2010-01-28 2012-05-08 Analog Devices, Inc. Apparatus and method for providing linear transconductance amplification

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883135A (zh) * 2015-05-05 2015-09-02 电子科技大学 一种电阻反馈式噪声消除宽带低噪声跨导放大器
CN104935264A (zh) * 2015-06-02 2015-09-23 电子科技大学 一种无电感器型宽带低噪声跨导放大器
CN105207630A (zh) * 2015-09-30 2015-12-30 东南大学 一种电流复用高线性度的跨导放大器结构
CN107395146A (zh) * 2017-07-22 2017-11-24 长沙方星腾电子科技有限公司 一种恒定跨导放大器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种改进的高线性ＣＭＯＳ混频器的分析与设计;张雷鸣 等;微电子学;第46卷(第02期);全文 *

Also Published As

Publication number Publication date
CN113328710A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US9674016B2 (en) Up-conversion mixer having a reduced third order harmonic
Lou et al. A linearization technique for RF receiver front-end using second-order-intermodulation injection
US7289783B2 (en) Mixer circuits and methods with matched bias currents
US20090153244A1 (en) Low noise and low input capacitance differential mds lna
Chen et al. A 2V pp, 80-200MHz fourth-order continuous-time linear phase filter with automatic frequency tuning
CN105141265A (zh) 一种增益提升的运算跨导放大器
US9531335B2 (en) Method and circuitry for CMOS transconductor linearization
US20100301920A1 (en) Mixer with high linearity
CN113328710B (zh) 一种高线性跨导电路
CN111711424A (zh) 一种cmos功率放大器及其射频模块
CN115378520A (zh) 基于数字基带的载波泄漏及iq幅度失调校准电路及方法
CN111884605B (zh) 一种差分运算放大器
US20060234665A1 (en) Mixer circuits and methods with improved spectral purity
CN108039869B (zh) 一种基于跨导系数修正结构的混频器
CN107579715B (zh) 一种宽带线性化cmos低噪声放大器电路
CN106067765B (zh) 一种有源混频器及基于有源混频器实现的混频方法
CN116054759A (zh) 跨导放大器及混频器
Lujan-Martinez et al. A Tunable Pseudo-Differential OTA With $-78~{\hbox {dB}} $ THD Consuming 1.25 mW
CN108880477B (zh) 一种应用于lte mtc电力物联网的吉尔伯特上混频器
Solati et al. A wide-band CMOS active mixer with linearity improvement technique
Upathamkuekool et al. A compensation technique for compact low-voltage low-power active-RC filters
Abdulaziz et al. A 4 th order Gm-C filter with 10MHz bandwidth and 39dBm IIP3 in 65nm CMOS
Patel et al. Systematic analysis of linearization techniques for wideband RF low-noise amplifier
Sun et al. New low-voltage fully-balanced wide-band differential CMOS current amplifier
CN110829984A (zh) 一种高线性度的功率放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 201, Block C, Building 1, No. 599 Gaojing Road, Qingpu District, Shanghai, 201702

Patentee after: Shanghai chuantu Microelectronics Co.,Ltd.

Address before: 201306 Shanghai Pudong New Area Nanhui new town 888 West Road two

Patentee before: Shanghai chuantu Microelectronics Co.,Ltd.