JP5222130B2 - 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法 - Google Patents

多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法 Download PDF

Info

Publication number
JP5222130B2
JP5222130B2 JP2008502988A JP2008502988A JP5222130B2 JP 5222130 B2 JP5222130 B2 JP 5222130B2 JP 2008502988 A JP2008502988 A JP 2008502988A JP 2008502988 A JP2008502988 A JP 2008502988A JP 5222130 B2 JP5222130 B2 JP 5222130B2
Authority
JP
Japan
Prior art keywords
source
nitrogen
carbon
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008502988A
Other languages
English (en)
Other versions
JP2008533750A (ja
Inventor
トロット,ゲーリー,アール
Original Assignee
アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド filed Critical アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド
Publication of JP2008533750A publication Critical patent/JP2008533750A/ja
Application granted granted Critical
Publication of JP5222130B2 publication Critical patent/JP5222130B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides
    • C23C16/347Carbon nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36Carbonitrides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02277Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition the reactions being activated by other means than plasma or thermal, e.g. photo-CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

連邦支援の研究又は開発に関する説明
アメリカ合衆国は、国防総省国防高等研究事業局(DARPA)契約番号MDA972-03-3-0004の下ここに開示される特定の発明に関する権利を有する。
本発明は、多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法に関する。
多くの電子装置が、周期律表の種々の元素から材料の層を形成することによって製造されている。例えば、光検出器及びヘテロ接合バイポーラトランジスタのような電子装置は、III-V族半導体材料と称される種々の組み合わせを利用して製造される。これらの装置は、典型的に、1つ又はそれ以上のp-n接合、又は真性材料の層により分離されているp型ドープ材料及びn型ドープ材料を有して形成されている。これらの装置は、一般に、p-i-n接合を有すると称される。例えば、光検出器では、真性材料は、光が電子-正孔対に変換され、検出された光に比例する電気信号を発生する空乏領域を形成する。メサ型光検出器又はヘテロ接合バイポーラトランジスタのようないくつかの用途においては、真性材料又はpn接合が装置の表面に露出している。これらの装置は、真性材料内の又は真性材料の表面における漏れ電流に対して非常に敏感である。
p-n接合が露出している装置は、一般に、それらが高価なハーメチックパッケージに取り囲まれるまで、環境暴露の結果、急速に劣化する。環境暴露の例には、パッケージの際(約300℃までの)雰囲気の上昇した温度、又は通常動作の経路における湿気への暴露が含まれる。環境防護をもたらすため、不動態層は、通常、露出したp-n接合又は真性材料上に形成され、環境暴露が装置の性能を低下させるのを防止する。残念ながら、III-V族半導体材料に固有の酸化物材料は、不安定であり、固有のIII-V族酸化物を利用する不動態皮膜が真性材料の層上に形成されると、真性層-酸化物界面において表面欠陥を生じさせる。真性層-酸化物界面において形成された表面欠陥は、少数キャリアの再結合位置として機能する。電子-正孔対は少数キャリアの再結合位置で再結合し、したがって、電気信号が装置の電気接点を介して流れるのを妨げる。代わりに、欠陥位置における電子-正孔対の再結合は、真性材料内に流れる漏れ電流を生じ、したがって、装置の性能を低下させる。HBTにおいて、これらの欠陥は、接合を介して流れる電流を制限することにより、トランジスタの性能を制限する。フォトダイオードでは、光生成電子-正孔対が外部回路を介して流れないために、光応答が低下する。
不動態被覆はシリコンウェーハ製造工程において成功裏に利用されているが、III-V族型の半導体材料上の不動態皮膜の典型的な構成要素である酸素、シリコン、水素の堆積は、半導体-不動態層界面に欠陥を生じさせる。
本発明は、半導体装置の表面上に多層の不動態皮膜を形成する方法を提供し、その方法は、化学気相蒸着反応装置内に半導体装置を配置し、反応装置内に窒素源を導入し、反応装置内に炭素源を導入し、半導体装置の表面に炭素窒素の層を堆積し、炭素源の後に反応装置内にシリコン源を導入し、炭素窒素の層上にシリコン炭素窒素の層を堆積することからなる。多層の不動態皮膜を形成する方法は、半導体-不動態層界面における欠陥の形成を最小とする一方、下にある半導体材料を環境面で保護する膜を形成する。
また、本発明は、基板、p型半導体材料、真性半導体材料、n型半導体材料、p型半導体材料及びn型半導体材料と電気的に接触する金属接点、真性半導体材料上の多層の不動態皮膜からなり、多層の不動態皮膜がシリコン、炭素、窒素からなる半導体装置を含む。
以下の図面を参照することにより本発明をより一層理解することができる。図中の構成要素は縮尺比通りである必要はなく、代わりに、強調して本発明の原理を明瞭に示す。さらに、図中、同様の参照番号がいくつかの図を通して、対応する部分を指定する。
本発明による多層の不動態皮膜を形成するための方法及び、多層の不動態皮膜を組み込む装置を、III-V族型半導体材料系を利用して形成されるメサ型光検出の真性半導体層上に不動態皮膜を形成するという文脈で開示するが、多層の不動態皮膜を形成する方法及びその不動態皮膜を組み込む装置は、他の半導体材料系に適用することができ、ヘテロ接合バイポーラトランジスタ(HBT)のようなトランジスタ装置に適用することができる。例えば、多層の不動態皮膜を形成する方法及び不動態皮膜を組み込む装置を、シリコン材料系、ゲルマニウム材料系、窒化ガリウム材料系、リン化インジウム材料系、ガリウム砒素材料系、他の材料系を利用して製造される装置に適用することができる。
図1A、1B、1Cは、単純化されたIII-V族型の半導体光感応性装置構造を集合的に示す概略図である。この例示では、半導体装置は光検出器100である。図1Aにおいて、基板102は、鉄がドープされたインジウムリン(Fe:InP)を利用して成形される。p型又はn型の半導体層104、この例では、インジウムガリウム砒素(InGaAs)が基板102上に形成される。ドープされていないインジウムガリウム砒素の真性層106が、半導体層104上に形成され、インジウムガリウム砒素層のp型又はn型半導体層108が真性層106上に形成される。半導体層108のドープは、半導体層104のドープと反対である。接触層112は、層108上に形成される。図1Aに示す装置構造は単純化され、特定の材料層及び工程ステップが明確にするために省略されていることが理解されなければならない。
図1Bは、接触層112、半導体層108、真性層106の部分が半導体層104の表面までエッチングされた後の、図1Aの光検出器100を示す概略図である。付加的な接触層114が層104上に適用されている。図1Bに示す構造は、当業者に「メサ」光検出器装置構造として知られている。
図1Cは、図1Bのメサ装置構造を示す概略図である。図1Cにおいて、誘電性の多層の不動態皮膜120が、半導体層104及び真性層106の露出した表面上に形成されている。以下に詳述する多層の不動態皮膜120(またこれ以降「不動態皮膜120」と称する)は、半導体層104、真性層106、不動態皮膜120の界面に形成されて、如何なる欠陥をも最小化するような仕方で形成され、それらの層に対する環境防護をもたらす。
図2は、化学気相蒸着反応装置を示す概略図200であり、その反応装置内で、本発明にしたがい不動態皮膜120を形成することができる。この実施例では、化学気相蒸着反応装置は、プラズマ化学気相成長反応(PECVD)装置202である。しかしながら、他の材料処理技術及び装置を利用して、本発明の実施形態にしたがい不動態皮膜120を形成することができる。PECVD反応装置202は、それを介して元素源をPECVD反応装置202に導入する複数のポート212、214、216を含む。例えば、窒素源206はポート212を介して導入され、炭素源208はポート214を介して導入され、シリコン源210はポート216を介して導入される。元素源の数とポートの数が等しくある必要はない。例えば、典型的な窒素源は窒素ガス(N2)又はアンモニア(NH3)であり、典型的な炭素源は、例えばメタン(CH4)であり、典型的なシリコン源は、例えばシラン(SiH4)である。化合物源は、矢印218を利用して示す気体としてポートから入る。化合物源は、ポート212、214、216を介して流れ、ラジオ周波数(RF)プラズマ領域220に入り、そこで化合物は、活性化され、構成要素の反応種を解放する。例えば、アンモニアは窒素イオンを解放し、メタンは炭素イオンを解放し、シランはシリコンイオンを解放する。
RFプラズマは、一対の電極222、224に結合されているRF源232により発生される。RF源232に電圧が加えられると、高エネルギーRFプラズマが、電極222と224の間の、220で示されている付近に発生する。源化合物がRFプラズマ領域220に入ると、反応種が生じ、プラズマ領域220から離れ、ウェーハ228の表面に向かって堆積される。反応種はウェーハ228の表面に堆積され、示すように膜230を形成する。この実施例では、膜230を図1Cの不動態皮膜120とすることができる。堆積の後、残存する気体は、排気ポート232を介してPECVD反応装置202から排気される。
III-V族の表面に対する物理的な損傷を最小とするように意図されている、III-V族材料上に膜を堆積する他の同様な方法があることを堆積システムの分野にいる当業者は理解するであろう。III-V族材料系を利用して製造される半導体材料は、堆積温度が300℃以上に上昇する場合に、又は堆積エネルギーが増大する場合に、劣化に対して徐々に敏感になる。入力された源気体を分解する、あらゆる種類の遠隔プラズマ源又は熱線触媒システムを、堆積の継続時間、十分に低い温度及び低い堆積エネルギーにウェーハを維持するものとして選択することができる。代替的に、また、真空ロードロックチャンバを利用する堆積システムを使用して、III-V族半導体ウェーハを取り付け、取り外す間の劣化を防ぐことができる。そのようなシステムは、当業者に公知の工程要件を有する。
源気体材料に対する複数の選択が存在する。窒素源に対する共通の選択は気体の窒素N2又はアンモニアNH4である。シリコン源に対する代替物は、例えば、ジシラン又は、テトラエチルオルソシリケート(TEOS)のような液体シラン源を含む。炭素に対する複数の源材料が存在する。炭素に対する代替的な源は、例えば、エタン、ブタン、プロパン、キャリアガスとして窒素(N2)を用いる通気ビン内で使用される液体炭化水素源を含む。炭素の源は、PECVD反応装置202の壁部に存在する汚染物又はフォトレジスト内の炭素のようなウェーハ228の表面に存在する汚染物とすることさえもできる。これらの源は例示に過ぎない。また、窒素、炭素、シリコンの組み合わされた源を利用することも可能である。
また、シリコン、炭素に対する固体源を使用することも可能である。固体源の場合には、スパッタリングシステム又は同様の方法を使用して、III-V族材料上に堆積するために源材料を気相に換える。例えば、スパッタリングシステムを、窒素源(N2又はNH3)に加えて、固体シリコン(及び/又は炭素)源とともに使用して、多層の不動態皮膜120を堆積することができる。加えて、ウェーハや反応装置の壁部のフォトレジスト又は他のポリカーボン材料を気相に換えて、III-V族ウェーハ上に再堆積させることができる。
図3は、本発明による、図1Cの不動態皮膜120を成長するための工程を示すグラフ的な図300である。垂直軸302は、PECVD反応装置202(図2)が動作するおおよその温度及び流れをセルシウス度で表し、窒素源、炭素源、シリコン源の流れが生じるおおよその温度を示す。この例示では、多層の不動態皮覆が堆積される2つのおおよその温度は、約100℃及び約300℃である。しかしながら、また、例えばロードロックシステムが反応装置で利用されるのであれば、他の温度も可能である。化合物源の流れは、立方センチメートル毎秒(sccm)で測定され、一般に、PECVD反応装置202に適用される。他の堆積反応装置及び方法は、特定の堆積工程に対して固有の源材料の流量を有し、ここに開示する流量とは異なることがある。
水平軸304は時間を秒で表す。t0以前の時刻において、窒素源206(窒素ガス)の流れが開始される。時刻t0において、PECVD反応装置202内のRFプラズマ領域220が、例えば約10ワット(W)の最低RFエネルギー出力で電圧を印加する。この実施例では、窒素ガス(N2)の流れが、おおよそ100℃、約2000 sccmの流量で開始される。軌跡306を利用して示されている窒素ガス(N2)の流れは連続している。この例示では、t0から約30秒である時刻t1において、窒素源206の流れが連続している一方で、軌跡308を利用して示されている炭素源208(メタン)の流れが、約100℃で開始される。炭素源208(メタン)の流量は、0 sccmで始まり、おおよそ210 sccmまで増大し、時刻t2以前に一定に保たれる。
この例示では、時刻t0から約60秒である時刻t2以降、窒素源206及び炭素源208の流れが連続している一方で、軌跡310を利用して示されているシリコン源210(シラン)の流れが、約100℃で開始される。時刻t2におけるシリコン源210(シラン)の流量は0 sccmであり、シリコン源210(シラン)の流量は約105sccmまで増大する。
本発明の実施形態によれば、プラズマの発生が開始される際、窒素源206のみが作用している。さらに、窒素源が連続して流れている間、炭素源208(メタン)の流れが開始され、炭素と窒素(CN)の絶縁性誘電体の界面層がウェーハ228(図2)の表面に形成され始める期間が開始される。時刻t2において、シリコン源210(シラン)の流れが開始される。窒素306、炭素308、シリコン310の同時の流れが、シリコン炭素窒素(SiCN)の絶縁被覆層を生成する時間及び温度領域316内で生じる。おおよそ時刻t1とt2の間に堆積されたCNの層は、半導体の表面を被覆する欠陥のない界面層を生成する。界面層によりもたらされる欠陥のない表面は、SiCNの被覆層又は、必ずしもシリコンを含む必要はないが、環境面で強い他の層を含む多層の不動態皮膜の付加的な層が成長され続ける表面をもたらす。例えば、アルミニウム源を、炭素及び窒素の後に導入することができる。上記した、窒素源、炭素源、シリコン源の流量、堆積温度、RF出力レベルは、例示することのみを目的としており、典型的な堆積条件の例示に言及している。典型的に、本発明にしたがい他の流量、堆積条件を利用することができる。
図3は、シリコン源の導入に先立つ炭素源の導入が、窒素プラズマの発生開始後に行われる本発明の好適な実施形態を記述している。また、源の導入の順序を変化させることにより、半導体の表面における欠陥が低減する。例えば、炭素源を窒素源とともにt0において流すことにより、窒素源の流れに対して炭素源の流れを遅らせるのとほぼ同様の大変な利益がもたらされる。これは、炭素源がPECVDチャンバの壁部の汚染物又は半導体ウェーハ上のフォトレジストである場合に生じる。さらに、炭素源がPECVDチャンバの壁部の汚染物又は半導体ウェーハ上のフォトレジストであるならば、シリコン源の流れを遅らせることは、窒素源とともに時刻t0においてシリコン源を流すよりもさらに有益である。
図3において参照番号316を利用して示す時間及び温度領域は、おおよそ100℃で堆積されるシリコン炭素窒素の層を示し、その厚みは約10〜30ナノメートル(nm)である。堆積時間は約5分である。
本発明の実施態様によれば、炭素源208の流れ308は、シリコン源210の流れ310の開始前に始められる。典型的に、炭素源の流れは、炭素と窒素(CN)の絶縁性誘電体界面層がウェーハの表面に形成される期間をもたらすシリコン源の導入に先立つ少なくとも5〜30秒前に一定に保たれる。典型的に、シリコン源は、炭素源が一定に保たれた後、約3〜5分以内に、典型的には炭素源が一定に保たれた後約15秒〜3分で導入される。
シリコン源310に先立ち、炭素源の流れを開始することによって、半導体ウェーハ228の表面と相互作用するシリコン原子により生じることのある欠陥が低減される。典型的に、窒素及び炭素のプラズマ、並びに低出力及び低温の条件で半導体ウェーハ228の表面上に形成されるそれらの関連した堆積活性原子種は、装置の性能パラメータの顕著な低下を生じさせない。したがって、典型的には表面の損傷は全く生じないか、もしくは表面の損傷はごくわずか生じる。従前の炭素膜は環境面で安定ではない。窒素種及び炭素種に続くシリコンの活性原子種の堆積において、炭素原子及び窒素原子は、シリコン原子が半導体表面に欠陥を形成することを妨げ、一方で、同時にシリコン原子が安定な膜を形成することを可能とする。シリコン炭素窒素(SiCN)の厚みおおよそ200ナノメートルの被覆膜が、約100℃、この例示ではt0から約5分である時刻t3で堆積された後、プラズマ(RF源232)は電源を切られ、炭素源208及びシリコン源210の流れが一時停止される。このとき、窒素源206の流れを維持したまま、PECVD反応装置202内の温度がおおよそ300℃に上昇される。
窒素源206が流れるのを継続しながら、反応容器を約300℃に安定させた後、RFプラズマ源が、時刻t4において再始動され、約30秒の間一定に保たれる。炭素源の流れが、時刻t5において再度おおよそ210sccmまで増大し、さらに一定に保たれる。上記したように、この例示では時刻t5からおおよそ30秒である後の時刻t6において、軌跡310を利用して示されているシリコン源210(シラン)の流れが300℃においておおよそ105sccmまで再度増大し、一方で、窒素源206及び炭素源208の流れは継続される。時限tnにおいて、最初の半導体表面は、CNの界面層及びそれに続くシリコン炭素窒素膜の層の下に埋もれ、シリコン炭素窒素膜は、一方がおおよそ100℃で堆積され、もう一方がおおよそ300℃で堆積される。代替的に、高温取付工程の結果生じる欠陥を形成することなく、高い温度(この例示では300℃)においてPECVD反応装置202内に半導体ウェーハを取り付けることができるならば、さらに、CNの界面層及びSiCNの被覆層をより高温で成長することができる。
おおよそ300℃におけるシリコン炭素窒素の堆積の後、それに続いて、RF出力レベル及び源気体の流れを変更して、不動態皮膜の第2の設計機能を達成することができる。例えば、窒素306の流れを一時停止し、時刻tnの後、シリコン炭素窒素の上にシリコンカーバイドの層を形成することができる。シリコンカーバイドは、環境面で強い不動態層であることが知られている。所望の設計目標に応じて、二酸化シリコン(SiO2)、窒化シリコン(SiNx)又は他の膜を堆積するためにRF出力及び源気体を変更することも可能である。
図4は、図1Cの不動態皮膜120の実施形態を示すグラフ的な説明図である。図1A、1B、1Cのインジウムガリウム砒素真性層106を参照のため示す。炭素窒素界面層402が、半導体106上に形成されている。炭素窒素界面層402は、窒素306及び炭素308のみが半導体106の表面上に形成される、おおよそ時刻t1と時刻t2の間の時間において堆積される。厚みおおよそ1〜20ナノメートル、好ましくは厚み約20ナノメートルのシリコン炭素窒素の被覆層404が、炭素窒素層402上に堆積される。被覆層404は、図3に示す時間温度領域316の間、典型的には時限t2とt3の間、おおよそ100℃において成長される。この実施形態では、SiCNの層404は界面層402を埋め、不動態皮膜120の層の成長が続けられる被覆層を形成する。被覆層404は、100℃で成長されると、比較的多孔質である。
厚み100〜200ナノメートルのSiCN層406が、被覆層404上に形成され、典型的に、図3の時限t6とtnの間に示すおおよそ300℃の基板温度において堆積される。高温被覆層と称することができる層406は、おおよそ100℃において堆積される層404と比べると、実質的に多孔質ではない。SiCN層406は、SiCN層404よりも、真性層106に対して優れた環境防護をもたらす。上記のように、任意の、厚みおおよそ100〜200ナノメートルのシリコンカーバイド層408又は他の材料の膜を層406上に成長させることができる。
図5は、本発明の不動態皮膜120を形成するための例示的な方法を示す流れ図である。ブロック502において、表面欠陥が取付工程により生じないように、ウェーハ228がおおよそ100℃の温度のPECVD反応装置202内に取り付けられる。ブロック504において、窒素源204(窒素ガス)の流れが開始され、堆積システムに適する流量で一定に保たれる。この例示では、流量は、おおよそ15秒〜3分間、約2000sccmである。ブロック506において、RFプラズマ領域220に電圧が加えられ、窒素プラズマが生成される。時限t1の後、炭素源206(メタン)の流れが開始され、ブロック508に示すように、0sccmからおおよそ210 sccmの流量まで増大される。ブロック512において、炭素窒素材料の堆積がウェーハ228の表面上で生じ始める。ブロック514において、図3のおおよそt2に対応する時刻に、シリコン源210(シラン)の流れが開始され、0sccmからおおよそ105sccmの流量まで増大される。ブロック516において、シリコン炭素窒素(SiCN)が、おおよそ100℃において堆積される。
ブロック518において、プラズマが停止され、炭素源208及びシリコン源210の流れが一時停止される。ブロック522において、PECVD反応装置202の温度が、約300℃に上昇され、一方、窒素は流れが継続し、ウェーハはチャンバ内に留められている。ブロック524において、プラズマが再始動される。ブロック525において、炭素源208の流れが、ブロック508に記載するように再始動される。ブロック526において、シリコン源210の流れがブロック514に記載するように再始動される。
ブロック528において、シリコン炭素窒素(SiCN)の密度の高い層がおおよそ300℃において堆積される。随意的に、ブロック532において、窒素源206の流れが一時停止され、一方、炭素源208及びシリコン源210の流れが維持され、図3に関して上記したように、ブロック534において、シリコンカーバイドの層が形成される。
本明細書は、実例となる実施形態を利用して、詳細に本発明を記載した。しかしながら、添付の特許請求の範囲の記載により画定される本発明は、記載する明確な実施形態によって制限されないことが理解される。
本発明による単純化したIII-V族型の半導体感光性装置構造を集合的に示す概略図である。 本発明による単純化したIII-V族型の半導体感光性装置構造を集合的に示す概略図である。 本発明による単純化したIII-V族型の半導体感光性装置構造を集合的に示す概略図である。 不動態皮膜を形成することができるプラズマ化学気相成長反応装置を示す概略図である。 本発明による、図1Cの不動態層を成長する工程を示すグラフ的な図である。 本発明による、図1Cの不動態層の一実施形態を示すグラフ的な説明図である。 本発明による、不動態層を形成する例示的な方法を示す流れ図である。

Claims (9)

  1. 半導体装置(100)の表面上に多層の不動態皮膜(120)を形成する方法(500)であって、
    堆積反応装置(202)内に半導体装置(100)を配置し(502)、
    前記反応装置(202)内に窒素源(206)を導入し(504)、
    前記反応装置(202)内に炭素源(208)を導入し(508)、
    前記半導体装置(100)の表面上に炭素窒素(CN)の層を堆積し(512)、
    前記炭素源(208)の後にシリコン源(210)を前記反応装置(202)内に導入し(514)、
    前記炭素窒素の層(402)上にシリコン炭素窒素(SiCN)の層(406)を堆積する(516)ことからなる方法。
  2. 前記シリコン源(210)が、前記炭素源(208)が所定の時間だけ堆積された後に導入される請求項記載の方法。
  3. 前記所定の時間が15秒から3分の間である請求項記載の方法。
  4. 前記窒素の源(206)が、窒素ガス及びアンモニアから選択され、前記炭素の源(208)が、メタン、エタン、ブタン、プロパン、キャリアガスとして窒素(N2)を用いる通気ビン内で使用される液体炭化水素源から選択され、前記シリコンの源(210)が、シラン及びテトラエチルオルソシリケート(TEOS)から選択される請求項記載の方法。
  5. 前記炭素の源(208)が、前記化学気相蒸着反応装置(202)のチャンバの壁部からの汚染物及び前記半導体装置の表面(228)の汚染物から選択される請求項記載の方法。
  6. 前記窒素源(206)及び前記炭素源(208)が、反応種を形成し、前記シリコン(210)が導入される前に、前記半導体装置の表面上に炭素窒素の界面層(402)を形成する請求項記載の方法。
  7. 前記窒素源(206)、前記炭素源(208)、前記シリコン源(210)が、反応種を形成し、前記半導体装置の表面にシリコン炭素窒素の被覆層(404)を形成する請求項記載の方法。
  8. 前記窒素源(206)が、2000立方センチメートル毎秒(sccm)の流量で導入され、前記炭素源(208)が210 sccmの流量で導入され、前記シリコン源(210)が105sccmの流量で導入される請求項記載の方法。
  9. 基板(102)と、
    p型半導体材料(104)と、
    真性半導体材料(106)と、
    n型半導体材料と(108)と、
    前記p型半導体材料(104)及び前記n型半導体材料(108)と電気的に接触する金属接点(112、114)と、
    前記真性半導体材料(106)上の多層の不動態皮膜(120)とからなり、この多層の不動態皮膜(120)が炭素窒素層及び当該炭素窒素層上のシリコン炭素窒素層からなる半導体装置。
JP2008502988A 2005-03-21 2006-02-17 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法 Expired - Fee Related JP5222130B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/085,299 2005-03-21
US11/085,299 US7361930B2 (en) 2005-03-21 2005-03-21 Method for forming a multiple layer passivation film and a device incorporating the same
PCT/US2006/005899 WO2007040587A2 (en) 2005-03-21 2006-02-17 Method for forming a multiple layer passivation film and a deice

Publications (2)

Publication Number Publication Date
JP2008533750A JP2008533750A (ja) 2008-08-21
JP5222130B2 true JP5222130B2 (ja) 2013-06-26

Family

ID=37010953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502988A Expired - Fee Related JP5222130B2 (ja) 2005-03-21 2006-02-17 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法

Country Status (4)

Country Link
US (2) US7361930B2 (ja)
JP (1) JP5222130B2 (ja)
TW (1) TWI378531B (ja)
WO (1) WO2007040587A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716419B2 (en) 2008-03-28 2014-05-06 Asahi Glass Company, Limited Fluorinated elastic copolymer and production process
JP7125263B2 (ja) 2015-10-01 2022-08-24 Agc株式会社 含フッ素弾性共重合体、その製造方法、架橋ゴムおよびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446587B2 (ja) * 2008-09-08 2014-03-19 株式会社村田製作所 紫外線センサおよびその製造方法
US20100263588A1 (en) * 2009-04-15 2010-10-21 Gan Zhiyin Methods and apparatus for epitaxial growth of semiconductor materials
JP4956649B2 (ja) * 2010-07-06 2012-06-20 三井造船株式会社 炭化珪素基板、半導体装置およびsoiウエハ
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US20120180954A1 (en) 2011-01-18 2012-07-19 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
JP2013026265A (ja) * 2011-07-15 2013-02-04 Sony Corp プラズマ処理方法、プラズマ処理装置、及び、半導体装置の製造方法
US20130217243A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Doping of dielectric layers
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
JP2016138325A (ja) * 2015-01-29 2016-08-04 宇部興産株式会社 金属又は半金属炭窒化膜の製造方法
KR20170105483A (ko) * 2015-01-14 2017-09-19 우베 고산 가부시키가이샤 금속 탄질화막 또는 반금속 탄질화막의 제조 방법, 금속 탄질화막 또는 반금속 탄질화막, 및 금속 탄질화막 또는 반금속 탄질화막의 제조 장치
JP2016130337A (ja) * 2015-01-14 2016-07-21 宇部興産株式会社 金属又は半金属炭窒化膜の製造方法
US10541129B2 (en) 2017-08-07 2020-01-21 International Business Machines Corporation Indium gallium arsenide surface passivation by sulfur vapor treatment
DE102019129788A1 (de) * 2019-11-05 2021-05-06 Aixtron Se Verwendung eines CVD Reaktors zum Abscheiden zweidimensionaler Schichten

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711351A (en) * 1980-06-25 1982-01-21 Shunpei Yamazaki Electrostatic copying machine
US4396443A (en) * 1982-01-18 1983-08-02 Bell Telephone Laboratories, Incorporated Reduction of leakage current in InGaAs diodes
US5140397A (en) * 1985-03-14 1992-08-18 Ricoh Company, Ltd. Amorphous silicon photoelectric device
US5507881A (en) * 1991-09-30 1996-04-16 Fuji Electric Co., Ltd. Thin-film solar cell and method of manufacturing same
US5204272A (en) * 1991-12-13 1993-04-20 United Solar Systems Corporation Semiconductor device and microwave process for its manufacture
US5288989A (en) * 1993-04-02 1994-02-22 General Electric Company Avalanche photodiode with moisture resistant passivation coating disposed to cover the outer periphery of the photodiode body except at a selected top contact area
JPH0945954A (ja) * 1995-07-31 1997-02-14 Mitsubishi Electric Corp 半導体素子,及び半導体素子の製造方法
SE9903242D0 (sv) * 1999-09-13 1999-09-13 Acreo Ab A semiconductor device
US6593653B2 (en) * 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
US6657284B1 (en) * 2000-12-01 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Graded dielectric layer and method for fabrication thereof
US6383929B1 (en) * 2001-01-11 2002-05-07 International Business Machines Corporation Copper vias in low-k technology
JP2002289904A (ja) * 2001-03-23 2002-10-04 Sumitomo Electric Ind Ltd 半導体受光素子とその製造方法
JP5011607B2 (ja) * 2001-04-16 2012-08-29 住友電気工業株式会社 受光素子
JP4439943B2 (ja) * 2003-02-28 2010-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7138332B2 (en) * 2003-07-09 2006-11-21 Asm Japan K.K. Method of forming silicon carbide films
WO2005011002A1 (ja) * 2003-07-24 2005-02-03 Kaneka Corporation シリコン系薄膜太陽電池

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716419B2 (en) 2008-03-28 2014-05-06 Asahi Glass Company, Limited Fluorinated elastic copolymer and production process
JP7125263B2 (ja) 2015-10-01 2022-08-24 Agc株式会社 含フッ素弾性共重合体、その製造方法、架橋ゴムおよびその製造方法

Also Published As

Publication number Publication date
US7361930B2 (en) 2008-04-22
WO2007040587A3 (en) 2007-11-01
WO2007040587A2 (en) 2007-04-12
US20060211265A1 (en) 2006-09-21
US20090137130A1 (en) 2009-05-28
US8088694B2 (en) 2012-01-03
JP2008533750A (ja) 2008-08-21
TW200634976A (en) 2006-10-01
TWI378531B (en) 2012-12-01

Similar Documents

Publication Publication Date Title
JP5222130B2 (ja) 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法
WO2004032196A3 (en) Method of fabricating semiconductor by nitrogen doping of silicon film
KR20100019522A (ko) 태양 전지를 제조하기 위한 보호층
EP0390661A1 (fr) Procédé de modulation dirigée de la composition ou du dopage de semiconducteurs, notamment pour la réalisation de composants électroniques monolithiques de type planar, utilisation et produits correspondants
KR20110106889A (ko) 박막 및 웨이퍼 기반의 태양 전지 분야용 미세결정질 실리콘 합금
US11942565B2 (en) Solar cell emitter region fabrication using substrate-level ion implantation
KR20120051046A (ko) 실리콘 기판의 표면 세정 방법
CA1199097A (en) Preparation of photodiodes
AU2019283886A1 (en) Passivation of light-receiving surfaces of solar cells
Radhakrishnan et al. Module-level cell processing of silicon heterojunction interdigitated back-contacted (SHJ-IBC) solar cells with efficiencies above 22%: Towards all-dry processing
JP3193287B2 (ja) 太陽電池
US20130045560A1 (en) Techniques and systems for fabricating anti-reflective and passivation layers on solar cells
US20090107549A1 (en) Percolating amorphous silicon solar cell
JP3207869B2 (ja) 半導体装置の製造およびパッシベーション方法
Pearton HYDROGEN IN CRYSTALLINE SEMICONDUCTORS: PART II–III–V COMPOUNDS
Chou et al. The $\hbox {Pd/TiO} _ {2} $/$\hbox {n} $-LTPS Thin-Film Schottky Diode on Glass Substrate for Hydrogen Sensing Applications
Mahdid et al. Defects passivation and H-diffusion controlled by emitter region in polysilicon solar cells submitted to hydrogen plasma.
JPS62172733A (ja) 半導体基体
JP2020047639A (ja) 半導体受光素子
Ngoepe Optoelectronic characterisation of AlGaN based Schottky barrier diodes
KR930001906B1 (ko) 고 신뢰성 반도체 수광소자 제조방법
Driad et al. Degradation of the device characteristics of InGaAs/InP heterostructures after oxygen treatments
Driad et al. Oxygen plasma induced degradation in InGaAs/InP heterostructures
He et al. Chip Technique of AlGaN Focal Plane Arrays
Driad et al. Surface passivation of InGaAs for heterojunction bipolar transistor applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5222130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees