JP5221909B2 - フィンベース半導体素子のドーピング方法 - Google Patents

フィンベース半導体素子のドーピング方法 Download PDF

Info

Publication number
JP5221909B2
JP5221909B2 JP2007217316A JP2007217316A JP5221909B2 JP 5221909 B2 JP5221909 B2 JP 5221909B2 JP 2007217316 A JP2007217316 A JP 2007217316A JP 2007217316 A JP2007217316 A JP 2007217316A JP 5221909 B2 JP5221909 B2 JP 5221909B2
Authority
JP
Japan
Prior art keywords
fin
doping
ion beam
block material
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007217316A
Other languages
English (en)
Other versions
JP2008053729A (ja
Inventor
ダミアン・ルノーブル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
STMicroelectronics Crolles 2 SAS
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, STMicroelectronics Crolles 2 SAS filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2008053729A publication Critical patent/JP2008053729A/ja
Application granted granted Critical
Publication of JP5221909B2 publication Critical patent/JP5221909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、一般に、半導体素子に関するものであり、特に、イオン注入(implantation)を用いることによって、フィン(fin)ベース半導体素子のドーピング方法に関する。
シリコンＭＯＳ素子のサイズ縮小が、半導体産業において大きな挑戦となっている。当初、素子の幾何形状的な縮小はＩＣ性能で多くの改善を付与しているが、今日では、新しい技術、方法、材料およびデバイス構造が、９０ｎｍの技術ノードを超えて導入する必要がある。
従来のプレーナ素子を縮小する場合に１つの大きな問題は、素子性能を支配し始める短チャネル効果である。この問題の解決法は、マルチゲート電界効果トランジスタ（ＭＵＧＦＥＴ）の導入であり、しばしばフィンベース半導体素子またはＦＩＮＦＥＴと称されている。これらの３次元構造により、ゲートが薄い半導体フィンの回りに包まれて、チャネルに関して改善したゲート制御（より少ない短チャネル効果）が、マルチゲートを使用することによって達成されていた。
米国特許公開第２００４／０２１７４３３号
これらのＭＵＧＦＥＴの製造についての重要な問題は、ソースドレイン延長部(extension)の均一なドーピングである。従来のプレーナ素子では、ソースドレイン延長部は、イオン注入を行うことによって、容易に機能することができる。こうしてソースドレイン領域は、ウエハ表面の面内で作製することができる。しかしながら、ＭＵＧＦＥＴに関しては、ソースドレイン延長部のドーピングは、３次元的な手法で行う必要がある。特に、フィンの上面ドーピングおよび側壁ドーピングが必要である。これは、典型的には、米国特許公開第２００４／０２１７４３３号にも記載されているように、２つのイオン注入ステップを適用することによって行われる。
第１ステップでは、ドーピングイオンが、半導体フィン上面の法線に対して傾斜角αで打ち込まれ、左側（第１）の側壁表面および上面をドープする。第２ステップでは、ドーピングイオンが、半導体フィン上面の法線に対して傾斜角−αで打ち込まれ、右側（第２）の側壁表面および上面をドープする。到来するイオンの傾斜角αの良好な制御を用いた集束ビームの使用により、フィン上面での注入量対フィン側壁での注入量の分布は、常に不均一である。
さらに、４５度とは異なる傾斜角を用いているため、等価エネルギーがフィンの上面と側面で相違している。特に、米国特許公開第２００４／０２１７４３３号に記載されたような方法では、フィン側壁で受ける注入と比べて、フィン上面は２回の注入を受けることになる。特に、シート抵抗比、即ち、上面でのシート抵抗対側壁面でのシート抵抗は、２：１である。これにより、ソースドレイン延長部の接合は、フィンに沿って全部が均一（または一致(conformal)）とならない。これは、素子性能および短チャネル効果の制御にとって最適ではない。均一なドーピングのためには、１に近いシート抵抗比である必要がある。
さらに、３２ｎｍの高密度回路では、これらの延長部の注入が１０度未満の角度に制限されており、このことは、フィンに沿った全ての均一なドーピングプロファイルを得るのをより困難にしている。
本発明の目的は、上述のような不具合を克服する、マルチゲート素子のドーピング方法を提供することである。特に、本発明の目的は、上面と側壁面とのシート抵抗比が１に近くなる、マルチゲート素子のドーピング方法を提供することである。
フィンベース半導体素子のドーピング方法は、上面、第１（左側）側壁面および第２（右側）側壁面を備えるフィンであって、少なくとも１つのフィンのパターニングを行うステップと、
所定の高さ、幅および長さを有する第１ブロック材料の側壁である第１ターゲット面を、前記フィンの第１側壁面に面するように設けるステップと、
０度とは異なる第１入射角（α）で、前記第１ターゲット面に衝突する第１の１次イオンビームを走査して、第１の２次イオンビームを誘起するステップと、
前記第１の２次イオンビームを用いて、前記第１ターゲット面に面した、少なくとも前記側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップとを含む。
本発明の好ましい実施形態では、第２ターゲット面が設けられる。前記第２ターゲット面は、第２ブロック材料の反対側の側壁であって、前記フィンの前記第２側壁面に対向して配置される。第２ブロック材料は、所定の高さ、幅および長さを有し、前記フィンの前記上面は、（完全に）前記１次ビームの影になっている。
本発明の好ましい実施形態では、フィンベース半導体素子のドーピング方法は、０度とは異なり、好ましくは、第１入射角と反対かつ同等である第２入射角で、前記第２ターゲット面に衝突する第２の１次イオンビームを走査して、第２の２次イオンビームを誘起するステップを含み、
前記第１ブロック材料は、前記フィンの前記上面が（完全に）前記第２の１次ビームの影になるように、前記高さ、幅および長さを有するものであり、
前記第２の２次イオンビームを用いて、前記第２ターゲット面に面した、前記第２側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップを含む。
本発明の好ましい実施形態では、前記第１ターゲット面は、５ｎｍ〜５０ｎｍの範囲にある距離で、前記フィンの第１側壁面に対して５ｎｍ〜２５ｎｍの範囲に配置され、
前記第２ターゲット面は、５ｎｍ〜５０ｎｍの範囲にある距離で、前記フィンの第２側壁面に対して５ｎｍ〜２５ｎｍの範囲に配置されている。これらの距離は等しいことが好ましい。
本発明の好ましい実施形態では、前記第１および第２入射角（α），（−α）は、前記１次イオンビームが前記フィンの前記上面に衝突しないように選択される。前記入射角は、約１０度〜約８０度の範囲内であることが好ましい。前記フィンの前記上面の法線に対して１０度〜３０度、３０度〜５０度、５０度〜８０度。特に、前記入射角は、前記フィンの前記上面の法線に対して約４５度である。
本発明の好ましい実施形態では、前記入射角は、下記の式によって、前記ブロック材料の高さによって決定される。
Ｔａｎ（９０−α）＝（前記ブロック材料の高さ−前記フィンの高さ）／（前記フィンの幅＋前記フィンと前記ターゲット面の間の距離）
前記ブロック材料の前記材料は、ドープされているものでもよく、アンドープのものでもよい。
本発明の第１実施形態では、前記アンドープのブロック材料に衝突する前記１次イオンビームのイオンは、ドープイオンを含み、後方散乱したドープイオンを含む前記２次イオンビームを誘起する。
本発明の好ましい実施形態では、前記ドープしたブロック材料に衝突する前記１次イオンビームのイオンは、スパッタされたドープイオンを含む前記２次イオンビームを誘起する。
本発明の好ましい実施形態では、少なくとも１つのフィンのパターニングを行う前記ステップは、少なくとも第２フィンからフィンピッチで配置された、列状またはアレイ状の少なくとも第１フィンを提供することをさらに含む。
本発明の好ましい実施形態では、前記ブロック材料は、前記少なくとも第１フィンと前記少なくとも第２フィンとの間に位置決めされる。
本発明の好ましい実施形態では、ブロック材料は、前記少なくとも第２フィンの上に位置決めされ、これにより前記フィンを重ねて、ブロック材料とフィンの交互列を作成する。
マルチゲート素子は、
基板と、
少なくとも２つの側壁面および上面を備えたフィンと、
ゲート誘電体と、
前記フィンの回りに包まれたゲート電極と、
前記フィンの側壁面および上面に沿って２次イオンビームからのイオンで均一にドープされ、前記イオンは前記面の特定の場所にあるソース／ドレイン延長注入部とを備える。
本発明の好ましい実施形態では、マルチゲート素子の前記特定の場所は、フィンをドープするために用いられる前記２次イオンビームからの２次イオンが基板に到達する場所である。
本発明の好ましい実施形態では、前記特定の場所は、使用可能なフィンが無く、堆積したブロック材料が無い位置の基板上である。
全ての図面は、本発明の幾つかの態様および実施形態を示すことを意図している。記載した図面は、概略的であって、非限定なものである。
本発明の１つ又はそれ以上の実施形態について、添付した図面を参照しつつ詳細に説明する。本発明は、これによっては限定されず、請求項によって限定される。記載した図面は、概略的であって、非限定なものである。図面において、幾つかの要素のサイズは、強調しているかもしれず、説明目的のため縮尺どおりには描いていない。寸法および相対寸法は、本発明の現実の実施に必ずしも対応していない。当業者は、本発明の範囲に包含される本発明の数多くの変形および修正を認識することができる。従って、好ましい実施形態の説明は、本発明の範囲を制限するものとみなすべきでない。
さらに、説明および請求項の中の用語「第１」「第２」等は、類似した要素を区別するために用いており、必ずしも連続した順番または時系列の順番を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の順番で動作可能であると理解すべきである。
さらに、説明および請求項の中の用語「上」、「底」、「左」、「右」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能である。例えば、要素の「左」と「右」は、この要素の対向する側に配置されていることを示す。
請求項で使用した用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すきべきでなく、他の要素またはステップを除外していないことに留意すべきである。そして「手段Ａ，Ｂを備える素子」という表現の範囲は、構成要素Ａ，Ｂだけからなる素子に限定すべきでない。本発明に関して、素子の関連した構成要素だけがＡ，Ｂであることを意味する。
本願で参照した用語「ターゲット面」は、１次イオンビームが集束され、そこから２次イオンビームが放出される表面を規定するために用いている。前記１次および２次ビームのイオンは、同じでもよく、そうでなくてもよい。
プレーナ電界効果トランジスタは、ウエハ表面の面内にあるチャネルと、チャネルと同じ面内でこのウエハ表面の上面に配置されたゲートからなる。本発明は、マルチゲート電界効果トランジスタ（ＭＵＧＦＥＴ）に関するものである。マルチゲート電界効果トランジスタを製造するために、半導体材料（例えば、Ｓｉ，ＳｉＧｅ）がパターニングされて、フィン形状の本体を形成する。このフィン形状の本体により、マルチゲート素子は、しばしばＦＩＮＦＥＴ素子とも称される。
図１と図２に示すように、フィン（１０１）が、ウエハ／基板の表面（１００）から高くなっている。フィン（１０１）は、幅（Ｗ）、高さ（Ｈ）および長さ（Ｌ）によって決定され、上面（１０２）と、第１（左側）側壁面（１０３）と、第２（右側）側壁面（１０４）とを備える。ゲート誘電体およびゲート電極（２０５）は、フィン（２０１）のチャネル領域の回りに包まれている。
ゲート電極の形状に応じて、異なるタイプのマルチゲート電界効果トランジスタが定義可能である。二重ゲートＦＩＮＦＥＴは、ゲートがフィンの２つの側壁面の導電率のみを制御するマルチゲート素子である。こうした素子は、しばしば二重ゲート素子とも称される。オメガゲートＦＩＮＦＥＴ（ΩゲートＦＩＮＦＥＴ）は、ゲートがフィンの２つの側壁面（２０３，２０４）および上面（２０２）の導電率を制御するマルチゲート素子である。こうしたオメガゲートＦＩＮＦＥＴの断面図を図２に示す。ＵゲートＦＩＮＦＥＴは、ゲートがフィンの２つの側壁面および底面の導電率を制御するマルチゲート素子である。ラウンド(round)ゲートＦＩＮＦＥＴは、ゲートがフィンの２つの側壁面、上面および底面の導電率を制御するマルチゲート素子である。
ＭＵＧＦＥＴは、シリコン・オン・インシュレータ基板（ＳＯＩ）の上に製造可能である。ＳＯＩ基板は、いろいろな方法、例えば、注入酸素（ＩＭＯＸ）による分離またはウエハ結合などで製作可能である。歪み(strained)シリコン・オン・インシュレータ基板（ＳＳＯＩ）や歪緩和(relaxed)Ｓｉ１−ｘＧｅｘ・オン・インシュレータ（ＳＧＯＩ）も使用できる。代替として、ＭＵＧＦＥＴは、バルク材料上にも製造可能であり、これはバルクＭＵＧＦＥＴと称される。
本発明は、フィンベース半導体素子のドーピング方法を提供するものであり、上面、左側壁面および右側壁面を備える、少なくとも１つのフィンのパターニングを行うステップと、ある高さ、幅および長さを有する第１ブロック材料の右側壁である第１ターゲット面を設けるステップと、０度とは異なる第１入射角（α）で、前記第１ターゲット面に衝突する第１の１次イオンビームを走査し、第１の２次イオンビームを誘起するステップと、前記２次イオンビームを用いて、前記第１ターゲット面に対向する前記フィンの前記左側壁面および前記上面のドーピングを行うステップとを含む。
本発明の方法の第１ステップにおいて、少なくとも１つのフィンが、フォトリソグラフステップを用いたり、スペーサで規定されるフィンをパターニングするためのスペーサ技術を用いたりして、基板内にパターン形成される。フィン（１０１）は、幅（Ｗ）、高さ（Ｈ）および長さ（Ｌ）を有する。フィンは、上面（１０２）と、２つの側壁面（１０３，１０４）とを備える。特に、左側壁面（１０３）および右側壁面（１０４）が規定される。例えば、３２ｎｍ技術ノードでは、フィン幅は約１０ｎｍ〜２０ｎｍであり、フィン高さは約６０ｎｍである。
本発明の好ましい実施形態では、図３に示すように、フォトリソグラフステップを用いたり、スペーサで規定されるフィンをパターニングするためのスペーサ技術を用いたりして、複数のフィンが基板内にパターン形成される。前記複数のフィンは、少なくとも第１フィン（３０１ａ）と、連続フィン間の間隔を意味するフィンピッチ（Ｐ）だけ分離した少なくとも第２フィン（３０１ｂ）とを備える。各フィンは、上面（３０２）と、左側壁面（３０３）と、右側壁面（３０４）とを備える。例えば、３２ｎｍ技術ノードでは、フィン幅は約１０ｎｍ〜２０ｎｍであり、フィン高さは約６０ｎｍであり、フィンピッチは約１００ｎｍである。
本発明の方法の第２ステップにおいて、第１ターゲット面を設ける。これは、図４に示している。第１ターゲット面（４０６ｂ）は、ブロック材料（４０６）の右側面である。ターゲット面は、１次イオンビーム（４０８）が衝突し、フィン（４０１）の左側壁面（４０３）に対して平行に０ｎｍでない距離に位置決めされた表面として機能することになる。ターゲット面は、前記ブロック材料の高さおよび長さと等しい高さおよび長さを有する。前記ブロック材料の高さは、前記フィンの高さを超えている。
複数のフィンの場合、ターゲット面とフィンの側壁面との間の距離は、フィンピッチ（Ｐ）に依存する。ターゲット面とフィンの側壁面との間の距離は、フィンピッチよりかなり小さく、好ましくは５ｎｍ〜５０ｎｍの範囲である。例えば、３２ｎｍ技術ノードでは、前記ターゲット面は、フィンの側壁面から約１０ｎｍに配置してもよい。前記ターゲット面を含むブロック材料は、約８０ｎｍの幅を有する。
前記ブロック材料の前記材料は、当業者に知られた標準的な成膜技術、例えば、ＣＶＤ，ＰＥＣＶＤなどによって成膜することができる。前記材料の成膜後、前記ブロック材料は、露光、現像およびエッチングを含むフォトリソグラフステップを実施することよって、パターン加工される。
本発明の好ましい実施形態では、第２ターゲット面（４０７ａ）が設けられる。第２ターゲット面は、第２ブロック材料（４０７）の左側壁であり、前記フィン（４０１）の前記右側壁に対向するように位置決めされる。前記第２ブロック材料は、前記フィンの前記上面が前記１次ビーム（４０８）から完全に影になるような高さ、幅および長さを有する。これは、前記１次ビーム（４０８）が、前記上面（４０２）に衝突しなくなることを意味する。これは、図４でも示されている。
本発明の方法の第３ステップにおいて、第１の１次イオンビーム（４０８）は、０度とは異なる入射角αで、前記第１ターゲット面（４０６ａ）に衝突して走査され、これにより第１の２次イオンビーム（４０９）を誘起している。入射角αは、フィンの上面（４０２）の法線に関して選ばれる。前記１次イオンビーム（４０８）の入射角は、前記１次イオンビーム（４０８）がフィンの上面（４０２）に衝突しないように選ばれることが重要である。前記入射角αは、好ましくは、１０度〜８０度の範囲内で選ばれる。
このステップの後、左側壁面（４０３）および前記フィン（４０１）の前記上面（４０２）が、前記２次イオンビーム（４０９）の前記イオン（の一部）を用いてドープされる。しかし、前記上面（４０２）は、前記左側壁面（４０３）と比べて、前記２次イオンビーム（４０９）の前記イオンのより小さい部分、例えば、半分の部分を用いてドープされる。これは、前記第１ターゲット面（４０６ａ）において前記フィンの高さと等しいか、またはそれより高い高さで発生した後方散乱イオン（４０９）が、前記上面（４０２）のドーピングに関与するためである。
前記入射角の選択は、ターゲット面の高さ（そして、ブロック材料の高さ）にも関連している。好ましい実施形態では、入射角αは、前記入射角を持つ１次イオンビームがフィンの上面に衝突しないように選ばれる。ブロック材料の存在（即ち、前記ブロック材料の高さ、そして前記ターゲット面の高さ、および前記ターゲット面とフィンの間の距離）は、フィンを遮蔽し、または影にする。この手段は、前記１次イオンビームからのイオンが前記フィンの上面に到達するのを阻止している。これは、図５でも示されている。
フィン（５０１）を影にするために、フィンの隠蔽ブロックとして機能するブロック材料（５０７）の高さＢＨは、フィン（５０１）の高さＨより高くする必要がある。前記ブロック材料（５０７）の前記高さＢＨは、フィンの高さＨとフィンを影にするのに必要になる補足的な遮蔽高さＳＨとの合計に等しい。幾何形状パラメータに基づいて、所定の遮蔽高さＳＨ、所定のフィン幅Ｗ、所定のフィン高さＨ、フィン側壁面とターゲットの間の所定の距離ＴＤに関して、必要な入射角αを計算するために、下記の式が使用できる。
同じ式から、逆も同様に、ブロック材料の遮蔽高さＳＨは、所定の入射角α、所定のフィン幅Ｗ、所定のフィン高さＨ、フィン側壁面とターゲットの間の所定の距離ＴＤ、前記ターゲットの所定の遮蔽高さＳＨに関して計算することができる。
Ｔａｎ（９０−α）＝ＳＨ／（Ｗ＋ＴＤ） …式（１）
例えば、３２ｎｍ技術ノードでは、約２０ｎｍのフィン幅が用いられる。ターゲット面とフィン側壁面の間の距離は、５ｎｍ〜２５ｎｍの範囲である。好ましくは、４５度の入射角が用いられる。式によると、前記ターゲット面の遮蔽高さは、２５ｎｍ〜４５ｎｍの範囲になるであろう。
本発明の好ましい実施形態では、図６に示すように、該方法は、第２の１次ビーム（６０８）が、０度とは異なる入射角−αで、前記第２ターゲット面（６０７ａ）に衝突して走査され、これにより第２の２次イオンビーム（６０９）を誘起している。入射角−αは、フィンの上面の法線に関して選ばれる。この場合、前記フィンの前記上面が前記第２の１次ビームから完全に影になるような高さ、幅および長さを有する前記第１ブロック材料が用いられる。
このステップにおいて、前記第２ターゲット面（６０７ａ）に対向した、前記フィンの前記右側壁面（６０４）および前記上面（６０２）が、前記２次イオンビーム（６０９）によってドープされる。このステップの後、左側壁面（６０３）および前記フィン（６０１）の前記上面（６０２）が、前記後方散乱イオン（６０９）の一部を用いてドープされる。しかし、前記上面（６０２）は、前記右側壁面（６０３）と比べて、前記後方散乱イオン（６０９）のより小さい部分、例えば、半分の部分を用いてドープされる。これは、前記第２ターゲット面（４０７ａ）において前記フィンの高さと等しいか、またはそれより高い高さで発生した後方散乱イオン（６０９）が、前記上面（６０２）のドーピングに関与するためである。
本発明の好ましい実施形態では、前記ブロック材料の材料は、アンドープ材料またはドープした材料となるように選ばれる。前記ブロック材料の材料に応じて、前記ターゲット面でのイオンビーム相互作用は異なってくる。材料がアンドープのものであれば、前記アンドープ材料は、シリコン窒化物、シリコン酸化物または、当業者に知られた他のアンドープ材料を含むことができる。材料がドープされているものであれば、前記ドープした材料は、例えば、ボロン、ヒ素、リンまたは、当業者に知られた他のドープした材料を含むことができる。
好ましい実施形態では、１次イオンビームは、ｎ型不純物（例えば、ヒ素、リン）またはｐ型不純物（例えば、ボロン）を含む。前記ブロック材料の材料は、アンドープのもの（例えば、窒化物、酸化物）である。前記１次ビームが前記アンドープのターゲット面に衝突すると、後方散乱イオンを含む２次イオンビームが発生する。前記２次イオンビームの不純物は、前記１次ビームの不純物と類似しており、例えば、ヒ素不純物を持つ１次ビームを用いた場合、後方散乱イオンビームもまたヒ素不純物を含む。前記２次後方散乱イオンビームの不純物の注入量は、入射角に依存する。好ましくは、４５度の入射角が用いられる。これはシミュレーションからも判った（図７を参照）。
このシミュレーションでは、４５度から８０度まで変化した異なる傾斜角αを用いた。３０００個のイオンを４５度の入射角でターゲット面（７０７ａ）に衝突させた場合、４３７個のイオンがフィンの側壁（７０４ａ）に向かって後方散乱している（７０９ａ）。こうして４５度の入射角では、後方散乱イオンの約１５％がフィンの側壁面に到達している。同じシミュレーションは、他の入射角についても繰り返すことが可能である。
前記ターゲット面に対向して位置決めされたフィンの側壁面は、前記２次イオンビームの前記不純物によってドープされるようになる。好ましくは、１次ビームは前記ターゲット面を横断して走査される。１次ビームのこの走査により、後方散乱イオンビームもまたフィンの側壁面に横断して走査され、前記フィンの側壁面および上面に沿って均一なドーピングを誘起することができる。
好ましい実施形態では、１次イオンビームは、中性イオン（例えば、Ｘｅ，Ａｒなどの希ガス）またはドープされるイオン（例えば、Ａｓ，Ｂ，Ｐ）を含む。前記ブロック材料の材料は、ｎ型不純物（例えば、ヒ素、リン）またはｐ型不純物（例えば、ボロン）でドープされている。
前記１次ビームが、前記ドープしたターゲット面に衝突すると、スパッタリングが生じて、スパッタされたドープイオンを含む２次イオンビームが発生する。前記２次イオンビームの不純物は、前記ブロック材料の不純物と類似しており、例えば、ヒ素不純物を持つ材料を用いた場合、スパッタされたイオンビームもまたヒ素不純物を含む。前記２次スパッタイオンビームの不純物の注入量は、入射角に依存する。
前記ターゲット面に対向して位置決めされたフィンの側壁面は、前記２次イオンビームの前記不純物によってドープされる。好ましくは、１次ビームは、前記ターゲット面を横断して走査される。１次ビームのこの走査により、スパッタイオンビームもまたフィンの側壁面に横断して走査され、前記フィンの側壁面および上面に沿って均一なドーピングを誘起することができる。
ターゲット面での１次イオンビームの走査は、いろいろな方向、例えば、左から右へ、そして上から下へ、あるいは上から下へ、そして左から右へ、あるいは当業者が容易に推測できる他の組合せで発生することが可能である。
本発明の他の好ましい実施形態では、複数のフィンが図８に示されている。この複数のフィンにおいて、少なくとも１つの第１フィン（８０１ａ）を含む第１アレイ、および少なくとも１つの第２フィン（８０１ｂ）を含む第２アレイが規定されている。こうして前記第１および第２フィンが互いに交互に並んでいる。前記第１フィンおよび前記第２フィンが位置決めされ、互いにフィンピッチで位置決めされる。
ブロック材料（８０６）が、前記第１アレイの前記少なくとも第１フィン（８０１ａ）の上に位置決めされ、前記第２アレイの前記少なくとも第２フィン（８０１ｂ）は独立して立ったままである。前記ブロック材料（８０６）の右側壁（８０６ａ）は、前記第２アレイの前記少なくとも第２フィン（８０１ｂ）の左側壁面（８０３ｂ）をドープする左ターゲット面として機能する。前記第２ブロック材料（８０７）の左側壁は、前記第２アレイの前記少なくとも第２フィン（８０１ｂ）の右側壁面（８０４ｂ）をドープする右ターゲット面（８０７ｂ）として機能する。
前記交互配置したフィンを用いることによって、少なくとも１つの第１フィンを含む前記第１アレイは、例えば、ｎ型不純物を用いてドープすることができ、少なくとも１つの第２フィンを含む前記第２アレイは、ｐ型不純物を用いてドープすることができる。
本発明の方法は、例えば、フィンの側壁面だけをドープする必要がある二重ゲート素子にも適用可能である。この場合、いずれのドーピングから上面をマスクするために、後続のステップが導入される。ハードマスクを前記上面の上に用いることによって、２次イオンビームが前記上面に到達するのを防止できる。前記ハードマスク材料は、窒化物、酸化物、または前記２次イオンが前記上面をドープするのを阻止できる他の材料で形成できる。
本発明の方法は、垂直形状の側壁面および上面での特性を変更する必要がある他の応用にも適用可能である。例えば、フィンを酸化物で置換できる。本発明の実施形態は、例えば、前記酸化物層の側壁面に対して平行かつ接近して位置決めされたターゲット面に衝突する１次イオンビームによって誘起された２次イオンビームを用いて、これらの特性を変化させることによって、この垂直な酸化物層の側壁面および上面の誘電特性を変更することが可能である。
本発明はまた、少なくとも１つのフィン（９０１）を備えたマルチゲート素子を開示しており（図９ａに示す平面図、図９ｂに示す断面図）、前記フィンは、上面（９０２）と、左側壁面（９０３）と、右側壁面（９０４）とを備えている。素子は、ゲート誘電体と、前記フィンの回りに包まれたゲート電極（９０５）と、前記フィンの側壁面および上面に沿ってビームイオンで均一にドープされた前記フィン内のソース／ドレイン延長注入部（９１２）と、本発明の方法からの前記２次イオンビームが基板に到達できる特定の場所（９１１）に前記ドープした不純物を含む基板とを備える。
２次イオンビームが基板に到達できる場所（９１１）は、使用可能なフィンが無く、堆積させるブロック材料が無い位置にある。ブロック材料（９１０）が堆積された基板上の位置では、ドーパントは検出されることがない。ドーパントの存在は、例えば、ＳＩＭＳ、ＳＳＳＲＭなど、当業者に知られたドーピング分布計測技術によって、検査することができる。
フィンおよびその幾何形状的な性質の概略図である。 マルチゲート素子の断面図である。 複数のフィンおよびその幾何形状的な性質の概略図である。 複数のフィンの左側壁面および上面をドープするための本発明の特定の実施形態を示す。 １次イオンビームの入射角と、フィンを影で覆うブロック材料の高さとの間の依存性を計算するための本発明の特定の実施形態を示す。 複数のフィンの右側壁面および上面をドープするための本発明の特定の実施形態を示す。 １次イオンビームの別々の入射角および誘起された後方散乱イオンを比較するために行ったシミュレーション結果を示す。 複数のフィンの右側壁面および上面をドープするための本発明の特定の実施形態を示す。 本発明の特定の実施形態によって製造されたマルチゲート素子の平面図である。 本発明の特定の実施形態によって製造されたマルチゲート素子の断面図である。

Claims (15)

  1. フィンベース半導体素子のドーピング方法であって、
    上面、第１側壁面および第２側壁面を備えるフィンであって、少なくとも１つのフィンのパターニングを行うステップと、
    所定の高さ、幅および長さを有する第１ブロック材料の側壁である第１ターゲット面を、前記フィンの第１側壁面に面するように設けるステップと、
    ０度とは異なる第１入射角で、前記第１ターゲット面に衝突する第１の１次イオンビームを走査して、第１の２次イオンビームを誘起するステップと、
    前記第１の２次イオンビームを用いて、前記第１ターゲット面に面した、少なくとも前記側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップとを少なくとも含むフィンベース半導体素子のドーピング方法。
  2. 第２ブロック材料の反対側の側壁である第２ターゲット面を、フィンの第２側壁面に面するように設けるステップをさらに含み、
    第２ブロック材料は、前記フィンの前記上面が、好ましくは完全に前記１次ビームの影になるように、所定の高さ、幅および長さを有するようにした請求項１記載のフィンベース半導体素子のドーピング方法。
  3. ０度とは異なり、好ましくは、第１入射角と反対かつ同等である第２入射角で、前記第２ターゲット面に衝突する第２の１次イオンビームを走査して、第２の２次イオンビームを誘起するステップを含み、
    前記第１ブロック材料は、前記フィンの前記上面が、好ましくは完全に前記第２の１次ビームの影になるように、前記高さ、幅および長さを有するものであり、
    前記第２の２次イオンビームを用いて、前記第２ターゲット面に面した、前記第２側壁面および、可能ならば前記フィンの前記上面のドーピングを行うステップを含む請求項２記載のフィンベース半導体素子のドーピング方法。
  4. 前記第１ターゲット面は、前記フィンの第１側壁面に対して５ｎｍ〜５０ｎｍの範囲にある距離で配置され、前記第２ターゲット面は、前記フィンの第２側壁面に対して５ｎｍ〜５０ｎｍの範囲にある距離で配置されている請求項１〜３のいずれかに記載のフィンベース半導体素子のドーピング方法。
  5. 前記第１および第２入射角は、前記１次イオンビームが前記フィンの前記上面に衝突しないように選択されている請求項１〜４のいずれかに記載のフィンベース半導体素子のドーピング方法。
  6. 前記入射角は、前記フィンの前記上面の法線に対して約１０度〜約８０度の範囲内である請求項５記載のフィンベース半導体素子のドーピング方法。
  7. 前記入射角は、前記フィンの前記上面の法線に対して約４５度である請求項６記載のフィンベース半導体素子のドーピング方法。
  8. 前記入射角は、下記の式によって、前記ブロック材料の高さによって決定される請求項１〜７のいずれかに記載のフィンベース半導体素子のドーピング方法。
    Ｔａｎ（９０−α）＝ＳＨ／（Ｗ＋ＴＤ）
    ここで、ＢＨ＝前記ブロック材料（５０７）の高さ、Ｈ＝前記フィンの高さ、Ｗ＝前記フィンの幅、ＴＤ＝前記フィンと前記ターゲット面の間の距離である。
  9. 前記ブロック材料の前記材料は、ドープされ、またはアンドープのものである請求項１〜８のいずれかに記載のフィンベース半導体素子のドーピング方法。
  10. 前記アンドープのブロック材料に衝突する前記１次イオンビームのイオンは、ドープイオンを含む請求項９記載のフィンベース半導体素子のドーピング方法。
  11. 前記２次イオンビームは、後方散乱したドープイオンを含む請求項１０記載のフィンベース半導体素子のドーピング方法。
  12. 前記ドープしたブロック材料に衝突する前記１次イオンビームのイオンは、スパッタされたドープイオンを含む前記２次イオンビームを誘起する請求項９記載のフィンベース半導体素子のドーピング方法。
  13. 少なくとも１つのフィンのパターニングを行う前記ステップは、少なくとも第２フィンからフィンピッチで配置された、列状またはアレイ状の少なくとも第１フィンを提供することをさらに含む請求項１〜１２のいずれかに記載のフィンベース半導体素子のドーピング方法。
  14. 前記ブロック材料は、前記少なくとも第１フィンと前記少なくとも第２フィンとの間に位置決めされる請求項１３記載のフィンベース半導体素子のドーピング方法。
  15. 前記ブロック材料は、前記少なくとも第２フィンの上に位置決めされる請求項１３記載のフィンベース半導体素子のドーピング方法。
JP2007217316A 2006-08-23 2007-08-23 フィンベース半導体素子のドーピング方法 Expired - Fee Related JP5221909B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06119426A EP1892750B1 (en) 2006-08-23 2006-08-23 Method for doping a fin-based semiconductor device
EP06119426.2 2006-08-23

Publications (2)

Publication Number Publication Date
JP2008053729A JP2008053729A (ja) 2008-03-06
JP5221909B2 true JP5221909B2 (ja) 2013-06-26

Family

ID=37065451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007217316A Expired - Fee Related JP5221909B2 (ja) 2006-08-23 2007-08-23 フィンベース半導体素子のドーピング方法

Country Status (3)

Country Link
US (1) US7612420B2 (ja)
EP (1) EP1892750B1 (ja)
JP (1) JP5221909B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258577B2 (en) * 2009-06-04 2012-09-04 International Business Machines Corporation CMOS inverter device with fin structures
FR2955218B1 (fr) * 2010-01-08 2012-02-10 St Microelectronics Sa Procede et dispositif de controle de la frequence d'un signal d'horloge d'un circuit integre
CN102347349B (zh) * 2010-07-28 2014-07-23 中国科学院微电子研究所 半导体结构及其制作方法
US8263446B2 (en) 2010-09-13 2012-09-11 International Business Machines Corporation Asymmetric FinFET devices
US20140339646A1 (en) * 2011-09-30 2014-11-20 Subhash M. Joshi Non-planar transitor fin fabrication
US9093556B2 (en) 2012-08-21 2015-07-28 Stmicroelectronics, Inc. Multi-fin FINFET device including epitaxial growth barrier on outside surfaces of outermost fins and related methods
US9793378B2 (en) 2013-05-31 2017-10-17 Stmicroelectronics, Inc. Fin field effect transistor device with reduced overlap capacitance and enhanced mechanical stability
US9419078B2 (en) 2014-10-22 2016-08-16 International Business Machines Corporation Floating body memory with asymmetric channel
US9391204B1 (en) 2015-03-12 2016-07-12 International Business Machines Corporation Asymmetric FET
KR102307467B1 (ko) 2015-03-20 2021-09-29 삼성전자주식회사 액티브 핀을 포함하는 반도체 장치
US9748364B2 (en) * 2015-04-21 2017-08-29 Varian Semiconductor Equipment Associates, Inc. Method for fabricating three dimensional device
US9754939B2 (en) * 2015-11-11 2017-09-05 Globalfoundries Singapore Pte. Ltd. Integrated circuits having multiple gate devices with dual threshold voltages and methods for fabricating such integrated circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0234244A3 (de) * 1986-01-24 1989-11-15 Siemens Aktiengesellschaft Verfahren um vertikale Seitenwände und Böden von Vertiefungen zu dotieren
JPS63227017A (ja) * 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd イオン注入方法
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US5290358A (en) * 1992-09-30 1994-03-01 International Business Machines Corporation Apparatus for directional low pressure chemical vapor deposition (DLPCVD)
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
US6821834B2 (en) * 2002-12-04 2004-11-23 Yoshiyuki Ando Ion implantation methods and transistor cell layout for fin type transistors
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
JP4491278B2 (ja) * 2004-05-25 2010-06-30 富士通株式会社 形状シミュレーション装置、形状シミュレーション方法および形状シミュレーションプログラム
JP5110776B2 (ja) * 2004-07-01 2012-12-26 セイコーインスツル株式会社 半導体装置の製造方法
JP4504214B2 (ja) * 2005-02-04 2010-07-14 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US7394078B2 (en) * 2005-03-16 2008-07-01 Varian Semiconductor Equipment Associates, Inc. Technique for ion beam angle spread control for advanced applications

Also Published As

Publication number Publication date
JP2008053729A (ja) 2008-03-06
US7612420B2 (en) 2009-11-03
US20080048273A1 (en) 2008-02-28
EP1892750B1 (en) 2012-11-28
EP1892750A1 (en) 2008-02-27

Similar Documents

Publication Publication Date Title
JP5221909B2 (ja) フィンベース半導体素子のドーピング方法
JP2008053725A (ja) フィンベース半導体デバイスのドーピング方法
US8357569B2 (en) Method of fabricating finfet device
TWI420576B (zh) 半導體元件之製造方法
KR101897649B1 (ko) 반도체장치의 제조방법
KR20140025286A (ko) 비평면 반도체 디바이스의 도핑
WO2010092653A1 (en) Semiconductor device and method for fabricating the same
KR20140045899A (ko) 비평면 반도체 디바이스의 플라즈마 도핑
JP5456090B2 (ja) 半導体装置およびその製造方法
GB2455054A (en) Method of manufacturing a FINFET
US20160133469A1 (en) Method for ion implantation
CN107533960B (zh) 制造三维装置的方法以及形成多栅极式晶体管的方法
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
US10381465B2 (en) Method for fabricating asymmetrical three dimensional device
KR20160001697A (ko) 이온 주입 방법
WO2019040950A1 (en) SINGLE MASK SIDE DOPING PROFILES
US11862467B2 (en) Semiconductor structure and method of manufacturing the same
EP1916717A2 (en) Method for doping a fin-based semiconductor device
WO2009130629A1 (en) A fin fet and a method of manufacturing a fin fet
US20180294337A1 (en) Semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5221909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees