JP5218087B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5218087B2 JP5218087B2 JP2009008970A JP2009008970A JP5218087B2 JP 5218087 B2 JP5218087 B2 JP 5218087B2 JP 2009008970 A JP2009008970 A JP 2009008970A JP 2009008970 A JP2009008970 A JP 2009008970A JP 5218087 B2 JP5218087 B2 JP 5218087B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- corner
- semiconductor chip
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体チップの側面に側面配線を形成した半導体装置に関し、特に製造が容易であり、チップ面積を縮小することができる半導体装置に関するものである。 The present invention relates to a semiconductor device in which a side wiring is formed on a side surface of a semiconductor chip, and more particularly to a semiconductor device that is easy to manufacture and can reduce the chip area.
半導体チップが搭載部に実装された半導体装置において、半導体チップの電子回路と搭載部の電極を接続するために、ワイヤボンディング、フリップチップ、側面配線などが用いられている。側面配線は、半導体ウェハのダイシングライン上に設けた貫通孔を切断することにより、半導体チップの側面に形成される(例えば、特許文献1参照)。 In a semiconductor device in which a semiconductor chip is mounted on a mounting portion, wire bonding, flip chip, side wiring or the like is used to connect an electronic circuit of the semiconductor chip and an electrode of the mounting portion. The side wiring is formed on the side surface of the semiconductor chip by cutting through holes provided on the dicing line of the semiconductor wafer (see, for example, Patent Document 1).
従来は、半導体チップの辺に側面配線を形成していた。従って、1つの貫通孔から2個の半導体チップの側面配線が形成される。このため、半導体ウェハに多くの貫通孔を形成しなければならず、ウェハの強度が弱くなるため、製造が困難であった。また、側面配線の面積は貫通孔1/2個分と大きいため、チップ面積が大きくなるという問題もあった。 Conventionally, side wiring is formed on the side of the semiconductor chip. Accordingly, side wirings of two semiconductor chips are formed from one through hole. For this reason, many through holes must be formed in the semiconductor wafer, and the strength of the wafer becomes weak, making it difficult to manufacture. Further, since the area of the side wiring is as large as ½ of the through holes, there is a problem that the chip area becomes large.
また、半導体チップの上面には、電子回路と側面配線を接続するために上面配線が形成される。従来は、上面配線の上面の外周における長さは側面配線と同程度であった。従って、側面配線の位置が変わると側面配線が上面配線に接続されなくなるため、側面配線の位置の自由度が低かった。 Further, upper surface wiring is formed on the upper surface of the semiconductor chip to connect the electronic circuit and the side surface wiring. Conventionally, the length of the outer periphery of the upper surface of the upper surface wiring is about the same as that of the side surface wiring. Therefore, when the position of the side wiring is changed, the side wiring is not connected to the upper surface wiring, so the degree of freedom of the position of the side wiring is low.
本発明は、上述のような課題を解決するためになされたもので、第1の目的は、製造が容易であり、チップ面積を縮小することができる半導体装置を得るものである。第2の目的は、側面配線の位置の自由度を向上させることができる半導体装置を得るものである。 The present invention has been made to solve the above-described problems, and a first object is to obtain a semiconductor device that is easy to manufacture and can reduce the chip area. The second object is to obtain a semiconductor device capable of improving the degree of freedom of the position of the side wiring.
第1の発明は、上面及び下面と、前記上面と前記下面を連結する側面とを持つ半導体チップと、前記上面に形成された電子回路と、前記下面に形成された下面電極と、前記半導体チップの角において前記側面に形成され、前記電子回路と前記下面電極を接続する側面配線と、前記上面において前記上面の互いに隣接する2つの角を結ぶように形成された上面配線とを備え、前記側面配線の面積は貫通孔1/4個分であり、前記電子回路は、前記上面配線を介して前記側面配線に接続されていることを特徴とする半導体装置である。 According to a first aspect of the present invention, there is provided a semiconductor chip having an upper surface and a lower surface, a side surface connecting the upper surface and the lower surface, an electronic circuit formed on the upper surface, a lower surface electrode formed on the lower surface, and the semiconductor chip A side wiring that connects the electronic circuit and the bottom electrode, and a top wiring that connects two corners of the top surface that are adjacent to each other on the top surface. The area of the wiring is 1/4 of the through hole , and the electronic circuit is connected to the side wiring through the top wiring .
第2の発明は、上面及び下面と、前記上面と前記下面を連結する側面とを持つ半導体チップと、前記上面において前記上面の外周に沿って形成された上面配線と、前記上面に形成され、前記上面配線に接続された電子回路と、前記下面に形成された下面電極と、前記半導体チップの角において前記側面に形成され、前記上面配線と前記下面電極を接続する側面配線とを備え、前記側面配線の面積は貫通孔1/4個分であり、前記上面配線の前記上面の外周における長さが前記上面の一辺以上であることを特徴とする半導体装置である。 The second invention is formed on the top surface, a semiconductor chip having a top surface and a bottom surface, a side surface connecting the top surface and the bottom surface, a top surface wiring formed along the outer periphery of the top surface on the top surface, An electronic circuit connected to the upper surface wiring; a lower surface electrode formed on the lower surface; and a side surface wiring formed on the side surface at a corner of the semiconductor chip to connect the upper surface wiring and the lower surface electrode, The area of the side wiring is 1/4 of the through hole , and the length of the upper surface wiring at the outer periphery of the upper surface is one side or more of the upper surface.
第1の発明により、製造が容易であり、チップ面積を縮小することができる半導体装置を得ることができる。第2の発明により、側面配線の位置の自由度を向上させることができる。 According to the first invention, it is possible to obtain a semiconductor device that can be easily manufactured and can reduce the chip area. According to the second invention, the degree of freedom of the position of the side wiring can be improved.
実施の形態1.
図1,2は、実施の形態1に係る半導体チップを示す斜視図である。半導体チップ10は、互いに対向する上面及び下面と、上面と下面を連結する側面とを持つ。半導体チップ10の上面は、角12aと、角12aに隣接する角12bと、角12aの対角線上に存在する角12cと、角12bの対角線上に存在する角12dとを有する四角形である。
Embodiment 1 FIG.
1 and 2 are perspective views showing a semiconductor chip according to the first embodiment. The
半導体チップ10の上面において、角12aと角12bを結ぶように上面配線14aが形成され、角12cと角12dを結ぶように上面配線14bが形成されている。半導体チップ10の上面に電子回路16が形成されている。電子回路16は、上面配線14aに接続された入力端子16bと、上面配線14bに接続された出力端子16aとを有する。半導体チップ10の上面の角12aに対応する下面の角に下面電極18aが形成され、角12cに対応する下面の角に下面電極18bが形成されている。
On the upper surface of the
半導体チップ10の角12aにおいて側面に側面配線20aが形成され、半導体チップ10の角12cにおいて側面に側面配線20bが形成されている。側面配線20aは、上面配線14aと下面電極18aとを接続する。側面配線20bは、上面配線14bと下面電極18bとを接続する。電子回路16の入力端子16bは上面配線14aを介して側面配線20aに接続され、出力端子16aは上面配線14bを介して側面配線20bに接続されている。
図3は、実施の形態1に係る半導体装置を示す断面図である。搭載部22の表面に半田や導電性ペーストを用いて半導体チップ10が実装されている。半導体チップ10はモールド樹脂24により封止されている。このようにワイヤ配線を用いることなく半導体チップ10を搭載することができるため、パッケージを小体積化することができる。
FIG. 3 is a sectional view showing the semiconductor device according to the first embodiment. The
図4,5は、実施の形態1に係る半導体チップを搭載部に搭載する様子を示す斜視図である。搭載部22の表面において四角形を構成するように表面電極24a〜24dが配置されている。表面電極24bは表面電極24aに隣接する。表面電極24cは表面電極24aの対角線上に存在する。表面電極24dは表面電極24bの対角線上に存在する。
4 and 5 are perspective views showing how the semiconductor chip according to the first embodiment is mounted on the mounting portion.
表面電極24a,24bに表面配線26aが接続されている。ただし、表面電極24bと表面配線26aとの間にインダクタ28が接続されている。従って、表面配線26aからインダクタ28を介して表面電極24bに伝わるマイクロ波やミリ波の信号は、表面配線26aから表面電極24aに伝わる信号に対して振幅及び位相が異なる。また、表面電極24c,24dに表面配線26bが接続されている。
A
半導体チップ10を搭載部22に搭載する際に、図4に示すように下面電極18aが表面電極24aに接続され下面電極18bが表面電極24cに接続される。又は、半導体チップ10を90度回転させて、図5に示すように下面電極18aが表面電極24bに接続され下面電極18bが表面電極24dに接続される。
When the
次に、実施の形態1に係る半導体チップの製造方法について説明する。図6は、実施の形態1に係る半導体チップを製造する工程を示す斜視図である。半導体ウェハ30上に、複数の電子回路16を行列状に形成する。次に、それぞれの電子回路16ごとに上面配線14a,14bを形成する。次に、ダイシングライン32の交点に貫通孔34を形成する。この貫通孔34の内部をメタライズする。その後、半導体チップ10の下面に下面電極18a,18bを形成する。そして、ダイシングライン32に沿って半導体ウェハ30をカットして、個々の半導体チップ10を分離する。この際に貫通孔34を切断することで側面配線20a,20bを形成する。以上の工程により半導体チップ10が製造される。
Next, a method for manufacturing the semiconductor chip according to the first embodiment will be described. FIG. 6 is a perspective view showing a process for manufacturing the semiconductor chip according to the first embodiment. A plurality of
以上説明したように、実施の形態1では、半導体チップの角に側面配線を形成する。このため、図6に示すように1つの貫通孔から4個の半導体チップの側面配線を形成することができる。従って、半導体チップの辺に側面配線を形成する場合に比べて、ウェハ面内に形成する貫通孔の数を半分に削減することができ、ウェハの強度を強くすることができるため、製造が容易である。また、側面配線の面積を貫通孔1/2個分から1/4個分に削減することができため、チップ面積を縮小することができる。 As described above, in the first embodiment, the side wiring is formed at the corner of the semiconductor chip. For this reason, as shown in FIG. 6, the side wiring of four semiconductor chips can be formed from one through hole. Therefore, the number of through-holes formed in the wafer surface can be reduced to half and the strength of the wafer can be increased compared to the case where the side wiring is formed on the side of the semiconductor chip, so that the manufacturing is easy. It is. In addition, since the area of the side wiring can be reduced from ½ through hole to ¼, the chip area can be reduced.
また、図6に示すように隣り合うチップ毎に貫通孔の位置が変わってしまう。これに対し、実施の形態1では、上面配線は互いに隣接する2つの角を結ぶように形成され、電子回路は上面配線を介して側面配線に接続されている。従って、例えば貫通孔34が角12aに有る場合でも角12bに有る場合でも貫通孔34は上面配線14aを介して電子回路16に接続される。よって、各チップに共通の表面レイアウトを用いることができるため、チップ毎にレイアウトを変える場合よりも設計を省力化できる。
In addition, as shown in FIG. 6, the position of the through hole changes for each adjacent chip. On the other hand, in the first embodiment, the upper surface wiring is formed to connect two adjacent corners, and the electronic circuit is connected to the side surface wiring through the upper surface wiring. Therefore, for example, the
また、従来は、得ようとする半導体装置の特性に応じて、必要なインピーダンスの表面配線を形成した搭載部を個々に用意しなければならなかった。これに対し、実施の形態1では、半導体チップを搭載部に図4のように搭載するか、図5のように搭載するかによって、信号の振幅及び位相を変えることができる。従って、同じ半導体チップと搭載部を用いて異なる特性の半導体装置を得ることができる。 Conventionally, it has been necessary to individually prepare a mounting portion on which surface wiring having a necessary impedance is formed according to the characteristics of the semiconductor device to be obtained. On the other hand, in the first embodiment, the amplitude and phase of the signal can be changed depending on whether the semiconductor chip is mounted on the mounting portion as shown in FIG. 4 or as shown in FIG. Therefore, semiconductor devices having different characteristics can be obtained using the same semiconductor chip and mounting portion.
なお、実施の形態1では、半導体チップの2個の角に側面配線を形成した半導体装置について説明したが、これに限らず半導体チップの1個、3個又は4個の角に側面配線を形成してもよい。また、モールド樹脂の代わりにセラミックパッケージなどを用いてもよい。 In the first embodiment, the semiconductor device in which the side wiring is formed at the two corners of the semiconductor chip has been described. However, the present invention is not limited to this, and the side wiring is formed at one, three, or four corners of the semiconductor chip. May be. A ceramic package or the like may be used instead of the mold resin.
また、実施の形態1では、インピーダンス変換回路としてインダクタ28を用いたが、これに限らず、抵抗、キャパシタ、ラインなど、インピーダンスを変換できるものを用いることができる。
また、半導体チップを90度回転させて搭載部に搭載した半導体装置について説明したが、これに限らず半導体チップを回転させる角度を60度や45度など任意の角度にしてもよい。
また、下面電極1個に対して接続できる表面電極が2個存在する半導体装置を説明したが、下面電極1個に対して接続できる表面電極が3個以上であってもよく、その表面電極と表面配線の間にそれぞれに異なるインダクタや抵抗などが接続されていてもよい。
In the first embodiment, the
Further, although the semiconductor device in which the semiconductor chip is rotated 90 degrees and mounted on the mounting portion has been described, the present invention is not limited thereto, and the angle at which the semiconductor chip is rotated may be any angle such as 60 degrees or 45 degrees.
Further, the semiconductor device has been described in which two surface electrodes that can be connected to one bottom electrode are described, but three or more surface electrodes that can be connected to one bottom electrode may be provided. Different inductors and resistors may be connected between the surface wirings.
実施の形態2.
図7は、実施の形態2に係る半導体チップを示す斜視図である。半導体チップ10は、互いに対向する上面及び下面と、上面と下面を連結する側面とを持つ。半導体チップ10の上面は四角形である。
Embodiment 2. FIG.
FIG. 7 is a perspective view showing a semiconductor chip according to the second embodiment. The
半導体チップ10の上面において、上面の外周に沿って上面配線14が形成されている。半導体チップ10の上面に電子回路16が形成されている。電子回路16は、上面配線14に接続された入力端子16bと、ワイヤパッド36に接続された出力端子16aとを有する。半導体チップ10の下面に下面電極18が形成されている。
On the upper surface of the
半導体チップ10の側面に側面配線20が形成されている。側面配線20は、上面配線14と下面電極18とを接続する。電子回路16の入力端子16bは上面配線14を介して側面配線20に接続されている。
次に、実施の形態2に係る半導体チップの製造方法について説明する。図8は、実施の形態2に係る半導体チップを製造する工程を示す斜視図である。半導体ウェハ30上に、複数の電子回路16を行列状に形成する。次に、それぞれの電子回路16ごとに上面配線14を形成する。次に、ダイシングライン32上に貫通孔34を形成する。この貫通孔34の内部をメタライズする。その後、半導体チップ10の下面に下面電極18を形成する。そして、ダイシングライン32に沿って半導体ウェハ30をカットして、個々の半導体チップ10を分離する。この際に貫通孔34を切断することで側面配線20を形成する。以上の工程により半導体チップ10が製造される。
Next, a method for manufacturing a semiconductor chip according to the second embodiment will be described. FIG. 8 is a perspective view showing a process of manufacturing the semiconductor chip according to the second embodiment. A plurality of
以上説明したように、実施の形態2では、半導体チップ10の上面の4つの辺と4つの角の全てを結ぶように形成されている。このため、図8に示すように、側面配線20を半導体チップ10の外周のどこに形成しても、側面配線20は上面配線14に電気的に接続する。従って、側面配線20の位置の自由度を向上させることができる。
As described above, in the second embodiment, the four sides of the upper surface of the
なお、上記のように上面配線14を半導体チップ10の外周全部に形成しなくても、上面配線14の上面の外周における長さが上面の一辺以上であればよい。これにより、上面配線14が形成された半導体チップ10の辺又は角の任意の位置に側面配線20を形成することができるため、側面配線20の位置の自由度を向上させることができる。
Even if the
10 半導体チップ
12a 角(第1の角)
12b 角(第2の角)
12c 角(第3の角)
12d 角(第4の角)
14 上面配線
14a 上面配線(第1の上面配線)
14b 上面配線(第2の上面配線)
16 電子回路
16a 出力端子(第2の端子)
16b 入力端子(第1の端子)
18 下面電極
18a 下面電極(第1の下面電極)
18b 下面電極(第2の下面電極)
20 側面配線
20a 側面配線(第1の側面配線)
20b 側面配線(第2の側面配線)
22 搭載部
24a 表面電極(第1の表面電極)
24b 表面電極(第2の表面電極)
24c 表面電極(第3の表面電極)
24d 表面電極(第4の表面電極)
26a 表面配線(第1の表面配線)
26b 表面配線(第2の表面配線)
28 インダクタ(インピーダンス変換回路)
10
12b corner (second corner)
12c corner (third corner)
12d corner (fourth corner)
14
14b Top surface wiring (second top surface wiring)
16
16b Input terminal (first terminal)
18
18b Bottom electrode (second bottom electrode)
20
20b Side wiring (second side wiring)
22
24b Surface electrode (second surface electrode)
24c Surface electrode (third surface electrode)
24d surface electrode (fourth surface electrode)
26a Surface wiring (first surface wiring)
26b Surface wiring (second surface wiring)
28 Inductor (impedance conversion circuit)
Claims (4)
前記上面に形成された電子回路と、
前記下面に形成された下面電極と、
前記半導体チップの角において前記側面に形成され、前記電子回路と前記下面電極を接続する側面配線と、
前記上面において前記上面の互いに隣接する2つの角を結ぶように形成された上面配線とを備え、
前記側面配線の面積は貫通孔1/4個分であり、
前記電子回路は、前記上面配線を介して前記側面配線に接続されていることを特徴とする半導体装置。 A semiconductor chip having an upper surface and a lower surface, and a side surface connecting the upper surface and the lower surface;
An electronic circuit formed on the upper surface;
A bottom electrode formed on the bottom surface;
Side wiring formed on the side surface at the corner of the semiconductor chip and connecting the electronic circuit and the bottom electrode ;
An upper surface wiring formed on the upper surface so as to connect two adjacent corners of the upper surface ;
The area of the side wiring is 1/4 of the through hole ,
The semiconductor device , wherein the electronic circuit is connected to the side wiring through the top surface wiring .
前記上面配線は、前記第1の角と前記第2の角を結ぶように形成された第1の上面配線と、前記第3の角と前記第4の角を結ぶように形成された第2の上面配線とを有し、
前記電子回路は、前記第1の上面配線に接続された第1の端子と、前記第2の上面配線に接続された第2の端子とを有し、
前記下面電極は、前記第1の角に対応する前記下面の角に形成された第1の下面電極と、前記第3の角に対応する前記下面の角に形成された第2の下面電極とを有し、
前記側面配線は、前記半導体チップの前記第1の角において前記側面に形成され、前記第1の上面配線と前記第1の下面電極とを接続する第1の側面配線と、前記半導体チップの前記第3の角において前記側面に形成され、前記第2の上面配線と前記第2の下面電極とを接続する第2の側面配線とを有することを特徴とする請求項1記載の半導体装置。 The top surface includes a first corner, a second corner adjacent to the first corner, a third corner existing on the diagonal of the first corner, and a diagonal of the second corner. A quadrilateral having a fourth corner present;
The upper surface wiring is formed so as to connect the first corner and the second corner, and the second upper surface wiring formed so as to connect the third corner and the fourth corner. And having an upper surface wiring
The electronic circuit has a first terminal connected to the first upper surface wiring, and a second terminal connected to the second upper surface wiring,
The lower surface electrode includes a first lower surface electrode formed at a corner of the lower surface corresponding to the first corner, and a second lower surface electrode formed at a corner of the lower surface corresponding to the third corner. Have
The side wiring is formed on the side surface at the first corner of the semiconductor chip, the first side wiring connecting the first upper surface wiring and the first lower surface electrode, and the semiconductor chip. 2. The semiconductor device according to claim 1 , further comprising a second side surface wiring formed on the side surface at a third corner and connecting the second upper surface wiring and the second lower surface electrode.
前記搭載部の表面において四角形を構成するように配置された第1〜第4の表面電極と、
前記第1の表面電極及び前記第2の表面電極に接続された第1の表面配線と、
前記第2の表面電極と前記表面配線との間に接続され、インピーダンスを変換するインピーダンス変換回路と、
前記第3の表面電極及び前記第4の表面電極に接続された第2の表面配線とを更に備え、
前記第2の表面電極は前記第1の表面電極に隣接し、
前記第3の表面電極は前記第1の表面電極の対角線上に存在し、
前記第4の表面電極は前記第2の表面電極の対角線上に存在し、
前記第1の下面電極が前記第1の表面電極に接続され前記第2の下面電極が前記第3の表面電極に接続されているか、又は、前記第1の下面電極が前記第2の表面電極に接続され前記第2の下面電極が前記第4の表面電極に接続されていることを特徴とする請求項2に記載の半導体装置。 A mounting portion on which the semiconductor chip is mounted; and
First to fourth surface electrodes arranged to form a quadrangle on the surface of the mounting portion;
A first surface wiring connected to the first surface electrode and the second surface electrode;
An impedance conversion circuit connected between the second surface electrode and the surface wiring for converting impedance;
A second surface wiring connected to the third surface electrode and the fourth surface electrode;
The second surface electrode is adjacent to the first surface electrode;
The third surface electrode exists on a diagonal line of the first surface electrode,
The fourth surface electrode exists on a diagonal line of the second surface electrode,
The first bottom electrode is connected to the first surface electrode and the second bottom electrode is connected to the third surface electrode, or the first bottom electrode is the second surface electrode. The semiconductor device according to claim 2 , wherein the second lower surface electrode is connected to the fourth surface electrode.
前記上面において前記上面の外周に沿って形成された上面配線と、
前記上面に形成され、前記上面配線に接続された電子回路と、
前記下面に形成された下面電極と、
前記半導体チップの角において前記側面に形成され、前記上面配線と前記下面電極を接続する側面配線とを備え、
前記側面配線の面積は貫通孔1/4個分であり、
前記上面配線の前記上面の外周における長さが前記上面の一辺以上であることを特徴とする半導体装置。 A semiconductor chip having an upper surface and a lower surface, and a side surface connecting the upper surface and the lower surface;
Upper surface wiring formed along the outer periphery of the upper surface on the upper surface;
An electronic circuit formed on the upper surface and connected to the upper surface wiring;
A bottom electrode formed on the bottom surface;
Formed on the side surface at the corner of the semiconductor chip, and includes a side surface wiring connecting the upper surface wiring and the lower surface electrode,
Area of the side surface wiring is 1/4 minute through-holes,
The semiconductor device according to claim 1, wherein a length of the upper surface wiring at an outer periphery of the upper surface is one side or more of the upper surface.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008970A JP5218087B2 (en) | 2009-01-19 | 2009-01-19 | Semiconductor device |
TW98108539A TWI430413B (en) | 2009-01-19 | 2009-03-17 | Semiconductor device |
CN 200910159615 CN101783335B (en) | 2009-01-19 | 2009-07-17 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009008970A JP5218087B2 (en) | 2009-01-19 | 2009-01-19 | Semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010165991A JP2010165991A (en) | 2010-07-29 |
JP2010165991A5 JP2010165991A5 (en) | 2011-09-15 |
JP5218087B2 true JP5218087B2 (en) | 2013-06-26 |
Family
ID=42523246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009008970A Active JP5218087B2 (en) | 2009-01-19 | 2009-01-19 | Semiconductor device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5218087B2 (en) |
CN (1) | CN101783335B (en) |
TW (1) | TWI430413B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9953844B2 (en) * | 2014-06-09 | 2018-04-24 | Mitsubishi Electric Corporation | Manufacturing method of semiconductor package |
JP7194518B2 (en) * | 2018-05-31 | 2022-12-22 | 浜松ホトニクス株式会社 | Electronic component, method for manufacturing electronic component, electronic device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3147666B2 (en) * | 1994-07-21 | 2001-03-19 | 株式会社村田製作所 | Multilayer electronic component and method of manufacturing the same |
JPH10284935A (en) * | 1997-04-09 | 1998-10-23 | Murata Mfg Co Ltd | Voltage-controlled oscillator and its production |
CN1204227A (en) * | 1997-05-12 | 1999-01-06 | 阿尔卑斯电气株式会社 | Printed circuit board |
JPH11204519A (en) * | 1998-01-08 | 1999-07-30 | Matsushita Electron Corp | Semiconductor device and its manufacture |
JP2001332579A (en) * | 2000-05-19 | 2001-11-30 | Advantest Corp | Semiconductor circuit device and method of manufacturing the same |
JP3882521B2 (en) * | 2001-03-29 | 2007-02-21 | セイコーエプソン株式会社 | Mounting method of semiconductor device |
JP2002359320A (en) * | 2001-06-01 | 2002-12-13 | Toyo Commun Equip Co Ltd | Outer electrode pattern of electronic component |
JP2004221372A (en) * | 2003-01-16 | 2004-08-05 | Seiko Epson Corp | Semiconductor device, semiconductor module, method of manufacturing both the same and electronic apparatus |
JP2005019730A (en) * | 2003-06-26 | 2005-01-20 | Kyocera Corp | Wiring substrate and electronic device using it |
JP2005072050A (en) * | 2003-08-27 | 2005-03-17 | Citizen Watch Co Ltd | Electronic device substrate, electronic device, and manufacturing method thereof |
JP4443397B2 (en) * | 2004-12-13 | 2010-03-31 | シチズン電子株式会社 | Optical semiconductor element, optical semiconductor device, and method of manufacturing optical semiconductor element |
-
2009
- 2009-01-19 JP JP2009008970A patent/JP5218087B2/en active Active
- 2009-03-17 TW TW98108539A patent/TWI430413B/en active
- 2009-07-17 CN CN 200910159615 patent/CN101783335B/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201029128A (en) | 2010-08-01 |
TWI430413B (en) | 2014-03-11 |
CN101783335A (en) | 2010-07-21 |
CN101783335B (en) | 2012-04-11 |
JP2010165991A (en) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015098793A1 (en) | Electronic component module | |
WO2016162938A1 (en) | Semiconductor device | |
JP2010103475A (en) | Semiconductor multi-chip package | |
JP5701806B2 (en) | EBG structure and semiconductor device | |
JP5218087B2 (en) | Semiconductor device | |
JP5958454B2 (en) | Built-in module | |
JP5574161B2 (en) | Multi-communication module | |
JP6408423B2 (en) | Package and electronic equipment | |
JP2014107567A (en) | Rf module and method of manufacturing the same | |
JP2008066655A (en) | Semiconductor device, manufacturing method of the semiconductor device, and electrical apparatus system | |
JP4701779B2 (en) | Integrated circuit package assembly structure | |
JP4448110B2 (en) | Packaging chip with inductor | |
TWI591779B (en) | Semiconductor package and manufacturing method thereof | |
JP6089557B2 (en) | Electronic component module | |
EP1519412A2 (en) | Method of mounting wafer on printed wiring substrate | |
JP5846187B2 (en) | Built-in module | |
JP6256575B2 (en) | High frequency module | |
JP2007221133A (en) | Integrated circuit package | |
JP5855913B2 (en) | Semiconductor device | |
KR20140086417A (en) | Semiconductor package and manufacturing method thereof | |
JP2002359343A (en) | Semiconductor device | |
JP2011211077A (en) | Semiconductor laminated package and manufacturing method thereof | |
KR100913722B1 (en) | Multi chip package and Fabricating method thereof | |
CN209947823U (en) | Chip packaging structure | |
JP4523425B2 (en) | Semiconductor device mounting substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5218087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |