JP6408423B2 - Package and electronic equipment - Google Patents

Package and electronic equipment Download PDF

Info

Publication number
JP6408423B2
JP6408423B2 JP2015089444A JP2015089444A JP6408423B2 JP 6408423 B2 JP6408423 B2 JP 6408423B2 JP 2015089444 A JP2015089444 A JP 2015089444A JP 2015089444 A JP2015089444 A JP 2015089444A JP 6408423 B2 JP6408423 B2 JP 6408423B2
Authority
JP
Japan
Prior art keywords
insulating
package
thin layer
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015089444A
Other languages
Japanese (ja)
Other versions
JP2016207886A (en
Inventor
啓太 桑原
啓太 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015089444A priority Critical patent/JP6408423B2/en
Publication of JP2016207886A publication Critical patent/JP2016207886A/en
Application granted granted Critical
Publication of JP6408423B2 publication Critical patent/JP6408423B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、パッケージおよび電子装置に関するものである。   The present invention relates to a package and an electronic device.

従来、パッケージは、基部と開口を有した複数の絶縁層からなる枠部とを有するセラミックスからなる絶縁基体を含んでおり、絶縁基体の表面および内部に配線導体を有している。このようなパッケージには、基部と枠部との間、または枠部の内部に、絶縁層より厚みの薄い薄層とが設けられることがある。   Conventionally, a package includes an insulating base made of ceramics having a base portion and a frame portion made of a plurality of insulating layers having openings, and has a wiring conductor on the surface and inside of the insulating base. In such a package, a thin layer having a thickness smaller than that of the insulating layer may be provided between the base portion and the frame portion or inside the frame portion.

特開2006-019643号公報JP 2006-019643

しかしながら、パッケージの薄型化に伴い、薄層上の枠部の絶縁層の厚みが薄くなってきており、圧力を印加して基部あるいは枠部となる絶縁層同士を積層する際に、絶縁基体の内部にて薄層または配線導体が平面透視にて重なって配置されていると、厚みの薄い絶縁層にて圧力を十分に吸収しにくくなってきている。特に、複数の絶縁層からなる枠部の開口が異なり、薄層の端部が平面視において枠部の内壁近傍に配置されていると、薄層の端部近傍に応力が集中し、配線導体が断線あるいは抵抗異常となることが懸念される。   However, as the package becomes thinner, the thickness of the insulating layer of the frame portion on the thin layer is reduced, and when the insulating layers that become the base portion or the frame portion are laminated by applying pressure, If thin layers or wiring conductors are arranged so as to overlap with each other in a plan view, it is difficult to sufficiently absorb pressure by a thin insulating layer. In particular, when the openings of the frame portion made of a plurality of insulating layers are different and the end portion of the thin layer is disposed in the vicinity of the inner wall of the frame portion in plan view, stress concentrates near the end portion of the thin layer, and the wiring conductor There is a concern that disconnection or abnormal resistance will occur.

本発明の一つの態様によれば、パッケージは、基部と、該基部の主面に設けられ、開口を有した複数の絶縁層から成る枠部と、前記基部と前記枠部との間または前記枠部の内部に、前記絶縁層より厚みの薄い薄層とを有する絶縁基体を含み、該絶縁基体における前記薄層の外側に、凹んだ凹み部が設けられている。   According to one aspect of the present invention, the package includes a base, a frame formed of a plurality of insulating layers provided on a main surface of the base, and having an opening, between the base and the frame, or the An insulating base having a thin layer thinner than the insulating layer is included inside the frame portion, and a concave recess is provided outside the thin layer in the insulating base.

本発明の他の態様によれば、電子装置は、上記構成のパッケージと、該パッケージに前記枠部の前記開口と重なるように搭載された電子部品とを有している。   According to another aspect of the present invention, an electronic device includes the package having the above-described configuration and an electronic component mounted on the package so as to overlap the opening of the frame portion.

本発明の一つの態様によるパッケージは、基部と、該基部の主面に設けられ、開口を有した複数の絶縁層から成る枠部と、基部と枠部との間または枠部の内部に、絶縁層より厚みの薄い薄層とを有する絶縁基体を含み、絶縁基体における薄層の外側に、凹んだ凹み部が設けられている。この構成により、圧力を印加して絶縁層同士を積層する際に、薄層の端部にかかる応力を分散することにより、薄層に接して配置されている配線導体が断線あるいは抵抗異常となる可能性を低減することができる。   A package according to one aspect of the present invention includes a base, a frame formed of a plurality of insulating layers provided on the main surface of the base, and having an opening, between the base and the frame, or inside the frame. An insulating substrate having a thin layer thinner than the insulating layer is provided, and a recessed portion is provided outside the thin layer of the insulating substrate. With this configuration, when the insulating layers are laminated by applying pressure, the stress applied to the end of the thin layer is dispersed, so that the wiring conductor disposed in contact with the thin layer becomes disconnected or abnormal in resistance. The possibility can be reduced.

本発明の他の態様による電子装置は、上記構成のパッケージと、パッケージに枠部の開口と重なるように搭載された電子部品とを有していることによって、電気特性に優れた電子装置とすることができる。   An electronic device according to another aspect of the present invention includes an electronic device having excellent electrical characteristics by including the package having the above-described configuration and an electronic component mounted on the package so as to overlap the opening of the frame portion. be able to.

（ａ）は、本発明の第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における縦断面図である。(A) is a top view which shows the electronic device in the 1st Embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA of (a). （ａ）は、図１（ａ）に示されたパッケージの基部の上面を示す内部上面図であり、（ｂ）は、（ａ）のＡ部における要部拡大上面図である。(A) is an internal top view which shows the upper surface of the base of the package shown by Fig.1 (a), (b) is a principal part expanded top view in the A section of (a). 第１の実施形態の他の例における要部拡大上面図である。It is a principal part enlarged top view in the other example of 1st Embodiment. 第１の実施形態の他の例における要部拡大上面図である。It is a principal part enlarged top view in the other example of 1st Embodiment. （ａ）は、本発明の第１の実施形態の他の例における電子装置を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における縦断面図である。(A) is a top view which shows the electronic device in the other example of the 1st Embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA of (a). （ａ）は、本発明の第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における縦断面図である。(A) is a top view which shows the electronic device in the 2nd Embodiment of this invention, (b) is a longitudinal cross-sectional view in the AA of (a). （ａ）は、図６（ａ）に示されたパッケージの基部の上面を示す内部上面図であり、（ｂ）は、（ａ）のＡ部における要部拡大上面図である。(A) is an internal top view which shows the upper surface of the base of the package shown by Fig.6 (a), (b) is a principal part expanded top view in the A section of (a).

本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。   Several exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

（第１の実施形態）
本発明の第１の実施形態における発光装置は、図１に示された例のように、パッケージ１と、パッケージ１の上面に設けられた電子部品２とを含んでいる。このような電子装置は、例えば、電子モジュールを構成する外部回路基板上の接続パッドに接合材を用いて接続される。 (First embodiment)
The light emitting device according to the first embodiment of the present invention includes a package 1 and an electronic component 2 provided on the upper surface of the package 1 as in the example shown in FIG. Such an electronic device is connected to a connection pad on an external circuit board constituting the electronic module using a bonding material, for example.

パッケージ１は、図１および図２に示された例のように、基部111と、基部111の主面に設けられ、開口を有した複数の絶縁層11ａから成る枠部112と、基部111と枠部112との間
または枠部112の内部に、絶縁層11ａより厚みの薄い薄層113とを有する絶縁基体11を含んでおり、基部111と枠部112とにより、電子部品２が収納されるキャビティ12が形成されている。絶縁基体11における薄層113の外側に、凹んだ凹み部113ａが設けられている。絶縁基体11の表面および内部には、配線導体13が設けられている。なお、図１および図２において、電子装置は、仮想のｘｙｚ空間内に設けられており、以下便宜的に「上方向」とは仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際にパッケージ１等が使用される際の上下を限定するものではない。 As shown in the example shown in FIGS. 1 and 2, the package 1 includes a base portion 111, a frame portion 112 that is provided on the main surface of the base portion 111 and includes a plurality of insulating layers 11 a having openings, An insulating substrate 11 having a thin layer 113 thinner than the insulating layer 11a is included between or inside the frame portion 112, and the electronic component 2 is accommodated by the base portion 111 and the frame portion 112. A cavity 12 is formed. On the outside of the thin layer 113 in the insulating base 11, a recessed portion 113a is provided. A wiring conductor 13 is provided on the surface and inside of the insulating base 11. 1 and 2, the electronic device is provided in a virtual xyz space, and for the sake of convenience, the “upward direction” means the positive direction of the virtual z axis. In addition, the upper and lower distinction in the following description is for convenience, and does not limit the upper and lower when the package 1 or the like is actually used.

絶縁基体11は、平面視において矩形の板状の形状を有している。絶縁基体11は、基部111と枠部112とを有し、主面に基部111と枠部112とからなるキャビティ12を有している。絶縁基体11は、複数の絶縁層11ａからなり、図１および図２に示す例において、枠部112は
、第１絶縁層112ａと第２絶縁層112ｂとを有している。絶縁基体11は、電子部品２を支持するための支持体として機能し、例えば、キャビティ12の底面（基部111の上面）に電子
部品２が低融点ろう材または樹脂、ガラス等の接合材を介して接着され固定される。 The insulating base 11 has a rectangular plate shape in plan view. The insulating base 11 has a base 111 and a frame 112, and has a cavity 12 composed of the base 111 and the frame 112 on the main surface. The insulating base 11 includes a plurality of insulating layers 11a. In the example shown in FIGS. 1 and 2, the frame portion 112 includes a first insulating layer 112a and a second insulating layer 112b. The insulating base 11 functions as a support for supporting the electronic component 2. For example, the electronic component 2 is placed on the bottom surface of the cavity 12 (the upper surface of the base 111) via a low melting point brazing material or a bonding material such as resin or glass. Glued and fixed.

絶縁基体11の材料は、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の電気絶縁性セラミックスである。   Examples of the material of the insulating substrate 11 include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, and a glass ceramic sintered body. It is an electrically insulating ceramic.

絶縁基体11は、例えば酸化アルミニウム質焼結体からなる場合には、まず、アルミナ（Ａｌ２Ｏ３），シリカ（ＳｉＯ２），カルシア（ＣａＯ）およびマグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤および溶媒を添加混合して泥漿物を作製する。これを従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、セラミックグリーンシートに適当な打ち抜きまたはレーザー加工を施すとともに必要に応じて複数枚積層して加圧することによりセラミック生積層体を形成し、高温（約1500〜1800℃）で焼成することによって絶縁基体11が製作される。なお、枠部112は、上述の打ち抜きまたはレーザー加工時に、絶
縁基体11（絶縁層11ａ）用のセラミックグリーンシートのいくつかに、枠部112の開口と
なる孔を金型、パンチングによる打ち抜きまたはレーザー加工等により形成しておけばよ
い。 When the insulating substrate 11 is made of, for example, an aluminum oxide sintered body, first, it is suitable for a raw material powder such as alumina (Al 2 O 3 ), silica (SiO 2 ), calcia (CaO), and magnesia (MgO). An organic solvent and a solvent are added and mixed to produce a slurry. A ceramic green sheet is produced by forming this into a sheet by employing a conventionally known doctor blade method or calendar roll method. Next, by subjecting the ceramic green sheet to appropriate punching or laser processing, a ceramic green laminate is formed by laminating and pressing as necessary, and firing at a high temperature (about 1500 to 1800 ° C.). The insulating base 11 is manufactured. Note that the frame portion 112 is formed by punching a hole that becomes the opening of the frame portion 112 in a part of the ceramic green sheet for the insulating substrate 11 (insulating layer 11a) or laser cutting during the above-described punching or laser processing. It may be formed by processing or the like.

薄層113は、絶縁基体11の内部、すなわち、基部111と枠部112との間、あるいは枠部112の内部である絶縁層11ａ間に設けられている。薄層113は、図１に示される例において、
枠部112を構成する第１絶縁層112ａの主面（図１では下面）に設けられている。また、平面透視において、絶縁基体11における薄層113の外側に、凹んだ凹み部113ａが設けられている。薄層113は、図１および図２に示される例において、基部111と枠部112との間に設
けられており、一端がキャビティ12の底面に延出している。また、薄層113は、図２に示
される例において、平面透視で、キャビティ12の開口に沿った帯状に設けられている。 The thin layer 113 is provided inside the insulating base 11, that is, between the base 111 and the frame 112, or between the insulating layers 11a that are inside the frame 112. In the example shown in FIG.
It is provided on the main surface (the lower surface in FIG. 1) of the first insulating layer 112a constituting the frame portion 112. Further, when viewed in plan, a recessed portion 113a is provided outside the thin layer 113 in the insulating base 11. In the example shown in FIGS. 1 and 2, the thin layer 113 is provided between the base portion 111 and the frame portion 112, and one end extends to the bottom surface of the cavity 12. Further, in the example shown in FIG. 2, the thin layer 113 is provided in a band shape along the opening of the cavity 12 in a plan view.

薄層113の材料は、例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素
質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等の電気絶縁性セラミックスからなり、絶縁基体11（絶縁層11ａ）用のセラミックグリーンシートにスクリーン印刷法等の印刷手段により、薄層113用のセラミックペーストを印刷
塗布し、そのセラミックペーストを絶縁基体11用のセラミックグリーンシートとともに焼成することによって所定の領域に形成される。なお、薄層113用のセラミックペーストは
、枠部112を構成する第１絶縁層112ａ用のセラミックグリーンシートに印刷塗布しても良いし、第１絶縁層112ａの主面と接する他の絶縁層11ａ用のセラミックグリーンシートに
印刷塗布しても構わない。 Examples of the material of the thin layer 113 include an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, and a glass ceramic sintered body. A ceramic paste for the thin layer 113 is printed and applied to a ceramic green sheet for the insulating base 11 (insulating layer 11a) by printing means such as a screen printing method, and the ceramic paste is used for the insulating base 11 It is formed in a predetermined region by firing together with the ceramic green sheet. The ceramic paste for the thin layer 113 may be printed and applied to the ceramic green sheet for the first insulating layer 112a constituting the frame portion 112, or another insulating layer in contact with the main surface of the first insulating layer 112a. It may be printed on the ceramic green sheet for 11a.

薄層113用のセラミックペーストは、主成分のセラミック粉末に有機バインダー、有機
溶剤、必要に応じて分散剤等を加えて、ボールミル、三本ロールミル、プラネタリーミキサー等の混練手段により混合および混練することで製作される。 The ceramic paste for the thin layer 113 is mixed and kneaded by kneading means such as a ball mill, a three-roll mill, a planetary mixer, etc. with an organic binder, an organic solvent, and a dispersant added as necessary to the main ceramic powder. It is manufactured by.

なお、薄層113は、絶縁基体11とともに同時に焼成して形成されるため、絶縁基体11と
実質的に同一成分からなることが好ましい。すなわち、絶縁基体11が酸化アルミニウム質焼結体からなる場合は、薄層113は、酸化アルミニウム質焼結体からなり、絶縁基体11が
窒化アルミニウム質焼結体からなる場合は、薄層113は窒化アルミニウム質焼結体からな
ることが好ましい。 Since the thin layer 113 is formed by firing at the same time as the insulating substrate 11, it is preferable that the thin layer 113 is made of substantially the same component as the insulating substrate 11. That is, when the insulating substrate 11 is made of an aluminum oxide sintered body, the thin layer 113 is made of an aluminum oxide sintered body, and when the insulating substrate 11 is made of an aluminum nitride sintered body, the thin layer 113 is It is preferably made of an aluminum nitride sintered body.

配線導体13は、パッケージ１に搭載された電子部品２と外部回路基板とを電気的に接続するため、およびパッケージ１と電子部品２とを接合するため、パッケージ１と外部回路基板とを接合するためのものである。配線導体13は、絶縁基体11の表面または内部に設けられ、絶縁基体11の各絶縁層11ａの上面または下面に設けられる配線層と、絶縁基体11を貫通して上下に位置する配線層同士を電気的に接続する貫通導体とを含んでいる。   The wiring conductor 13 joins the package 1 and the external circuit board to electrically connect the electronic component 2 mounted on the package 1 and the external circuit board and to join the package 1 and the electronic part 2. Is for. The wiring conductor 13 is provided on the surface or inside of the insulating base 11, and includes a wiring layer provided on the upper surface or the lower surface of each insulating layer 11a of the insulating base 11, and wiring layers positioned vertically through the insulating base 11. And a through conductor to be electrically connected.

配線導体13の材料は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。配線導体13は、例えば絶縁基体11用のセラミックグリーンシートに配線導体13用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基体11用のセラミックグリーンシートとともに焼成することによって形成される。また、貫通導体は、例えば絶縁基体11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストを上記印刷手段によって充填しておき、絶縁基体11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基体11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。   The material of the wiring conductor 13 is, for example, metal powder metallization mainly composed of tungsten (W), molybdenum (Mo), manganese (Mn), silver (Ag), copper (Cu) or the like. The wiring conductor 13 is formed by, for example, printing and applying a metallized paste for the wiring conductor 13 on a ceramic green sheet for the insulating base 11 by a printing means such as a screen printing method, and baking it together with the ceramic green sheet for the insulating base 11. The Further, the through conductor is formed, for example, in a ceramic green sheet for the insulating base 11 by a die or punching process by punching or laser processing or the like, and through metal for the through conductor is formed in the through hole. It is formed by filling the paste with the above printing means and firing it together with the ceramic green sheet for the insulating substrate 11. The metallized paste is prepared by adjusting an appropriate viscosity by adding an appropriate solvent and binder to the above metal powder and kneading. In order to increase the bonding strength with the insulating substrate 11, glass powder or ceramic powder may be included.

第１の実施形態において、薄層113と配線導体13とは、図１および図２に示される例の
ように、絶縁基体11内（絶縁層11ａ間）にて上下に接して配置されている。また、薄層113は、枠部112を構成する第１絶縁層112ａの主面に設けられている。ここで、絶縁基体11
の厚み方向（図１ではｚ方向）における絶縁層11ａの厚みは、0.015〜0.5ｍｍ程度、第１絶縁層112ａの厚みは、0.05〜0.15ｍｍ程度、薄層113の厚みは、0.01〜0.03ｍｍ程度、薄層113と接する配線導体13の厚みは、0.01〜0.03ｍｍ程度である。また、凹み部113ａの大きさは、幅（Ｗ）および長さ（Ｌ）ともに、0.01〜0.5ｍｍ程度である。また、薄層113は、平面透視において、端部が枠部112の第２絶縁層112ｂの端部に重なり、また跨るように設けられている。 In the first embodiment, the thin layer 113 and the wiring conductor 13 are arranged in contact with each other vertically in the insulating base 11 (between the insulating layers 11a) as in the example shown in FIGS. . The thin layer 113 is provided on the main surface of the first insulating layer 112a constituting the frame portion 112. Here, the insulating substrate 11
In the thickness direction (z direction in FIG. 1), the thickness of the insulating layer 11a is about 0.015-0.5 mm, the thickness of the first insulating layer 112a is about 0.05-0.15 mm, and the thickness of the thin layer 113 is 0.01-0.03 mm. The thickness of the wiring conductor 13 in contact with the thin layer 113 is about 0.01 to 0.03 mm. Moreover, the magnitude | size of the recessed part 113a is about 0.01-0.5 mm in both width (W) and length (L). Further, the thin layer 113 is provided so that the end portion overlaps and straddles the end portion of the second insulating layer 112b of the frame portion 112 in a plan view.

配線導体13の絶縁基体11から露出した表面には、ニッケル，金等の耐蝕性に優れる金属めっき層が被着される。配線導体13が腐食することを低減できるとともに、電子部品２の電極またはボンディングワイヤ等の接続部材３と配線導体13との接合または、外部回路基板と配線導体13との接合を強固にできる。例えば、配線導体13の絶縁基体11から露出した表面には、厚さ１〜10μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度の金めっき層
とが順次被着される。 On the surface of the wiring conductor 13 exposed from the insulating base 11, a metal plating layer having excellent corrosion resistance such as nickel and gold is applied. Corrosion of the wiring conductor 13 can be reduced, and the connection between the connection member 3 such as an electrode of the electronic component 2 or a bonding wire and the wiring conductor 13 or the bonding between the external circuit board and the wiring conductor 13 can be strengthened. For example, a nickel plating layer having a thickness of about 1 to 10 μm and a gold plating layer having a thickness of about 0.1 to 3 μm are sequentially deposited on the surface of the wiring conductor 13 exposed from the insulating substrate 11.

また、めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、例えば、ニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他のめっき層であっても構わない。   The plating layer is not limited to nickel plating layer / gold plating layer, and may be other plating layers including, for example, nickel plating layer / palladium plating layer / gold plating layer.

パッケージ１のキャビティ12内に電子部品２が搭載されることによって電子装置を作製できる。パッケージ１に搭載される電子部品２は、ＩＣチップやＬＳＩチップ等の半導体素子，発光素子，水晶振動子や圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、ガラス、樹脂、ろう材等の接合部材によって、キャビティ12底面に固定した後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と配線導体13を電気的に接続されることによって、パッケージ１に搭載される。また、例えば、電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と配線導体13とが電気的および機械的に接続されることによってパッケージ１に搭載される。また、パッケージ１には、複数の電子部品２を搭載しても良いし、必要に応じて、抵抗素子や容量素子、ツェナーダイオード等の他の電子部品を搭載しても良い。また、電子部品２は必要に応じて、樹脂やガラス等からなる封止材、樹脂やガラス、セラミックス、金属等からなる蓋体等により封止される。   An electronic device can be manufactured by mounting the electronic component 2 in the cavity 12 of the package 1. The electronic component 2 mounted on the package 1 is a semiconductor element such as an IC chip or an LSI chip, a light emitting element, a piezoelectric element such as a crystal vibrator or a piezoelectric vibrator, and various sensors. For example, when the electronic component 2 is a wire bonding type semiconductor element, the semiconductor element is fixed to the bottom surface of the cavity 12 with a bonding member such as glass, resin, or brazing material, and then the connection member 3 such as a bonding wire is attached. The electrode of the semiconductor element and the wiring conductor 13 are electrically connected to each other through the package 1. For example, when the electronic component 2 is a flip-chip type semiconductor element, the semiconductor element is connected via a connecting member 3 such as a solder bump, a gold bump, or a conductive resin (anisotropic conductive resin, etc.) The electrode of the semiconductor element and the wiring conductor 13 are mounted on the package 1 by being electrically and mechanically connected. In addition, a plurality of electronic components 2 may be mounted on the package 1, and other electronic components such as a resistance element, a capacitive element, and a Zener diode may be mounted as necessary. Further, the electronic component 2 is sealed with a sealing material made of resin, glass, or the like, a lid made of resin, glass, ceramics, metal, or the like, as necessary.

本実施形態の電子装置が、外部回路基板の接続パッドに半田等の接合材を介して接続されて、電子モジュールとなる。   The electronic device of the present embodiment is connected to the connection pad of the external circuit board via a bonding material such as solder to form an electronic module.

本実施形態のパッケージ１によれば、絶縁基体11における薄層113の外側に、凹んだ凹
み部113ａが設けられている。圧力を印加して絶縁層11ａ同士を積層する際に、薄層113の端部にかかる応力を分散することにより、薄層113に接して配置されている配線導体13が
断線あるいは抵抗異常となる可能性を低減することができる。 According to the package 1 of the present embodiment, the recessed portion 113a is provided outside the thin layer 113 in the insulating base 11. When the insulating layers 11a are laminated by applying pressure, the stress applied to the end portion of the thin layer 113 is dispersed, whereby the wiring conductor 13 disposed in contact with the thin layer 113 becomes disconnected or abnormal in resistance. The possibility can be reduced.

凹み部113ａは、図２に示された例のように、枠部112の第２絶縁層112ｂの内壁は凹み
部113ａと重なるように位置している。図２に示す例において、枠部112の内壁と重なる領域を破線にて示している。ここで、凹み部113ａは、薄層113の長さ方向（図２ではｙ方向）において、複数の凹み部113ａの合計長さが枠部112の第２絶縁層112ｂの内壁と重なる
領域における薄層113の長さＬ１の10％〜80％程度の長さに設けられている。 As in the example shown in FIG. 2, the recess 113a is positioned so that the inner wall of the second insulating layer 112b of the frame 112 overlaps the recess 113a. In the example shown in FIG. 2, a region overlapping with the inner wall of the frame portion 112 is indicated by a broken line. Here, the recessed portion 113a is a thin portion in a region where the total length of the plurality of recessed portions 113a overlaps the inner wall of the second insulating layer 112b of the frame portion 112 in the length direction of the thin layer 113 (the y direction in FIG. 2). The length of the layer 113 is about 10% to 80% of the length L1.

凹み部113ａは、図２に示された例のように、平面透視において、外縁を曲線状として
いると、薄層113の端部にかかる応力をより良好に分散することにより、薄層113に接して配置されている配線導体13が断線または抵抗異常となる可能性を効果的に低減することができる。 If the outer edge has a curved shape in a plan view as in the example shown in FIG. 2, the dent 113 a disperses the stress applied to the end of the thin layer 113 more favorably, so that the thin layer 113 It is possible to effectively reduce the possibility that the wiring conductor 13 disposed in contact with the wiring conductor 13 is disconnected or has a resistance abnormality.

凹み部113ａは、図３に示された例のように、平面透視において、外縁が波線状である
と、薄層113の端部にかかる応力をより良好に分散することにより、薄層113に接して配置されている配線導体13が断線または抵抗異常となる可能性を効果的に低減することができる。 As in the example shown in FIG. 3, when the outer edge is a wavy line in a plan view as in the example shown in FIG. 3, the stress applied to the end of the thin layer 113 is more favorably dispersed in the thin layer 113. It is possible to effectively reduce the possibility that the wiring conductor 13 disposed in contact with the wiring conductor 13 is disconnected or has a resistance abnormality.

凹み部113ａは、図４に示された例のように、配線導体13の貫通導体の近傍に設けてお
くと、配線導体13の貫通導体の近傍における絶縁層11ａ同士の密着性を良好なものとすることができる。なお、ここで配線導体13の貫通導体とは、薄層113を挟んで対向する絶縁
層11ａのいずれに設けられるものであっても構わない。 When the recess 113a is provided in the vicinity of the through conductor of the wiring conductor 13 as in the example shown in FIG. 4, the adhesion between the insulating layers 11a in the vicinity of the through conductor of the wiring conductor 13 is improved. It can be. Here, the through conductor of the wiring conductor 13 may be provided on any of the insulating layers 11a facing each other with the thin layer 113 interposed therebetween.

第１の実施形態におけるパッケージ１において、薄層113は、例えば、基部111の上面に設けられ、かつキャビティ12の底面に露出した配線導体13と重なるように設けておくことで、キャビティ12の開口縁における基部111と枠部112との密着性を高めることができる。なお、図５に示された例のように、薄層113が枠部112の内部に設けられる場合には、キャビティ12の開口縁における複数の絶縁層11ａ間の密着性を高めることができる。なお、基部111と枠部112との間および枠部112の内部の両方に設けられていても構わない。   In the package 1 according to the first embodiment, for example, the thin layer 113 is provided on the upper surface of the base 111 and is provided so as to overlap the wiring conductor 13 exposed on the bottom surface of the cavity 12. The adhesion between the base portion 111 and the frame portion 112 at the edge can be improved. Note that, as in the example shown in FIG. 5, when the thin layer 113 is provided inside the frame portion 112, adhesion between the plurality of insulating layers 11 a at the opening edge of the cavity 12 can be enhanced. It may be provided both between the base portion 111 and the frame portion 112 and inside the frame portion 112.

本発明の他の態様による電子装置は、上記構成のパッケージ１と、パッケージ１に枠部112の開口と重なるように搭載された電子部品２とを有していることによって、電気特性
に優れた電子装置とすることができる。 The electronic device according to another aspect of the present invention has excellent electrical characteristics by including the package 1 having the above-described configuration and the electronic component 2 mounted on the package 1 so as to overlap the opening of the frame portion 112. It can be an electronic device.

（第２の実施形態）
次に、本発明の第２の実施形態による電子装置について、図６および図７を参照しつつ説明する。 (Second Embodiment)
Next, an electronic device according to a second embodiment of the present invention will be described with reference to FIGS.

本発明の第２の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図６および図７に示された例のように、枠部112の内部に設けられており、薄
層113の両端部が、絶縁基体11の内部に埋設している点である。 In the electronic device according to the second embodiment of the present invention, the difference from the electronic device according to the above-described embodiment is provided in the frame 112 as in the example shown in FIGS. 6 and 7. Both ends of the thin layer 113 are embedded in the insulating base 11.

本発明の第２の実施形態のパッケージ１によれば、第１の実施形態と同様に、絶縁基体11における薄層113の外側に、凹んだ凹み部113ａが設けられていることにより、圧力を印加して絶縁層11ａ同士を積層する際に、薄層113の端部にかかる応力を分散することによ
り、薄層113に接して配置されている配線導体13が断線あるいは抵抗異常となる可能性を
低減することができる。 According to the package 1 of the second embodiment of the present invention, as in the first embodiment, the recessed portion 113a is provided on the outer side of the thin layer 113 in the insulating base 11, so that the pressure is reduced. When applying and laminating the insulating layers 11a, the stress applied to the end of the thin layer 113 may be dispersed to cause the wiring conductor 13 arranged in contact with the thin layer 113 to be disconnected or abnormal in resistance. Can be reduced.

第２の実施形態におけるパッケージ１において、薄層113は、例えば、第１絶縁層112ａの主面（図６では下面）に配線導体13と接して設けられており、かつ、第１絶縁層112ａ
の他の主面（図６では上面）に設けられ、キャビティ12の内面に露出した配線導体13と重なるように設けておくことで、配線導体13の表面の平坦性を高め、配線導体13とボンディングワイヤ等の接続部材３との接続信頼性を高めることができる。 In the package 1 according to the second embodiment, the thin layer 113 is provided, for example, on the main surface (the lower surface in FIG. 6) of the first insulating layer 112a in contact with the wiring conductor 13, and the first insulating layer 112a.
Is provided on the other main surface (upper surface in FIG. 6) and overlapped with the wiring conductor 13 exposed on the inner surface of the cavity 12, thereby improving the flatness of the surface of the wiring conductor 13, Connection reliability with the connection member 3 such as a bonding wire can be improved.

また、薄層113は、図７に示される例において、平面透視で、第１の実施形態と同様に
、キャビティ12の開口に沿った帯状に設けられている。 Further, in the example shown in FIG. 7, the thin layer 113 is provided in a band shape along the opening of the cavity 12 in a plan view as in the first embodiment.

第２の実施形態のパッケージ１は、上述の第１の実施形態のパッケージ１と同様の製造方法を用いて製作することができる。また、上述の第１の実施形態のパッケージ１におけ
る薄層113の形状を適用することもできる。 The package 1 of the second embodiment can be manufactured using the same manufacturing method as the package 1 of the first embodiment described above. Further, the shape of the thin layer 113 in the package 1 of the first embodiment described above can also be applied.

本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、配線導体13は、絶縁基体11の基部111の下面に設けられているが、絶縁基体11
の基部1111の側面と下面との間に穴が設けられており、穴の内面に配線導体13が延出された、いわゆるキャスタレーション導体を有していてもよい。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the wiring conductor 13 is provided on the lower surface of the base 111 of the insulating base 11, but the insulating base 11
A hole may be provided between the side surface and the lower surface of the base portion 1111, and a so-called castellation conductor in which the wiring conductor 13 is extended to the inner surface of the hole may be provided.

また、第１絶縁層112ａは、複数の絶縁層11ａが積層されてなるものであっても構わな
い。 Further, the first insulating layer 112a may be formed by stacking a plurality of insulating layers 11a.

１・・・・パッケージ
11・・・・絶縁基体
11ａ・・・絶縁層
111・・・・基部
112・・・・枠部
112ａ・・・第１絶縁層
112ｂ・・・第２絶縁層
113・・・・薄層
113ａ・・・凹み部
12・・・・キャビティ
13・・・・配線導体
２・・・・電子部品
３・・・・接続部材 1. Package
11 ... Insulating substrate
11a ... Insulating layer
111 ・ ・ ・ ・ Base
112 ・ ・ ・ ・ Frame part
112a ... 1st insulating layer
112b ... second insulating layer
113 ・ ・ ・ ・ Thin layer
113a ... dent
12 ... Cavity
13 ... Wiring conductor 2 ... Electronic component 3 ... Connection member

Claims (4)

基部と、
該基部の主面に設けられ、開口を有した複数の絶縁層から成る枠部と、
前記基部と前記枠部との間または前記枠部の内部に、前記絶縁層より厚みの薄い薄層とを有する絶縁基体を含み、
該絶縁基体における前記薄層の外側に、凹んだ凹み部が設けられていることを特徴とするパッケージ。 The base,
A frame portion provided on a main surface of the base portion and made of a plurality of insulating layers having openings;
Including an insulating substrate having a thin layer thinner than the insulating layer between the base and the frame or inside the frame;
A package, wherein a recessed portion is provided outside the thin layer of the insulating substrate. 前記薄層は、前記複数の絶縁層のうち第１絶縁層の主面に設けられ、
該第１絶縁層の他の主面側に、前記第１絶縁層の開口より大きい開口を有する第２絶縁層が設けられていることを特徴とする請求項１に記載のパッケージ。 The thin layer is provided on the main surface of the first insulating layer among the plurality of insulating layers,
The package according to claim 1, wherein a second insulating layer having an opening larger than the opening of the first insulating layer is provided on the other main surface side of the first insulating layer. 平面透視において、前記第２絶縁層の内壁は前記凹み部と重なるように位置していることを特徴とする請求項２に記載のパッケージ。   3. The package according to claim 2, wherein an inner wall of the second insulating layer is positioned so as to overlap the recessed portion when seen in a plan view. 請求項１に記載のパッケージと、
該パッケージに前記枠部の前記開口と重なるように搭載された電子部品とを有していることを特徴とする電子装置。 A package according to claim 1;
An electronic device comprising: an electronic component mounted on the package so as to overlap the opening of the frame portion.
JP2015089444A 2015-04-24 2015-04-24 Package and electronic equipment Active JP6408423B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015089444A JP6408423B2 (en) 2015-04-24 2015-04-24 Package and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015089444A JP6408423B2 (en) 2015-04-24 2015-04-24 Package and electronic equipment

Publications (2)

Publication Number Publication Date
JP2016207886A JP2016207886A (en) 2016-12-08
JP6408423B2 true JP6408423B2 (en) 2018-10-17

Family

ID=57487289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015089444A Active JP6408423B2 (en) 2015-04-24 2015-04-24 Package and electronic equipment

Country Status (1)

Country Link
JP (1) JP6408423B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109997220B (en) 2016-11-28 2023-09-12 京瓷株式会社 Wiring substrate, electronic device, and electronic module
US11024554B2 (en) * 2017-02-21 2021-06-01 Kyocera Corporation Wiring substrate, electronic device, and electronic module
JP7449076B2 (en) * 2019-11-26 2024-03-13 Ｎｇｋエレクトロデバイス株式会社 Ceramic wiring board manufacturing method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2947563B2 (en) * 1989-04-12 1999-09-13 株式会社日立製作所 Semiconductor device
JP3138377B2 (en) * 1993-11-22 2001-02-26 日本特殊陶業株式会社 Ceramic package body for integrated circuits
JP2002171063A (en) * 2000-12-01 2002-06-14 Sony Chem Corp Multi-layered flexible wiring board
JP3898567B2 (en) * 2001-07-31 2007-03-28 京セラ株式会社 Electronic component storage package
JP5383531B2 (en) * 2010-01-25 2014-01-08 京セラ株式会社 Wiring board manufacturing method

Also Published As

Publication number Publication date
JP2016207886A (en) 2016-12-08

Similar Documents

Publication Publication Date Title
JP6140834B2 (en) Wiring board and electronic device
CN107993985B (en) Electronic component mounting substrate, electronic device, and electronic module
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
WO2014104300A1 (en) Wiring board, electronic device, and light-emitting device
JP6408423B2 (en) Package and electronic equipment
JP6698826B2 (en) Substrate for mounting electronic parts, electronic device and electronic module
JP6431191B2 (en) Wiring board, electronic device and electronic module
JP2017152433A (en) Substrate for mounting electronic component, electronic device, and electronic module
JP6780996B2 (en) Wiring boards, electronics and electronic modules
JP6698301B2 (en) Wiring board, electronic device and electronic module
JP6166194B2 (en) Wiring board, electronic device and electronic module
US11024572B2 (en) Wiring board, electronic device, and electronic module
JPWO2017073486A1 (en) Wiring board, electronic device and electronic module
JP6224473B2 (en) Wiring board, electronic device and electronic module
CN111033771A (en) Substrate for mounting electronic component, electronic device, and electronic module
JPWO2018155434A1 (en) Wiring board, electronic device and electronic module
JP6595308B2 (en) Electronic component mounting substrate, electronic device and electronic module
JP4791313B2 (en) Wiring board and electronic device
JP6595580B2 (en) Wiring board, electronic device and electronic module
JP6189755B2 (en) Wiring board and electronic device
JP6633381B2 (en) Electronic component mounting board, electronic device and electronic module
JP2014007292A (en) Electronic component housing package and electronic device
JP2017228730A (en) Wiring board, electronic apparatus, and electronic module
JP2007294798A (en) Laminated substrate, electronic apparatus, and manufacturing method for them
JP2015141933A (en) Wiring board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180920

R150 Certificate of patent or registration of utility model

Ref document number: 6408423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150