JP5215130B2 - 複数の電力領域を有する集積回路内の出力i/o信号の維持 - Google Patents
複数の電力領域を有する集積回路内の出力i/o信号の維持 Download PDFInfo
- Publication number
- JP5215130B2 JP5215130B2 JP2008282205A JP2008282205A JP5215130B2 JP 5215130 B2 JP5215130 B2 JP 5215130B2 JP 2008282205 A JP2008282205 A JP 2008282205A JP 2008282205 A JP2008282205 A JP 2008282205A JP 5215130 B2 JP5215130 B2 JP 5215130B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- core
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 19
- 230000014759 maintenance of location Effects 0.000 claims description 11
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 description 12
- 238000012423 maintenance Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000011664 signaling Effects 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
Description
コア電力供給回路によってコア電力供給電圧で電力供給されるコア回路と、
出力電力供給回路によって電力供給される出力回路と、
前記コア電力供給回路に接続されるとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して、低電圧信号をアサートする電圧感知回路と、
保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号ストアと
を具備し、
前記コア回路は、コア出力を有し、
前記出力電力供給回路は、前記コア電力供給回路から分離して制御されるとともに、前記コア回路に接続され、前記コア出力からのコア信号を受信し、
前記出力回路は、前記コア信号に対して少なくとも部分的に依存して、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
さらに前記出力回路は、保持が事前に選択されていることを前記モード信号が示している場合に、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路を提供する。
コア電力供給手段によってコア電力供給電圧で電力供給されるコア回路手段と、
出力電力供給手段によって電力供給される出力回路手段と、
前記コア電力供給手段に接続され、前記コア電力供給電圧を感知するとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して低電圧信号をアサートする電圧感知手段と、
保持事前選択信号に応答し、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号格納手段と
を具備し、
前記コア回路手段は、コア出力を有し、
前記出力電力供給手段は、前記コア電力供給手段から分離して制御されるとともに、前記コア回路手段に接続され、前記コア出力からのコア信号を受信し、
前記出力回路手段は、前記コア信号に対して少なくとも部分的に依存し、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
さらに前記出力回路手段は、保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路を提供する。
前記方法は、
コア電力供給回路を使用して、コア回路をコア電力供給電圧で電力供給するステップと、
出力電力供給回路を使用して、出力回路を電力供給するステップと、
前記出力回路によって、前記コア出力からのコア信号を受信するステップと、
前記コア信号に対して少なくとも部分的に依存して、前記出力回路によって、複数の異なる出力状態の内1つを有する出力信号を生成するステップと、
前記コア電力供給回路に接続された感知回路によって、前記コア電力供給電圧を感知するステップと、
前記コア電力供給電圧が閾値を下回ったことの感知に応答して、低電圧信号電圧をアサートするステップと、
保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号をモード信号ストアに格納するステップと、
前記保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答して、前記コア信号とは独立して前記出力信号の現在の出力状態を維持するステップと
を具備し、
前記コア回路は、コア出力を有し、
前記出力電力供給回路は、前記コア電力供給回路から分離して制御されることを特徴とする方法。
3 チップの境界
4 電力コントローラ
6 入力/出力バッファセル
8 出力回路
10 コア回路
12 コア信号
14 出力有効信号
16 出力バッファ
18 ラッチ回路
20 パッド
22 制御回路
23 適応型電圧感知回路
24 モードラッチ
26 保持事前選択信号
28 リセット信号生成器
30 逆多重化回路
32 パワーオンを待つステップ
34 保持モードが事前に選択されているかどうか判定するステップ
36 出力信号をトライステートにするステップ
38 現在の状態を維持するステップ
40 コア電力供給電圧が閾値を上回っているかどうか判定するステップ
42 コア出力信号および出力有効信号を使用して、出力バッファの状態を判定するステップ
44 保持が事前に選択されているかどうか判定するステップ
46 モード信号を格納するステップ
48 コア供給電圧が閾値を下回っているかどうか判定するステップ
50 保持が事前に選択されているかどうか判定するステップ
52 現在の出力状態を維持するステップ
IOVdd 出力電力供給電圧
PD0,PD1,PD2,PD3 電力領域
RET 保持事前選択信号
ROT 保持アクティブ信号
SNS パワーオン制御信号
SW1,SW2,SW3 スイッチ
Vdd0,Vdd1,Vdd2,Vdd3 コア電力供給電圧
Claims (25)
- コア電力供給回路によってコア電力供給電圧で電力供給されるコア回路と、
出力電力供給回路によって電力供給される出力回路と、
前記コア電力供給回路に接続されるとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して、低電圧信号をアサートする電圧感知回路と、
保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号ストアと
を具備し、
前記コア回路は、コア出力を有し、
前記出力電力供給回路は、前記コア電力供給回路から分離して制御されるとともに、前記コア回路に接続され、前記コア出力からのコア信号を受信し、
前記出力回路は、前記コア信号に対して少なくとも部分的に依存して、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
さらに前記出力回路は、保持が事前に選択されていることを前記モード信号が示している場合に、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路。 - 前記複数の異なる出力状態は、
高電圧レベルに駆動される状態と、
低電圧レベルに駆動される状態と、
非駆動のハイインピーダンス状態と
を具備することを特徴とする請求項1に記載の集積回路。 - 前記出力電力供給回路は、前記出力回路を出力電力供給電圧で電力供給するとともに、
前記電圧感知回路は、動作範囲内で異なる出力電力供給電圧に対して、前記コア電力供給電圧の前記閾値レベルを実質的一定に維持することを特徴とする請求項1に記載の集積回路。 - 前記出力回路は、保持が事前に選択されていないことを前記モード信号が示している場合に、前記低電圧信号のアサートに応答して、非駆動のハイインピーダンス状態を有する出力信号を生成することを特徴とする請求項1に記載の集積回路。
- 前記出力電力供給回路による前記出力回路のパワーオンに応答し、保持が事前に選択されていないことを示す状態に前記モード信号ストアをリセットする要求リセット回路を具備することを特徴とする請求項1に記載の集積回路。
- 前記出力回路は、差分信号である保持アクティブ信号によって、前記現在の出力状態を維持するように制御されることを特徴とする請求項1に記載の集積回路。
- 前記出力回路は、差分信号であるパワーオン制御信号によって、前記非駆動のハイインピーダンス状態を有する前記出力信号を生成するように制御される請求項4に記載の集積回路。
- 前記出力回路は、差分信号であるパワーオン制御信号によって、前記非駆動のハイインピーダンス状態を有する前記出力信号を生成するように制御されるとともに、
前記低電圧信号を使用するように前記モード信号に依存してスイッチされ、前記保持アクティブ信号と前記パワーオン制御信号との内1つを生成する逆多重化回路を具備することを特徴とする請求項6に記載の集積回路。 - 前記出力回路は、出力信号バッファ回路であることを特徴とする請求項1に記載の集積回路。
- 前記コア電力供給回路に接続されるとともに、前記出力電力供給回路がオンのままである間に、前記コア電力供給回路をオンおよびオフにするように動作可能である電力供給制御回路を具備することを特徴とする請求項1に記載の集積回路。
- 前記電圧感知回路と、前記モード信号ストアと、前記出力回路との複合動作は、前記コア電力供給回路がオフである場合、前記現在の出力状態を独立して維持することを特徴とする請求項10に記載の集積回路。
- 前記コア回路を有するとともに、分離して制御可能な電力供給回路をそれぞれ有する複数の電力領域を具備することを特徴とする請求項1に記載の集積回路。
- コア電力供給手段によってコア電力供給電圧で電力供給されるコア回路手段と、
出力電力供給手段によって電力供給される出力回路手段と、
前記コア電力供給手段に接続され、前記コア電力供給電圧を感知するとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して低電圧信号をアサートする電圧感知手段と、
保持事前選択信号に応答し、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号格納手段と
を具備し、
前記コア回路手段は、コア出力を有し、
前記出力電力供給手段は、前記コア電力供給手段から分離して制御されるとともに、前記コア回路手段に接続され、前記コア出力からのコア信号を受信し、
前記出力回路手段は、前記コア信号に対して少なくとも部分的に依存し、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
さらに前記出力回路手段は、保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路。 - 集積回路を動作させる方法であって、
前記方法は、
コア電力供給回路を使用して、コア回路をコア電力供給電圧で電力供給するステップと、
出力電力供給回路を使用して、出力回路を電力供給するステップと、
前記出力回路によって、前記コア出力からのコア信号を受信するステップと、
前記コア信号に対して少なくとも部分的に依存して、前記出力回路によって、複数の異なる出力状態の内1つを有する出力信号を生成するステップと、
前記コア電力供給回路に接続された感知回路によって、前記コア電力供給電圧を感知するステップと、
前記コア電力供給電圧が閾値を下回ったことの感知に応答して、低電圧信号電圧をアサートするステップと、
保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号をモード信号ストアに格納するステップと、
前記保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答して、前記コア信号とは独立して前記出力信号の現在の出力状態を維持するステップと
を具備し、
前記コア回路は、コア出力を有し、
前記出力電力供給回路は、前記コア電力供給回路から分離して制御されることを特徴とする方法。 - 前記複数の異なる出力状態は、
高電圧レベルに駆動される状態と、
低電圧レベルに駆動される状態と、
非駆動のハイインピーダンス状態と
を具備することを特徴とする請求項14に記載の方法。 - 前記出力電力供給回路は、前記出力回路を出力電力供給電圧で電力供給するとともに、
前記電圧感知回路は、動作範囲内で異なる出力電力供給電圧に対して、前記コア電力供給電圧の前記閾値レベルを実質的一定に維持することを特徴とする請求項14に記載の方法。 - 前記保持が事前に選択されていることを前記モード信号が示していない場合、前記低電圧信号のアサートに応じて、非駆動のハイインピーダンス状態を有する出力信号を生成するステップを具備することを特徴とする請求項14に記載の方法。
- 前記出力電力供給回路による前記出力回路のパワーオンに応答して、保持が事前に選択されていない状態に前記モード信号ストアをリセットするステップを具備することを特徴とする請求項14に記載の方法。
- 前記出力回路を制御し、差分信号である保持アクティブ信号を使用して前記現在の出力状態を維持するステップを具備することを特徴とする請求項14に記載の方法。
- 前記出力回路を制御し、差分信号であるパワーオン制御信号を使用して、前記非駆動のハイインピーダンス状態を有する前記出力信号を生成するステップを具備することを特徴とする請求項17に記載の方法。
- 前記出力回路を制御し、差分信号であるパワーオン制御信号を使用して、非駆動のハイインピーダンス状態を有する前記出力信号を生成するステップと、
前記モード信号に依存して、逆多重化回路によって前記低電圧信号をスイッチし、前記保持アクティブ信号と前記パワーオン制御信号との内1つを生成するステップと
を具備することを特徴とする請求項19に記載の方法。 - 前記出力回路は、出力信号バッファ回路であることを特徴とする請求項14に記載の方法。
- 前記出力電力供給回路がオンなままである間、前記コア電力供給回路をオンおよびオフにするステップを具備することを特徴とする請求項14に記載の方法。
- 前記電圧感知回路と、前記モード信号ストアと、前記出力回路との複合動作は、前記コア電力供給回路がオフである場合、前記現在の出力状態を独立して維持することを特徴とする請求項23に記載の方法。
- 前記コア回路を有する複数の電力領域の電力供給を分離して制御するステップを具備することを特徴とする請求項14に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/000,573 US7839016B2 (en) | 2007-12-13 | 2007-12-13 | Maintaining output I/O signals within an integrated circuit with multiple power domains |
US12/000,573 | 2007-12-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147918A JP2009147918A (ja) | 2009-07-02 |
JP5215130B2 true JP5215130B2 (ja) | 2013-06-19 |
Family
ID=40083960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282205A Active JP5215130B2 (ja) | 2007-12-13 | 2008-10-31 | 複数の電力領域を有する集積回路内の出力i/o信号の維持 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7839016B2 (ja) |
JP (1) | JP5215130B2 (ja) |
CN (1) | CN101458554B (ja) |
GB (1) | GB2455606B (ja) |
TW (1) | TWI427925B (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102270030B (zh) * | 2010-05-07 | 2015-09-09 | 三星电子株式会社 | 片上系统、具有其的设备以及该片上系统的电力控制方法 |
US8362803B2 (en) | 2011-02-18 | 2013-01-29 | Lsi Corporation | Mode latching buffer circuit |
TWI466016B (zh) * | 2011-07-01 | 2014-12-21 | Realtek Semiconductor Corp | 先入先出裝置及其實現方法 |
KR101925566B1 (ko) | 2012-06-13 | 2018-12-05 | 삼성전자주식회사 | 아이오 데이터 리텐션 장치 |
US8680900B2 (en) | 2012-08-10 | 2014-03-25 | Arm Limited | Self-initializing on-chip data processing apparatus and method of self-initializing an on-chip data processing apparatus |
US9507406B2 (en) | 2012-09-21 | 2016-11-29 | Atmel Corporation | Configuring power domains of a microcontroller system |
US9323312B2 (en) | 2012-09-21 | 2016-04-26 | Atmel Corporation | System and methods for delaying interrupts in a microcontroller system |
US9213388B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Delaying reset signals in a microcontroller system |
US9213397B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Changing power modes of a microcontroller system |
CN103490757B (zh) * | 2013-08-28 | 2018-10-30 | 华为技术有限公司 | 一种基于i/o接口的信号输出方法和装置 |
US9256276B2 (en) * | 2013-09-27 | 2016-02-09 | Intel Corporation | Utilization of processor capacity at low operating frequencies |
US9383807B2 (en) * | 2013-10-01 | 2016-07-05 | Atmel Corporation | Configuring power domains of a microcontroller system |
US9684367B2 (en) | 2014-06-26 | 2017-06-20 | Atmel Corporation | Power trace port for tracing states of power domains |
US10146296B2 (en) * | 2014-11-06 | 2018-12-04 | Qualcomm Incorporated | Independent asynchronous framework for embedded subsystems |
US10712807B2 (en) | 2018-03-30 | 2020-07-14 | Qualcomm Incorporated | Methods and apparatus for saving always on (AON) routing of signals across chips |
US11294441B2 (en) * | 2020-06-25 | 2022-04-05 | Nvidia Corporation | Simplifying power sequencing for integrated circuits |
CN112256115B (zh) * | 2020-09-21 | 2022-06-03 | 北京比特大陆科技有限公司 | 供电电路、芯片及电子设备 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123217A (ja) * | 1990-09-14 | 1992-04-23 | Fujitsu Ltd | 外部端子の状態切換回路 |
US5341328A (en) * | 1991-01-18 | 1994-08-23 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life |
JPH07129538A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Denki Semiconductor Software Kk | 半導体集積回路 |
JPH07220478A (ja) * | 1994-01-26 | 1995-08-18 | Fujitsu Ltd | データ出力回路及び半導体記憶装置 |
US5781780A (en) * | 1994-12-22 | 1998-07-14 | Texas Instruments Incorporated | Power management supply interface circuitry, systems and methods |
JP3567601B2 (ja) | 1995-03-30 | 2004-09-22 | セイコーエプソン株式会社 | 入出力バッファ回路及び出力バッファ回路 |
US5958026A (en) * | 1997-04-11 | 1999-09-28 | Xilinx, Inc. | Input/output buffer supporting multiple I/O standards |
US5877632A (en) * | 1997-04-11 | 1999-03-02 | Xilinx, Inc. | FPGA with a plurality of I/O voltage levels |
US20010044843A1 (en) * | 1997-10-28 | 2001-11-22 | Philip Bates | Multi-user computer system |
JP3802239B2 (ja) * | 1998-08-17 | 2006-07-26 | 株式会社東芝 | 半導体集積回路 |
EP1098239A1 (en) | 1999-11-02 | 2001-05-09 | Microchip Technology Inc. | Microcontroller having core logic power shutdown while maintaining input-output port integrity |
JP2003215214A (ja) * | 2002-01-29 | 2003-07-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US6950951B2 (en) | 2002-04-30 | 2005-09-27 | Arm Limited | Power control signalling |
US6753698B2 (en) | 2002-08-08 | 2004-06-22 | International Business Machines Corporation | Low power low voltage transistor—transistor logic I/O driver |
US6992656B2 (en) * | 2003-08-13 | 2006-01-31 | Hughes Micheal L | Computer mouse with data retrieval and input functionalities |
US7369815B2 (en) | 2003-09-19 | 2008-05-06 | Qualcomm Incorporated | Power collapse for a wireless terminal |
GB0402407D0 (en) * | 2004-02-04 | 2004-03-10 | Koninkl Philips Electronics Nv | A method of, and receiver for, cancelling interfering signals |
US7279927B2 (en) * | 2004-02-06 | 2007-10-09 | Agere Systems Inc. | Integrated circuit with multiple power domains |
US7046063B2 (en) | 2004-04-08 | 2006-05-16 | International Business Machines Corporation | Interface circuit for coupling between logic circuit domains |
JP4450279B2 (ja) * | 2004-04-20 | 2010-04-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2006024886A (ja) * | 2004-06-07 | 2006-01-26 | Renesas Technology Corp | 半導体集積回路装置 |
JP4633578B2 (ja) | 2004-10-22 | 2011-02-16 | ローム株式会社 | 集積回路およびそれを搭載した電子機器 |
JP4416682B2 (ja) * | 2005-03-15 | 2010-02-17 | Okiセミコンダクタ株式会社 | 半導体集積回路装置 |
US7593202B2 (en) * | 2005-11-01 | 2009-09-22 | Freescale Semiconductor, Inc. | Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit |
US7583104B2 (en) | 2006-12-12 | 2009-09-01 | Microchip Technology Incorporated | Maintaining input and/or output configuration and data state during and when coming out of a low power mode |
-
2007
- 2007-12-13 US US12/000,573 patent/US7839016B2/en active Active
-
2008
- 2008-10-13 GB GB0818764A patent/GB2455606B/en active Active
- 2008-10-31 JP JP2008282205A patent/JP5215130B2/ja active Active
- 2008-12-11 TW TW97148216A patent/TWI427925B/zh active
- 2008-12-15 CN CN2008101863099A patent/CN101458554B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101458554B (zh) | 2012-07-04 |
GB2455606B (en) | 2012-06-27 |
US20090153210A1 (en) | 2009-06-18 |
TWI427925B (zh) | 2014-02-21 |
JP2009147918A (ja) | 2009-07-02 |
TW200926592A (en) | 2009-06-16 |
GB0818764D0 (en) | 2008-11-19 |
US7839016B2 (en) | 2010-11-23 |
GB2455606A (en) | 2009-06-17 |
CN101458554A (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5215130B2 (ja) | 複数の電力領域を有する集積回路内の出力i/o信号の維持 | |
US8010819B2 (en) | Microcontroller unit (MCU) with power saving mode | |
US7373533B2 (en) | Programmable I/O cell capable of holding its state in power-down mode | |
CN111552365B (zh) | 存储器芯片及其控制方法 | |
JPH10210684A (ja) | 比較器、及び主電源とバッテリ電源との間を切換えるスイッチング回路 | |
US20120126879A1 (en) | Apparatus and method for controlling power gating in an integrated circuit | |
US20080151649A1 (en) | Nonvolatile latch circuit and system on chip with the same | |
JP4350568B2 (ja) | 内部電圧発生回路 | |
JP2008040559A (ja) | 半導体集積回路 | |
US5978921A (en) | Computer system and control method thereof | |
KR20070001726A (ko) | 반도체 장치의 내부전압 발생회로 | |
KR20090087956A (ko) | 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및/또는 출력 구성 및 데이터 상태의 유지 | |
JP2000003593A (ja) | スタティックram | |
KR100794659B1 (ko) | 반도체 칩과 그것의 파워 게이팅 방법 | |
KR20160145013A (ko) | 스위칭가능한 디커플링 커패시터들 | |
JP2008098774A (ja) | 半導体集積回路装置 | |
JP3898371B2 (ja) | 同期式dram半導体装置 | |
JP2005157620A (ja) | 半導体集積回路 | |
JP5849788B2 (ja) | 水栓システム | |
JPH08315574A (ja) | 基板電圧発生回路 | |
KR20070101243A (ko) | 고속 및 저전력 에스램 매크로 구조 및 방법 | |
KR100481847B1 (ko) | 전원 관리 기능을 갖는 컴퓨터 시스템 | |
US10985736B2 (en) | Device and method for power supply management | |
KR101026379B1 (ko) | 고전압 펌핑장치 | |
JP2001069666A (ja) | 電子装置及び回路ボード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5215130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |