JP5215130B2 - 複数の電力領域を有する集積回路内の出力i/o信号の維持 - Google Patents

複数の電力領域を有する集積回路内の出力i/o信号の維持 Download PDF

Info

Publication number
JP5215130B2
JP5215130B2 JP2008282205A JP2008282205A JP5215130B2 JP 5215130 B2 JP5215130 B2 JP 5215130B2 JP 2008282205 A JP2008282205 A JP 2008282205A JP 2008282205 A JP2008282205 A JP 2008282205A JP 5215130 B2 JP5215130 B2 JP 5215130B2
Authority
JP
Japan
Prior art keywords
output
signal
circuit
core
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008282205A
Other languages
English (en)
Other versions
JP2009147918A (ja
Inventor
ビンダ・ブランドン・ワン
ジョージ・シン
プニート・ソウニー
Original Assignee
アーム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーム・リミテッド filed Critical アーム・リミテッド
Publication of JP2009147918A publication Critical patent/JP2009147918A/ja
Application granted granted Critical
Publication of JP5215130B2 publication Critical patent/JP5215130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Sources (AREA)

Description

本発明は、集積回路の分野に関する。さらに詳細には、本発明は、集積回路内の出力信号を維持する分野に関し、前記回路の一部は、たとえば節電技術の一部として、パワーアップ、およびパワーダウンされる。
複数の電力領域を有する集積回路を提供することは、すでに知られている。これらの電力領域は、集積回路の一部が不要でエネルギーを節約する場合、パワーダウンされる(供給電圧の除去を含む)ことを可能にする。これが生じた場合、集積回路の他の一部、または集積回路と連動して動作する他の幾つかの回路によって必要とされ、パワーダウンされている電力領域によって生成された出力信号を、元の状態に維持し続けることは重要である。たとえば、集積回路内の2つの電力領域間で、一方の電力領域は、他方の電力領域において処理の制御に使用されているビット値によって、他の電力領域に特定のビット値を供給する。他の電力領域が、処理を継続することができる場合、この制御信号は、たとえ第1電力領域がパワーダウンされたとしても、維持されなければならない。
パワーダウンされている電力領域(たとえば、コア回路の部分)内で、回路からの出力信号を維持することを実現するための1つの方法は、ラッチセルのラッパー(wrapper)によって前記電力領域を取り囲むことである。電力領域がパワーダウンされるのに先立って、回路が電力領域内で生成した出力信号は、ラッチセルに転送することができ、次いでラッチセルは、取り囲まれた電力領域のパワーダウン中、維持された電力を有することができる。そのような技術を実施する間、ラッチセルの動作が、中央コントローラから命令および調整されなければならないという欠点を被る。実施例として、領域のパワーダウンに先立つサイクルにおいて、ラッチは、ラッチに出力値を移すように、適切な制御とクロック信号とによって提供されなければならない。これは、集積回路と処理中の制御とに対して複雑性を付加する。
一態様から分かるように、本発明は、
コア電力供給回路によってコア電力供給電圧で電力供給されるコア回路と、
出力電力供給回路によって電力供給される出力回路と、
前記コア電力供給回路に接続されるとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して、低電圧信号をアサートする電圧感知回路と、
保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号ストアと
を具備し、
前記コア回路は、コア出力を有し、
前記出力電力供給回路は、前記コア電力供給回路から分離して制御されるとともに、前記コア回路に接続され、前記コア出力からのコア信号を受信し、
前記出力回路は、前記コア信号に対して少なくとも部分的に依存して、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
さらに前記出力回路は、保持が事前に選択されていることを前記モード信号が示している場合に、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路を提供する。
本技術は、出力回路が電圧感知回路と連携して動作する機構を提供し、モード信号ストアは、コア回路が電力領域の境界にある場合に、出力信号値を維持するそれぞれの動作の制御を行うよう、出力信号を維持する要求は、事前に選択される(たとえば、先にセットアップされる)とともに、モード信号ストア内に格納されたモード信号によって示される。出力信号は、パワーダウンの間、維持される必要があるため、そのような信号維持動作が実行されるべきであることを示すために、パワーダウンの発生に先立つサイクルまで待つ必要がないということは、設計時点において典型的に知られている。この方法で、事前に選択され、かつ格納された出力信号の保持に対する要求によって、電圧感知回路は、パワーダウンを受けるコア回路への供給電圧を自身で監視するとともに、閾値を下回ったことを感知することができる。コア電力供給電圧が、この閾値を下回り、かつ出力信号状態を維持することをモード信号が示している場合、出力回路は、除去されるコア電力供給電圧を有するまたは有しているコア回路によって供給される信号の出力状態の独立性を維持するように、動作するため、スイッチすることができる。この方法で、自己維持をなすように出力信号状態の維持を有効にすることは、電力領域のパワーアップおよびパワーダウンに関係する制御オーバーヘッドを有効に減少する。
与えられた出力信号に対して維持される出力状態は、変化することができるとともに、高電圧レベルに駆動される状態と、低電圧レベルに駆動される状態と、非駆動のハイインピーダンス状態とのいずれかであることができることは明らかである。望ましい結果は、パワーダウンに先立つ出力信号の影響が、コア回路のパワーダウン後に維持されるべきであり、したがって、たとえば、出力信号が、非駆動およびハイインピーダンス状態にあることによる影響を有さない場合、パワーダウンの間、維持されるべきである。
電圧感知回路は、コア電力供給電圧が閾値を下回っているか否かを判定するために、コア電力電圧が維持できるのに対して、実質的一定の出力電力供給電圧によって動作するように、配置することができる。しかし、機構の構成の再利用可能性は、電圧感知回路が、動作範囲内の異なる出力電力供給電圧に適応される場合に、強化され、コア電力供給電圧の閾値レベルを実質的一定に維持する。この方法で、電圧感知回路を適応させる追加のオーバーヘッドは、向上した構成の再利用可能性による補償を上回る。さらに、電圧感知回路は、パワーダウンされたコア回路の部分に関係する多くのまたは全ての出力信号間で共有することができるため、電圧感知回路のオーバーヘッドは、大幅に削減される。
保持が事前に選択されることをモード信号が示さず、かつ低電圧信号がアサートされる場合、出力回路は、非駆動のハイインピーダンス状態を有する出力信号を生成することによって応答する。この動作は、出力信号のレベルを制御する働きをするコア回路のパワーダウンの結果として、他の回路への望まれない影響を有する出力信号の尤度を減少させることにおいて“安全”である。
集積回路の総パワーダウンが、多くの場合に生じるとともに、これらの環境において、出力電力供給電圧も同様にパワーダウンされることは明らかである。出力電力供給電圧が回復された場合、本発明の実施構成は、要求リセット回路を使用して、保持が事前に選択されていないことを示す状態に、モード信号ストアをリセットする。これは、実際には要求されていない出力信号状態を誤って維持する出力回路探索の尤度を減少させるため、全体として集積回路のより信頼できるパワーアップを可能にする。
現在の出力状態を維持する動作の間、または全体として集積回路をパワーオンしない間、出力回路の制御の堅牢性は、差動シグナリングが使用される場合、差動シグナリングは制御信号の絶対値に対して感知しにくいため、向上する。
幾つかの実施構成は、低電圧信号をスイッチする多重化回路を使用することができ、モード信号に応じて、保持アクティブ信号またはパワーアップ信号のいずれかを生成する。
上述のとおり、出力回路は、集積回路内の多様で異なる地点に配置することができる。出力回路は、典型的に、バッファリングの役割をする出力信号バッファ回路である。バッファリングは、オフチップ駆動される出力信号に関係する、または電力領域間のバッファリングであることができ、場合によっては、電力領域間、またはオフチップ信号を生成するためのいずれかで実現される電圧レベルシフトを用いることができる。
他の態様から分かるように、本発明は、
コア電力供給手段によってコア電力供給電圧で電力供給されるコア回路手段と、
出力電力供給手段によって電力供給される出力回路手段と、
前記コア電力供給手段に接続され、前記コア電力供給電圧を感知するとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して低電圧信号をアサートする電圧感知手段と、
保持事前選択信号に応答し、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号格納手段と
を具備し、
前記コア回路手段は、コア出力を有し、
前記出力電力供給手段は、前記コア電力供給手段から分離して制御されるとともに、前記コア回路手段に接続され、前記コア出力からのコア信号を受信し、
前記出力回路手段は、前記コア信号に対して少なくとも部分的に依存し、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
さらに前記出力回路手段は、保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路を提供する。
さらに他の態様から分かるように、本発明は、集積回路を動作させる方法を提供し、
前記方法は、
コア電力供給回路を使用して、コア回路をコア電力供給電圧で電力供給するステップと、
出力電力供給回路を使用して、出力回路を電力供給するステップと、
前記出力回路によって、前記コア出力からのコア信号を受信するステップと、
前記コア信号に対して少なくとも部分的に依存して、前記出力回路によって、複数の異なる出力状態の内1つを有する出力信号を生成するステップと、
前記コア電力供給回路に接続された感知回路によって、前記コア電力供給電圧を感知するステップと、
前記コア電力供給電圧が閾値を下回ったことの感知に応答して、低電圧信号電圧をアサートするステップと、
保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号をモード信号ストアに格納するステップと、
前記保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答して、前記コア信号とは独立して前記出力信号の現在の出力状態を維持するステップと
を具備し、
前記コア回路は、コア出力を有し、
前記出力電力供給回路は、前記コア電力供給回路から分離して制御されることを特徴とする方法。
本発明の上記および他の目的、特徴、および利点は、添付の図面と併せて参照される、以下の例示的な実施構成の詳細な記載から明らかである。
図1は、複数の電力領域を有する集積回路を概略的に例示している。
図2は、パワーダウンを受けるコア回路によって生成されたコア信号が供給される出力バッファセルを概略的に例示している。
図3は、図2の回路を制御するのに使用される制御信号を例示した、信号のタイミングチャートである。
図4は、リセット信号生成器のトランジスタレベルの図である。
図5は、適応型電圧感知回路のトランジスタレベルの図である。
図6は、レベルシフトおよび出力状態維持機能を提供する出力信号バッファセルのトランジスタレベルの図である。
図7は、本技術の動作の実施例を概略的に例示したフローチャートである。
図1は、チップの境界3内に複数の電力領域PD0,PD1,PD2,PD3を組み入れている集積回路2を概略的に例示している。電力コントローラ4は、各電力領域PD0,PD1,PD2,PD3に電力供給するために使用される、独立した領域の電力供給電圧Vdd0,Vdd1,Vdd2,Vdd3を生成するように動作する。そのような複数の電力領域を有する回路では知られているように、電力領域は、要求に応じて独立的にパワーアップまたはパワーダウンされる。
図1は、さらに電力領域間、および電力領域と集積回路2の外側との間の両方に設けられている入力/出力バッファセル6を例示している。入力/出力バッファセルは、各サイド上の異なる電力供給動作電圧に対応するため、レベルシフト機能を提供するとともに、この維持(保持)機能が事前に選択されている場合に、出力信号を選択的に維持する本技術に従って、使用される。出力バッファセルには、電力コントローラ4によって生成された、それぞれの出力回路の電力供給電圧IOVddが供給される。これは、分離した電力領域PD0,PD1,PD2,PD3に対する電力供給電圧のパワーオン状態またはパワーオフ状態とは独立して維持される。
図2は、コア回路10に接続された出力回路8を概略的に例示している。コア信号12は、コア回路10によって生成されるとともに、出力回路8に供給される。コア回路10によって生成された出力有効信号14が、コア信号は有効でありかつ排出されるべきであるということを示した場合、出力回路8内の出力バッファ16は、スイッチが入れられ、かつコア信号を出力信号の形式で、たとえばパッド20に排出するように、制御される。この出力信号のインピーダンスを変化させるのと同様に、出力バッファ16は、たとえばレベルシフト機能の一部として、同様に電圧を変化させることが可能であることが分かる。出力回路8には、それぞれの出力電力供給電圧IOVddが供給される。ラッチ回路18,20は、コア信号12と、出力バッファ16を有効または無効にする信号とをそれぞれラッチする。これによって、状態維持動作が事前に選択され、コア電力供給電圧Vddが除去された場合に、信号が維持されるのを可能にする。
図2には、さらに制御回路22のブロックが例示されている。この制御回路22は、多数の出力セル8間で共有することができるため、この制御回路22の供給に関係するオーバーヘッドは、大幅に削減される。制御回路22内には、コア電力供給電圧Vddが閾値を下回った場合、低電圧信号(voltage-low signal)を生成するように、コア電力供給電圧Vddに応答する適応型感知回路(adaptive sensing circuit)2が設けられている。モードラッチ24は、保持が事前に選択されているかどうかを示すモード信号を格納する働きをする。モードラッチ24は、保持事前選択信号(retention preselecting signal)26によって設定される。リセット信号生成器28は、出力電力供給電圧IOVddがパワーオンした場合に、モードラッチ24をリセットするリセット信号を生成する働きをする。モードラッチ24内のモード信号は、逆多重化回路30に供給される。逆多重化回路30は、適応型感知回路2によって生成された低電圧信号をスイッチする働きをし、保持アクティブ信号RTOまたはパワーオン制御信号SNSのいずれかを供給する。保持アクティブ信号RTOおよびパワーオン制御信号SNSの両者は、異なるシグナリングを使用する。
図2は、本技術を実装する回路をアーキテクチャレベルで例示しているとともに、本技術を実現する回路の多様で詳細な実施例が提供され得ることは明らかである。これらの様々な詳細な代替実施例は、本技術に包含される。
図3は、制御信号のタイミングチャートであり、図2における様々な制御信号の動作を例示している。図3に例示されている動作の開始において、前記集積回路2は、全体としてパワーダウンされている。第1動作は、出力電力供給電圧IOVddをパワーアップすることである。この出力電力供給電圧のパワーアップは、電力コントローラ4によって制御される。リセット信号生成器28は、このパワーアップが検出された場合にリセット信号を生成し、リセット信号がモードラッチ24をリセットする。コア電力供給電圧Vddは、まだパワーアップされていないため、適応型感知回路2は、コア電力供給電圧Vddが閾値レベルを下回っていることを示す低電圧信号を生成する。逆多重化回路30は、モードラッチ24内でリセットされたモード信号の制御下で、この低電圧信号のスイッチし、パワーオン制御信号SNSを生成する。パワーオン制御信号SNSは、出力回路18内のスイッチSW1を閉じるように動作して、出力バッファ16を無効にするとともに、パワーオン動作の間、出力信号をハイインピーダンスの非駆動状態にさせる。従って、出力信号は、トライステート(tri-state)である。
時間の経過につれて、前記電力供給電圧Vddは、パワーアップされることにより、閾値レベルを超えて昇圧される。その結果、適応型感知回路2は、低電圧信号を生成しなくなることにより、パワーオン制御信号SNSは、デアサートされる。次に、コア回路10によって生成されているコア信号12と、コア回路によって生成された出力有効信号14によって有効および無効にされている出力バッファ16とにより、出力回路8の正常動作が開始される。
前記コア信号12の性質と、出力バッファ16によって生成された出力信号の性質とが、そのように指示する場合、出力信号の出力状態の保持は、保持事前選択信号RETを使用して事前に選択され、コア電力供給電圧のパワーダウン中に実行される。この保持事前選択信号RTEは、集中型コントローラによって生成することができる。代替として、コア電力供給電圧がパワーオンされた後に数個のサイクルを発するように、ローカル回路によって生成することができる。通常、出力状態維持が特定の出力信号に対して構成されているか否かは、設計時点で知られる。出力信号維持が、与えられた出力信号に対して全く要求されない場合、保持事前選択信号RETは、低くされる。保持事前選択信号RETは、モードラッチ24内にラッチされる。
正常動作が終了し、前記コア電力供給電圧がパワーオフ(電力節約のためなど)された場合、適応型感知回路2は、閾値レベルを下回っているコア電力供給電圧を局所的に感知するとともに、低電圧信号をアサートする。次に、モードラッチ24内のモード信号が設定された場合、逆多重化回路30は、出力回路8に供給される保持アクティブ信号RTOとして使用するため、低電圧信号をルーティングする。この保持アクティブ信号は、異なるシグナリングを再び使用することができ、絶対レベルを要求する信号に比べてその堅牢性を向上させる。そのような環境では、絶対信号電圧レベルが流動的であるため、そのような堅牢性は、パワーアップおよびパワーダウン動作の間、重要である。保持アクティブ信号RTOは、出力回路8内に例示されている3つの全スイッチSW1,SW2,SW3を開く働きをし、ラッチ18,20は、出力バッファ16へのコア信号12入力の最新値を、出力有効信号14の現在の状態とともに維持する。したがって、出力バッファ16は、3つの状態(すなわち、低電圧への出力信号の駆動、高電圧への出力信号の駆動、または出力信号が非駆動であるハイインピーダンス状態)の内1つを維持する。
まとめると、前記制御回路22によって生成された、保持アクティブ信号RTOおよびパワーオン制御信号SNSは、出力回路8内のスイッチS1,S2,S3を制御する。集積回路2のパワーアップの間、SNS信号は高く、かつRTO信号は低いとともに、スイッチSW2は開かれ、かつスイッチSW1は閉じられているため、出力バッファ16は、トライステートである。正常動作の間、SNSおよびRTOは両方低く、スイッチSW1は開かれ、かつスイッチSW2,SW3は閉じられている。保持動作の間、3つの全スイッチSW1,SW2,SW3は、開かれている。
前記保持事前選択信号RTEは、モードラッチ24を設定するために、一度パルス状にすれば十分である。一度モード信号が、モードラッチ24内で設定されたら、適応型感知回路2と出力回路8内の回路とは、コア電力供給電圧Vddがパワーダウンされた場合、出力信号の状態を維持する働きを共にする。
図4、5、6は、図2のアーキテクチャを実装するのに使用される例示的なトランジスタレベルの回路の実施例を示している。図4は、前記リセット信号生成回路28の実施例を示している。リセット信号生成回路28は、出力電力供給電圧IOVddのパワーアップに応答して、モードラッチへのリセット信号を生成する。抵抗R3とともにゲートPM11,PM12は、出力電力供給電圧IOVddの電圧レベルを感知する分圧器を形成している。ゲートPM16およびNM11は、この電圧を論理レベルにデジタル化する。ゲートPM17,NM12,PM18,NM13は、付加波形を供給する。ゲートPM13,PM14,PM15は、リセット信号生成回路28内の静的リーク電流を減少させるフィードバック経路を設けている。
図5は、前記適応型電圧感知回路2の例示的なトランジスタレベルの実施例を例示している。抵抗R1とともにゲートPM5,PM4,NM2,NM3は、自己バイアス能動負荷を形成している。これによって、出力電圧供給電圧IOVddのレベルに対して実質的に無感知であるトランスコンダクタンスを提供している。この自己バイアス能動負荷の動作は、感知ゲートNM1に対する負荷として動作する、ゲートPM1,PM2,PM3のゲート入力における電圧を調節する働きをする。図5に例示されているSENSE信号は、コア電力供給電圧Vddが閾値レベルを上回っているかまたは下回っているか否かを示す低電圧信号である。閾値レベルは、出力電力供給電圧の変化とともに実質的一定に維持される。抵抗R2は、自己バイアス負荷に対して弱いスタートアップ電流を供給する働きをする高抵抗である。
図6は、前記出力回路8のトランジスタレベルの実施例を例示している。この実施例における出力回路8は、レベルシフタとして、バッファとしての働きをし、上述の出力状態維持機能を提供する。出力状態維持を提供する追加機能は、図6において“”が付されている4つのゲートの追加によって実現されている。異なるシグナリングが、パワーオン制御信号SNSと、実質的に対称な回路周囲の複数地点に印加される保持アクティブ信号RTOとに対して使用されることが分かる。出力有効信号qおよびコア信号aは、異なる信号の形式で同様に供給される。
図7は、例示的な一実施形態における本技術の動作を概略的に示しているフローチャートである。この過程は、ステップ32で、前記適応型感知回路2によって検出されるコア電力供給電圧のパワーオンを待つ。そのようなパワーオンが検出された場合、ステップ34で、保持モードが事前に選択されているかどうか(モードラッチ24内のモード信号によって示されている)を判定する。保持モードが事前に選択されている場合、ステップ38で、パワーオンの間、出力バッファ16によって生成された出力信号の現在の出力状態を維持する。保持モードが事前に選択されていない場合、ステップ36で、出力信号をトライステートにする働きをする(非駆動のハイインピーダンス状態に置く)。前記過程は、ステップ40で、コア電力供給電圧が閾値レベルを上回るのを待つ。これが満たされた場合、前記過程は、コア出力信号と、出力バッファ16を制御するのに使用されるコア出力有効信号とによって正常動作が有効にされるステップ42に進み、出力バッファの状態(低駆動出力、高駆動出力、または非駆動出力)を判定する。ステップ44で、過程は、保持事前選択信号RTEが生成されているかどうかを判定する。そのような信号が生成されている場合、ステップ46によって、モード信号は、モードラッチ24内に格納される。ステップ48は、コア電力供給電圧が閾値レベルを下回っているかどうか否かを判定する。コア電力供給電圧が、閾値レベルを下回っていない場合、正常動作は継続され、前記過程はステップ44に戻り、前記過程は、保持事前選択動作の設定を引き続き監視する。ステップ48で、コア電力供給電圧が閾値レベルを下回っていると判定された場合、前記過程は、ステップ50に進み、保持動作がモードラッチ24内のモード信号の設定によって事前に選択されているか否かの判定を行う。保持動作が事前に選択されている場合、ステップ52は、出力回路8を制御する働きをし、上述の現在の出力信号状態を維持する。保持が事前に選択されていない場合、ステップ52は、迂回される。
図7のフローチャートが、連続的な方法で実施される過程を例示していることは明らかである。これらの過程は、ハードウェア回路要素によって実施することができるため、これら多くの過程は、並列に、または異なる相対的順序で行われることは、当業者にとって自明である。フローチャートは、1つの可能な統括制御手段の説明の1つである。
本発明の例示的な実施形態は、添付図面への参照とともに、本明細書に詳細に記載された。しかし、本発明は、これらの厳密な実施形態に限定されないとともに、添付の特許請求の範囲によって定義される本発明の範囲および趣旨から逸脱することなく、様々な変形および変更が、当業者によって実現可能であることは自明である。
複数の電力領域を有する集積回路を概略的に例示した図である。 パワーダウンを受けるコア回路によって生成されたコア信号が供給される出力バッファセルを概略的に例示した図である。 図2の回路を制御するのに使用される制御信号を例示した、信号のタイミングチャートである。 リセット信号生成器のトランジスタレベルの図である。 適応型電圧感知回路のトランジスタレベルの図である。 レベルシフトおよび出力状態維持機能を提供する出力信号バッファセルのトランジスタレベルの図である。 本技術の動作の実施例を概略的に例示したフローチャートである。
符号の説明
2 集積回路
3 チップの境界
4 電力コントローラ
6 入力/出力バッファセル
8 出力回路
10 コア回路
12 コア信号
14 出力有効信号
16 出力バッファ
18 ラッチ回路
20 パッド
22 制御回路
23 適応型電圧感知回路
24 モードラッチ
26 保持事前選択信号
28 リセット信号生成器
30 逆多重化回路
32 パワーオンを待つステップ
34 保持モードが事前に選択されているかどうか判定するステップ
36 出力信号をトライステートにするステップ
38 現在の状態を維持するステップ
40 コア電力供給電圧が閾値を上回っているかどうか判定するステップ
42 コア出力信号および出力有効信号を使用して、出力バッファの状態を判定するステップ
44 保持が事前に選択されているかどうか判定するステップ
46 モード信号を格納するステップ
48 コア供給電圧が閾値を下回っているかどうか判定するステップ
50 保持が事前に選択されているかどうか判定するステップ
52 現在の出力状態を維持するステップ
IOVdd 出力電力供給電圧
PD0,PD1,PD2,PD3 電力領域
RET 保持事前選択信号
ROT 保持アクティブ信号
SNS パワーオン制御信号
SW1,SW2,SW3 スイッチ
dd0,Vdd1,Vdd2,Vdd3 コア電力供給電圧

Claims (25)

  1. コア電力供給回路によってコア電力供給電圧で電力供給されるコア回路と、
    出力電力供給回路によって電力供給される出力回路と、
    前記コア電力供給回路に接続されるとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して、低電圧信号をアサートする電圧感知回路と、
    保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号ストアと
    を具備し、
    前記コア回路は、コア出力を有し、
    前記出力電力供給回路は、前記コア電力供給回路から分離して制御されるとともに、前記コア回路に接続され、前記コア出力からのコア信号を受信し、
    前記出力回路は、前記コア信号に対して少なくとも部分的に依存して、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
    さらに前記出力回路は、保持が事前に選択されていることを前記モード信号が示している場合に、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路。
  2. 前記複数の異なる出力状態は、
    高電圧レベルに駆動される状態と、
    低電圧レベルに駆動される状態と、
    非駆動のハイインピーダンス状態と
    を具備することを特徴とする請求項1に記載の集積回路。
  3. 前記出力電力供給回路は、前記出力回路を出力電力供給電圧で電力供給するとともに、
    前記電圧感知回路は、動作範囲内で異なる出力電力供給電圧に対して、前記コア電力供給電圧の前記閾値レベルを実質的一定に維持することを特徴とする請求項1に記載の集積回路。
  4. 前記出力回路は、保持が事前に選択されていないことを前記モード信号が示している場合に、前記低電圧信号のアサートに応答して、非駆動のハイインピーダンス状態を有する出力信号を生成することを特徴とする請求項1に記載の集積回路。
  5. 前記出力電力供給回路による前記出力回路のパワーオンに応答し、保持が事前に選択されていないことを示す状態に前記モード信号ストアをリセットする要求リセット回路を具備することを特徴とする請求項1に記載の集積回路。
  6. 前記出力回路は、差分信号である保持アクティブ信号によって、前記現在の出力状態を維持するように制御されることを特徴とする請求項1に記載の集積回路。
  7. 前記出力回路は、差分信号であるパワーオン制御信号によって、前記非駆動のハイインピーダンス状態を有する前記出力信号を生成するように制御される請求項4に記載の集積回路。
  8. 前記出力回路は、差分信号であるパワーオン制御信号によって、前記非駆動のハイインピーダンス状態を有する前記出力信号を生成するように制御されるとともに、
    前記低電圧信号を使用するように前記モード信号に依存してスイッチされ、前記保持アクティブ信号と前記パワーオン制御信号との内1つを生成する逆多重化回路を具備することを特徴とする請求項6に記載の集積回路。
  9. 前記出力回路は、出力信号バッファ回路であることを特徴とする請求項1に記載の集積回路。
  10. 前記コア電力供給回路に接続されるとともに、前記出力電力供給回路がオンのままである間に、前記コア電力供給回路をオンおよびオフにするように動作可能である電力供給制御回路を具備することを特徴とする請求項1に記載の集積回路。
  11. 前記電圧感知回路と、前記モード信号ストアと、前記出力回路との複合動作は、前記コア電力供給回路がオフである場合、前記現在の出力状態を独立して維持することを特徴とする請求項10に記載の集積回路。
  12. 前記コア回路を有するとともに、分離して制御可能な電力供給回路をそれぞれ有する複数の電力領域を具備することを特徴とする請求項1に記載の集積回路。
  13. コア電力供給手段によってコア電力供給電圧で電力供給されるコア回路手段と、
    出力電力供給手段によって電力供給される出力回路手段と、
    前記コア電力供給手段に接続され、前記コア電力供給電圧を感知するとともに、前記コア電力供給電圧が閾値レベルを下回ったことの感知に応答して低電圧信号をアサートする電圧感知手段と、
    保持事前選択信号に応答し、信号保持が事前に選択されているか否かを示すモード信号を格納するモード信号格納手段と
    を具備し、
    前記コア回路手段は、コア出力を有し、
    前記出力電力供給手段は、前記コア電力供給手段から分離して制御されるとともに、前記コア回路手段に接続され、前記コア出力からのコア信号を受信し、
    前記出力回路手段は、前記コア信号に対して少なくとも部分的に依存し、複数の異なる出力状態の内1つを有する出力信号を生成するとともに、
    さらに前記出力回路手段は、保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答し、前記コア信号とは独立して前記出力信号の現在の出力状態を維持することを特徴とする集積回路。
  14. 集積回路を動作させる方法であって、
    前記方法は、
    コア電力供給回路を使用して、コア回路をコア電力供給電圧で電力供給するステップと、
    出力電力供給回路を使用して、出力回路を電力供給するステップと、
    前記出力回路によって、前記コア出力からのコア信号を受信するステップと、
    前記コア信号に対して少なくとも部分的に依存して、前記出力回路によって、複数の異なる出力状態の内1つを有する出力信号を生成するステップと、
    前記コア電力供給回路に接続された感知回路によって、前記コア電力供給電圧を感知するステップと、
    前記コア電力供給電圧が閾値を下回ったことの感知に応答して、低電圧信号電圧をアサートするステップと、
    保持事前選択信号に応答して、信号保持が事前に選択されているか否かを示すモード信号をモード信号ストアに格納するステップと、
    前記保持が事前に選択されていることを前記モード信号が示している場合、前記低電圧信号のアサートに応答して、前記コア信号とは独立して前記出力信号の現在の出力状態を維持するステップと
    を具備し、
    前記コア回路は、コア出力を有し、
    前記出力電力供給回路は、前記コア電力供給回路から分離して制御されることを特徴とする方法。
  15. 前記複数の異なる出力状態は、
    高電圧レベルに駆動される状態と、
    低電圧レベルに駆動される状態と、
    非駆動のハイインピーダンス状態と
    を具備することを特徴とする請求項14に記載の方法。
  16. 前記出力電力供給回路は、前記出力回路を出力電力供給電圧で電力供給するとともに、
    前記電圧感知回路は、動作範囲内で異なる出力電力供給電圧に対して、前記コア電力供給電圧の前記閾値レベルを実質的一定に維持することを特徴とする請求項14に記載の方法。
  17. 前記保持が事前に選択されていることを前記モード信号が示していない場合、前記低電圧信号のアサートに応じて、非駆動のハイインピーダンス状態を有する出力信号を生成するステップを具備することを特徴とする請求項14に記載の方法。
  18. 前記出力電力供給回路による前記出力回路のパワーオンに応答して、保持が事前に選択されていない状態に前記モード信号ストアをリセットするステップを具備することを特徴とする請求項14に記載の方法。
  19. 前記出力回路を制御し、差分信号である保持アクティブ信号を使用して前記現在の出力状態を維持するステップを具備することを特徴とする請求項14に記載の方法。
  20. 前記出力回路を制御し、差分信号であるパワーオン制御信号を使用して、前記非駆動のハイインピーダンス状態を有する前記出力信号を生成するステップを具備することを特徴とする請求項17に記載の方法。
  21. 前記出力回路を制御し、差分信号であるパワーオン制御信号を使用して、非駆動のハイインピーダンス状態を有する前記出力信号を生成するステップと、
    前記モード信号に依存して、逆多重化回路によって前記低電圧信号をスイッチし、前記保持アクティブ信号と前記パワーオン制御信号との内1つを生成するステップと
    を具備することを特徴とする請求項19に記載の方法。
  22. 前記出力回路は、出力信号バッファ回路であることを特徴とする請求項14に記載の方法。
  23. 前記出力電力供給回路がオンなままである間、前記コア電力供給回路をオンおよびオフにするステップを具備することを特徴とする請求項14に記載の方法。
  24. 前記電圧感知回路と、前記モード信号ストアと、前記出力回路との複合動作は、前記コア電力供給回路がオフである場合、前記現在の出力状態を独立して維持することを特徴とする請求項23に記載の方法。
  25. 前記コア回路を有する複数の電力領域の電力供給を分離して制御するステップを具備することを特徴とする請求項14に記載の方法。
JP2008282205A 2007-12-13 2008-10-31 複数の電力領域を有する集積回路内の出力i/o信号の維持 Active JP5215130B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/000,573 US7839016B2 (en) 2007-12-13 2007-12-13 Maintaining output I/O signals within an integrated circuit with multiple power domains
US12/000,573 2007-12-13

Publications (2)

Publication Number Publication Date
JP2009147918A JP2009147918A (ja) 2009-07-02
JP5215130B2 true JP5215130B2 (ja) 2013-06-19

Family

ID=40083960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008282205A Active JP5215130B2 (ja) 2007-12-13 2008-10-31 複数の電力領域を有する集積回路内の出力i/o信号の維持

Country Status (5)

Country Link
US (1) US7839016B2 (ja)
JP (1) JP5215130B2 (ja)
CN (1) CN101458554B (ja)
GB (1) GB2455606B (ja)
TW (1) TWI427925B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270030B (zh) * 2010-05-07 2015-09-09 三星电子株式会社 片上系统、具有其的设备以及该片上系统的电力控制方法
US8362803B2 (en) 2011-02-18 2013-01-29 Lsi Corporation Mode latching buffer circuit
TWI466016B (zh) * 2011-07-01 2014-12-21 Realtek Semiconductor Corp 先入先出裝置及其實現方法
KR101925566B1 (ko) 2012-06-13 2018-12-05 삼성전자주식회사 아이오 데이터 리텐션 장치
US8680900B2 (en) 2012-08-10 2014-03-25 Arm Limited Self-initializing on-chip data processing apparatus and method of self-initializing an on-chip data processing apparatus
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9323312B2 (en) 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
CN103490757B (zh) * 2013-08-28 2018-10-30 华为技术有限公司 一种基于i/o接口的信号输出方法和装置
US9256276B2 (en) * 2013-09-27 2016-02-09 Intel Corporation Utilization of processor capacity at low operating frequencies
US9383807B2 (en) * 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains
US10146296B2 (en) * 2014-11-06 2018-12-04 Qualcomm Incorporated Independent asynchronous framework for embedded subsystems
US10712807B2 (en) 2018-03-30 2020-07-14 Qualcomm Incorporated Methods and apparatus for saving always on (AON) routing of signals across chips
US11294441B2 (en) * 2020-06-25 2022-04-05 Nvidia Corporation Simplifying power sequencing for integrated circuits
CN112256115B (zh) * 2020-09-21 2022-06-03 北京比特大陆科技有限公司 供电电路、芯片及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123217A (ja) * 1990-09-14 1992-04-23 Fujitsu Ltd 外部端子の状態切換回路
US5341328A (en) * 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
JPH07129538A (ja) * 1993-10-29 1995-05-19 Mitsubishi Denki Semiconductor Software Kk 半導体集積回路
JPH07220478A (ja) * 1994-01-26 1995-08-18 Fujitsu Ltd データ出力回路及び半導体記憶装置
US5781780A (en) * 1994-12-22 1998-07-14 Texas Instruments Incorporated Power management supply interface circuitry, systems and methods
JP3567601B2 (ja) 1995-03-30 2004-09-22 セイコーエプソン株式会社 入出力バッファ回路及び出力バッファ回路
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US5877632A (en) * 1997-04-11 1999-03-02 Xilinx, Inc. FPGA with a plurality of I/O voltage levels
US20010044843A1 (en) * 1997-10-28 2001-11-22 Philip Bates Multi-user computer system
JP3802239B2 (ja) * 1998-08-17 2006-07-26 株式会社東芝 半導体集積回路
EP1098239A1 (en) 1999-11-02 2001-05-09 Microchip Technology Inc. Microcontroller having core logic power shutdown while maintaining input-output port integrity
JP2003215214A (ja) * 2002-01-29 2003-07-30 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US6950951B2 (en) 2002-04-30 2005-09-27 Arm Limited Power control signalling
US6753698B2 (en) 2002-08-08 2004-06-22 International Business Machines Corporation Low power low voltage transistor—transistor logic I/O driver
US6992656B2 (en) * 2003-08-13 2006-01-31 Hughes Micheal L Computer mouse with data retrieval and input functionalities
US7369815B2 (en) 2003-09-19 2008-05-06 Qualcomm Incorporated Power collapse for a wireless terminal
GB0402407D0 (en) * 2004-02-04 2004-03-10 Koninkl Philips Electronics Nv A method of, and receiver for, cancelling interfering signals
US7279927B2 (en) * 2004-02-06 2007-10-09 Agere Systems Inc. Integrated circuit with multiple power domains
US7046063B2 (en) 2004-04-08 2006-05-16 International Business Machines Corporation Interface circuit for coupling between logic circuit domains
JP4450279B2 (ja) * 2004-04-20 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路装置
JP2006024886A (ja) * 2004-06-07 2006-01-26 Renesas Technology Corp 半導体集積回路装置
JP4633578B2 (ja) 2004-10-22 2011-02-16 ローム株式会社 集積回路およびそれを搭載した電子機器
JP4416682B2 (ja) * 2005-03-15 2010-02-17 Okiセミコンダクタ株式会社 半導体集積回路装置
US7593202B2 (en) * 2005-11-01 2009-09-22 Freescale Semiconductor, Inc. Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit
US7583104B2 (en) 2006-12-12 2009-09-01 Microchip Technology Incorporated Maintaining input and/or output configuration and data state during and when coming out of a low power mode

Also Published As

Publication number Publication date
CN101458554B (zh) 2012-07-04
GB2455606B (en) 2012-06-27
US20090153210A1 (en) 2009-06-18
TWI427925B (zh) 2014-02-21
JP2009147918A (ja) 2009-07-02
TW200926592A (en) 2009-06-16
GB0818764D0 (en) 2008-11-19
US7839016B2 (en) 2010-11-23
GB2455606A (en) 2009-06-17
CN101458554A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
JP5215130B2 (ja) 複数の電力領域を有する集積回路内の出力i/o信号の維持
US8010819B2 (en) Microcontroller unit (MCU) with power saving mode
US7373533B2 (en) Programmable I/O cell capable of holding its state in power-down mode
CN111552365B (zh) 存储器芯片及其控制方法
JPH10210684A (ja) 比較器、及び主電源とバッテリ電源との間を切換えるスイッチング回路
US20120126879A1 (en) Apparatus and method for controlling power gating in an integrated circuit
US20080151649A1 (en) Nonvolatile latch circuit and system on chip with the same
JP4350568B2 (ja) 内部電圧発生回路
JP2008040559A (ja) 半導体集積回路
US5978921A (en) Computer system and control method thereof
KR20070001726A (ko) 반도체 장치의 내부전압 발생회로
KR20090087956A (ko) 저전력 모드동안 및 저전력 모드에서 나올 때 입력 및/또는 출력 구성 및 데이터 상태의 유지
JP2000003593A (ja) スタティックram
KR100794659B1 (ko) 반도체 칩과 그것의 파워 게이팅 방법
KR20160145013A (ko) 스위칭가능한 디커플링 커패시터들
JP2008098774A (ja) 半導体集積回路装置
JP3898371B2 (ja) 同期式dram半導体装置
JP2005157620A (ja) 半導体集積回路
JP5849788B2 (ja) 水栓システム
JPH08315574A (ja) 基板電圧発生回路
KR20070101243A (ko) 고속 및 저전력 에스램 매크로 구조 및 방법
KR100481847B1 (ko) 전원 관리 기능을 갖는 컴퓨터 시스템
US10985736B2 (en) Device and method for power supply management
KR101026379B1 (ko) 고전압 펌핑장치
JP2001069666A (ja) 電子装置及び回路ボード

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5215130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250