JP5179954B2 - 半導体スイッチング素子用ゲート駆動装置を備えた電力変換装置 - Google Patents

Description

本発明は電力変換装置の半導体スイッチング素子のゲート駆動装置に係り、特にゲート駆動装置および半導体スイッチング素子の誤動作によりを半導体スイッチング素子の破壊を防ぐ保護回路に関する。

鉄道車両用のインバータは、直・並列に複数接続されたＩＧＢＴなどのスイッチング素子を、あらかじめ定められた順番で動作させて直流電源から任意の交流を生成し、モーターを駆動している。このＩＧＢＴは、駆動の指令を発生する駆動指令発生装置からの信号を受けたゲート駆動装置により駆動させられる。

このような構成のインバータの故障の原因の一つとして、駆動指令発生装置やゲート駆動装置の誤動作により上、下アームにそれぞれ接続されたＩＧＢＴが同時にオンしてしまい過大な電流が流れて破壊に至るいわゆるアーム短絡現象がある。このアーム短絡現象を防止する技術は特許文献１および特許文献２に開示されており、これらの技術では一方のアームがオンしている時には、常にもう一方のアームに対して、オン禁止信号を送る構成になっており、アーム短絡を防止できる。
特開昭５６−１４１７８２号公報 特開平８−２９８７８６号公報

しかしながら、上述の発明では以下に述べる問題があった。アーム短絡が発生して保護機能が働いた場合、一方のゲート駆動装置は対となるゲート駆動装置のオンを禁止する信号を発し、対アームではこの禁止信号を受けて即座にＩＧＢＴをオフする。この時、アーム短絡状態でＩＧＢＴがオフされるために過大な電流を遮断しなければならない。

一般にゲート駆動回路は、正常状態でのＩＧＢＴのスイッチング損失を減らすために、ゲート電流を抑制するゲート抵抗を小さく設定しているが、このような過大電流を遮断する場合に同様の低ゲート抵抗でＩＧＢＴをオフしてしまうと、電流の急激な減少により配線の寄生インダクタンスに過電圧が発生し、ＩＧＢＴが過電圧破壊し、信頼性が低下するという問題が起こる。

一方、この対策として、ゲート抵抗を大きくし電流の減少を緩やかにすると過電圧は防止できるが、ＩＧＢＴのスイッチング時の損失が増加し、冷却器の大型化や冷却ファンの追加などが必要となって、装置のサイズが増大したり、重量が増加すると言った問題も発生する。また、この構成にすると、正常動作時でもオフ時のゲート抵抗が大きくなるのでＩＧＢＴのゲートから見たゲート駆動回路のインピーダンスが大きくなり、ＩＧＢＴのゲートにノイズが混入した場合に、ゲート電圧が変動し易くなって、ＩＧＢＴが誤オンする場合があると言う問題があった。

本発明の電力変換装置は、少なくとも２個以上直列に接続された半導体スイッチング素子と、前記半導体スイッチング素子を駆動する少なくとも半導体スイッチング素子と同数の駆動回路と、前記半導体スイッチング素子の駆動信号を生成し、駆動信号を駆動回路に出力する指令部と、前記駆動回路内に設けられ、前記半導体スイッチング素子のスイッチング速度を制御する駆動抵抗と、前記複数の駆動回路の１つは前記複数の駆動回路のその他の駆動回路からの制御信号を入力され、前記半導体スイッチング素子のうち少なくとも２個以上が同時にオンした場合に、前記制御信号に従い前記半導体スイッチング素子の少なくとも１個をオフする同時オン防止回路を有する電力変換装置において、前記同時オン防止回路は、前記駆動指令と前記制御信号の各々の状態の組み合わせにより、前記駆動抵抗の値を変化させる機能を有することを特徴とする。

すなわち、２個直列に接続されたＩＧＢＴと、各々のＩＧＢＴを駆動するゲートドライバと、ＩＧＢＴの駆動信号を生成し、駆動信号をゲートドライバに出力する指令部と、ゲートドライバに設けられ、ＩＧＢＴのスイッチング速度を制御するゲート抵抗と、一方のゲートドライバは他方のゲートドライバからの制御信号を入力され、ＩＧＢＴが２個同時にオンした場合に、制御信号に従いＩＧＢＴの少なくとも１個をオフする同時オン防止回路を持ち、この同時オン防止回路が、駆動指令と制御信号の各々の状態の組み合わせにより、ゲート抵抗値を変化させる機能をもつ手段である。

また、上述のゲート抵抗値が、同時オン防止回路が動作してＩＧＢＴを遮断する際に大きくなるように設定されている手段である。

更に、上述のゲート抵抗値が一定期間だけ変化するようタイマ回路を設けた構成も好ましい。

本発明によれば、ＩＧＢＴのスイッチング時の損失を増大させることなく、保護機能動作時の大電流遮断による過電圧破壊を防止できるので、鉄道車両のインバータの小型軽量化、高信頼化に効果がある。

以下、本発明の実施の形態について、図面を参照して説明する。

図１に本発明の第一の実施例の電力変換装置を示すブロック図である。図１において、１００は上アームゲートドライバ、１０１は下アームゲートドライバ、１０２は上アームＩＧＢＴ、１０３は下アームＩＧＢＴ、１０４は論理部、１０５は正極電源端子、１０６は負極電源端子、１０７は出力端子、１１０は上アームＩＧＢＴ駆動回路、１１１は上アームＩＧＢＴゲート抵抗設定回路、１１２は下アームＩＧＢＴゲート抵抗設定回路、１１３は上アームＡＮＤ回路、１１４は上アームＩＧＢＴ駆動指令、１１５は下アームＩＧＢＴ駆動指令、１１６は下アームＩＧＢＴ許可指令、１１７は上アームＩＧＢＴ許可指令、１１８はゲート抵抗切替指令、１１９は上アームＩＧＢＴゲート電位、１２０は下アームＩＧＢＴゲート電位、１２１は上アームＩＧＢＴオン・オフ判定回路、１２２は下アームＩＧＢＴオン・オフ判定回路、１２３は下アームＡＮＤ回路、１２４は下アームＩＧＢＴ駆動回路である。

本実施例の動作を、図１を使い説明する。まず、上下アームのＩＧＢＴが両方ともオフの状態を想定する。その状態で、上アームＩＧＢＴ１０２をオンさせる場合には、その駆動指令を生成する論理部１０４から出力される上アームＩＧＢＴ駆動指令１１４にオン指令、すなわち”１”が出力され、ＡＮＤ回路１１３に入力される。一方、下アームＩＧＢＴ１０３はオフであるので、下アームＩＧＢＴゲート電位１２０はオフになっており、下アームＩＧＢＴオン・オフ判定回路１２２は上アームのオンを許可する”１”を上アームＩＧＢＴ許可指令１１７に出力する。上アームＡＮＤ回路１１３では入力が両方とも”１”になるため、出力が１になり、上アームＩＧＢＴ駆動回路１１０により上アームＩＧＢＴ１０２がオンする。

上アームＩＧＢＴ１０２がオンすると、上アームＩＧＢＴオン・オフ判定回路１２１は下アームＩＧＢＴ許可指令１１６を禁止を意味する”０”に反転し、下アームＡＮＤ回路１２３の出力が”０”に固定され、下アームＩＧＢＴ１０３のオンが禁止される。

上アームＩＧＢＴゲート設定回路１１１は上アームＩＧＢＴ駆動指令１１４と上アームＩＧＢＴ許可指令１１７の状態により上アームＩＧＢＴ駆動回路１１０に０か１の信号を出力する。上アームＩＧＢＴ駆動回路１１０は上アームＩＧＢＴゲート設定回路１１１からの信号を受けてゲート抵抗値を設定する。表１に上アームＩＧＢＴ駆動指令１１４及び上アームＩＧＢＴ許可指令１１７と、ゲート抵抗値の関係を示す。上アームＩＧＢＴがオンの場合を例にとると、正常時には下アームＩＧＢＴオン・オフ判定回路１２２から来る上アームＩＧＢＴ許可指令は１になっているために、ゲート抵抗はＲ１に設定されている。このＲ１という抵抗値は、ＩＧＢＴがターンオフする場合の損失や発生する過電圧などを考慮して決められた値である。

次に上アームＩＧＢＴがオンしているにもかかわらず、下アームＩＧＢＴがオンしてしまった異常時について考えると、上アームＩＧＢＴ駆動指令１１４が１の状態で上アームＩＧＢＴ許可指令１１７が０になるため、抵抗値はＲ１＋Ｒ２に設定される。上アームＩＧＢＴ許可指令１１７が０になると上アームＡＮＤ回路１１３の出力が０になり、上アームＩＧＢＴ駆動回路１１０の出力は０になってＩＧＢＴがオフする。この際、ゲート抵抗値はＲ１＋Ｒ２と正常時Ｒ１より大きく設定されているためにＩＧＢＴがゆっくりと遮断され、仮に上アームＩＧＢＴ１０２と下アームＩＧＢＴ１０３の同時オンによる過電流が流れていたとしても、ＩＧＢＴを破壊することなく遮断できる。

続いて、上アームＩＧＢＴ１０２がオフの場合を考える。上アームＩＧＢＴ１０２がオフの場合には、もともと電流が流れていないために遮断の必要が無く、抵抗値は正常時と同じＲ１に設定すればよい。オフ状態のゲート抵抗値を小さく設定しておくと、上アームＩＧＢＴ１０２のゲートから見た上アームゲートドライバのインピーダンスを低く保てる。ゲートドライバのインピーダンスが低いと、上アームＩＧＢＴ１０２のゲートから上アームＩＧＢＴ駆動回路１１０にノイズが入った場合でも、ノイズをゲートドライバから電源に逃がすことができ、上アームＩＧＢＴ１０２のゲート電圧の変動を防止できるというメリットがある。

図２には上アームＩＧＢＴゲート抵抗設定回路１１１と上アームＩＧＢＴオン・オフ判定回路１２１、及び上アームＩＧＢＴ駆動回路１１０の詳細構成が示してある。また、表１には上アームＩＧＢＴゲート設定回路１１１の真理値表を、図３にはタイムチャートを示す。図２、３及び表１を使って動作を説明する。

図３の時刻ｔ１以前では上アームＩＧＢＴ許可指令１１４が”０”（オフ）でインバータの出力電流は下アームフリーホイールダイオード１２６に流れている。この時、図２では、上アームＩＧＢＴ駆動指令１１４が”０”、下アームから送られてくる上アームＩＧＢＴ駆動許可指令１１７は”１”であり、上アームＡＮＤ回路１１３の出力は”０”となって、ＮＰＮトランジスタ２０９がオフ、ＰＮＰトランジスタ２１０がオンして、ＩＧＢＴのゲート電圧はオフ状態に保たれている。ＩＧＢＴのゲート電圧がオフ状態であるので、コンパレータ２１２の出力は”０”となり、下アームＩＧＢＴ許可指令１１６は下アームＩＧＢＴのオンを禁止する。上アームＩＧＢＴ駆動許可指令１１７が”１”で上アームＩＧＢＴ駆動指令１１４は”０”であるので、上アームＩＧＢＴゲート設定回路１１１の出力は”１”となり、ＭＯＳＦＥＴ２１１がオンして、抵抗２０８を短絡し、ゲート抵抗はＲ１となる。

この状態で、下アームＩＧＢＴ駆動指令が”１”（オン）から”０”（オフ）に変わるが、下アームフリーホイールダイオードに電流が流れているために、状態に変化は無い。

時刻ｔ１で上アームＩＧＢＴ許可指令１１７が”０”（オフ）から”１”（オン）になると上アームＡＮＤ回路１１３の出力が”１”となり、ＩＧＢＴがオンする。すると、ＩＧＢＴの電流は増加し、コレクタエミッタ電圧は減少する。上アームＩＧＢＴ１０２の電流は下アームフリーホイールダイオードのリカバリ現象によるピーク電流の後、負荷であるモータのインダクタンスにより決まる電流変化率で徐々に電流が増加してゆく（時刻ｔ１〜ｔ２）。この時、上アームＩＧＢＴ駆動指令１１４は”１”、上アームＩＧＢＴ駆動許可指令１１７は”１”であるので、ＩＧＢＴゲート設定回路１１１の出力は”１”となり、ゲート抵抗は変わらずにＲ１Ωとなる。

時刻ｔ２では上アームＩＧＢＴ駆動指令１１４が”０”になり、ＩＧＢＴがオフする。この時下アームＩＧＢＴ許可指令１１６は”１”に反転するが、上アームＩＧＢＴゲート設定回路１１１の出力は変わらず、ゲート抵抗値はＲ１Ωのために、上アームＩＧＢＴ１０２は通常の速度で遮断される。これにより上アームＩＧＢＴコレクタエミッタ電圧には時刻ｔ２に電流遮断による跳ね上がり電圧が発生する。

時刻ｔ２〜ｔ３はインバータの出力電流は再び下アームフリーホイールダイオードを流れており、下アームＩＧＢＴ許可指令１１６が変化しても、状態に変化は起きない。時刻ｔ３に上アームＩＧＢＴ駆動指令１１４が”１”になり、上アームＩＧＢＴ１０２がオンすると、再びインバータの出力電流は上アームＩＧＢＴ１０２を流れ、上アームＩＧＢＴのコレクタエミッタ電圧は低下する。

ここで、時刻ｔ４において、何らかの故障により下アームＩＧＢＴ駆動指令が”０”にも関わらず、ＩＧＢＴがオンした状態を想定する。下アームＩＧＢＴがオンすると、上下ＩＧＢＴが同時にオンして、プラスとマイナスの電源ラインを短絡するいわゆるアーム短絡状態になり、上下ＩＧＢＴには急激に過大な電流が流れる。このような過大な電流が短時間に下アームＩＧＢＴに流れ込むと、下アームＩＧＢＴのコレクタエミッタ電圧が同期して急峻に変動し、この電圧変動が、下アームＩＧＢＴのコレクタゲート間寄生容量（帰還容量）を介して、ゲート電圧を増加させる。ゲート電圧が増加すると、下アームＩＧＢＴオン・オフ判定回路１２２がオンを検知し、上アームＩＧＢＴ許可指令１１７を”０”に反転させる。

上アームＩＧＢＴ許可指令１１７が”０”になるとＩＧＢＴ１０２はオフする。この時、上アームＩＧＢＴゲート抵抗設定回路１１１の出力は”０”に反転し、ＭＯＳＦＥＴ２１１がオフしてゲート抵抗はＲ１＋Ｒ２Ωに増加する。遮断時のゲート抵抗が増加するために、遮断が始まる時刻ｔ５以降の電流の減少が緩やかとなり、上アームＩＧＢＴコレクタエミッタ電圧は一定値に抑制される。これに対して、本発明を適用していない場合には、点線で示すような急峻な電流の減少となり、上アームＩＧＢＴコレクタエミッタ電圧も点線で示すように高い跳ね上がり電圧が生じてＩＧＢＴが破壊してしまう。

以上のように、本発明を適用することでアーム短絡による過電流遮断時だけゲート抵抗を大きくして、遮断によるＩＧＢＴへの過電圧の印加を防止できる。また、異常発生時以外はゲート抵抗を小さい値に保っておけるために、オフ状態でゲートドライバに混入するノイズによるＩＧＢＴの誤動作を防止出来るという効果もある。

図４に本発明の第３の実施例を示す上アームＩＧＢＴのゲートドライバの回路を示す。第１の実施例と異なるのは、上ゲート抵抗設定回路１１１にタイマ回路４００を接続し、このタイマ回路４００により一定時間経過後（保護遮断終了後）に自動的に異常発生モードから通常動作モードに切り替える点である。図５の詳細図にて動作説明を行う。図５ではタイマ回路４００としてインバータ回路５００、５０１と、抵抗５０２、５０３、及びコンデンサ５０４から構成されている。

本回路の働きは、ＮＡＮＤ回路２００の出力が反転した場合、抵抗５０３とコンデンサ５０４に決まるＣＲ時定数だけ遅れてＮＡＮＤ回路２００の出力がＮＡＮＤ回路２００の入力にフィードバックされる。これによれば、異常が発生しＮＡＮＤ回路２００がゲート抵抗をＲ１＋Ｒ２に設定した時に、タイマ回路により決まる一定時間の後自動的にゲート抵抗をＲ１に戻す事が出来る。これにより、異常終了後もゲート抵抗が大きい状態を保つことが無くなり、速やかに正常状態に復帰させることが可能となる。

図６に本発明の第４の実施例のゲートドライバの詳細図を示す。本実施例では上アームの許可信号として、２つの異なるゲートドライバからの信号を受け、その信号によりゲート抵抗値を設定する構成になっている。この様な構成の回路としては例えば、図７に示す３レベル構成がある。図７は第４の実施例を適用したインバータ回路の例で、フィルタコンデンサ７１と７２が直列接続された電源ライン間にＩＧＢＴ７３と７６を直列に接続し、ＩＧＢＴ７３と７６の接続点とフィルタコンデンサ７１と７２の接続点の間にＩＧＢＴ７４と７５を逆直列につなぎ、出力端子ＭにＰ電位、Ｃ電位、Ｎ電位の３つの電位レベルを出力する構成となっている。

図７の構成のインバータの場合、アーム短絡が発生する組み合わせとして、ＩＧＢＴ７３と７６の他、ＩＧＢＴ７３と７５も考えられる。このため、ＩＧＢＴ許可指令は異なる２つのゲートドライバより送られてくるそれぞれの信号の情報を監視する必要がある。

図６の回路ではＩＧＢＴ駆動許可指令６０１と６０２、及びＩＧＢＴ駆動指令１１４からゲート抵抗値を決める構成となっており、この構成にすることにより図７のような３レベルインバータにも本発明を適用可能できるようになる。

これにより、異なる２つのアーム短絡経路がある３レベルインバータでも過電圧を発生させることなく過電流を遮断できる。

本実施例では本発明を３レベルインバータに適用した例について説明したが、もちろんこれに限定されるものではなく、４レベル以上でアーム短絡の組み合わせが３つ以上の場合にも同様に適用可能なことは当業者にとって明らかであろう。

また、以上の実施例ではＩＧＢＴインバータについて説明したが、ＭＯＳＦＥＴやバイポーラトランジスタなどのインバータに関しても同様の原理で同様の効果を得られる。

本発明の第１の実施例を示す図である。 本発明の第２の実施例を示す図である。 第２の実施例のタイムチャートを示す図である。 本発明の第３の実施例を示す図である。 本発明の第３の実施例の詳細回路を示す図である。 本発明の第４の実施例の詳細回路を示す図である。 本発明の第４の実施例の全体回路を示す図である。 従来技術を示す図である。 従来技術のタイムチャートを示す図である。

符号の説明

１００ 上アームゲートドライバ
１０１ 下アームゲートドライバ
１０２ 上アームＩＧＢＴ
１０３ 下アームＩＧＢＴ
１０４ 論理部
１０５ 正極電源端子
１０６ 負極電源端子
１０７ 出力端子
１１０ 上アームＩＧＢＴ駆動回路
１１１ 上アームＩＧＢＴゲート抵抗設定回路
１１２ 下アームＩＧＢＴゲート抵抗設定回路
１１３ 上アームＡＮＤ回路
１１４ 上アームＩＧＢＴ駆動指令
１１５ 下アームＩＧＢＴ駆動指令
１１６ 下アームＩＧＢＴ許可指令
１１７ 上アームＩＧＢＴ許可指令
１１８ ゲート抵抗値切替指令
１１９ 上アームＩＧＢＴゲート電位
１２０ 下アームＩＧＢＴゲート電位
１２１ 上アームＩＧＢＴオン・オフ判定回路
１２２ 下アームＩＧＢＴオン・オフ判定回路
１２３ 下アームＡＮＤ回路
１２４ 下アームＩＧＢＴ駆動回路
１２５ 上アームフリーホイールダイオード
１２６ 下アームフリーホイールダイオード
２００、６００ ＮＡＮＤ回路
２０１、５００、５０１ インバータ回路
２０２〜２０８、５０２、５０３ 抵抗
２０９ ＮＰＮトランジスタ
２１０ ＰＮＰトランジスタ
２１１ ＭＯＳＦＥＴ
２１２ コンパレータ
４００ タイマ回路
５０４ コンデンサ
６０１、６０２ 対アームからのＩＧＢＴ許可指令
７１、７２ フィルタコンデンサ
７３、７４、７５、７６ ３レベル電力変換装置に使用したＩＧＢＴ
８３ ＩＧＢＴ７３を駆動するゲートドライバ
８４ ＩＧＢＴ７４を駆動するゲートドライバ
８５ ＩＧＢＴ７５を駆動するゲートドライバ
８６ ＩＧＢＴ７６を駆動するゲートドライバ

Claims (3)

1. 少なくとも２個以上直列に接続された半導体スイッチング素子と、前記半導体スイッチング素子を駆動する少なくとも半導体スイッチング素子と同数の駆動回路と、前記半導体スイッチング素子の駆動信号を生成し、駆動信号を駆動回路に出力する指令部と、前記駆動回路内に設けられ、前記半導体スイッチング素子のスイッチング速度を制御する駆動抵抗と、前記複数の駆動回路の１つは前記複数の駆動回路のその他の駆動回路からの制御信号を入力され、前記半導体スイッチング素子のうち少なくとも２個以上が同時にオンした場合に、前記制御信号に従い前記半導体スイッチング素子の少なくとも１個をオフする同時オン防止回路を有する電力変換装置において、前記同時オン防止回路は、前記駆動信号と前記制御信号の各々の状態の組み合わせにより、前記駆動抵抗の値を変化させる機能を有し、少なくとも２個以上の半導体スイッチング素子が同時にオンした場合に、前記駆動抵抗の値を大きくすることを特徴とする電力変換装置。
2. 請求項１に記載の電力変換装置において、前記同時オン防止回路は、少なくとも２個以上の半導体スイッチング素子が同時にオンした場合に、一定期間だけ前記駆動抵抗の値を変化させるタイマー回路を有することを特徴とする電力変換装置。
3. 請求項１又は２に記載の電力変換装置において、前記半導体スイッチング素子がＩＧＢＴであることを特徴とする電力変換装置。

Images