JP5172486B2

JP5172486B2 - 同期点検出方法及び通信装置

Info

Publication number: JP5172486B2
Application number: JP2008154274A
Authority: JP
Inventors: 浩二池田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2008-06-12
Filing date: 2008-06-12
Publication date: 2013-03-27
Anticipated expiration: 2028-06-12
Also published as: US8232668B2; BRPI0915145A2; US20090310688A1; JP2009302839A; BRPI0915145B1; WO2009151153A1

Description

本発明は、同期点のタイミングを検出する同期点検出方法、及び、それを用いた電力線通信装置に関する。

近年、家庭内の電力線を通信用の伝送路として利用する電力線通信（ＰＬＣ：Power Line Communications）技術が実用化され、この技術を採用した電力線通信装置がＰＬＣモデム等の装置として市販されている。

例えば、共通の電力線に接続された第１の電力線通信装置と第２の電力線通信装置とが存在し、これらの間で双方向の通信を行う場合には、信号の伝送路である電力線は１つだけなので、第１の電力線通信装置が送出する信号と第２の電力線通信装置が送出する信号とが伝送路上で衝突することなく、しかも伝送路を効率的に利用して通信できるように、第１の電力線通信装置と第２の電力線通信装置との間で送受信のタイミングの同期を取る必要がある。

電力線通信においては、一般的に伝送路である電力線上にＡＣ１００Ｖなどの正弦波の交流電力が供給されるので、この交流電力の波形から基準となるタイミングを検出し、通信の同期のために利用することができる。すなわち、それぞれのＰＬＣモデムに電力線から共通の交流電力が印加されるので、それぞれのＰＬＣモデムが交流電力の波形から基準となるタイミングを検出することにより、各局（ＰＬＣモデム）が管理している通信のタイミングを一致させることが可能である。

電力線上に現れる交流波形に同期したタイミングを検出するためには、例えば発光ダイオードとフォトトランジスタとで構成されるフォトカプラが用いられる。フォトカプラを用いることにより、入力側の回路（電力線側）と出力側の回路とを電気的に絶縁し、入力側の波形のタイミングを簡単に検出することが可能になる。

例えば、図１６に示すようなフォトカプラを用いた検出回路を用いる。この検出回路では、入力される交流電圧が負極性の区間ではフォトカプラＰＣの発光ダイオードに電流が流れないため、フォトトランジスタにも電流が流れず、出力側のトランジスタＱ１がオフになって出力電圧（ＳＳ）が高電位（Ｈ）になる。また、入力される交流電圧が負極性からゼロクロス点を横切って正極性になる時に、この電圧がフォトカプラＰＣの所定の閾値を上回ると、フォトトランジスタに電流が流れて、出力側のトランジスタＱ１がオンになって出力電圧（ＳＳ）が低電位（Ｌ）に変化する。更に、交流電圧の半周期程度の時間を経過して入力される交流電圧が正極性からゼロクロス点に近づくときには、この電圧がフォトカプラＰＣの所定の閾値を下回ると、フォトトランジスタに十分な電流が流れなくなり、出力側のトランジスタＱ１がオフになって出力電圧（ＳＳ）が高電位（Ｈ）に変化する。なお、例えば、Ｒ１＝１００ｋΩもしくは４００ｋΩ、Ｒ２＝４．７ｋΩ、Ｒ３＝４．７ｋΩ、Ｒ４＝１００ｋΩ、Ｖｃｃ＝３．３Ｖとすることができる。

このような図１６に示す検出回路により、図１７に示すように電源の交流波形（入力信号：Vinput）に同期した矩形波の信号（出力信号：Voutput）を取り出すことができる。すなわち、交流波形の電圧が正極性の区間と負極性の区間とでレベルが二値的に変化する矩形波が得られる。従って、電源の交流波形の電圧が負極性から正極性に変化するゼロクロス点又は交流波形の電圧が正極性から負極性に変化するゼロクロス点のタイミングを検出できる。

なお、同期タイミングを検出する方法として、フォトダイオードを含むフォトカプラが所定の閾値に基づいて電源周期に同期した信号を生成する技術（例えば、特許文献１参照）、室外機から受信した伝送信号の受信タイミングのオンオフのタイミングと、交流電源のゼロクロス時刻から次の周期の伝送信号の受信タイミングを検知する技術（例えば、特許文献２参照）、電源周期に同期した基本周期と２倍周期から、電源周期の特定の位相の期間を検出する技術（例えば、特許文献３参照）が知られている。

特開平９−１１６５２５号公報特開平１０−２９０１８４号公報特開２００３−８４７９号公報

しかしながら、電源の交流波形のゼロクロス点を従来技術で検出する場合には、検出されるタイミングに比較的大きな検出誤差が発生する可能性がある。例えば、フォトカプラを利用する場合には、フォトカプラの電流伝達率（ＣＴＲ：ＣｕｒｒｅｎｔＴｒａｎｓｆｅｒＲａｔｉｏ）特性が誤差の原因になりうる。フォトカプラの電流伝達率は、出力側のフォトトランジスタに流れる電流と入力側の発光ダイオードに流れる電流との比を表す。フォトカプラの電流伝達率は、個体ばらつきとして一般的に５０〜３００程度の値をとり、更に経年変化や周囲温度の影響を受けて変化する可能性がある。

フォトカプラのＣＴＲが変化すると、フォトカプラ自体及び出力側に接続されるトランジスタの動作点（しきい値電圧：例えば０．７Ｖ）と電源の交流波形の電圧との関係が変化するので、交流波形のゼロクロス点を検出するタイミングにずれが生じる。

ここで、ＣＴＲが１／４に変化した場合の検出誤差についてのシミュレーション検証結果について説明する。図１６に示した回路において、ＣＴＲが１／４になる変化を模擬するために、フォトカプラの入力側に接続した抵抗Ｒ１の抵抗値が１００ｋΩから４００ｋΩに変化した場合（フォトダイオードに流れる電流が１／４になった場合と等価）に出力される信号の波形及びタイミングの変化をシミュレータ（ＳＰＩＣＥ）を用いて検証した。その結果、出力電圧の低レベル（Ｌ）から高レベル（Ｈ）への立ち上がりのタイミングについては、低レベルから高レベルへ変化する動作点電圧が０．８Ｖの場合を想定すると、図１８に示すように、ＣＴＲ変化前の出力信号（Voutput）とＣＴＲ変化後の出力信号（Voutput2）とは２２０μｓｅｃの時間差が発生することが確認できた。また、出力電圧の高レベルから低レベルへの立ち下がりのタイミングについては、高レベルから低レベルへ変化する動作点電圧が２．０Ｖの場合を想定すると、図１９に示すように、ＣＴＲ変化前の出力信号（Voutput）とＣＴＲ変化後の出力信号（Voutput2）とは２５０μｓｅｃの時間差が発生することが確認できた。

全体的な傾向としては、図２０に示すように、ＣＴＲが低下すると出力信号（矩形波）の立ち上がりは変化前と比べて時間的に前方にシフトし、立ち下がりは時間的に後方にシフトする。シフト時間は前方と後方とでほぼ等しい。これは、交流波形の電圧を二値信号に変換する回路（フォトカプラ等）の出力が高レベルから低レベルへ変化するために必要な入力電流（電圧）と、出力が低レベルから高レベルへ変化するために必要な入力電流（電圧）とがＣＴＲに応じて変化するためである。

交流波形のゼロクロス点を検出する際に上記のように大きな時間差（２２０〜２５０μｓｅｃ）が発生すると、前述のような電力線通信装置においては、通信のタイミングに大きな誤差が発生する可能性があるので、タイムスロットの時間幅が小さい場合のように時間的な余裕が小さい場合には、共通の伝送路である電力線上で信号の衝突等が生じ、高速な通信を妨げる可能性がある。

しかし、例えばＣＴＲ特性のばらつきが小さいフォトカプラ等の回路素子を選別したり、環境変化や経年変化等の影響を補償するような回路要素を追加したりすると大幅に製造コストが嵩むことになる。

本発明は、フォトカプラ等の回路素子の特性劣化の影響を低減し、交流波形に正確に同期したタイミングを検出することが可能な同期点検出方法及び電力線通信装置を提供することを目的とする。

本発明の同期点検出方法は、交流電源の交流波形から二値信号を生成する検出回路の出力に基づいて、前記交流波形の同期点を検出するための同期点検出方法であって、前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧未満から所定電圧以上に変化した時点を示す第１変化点を検出するステップと、前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧以上から所定電圧未満に変化した時点を示す第２変化点を検出するステップと、前記第１変化点から前記第１変化点に後続する前記第２変化点までの期間を示す第１期間の長さを計測するステップと、前記第２変化点から前記第２変化点に後続する前記第１変化点までの期間を示す第２期間の長さを計測するステップと、前記第１期間の長さと前記第２期間の長さとの差に基づいて、補正値を検出するステップと、前記補正値と前記第１変化点または前記第２変化点とに基づいて、前記同期点を検出するステップと、を有する。

この同期点検出方法によれば、フォトカプラ等の回路素子の特性劣化の影響を低減し、交流波形に正確に同期したタイミングを検出することが可能である。第１期間と第２期間との和（交流波形の１周期に相当）は一定であるため、上記タイミングのずれは、第１期間と第２期間との差分として現れる。そこで、この差分から求められる補正値を利用して同期点の正しいタイミングを検出することが可能になる。

また、本発明の同期点検出方法は、前記第１期間の長さをＴａとし、前記第２期間の長さをＴｂとした場合に、前記補正値が｜Ｔｂ−Ｔａ｜／４であってもよい。
また、本発明の同期点検出方法は、前記同期点が前記第２変化点から｜Ｔｂ−Ｔａ｜／４の期間が経過した時点であってもよい。

この同期点検出方法によれば、フォトカプラ等の回路素子の特性劣化の影響を低減し、交流波形に正確に同期したタイミングを検出することが可能である。例えば、交流波形の同期点は、経年変化や温度変化によりゼロクロス点と線対称にずれる。この場合、時間的に前方向のずれ量および後ろ方向のずれ量ΔＴは同等である。フォトカプラを検出器として用いた場合、第１期間はＣＴＲ特性が劣化するとΔＴ×２だけ短くなる。また、第２期間はＣＴＲ特性が劣化するとΔＴ×２だけ長くなる。したがって、第２期間と第１期間の差分時間の（１／４）はずれ量を補償するために必要な補正値と等価になる。この補正値を用いることで、正しい同期点を検出することが可能である。

また、本発明の同期点検出方法は、前記第１の期間の長さをＴａとし、前記第２の期間の長さをＴｂとした場合に、前記補正値がＴａ＋Ｔｂ＋｜Ｔｂ−Ｔａ｜／４であってもよい。
また、本発明の同期点検出方法は、前記同期点が前記第１変化点からＴａ＋Ｔｂ＋｜Ｔｂ−Ｔａ｜／４の期間が経過した時点であってもよい。

また、本発明の通信装置は、交流電源の交流波形の同期点を検出する通信装置であって、前記交流波形を変換して二値信号を出力する検出回路と、前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧未満から所定電圧以上に変化した時点を示す第１変化点を検出する第１変化点検出部と、前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧以上から所定電圧未満に変化した時点を示す第２変化点を検出する第２変化点検出部と、前記第１変化点から前記第１変化点に後続する前記第２変化点までの期間を示す第１期間の長さを計測する第１期間計測部と、前記第２変化点から前記第２変化点に後続する前記第１変化点までの期間を示す第２期間の長さを計測する第２期間計測部と、前記第１期間の長さと前記第２期間の長さとの差に基づいて、補正値を検出する補正値検出部と、前記補正値と前記第１変化点または前記第２変化点とに基づいて、前記同期点を検出する同期点検出部と、前記同期点に基づいて、他の通信装置との間で通信を行う通信部と、を備える。

この通信装置によれば、正確な同期に基づいて他の通信装置と通信を行うことが可能となるため、通信の品質を向上させることができる。したがって、例えば、通信に用いるタイムスロットの時間幅を短くし、かつ、タイムスロットの総数を増やしても、正確な同期が可能である。そのため、信号伝送速度の向上や伝送路の利用効率の向上が可能になる。

本発明は、フォトカプラ等の回路素子の特性劣化の影響を低減し、交流波形に正確に同期したタイミングを検出することが可能である。また、電力線通信における信号伝送速度の向上や伝送路の利用効率の向上が可能になる。

以下、本発明の実施形態の同期点検出方法および電力線通信装置について、図面を用いて説明する。

なお、本発明の実施形態の電力線通信装置は、同期点検出方法を行うための装置の一例である。以下、電力線通信装置により同期点検出を行うことを想定して説明する。

図１は、電力線通信装置の一例であるＰＬＣ（ＰｏｗｅｒＬｉｎｅＣｏｍｍｕｎｉｃａｔｉｏｎ）モデム１００の前面を示す外観斜視図、図２は、ＰＬＣモデム１００の背面を示す外観斜視図である。図１、図２に示すＰＬＣモデム１００は、筐体１０１を有しており、筐体１０１の前面には、図１に示すようにＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等の表示部１０５が設けられている。

また、筐体１０１の背面には、図２に示すように電源コネクタ１０２、及びＲＪ４５等のＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）用モジュラージャック１０３、及び動作モードを切換える切換えスイッチ１０４が設けられている。

また、筐体の上面には、ボタン１０６が設けられている。ボタン１０６は、ＰＬＣモデム１００を通信可能状態とするための処理（登録処理）を開始するためのセットアップボタンとしての機能を有する。尚、例示として筐体１０１の上面に設けるとしたが、この位置に限られることはない。

電源コネクタ１０２には、図示しない電源ケーブルが接続され、モジュラージャック１０３には、図示しないＬＡＮケーブルが接続される。なお、ＰＬＣモデム１００には、さらにＤｓｕｂ（Ｄ−ｓｕｂｍｉｎｉａｔｕｒｅ）コネクタを設け、Ｄｓｕｂケーブルを接続するようにしてもよい。

なお、電力線通信装置の一例としてＰＬＣモデム１００を示したが、電力線通信装置としては、ＰＬＣモデムを内蔵した電気機器でもよい。電気機器としては、例えば、テレビ、電話、ビデオデッキ、セットトップボックスなどの家電機器や、パーソナルコンピュータ、ファクス、プリンターなどの事務機器がある。

また、ＰＬＣモデム１００は、電力線７００に接続され、他のＰＬＣモデム１００と共に電力線通信システムを構成する。

次に、図３に、主にＰＬＣモデム１００のハードウェア構成の一例を示す。ＰＬＣ１００は、回路モジュール２００及びスイッチング電源３００を有している。スイッチング電源３００は、各種（例えば、＋１．２Ｖ、＋３．３Ｖ、＋１２Ｖ）の電圧を回路モジュール２００に供給するものであり、例えば、スイッチングトランス、ＤＣ−ＤＣコンバータ（いずれも図示せず）を含んで構成される。

回路モジュール２００には、メインＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）２１０、ＡＦＥ・ＩＣ（ＡｎａｌｏｇＦｒｏｎｔＥＮＤ・ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）２２０、イーサネットＰＨＹ・ＩＣ（Ｐｈｙｓｉｃａｌｌａｙｅｒ・ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）２３０、メモリ２４０、ローパスフィルタ（ＬＰＦ）２５１、ドライバＩＣ２５２、バンドパスフィルタ（ＢＰＦ）２６０、カプラ２７０、ＡＭＰ（増幅器）ＩＣ２８１、およびＡＤＣ（ＡＤ変換）ＩＣ２８２が設けられている。スイッチング電源３００及びカプラ２７０は、電源コネクタ１０２に接続され、さらに電源ケーブル６００、電源プラグ４００、コンセント５００を介して電力線７００に接続される。なお、メインＩＣ２１０は電力線通信を行う制御回路として機能する。

メインＩＣ２１０は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）２１１、ＰＬＣ・ＭＡＣ（ＰｏｗｅｒＬｉｎｅＣｏｍｍｕｎｉｃａｔｉｏｎ・ＭｅｄｉａＡｃｃｅｓｓＣｏｎｔｒｏｌｌａｙｅｒ）ブロック２１２、及びＰＬＣ・ＰＨＹ（ＰｏｗｅｒＬｉｎｅＣｏｍｍｕｎｉｃａｔｉｏｎ・Ｐｈｙｓｉｃａｌｌａｙｅｒ）ブロック２１３で構成されている。

ＣＰＵ２１１は、３２ビットのＲＩＳＣ（ＲｅｄｕｃｅｄＩｎｓｔｒｕｃｔｉｏｎＳｅｔＣｏｍｐｕｔｅｒ）プロセッサを実装している。ＰＬＣ・ＭＡＣブロック２１２は、送受信信号のＭＡＣ層（ＭｅｄｉａＡｃｃｅｓｓＣｏｎｔｒｏｌｌａｙｅｒ）を管理し、ＰＬＣ・ＰＨＹブロック２１３は、送受信信号のＰＨＹ層（Ｐｈｙｓｉｃａｌｌａｙｅｒ）を管理する。

ＡＦＥ・ＩＣ２２０は、ＤＡ変換器（ＤＡＣ；Ｄ／ＡＣｏｎｖｅｒｔｅｒ）２２１、ＡＤ変換器（ＡＤＣ；Ａ／ＤＣｏｎｖｅｒｔｅｒ）２２２、及び可変増幅器（ＶＧＡ；ＶａｒｉａｂｌｅＧａｉｎＡｍｐｌｉｆｉｅｒ）２２３で構成されている。カプラ２７０は、コイルトランス２７１、及びカップリング用コンデンサ２７２ａ、２７２ｂで構成されている。

なお、ＣＰＵ２１１は、メモリ２４０に記憶されたデータを利用して、ＰＬＣ・ＭＡＣブロック２１２、及びＰＬＣ・ＰＨＹブロック２１３の動作を制御するとともに、ＰＬＣモデム１００全体の制御も行う。

ＰＬＣモデム１００による通信は、概略次のように行われる。モジュラージャック１０３から入力されたデータは、イーサネットＰＨＹ・ＩＣ２３０を介してメインＩＣ２１０に送られ、デジタル信号処理を施すことによってデジタル送信信号が生成される。生成されたデジタル送信信号は、ＡＦＥ・ＩＣ２２０のＤＡ変換器（ＤＡＣ）２２１によってアナログ信号に変換され、ローパスフィルタ２５１、ドライバＩＣ２５２、カプラ２７０、電源コネクタ１０２、電源ケーブル６００、電源プラグ４００、コンセント５００を介して電力線７００に出力される。

電力線７００から受信された信号は、カプラ２７０を経由してバンドパスフィルタ２６０に送られ、ＡＦＥ・ＩＣ２２０の可変増幅器（ＶＧＡ）２２３でゲイン調整がされた後、ＡＤ変換器（ＡＤＣ）２２２でデジタル信号に変換される。そして、変換されたデジタル信号は、メインＩＣ２１０に送られ、デジタル信号処理を施すことによって、デジタルデータに変換される。変換されたデジタルデータは、イーサネットＰＨＹ・ＩＣ２３０を介してモジュラージャック１０３から出力される。

図３に示したＰＬＣモデム１００の機能上の構成例が図４に示されている。図４に示すように、ＰＬＣモデム１００は、データ通信器１０と、通信制御器２０と、ＡＣサイクル検出器３０とを備えている。

データ通信器１０は、図３に示すメインＩＣ２１０に含まれ、一般的なモデムと同様にデータ通信のための基本的な制御や変復調を含む信号処理を行う電気回路である。すなわち、図示しないパソコンなどの通信端末から出力されるデータ信号を変調して送信信号（データ）として出力すると共に、電力線７００側から入力されるデータ信号を受信信号（データ）として復調してパソコンなどの通信端末に出力する。また、電力線７００を使用できるかどうかを確認するために、データ通信器１０は、通信する前に、通信制御器２０に所定の通信要求信号を出力する。また、データ通信器１０は、通信制御器２０からの指示に基づいた周波数帯や時間帯にてデータ通信を行う。

通信制御器２０は、ＡＣサイクル検出器３０が出力する同期信号ＳＳのタイミングに同期して、複数種類のＰＬＣモデム１００が電力線７００上で共存するために必要な制御を行う。すなわち、データ通信器１０から入力される通信要求に従って、自局（ＰＬＣモデム１００）が電力線７００を使用するための優先権獲得のための制御を行う。また、他の通信装置（他のＰＬＣモデム１００）との間で優先権獲得のネゴシエーションを行うために、通信制御器２０は制御信号を電力線７００に送出し、電力線７００から制御信号を受信する。

ＡＣサイクル検出器３０は、複数種類のＰＬＣモデム１００が共通のタイミングで制御を実施するために必要な同期信号を生成する。実際には、電力線７００上には、商用電源波形、すなわち、日本では５０Ｈｚ又は６０Ｈｚの正弦波からなる交流電圧波形ＡＣが現れるので、この交流電圧波形ＡＣの電圧のゼロクロス点を検出し、このタイミングを基準とする同期信号ＳＳを生成する。なお、図４に示す同期信号ＳＳは、一例であるが、交流電圧波形ＡＣのゼロクロス点に同期した複数のパルスからなる矩形波である。交流電圧波形ＡＣは、電力線の交流波形の一例であって、交流電流波形や交流電力波形であってもよい。

次に、交流電圧波形ＡＣのタイミングを利用して同期を取る場合の共存処理に関する具体的な動作例について説明する。図５は、交流電圧波形ＡＣを利用した共存処理に関するタイムチャートであり、複数のＰＬＣモデム１００間で通信する場合の通信区間の割り当ての具体例を示すタイムチャートである。

ここでは、ＰＬＣモデム１００Ａおよび１００Ｂが電力線７００を介して電力線通信を行うことを想定して説明する。また、ＰＬＣモデム１００Ａおよび１００Ｂの両者に共通する説明は、単にＰＬＣモデム１００として説明する。

ＰＬＣモデム１００は、ある期間（例えばｎ秒間）を等間隔で複数の小区間に区分し、それぞれの小区間を独立した通信用のタイムスロットとして時分割で使用している。タイムスロットの構成は周期性を有しており、その周期の開始点は、ゼロクロス点などの同期点と同期させる。

図５に示すように、制御信号の送受信のために利用される制御信号区間と、データ信号の送受信のために利用されるデータ通信用区間とが設けてあり、これらの区間は周期的に繰り返し現れる。また、データ通信用区間は、例えば４つのタイムスロットＡ１、Ａ２、Ａ３、Ａ４に区分されている。更に、制御信号区間の内側には、タイムスロットＡ１の使用権を要求するための区間ａ１と、タイムスロットＡ２の使用権を要求するための区間ａ２と、タイムスロットＡ３の使用権を要求するための区間ａ３と、タイムスロットＡ４の使用権を要求するための区間ａ４とが設けてある。

本実施形態では、データ通信方式として同じ通信方式の場合を例示しているが、一般的にはデータ通信方式は複数存在し、ＰＬＣモデムで異なる場合がある。制御信号のみ常に共通である。

例えば、図５に示すように、区間ａ１でＰＬＣモデム１００ＡがタイムスロットＡ１の使用権を要求し、タイムスロットＡ１の獲得に成功すると、タイムスロットＡ１のタイミングはＰＬＣモデム１００Ａにとっては送信に利用可能な状態（ＵＳＥステータス）になり、ＰＬＣモデム１００Ｂにとっては送信できない待機状態（ＷＡＩＴステータス）になる。また、区間ａ３でＰＬＣモデム１００ＢがタイムスロットＡ３の使用権を要求し、タイムスロットＡ３の獲得に成功すると、タイムスロットＡ３のタイミングはＰＬＣモデム１００Ｂにとっては送信に利用可能な状態（ＵＳＥステータス）になり、ＰＬＣモデム１００Ａにとっては送信できない待機状態（ＷＡＩＴステータス）になる。

続いて、制御信号区間を使用してネゴシエーションのための制御信号を送受信する通信制御器２０の内部機能構成について説明する。図６は本発明の実施形態における通信制御器の概略構成を示すブロック図である。

図６に示すように、通信制御器２０は制御部２１、信号発生器２２、Ｄ／Ａ変換器２３、ローパスフィルタ２４、バンドパスフィルタ２５、ＡＧＣ回路２６、Ａ／Ｄ変換器２７、及びＦＦＴ（高速フーリエ変換）回路２８を備えている。

制御部２１は、図３に示されるメインＩＣ２１０のＰＬＣ・ＭＡＣブロック２１２に含まれ、データ通信器１０から入力される通信要求や、図４に示す制御信号に従い、ＡＣサイクル検出器３０から入力される同期信号ＳＳのタイミングに同期して通信制御器２０の全体の制御を行うデジタル回路である。

信号発生器２２は、図３に示されるメインＩＣ２１０のＰＬＣ・ＰＨＹブロック２１３に含まれ、制御部２１の指示に従って、電力線７００に接続された他のＰＬＣモデムとの間のネゴシエーションに必要な信号の波形パターンを発生する。この信号はマルチキャリア信号であり、この形態ではＯＦＤＭ信号が制御信号として生成される。なお、変調方式としては、特にＯＦＤＭに限る必要はなく、例えば、Ｗ−ＯＦＤＭ（ウェーブレット変換をベースとしたＯＦＤＭ）やＳＳを用いてよい。

Ｄ／Ａ変換器２３は、図３に示されるＡＦＥ・ＩＣ２２０のＤＡＣブロック２２１に含まれ、信号発生器２２から出力されるデジタルのＯＦＤＭ信号をアナログ信号に変換する。ローパスフィルタ（ＬＰＦ）（バンドパスフィルタでもよい）２４は、図３に示されるＬＰＦブロック２５１に含まれ、前述の制御信号帯域の周波数成分だけを電力線７００に出力するために不要な周波数成分の通過を阻止する。

バンドパスフィルタ（ＢＰＦ）２５は、図３に示されるＢＰＦブロック２６０に含まれ、電力線７００上に現れた信号の中から制御信号帯域の周波数成分だけを抽出してＡＧＣ回路２６に出力する。ＡＧＣ回路２６は、図３に示されるＡＦＥ・ＩＣ２２０のＶＧＡブロック２２３に含まれ、減衰して入力された信号が規定のレベルになるように、自動的に利得を制御して信号を増幅する。

Ａ／Ｄ変換器２７は、図３に示されるＡＦＥ・ＩＣ２２０のＡＤＣブロック２２２に含まれ、ＡＧＣ回路２６から入力されるアナログ信号をデジタル信号に変換する。ＦＦＴ回路２８は、図３に示されるメインＩＣ２１０のＰＬＣ・ＰＨＹブロック２１３に含まれ、Ａ／Ｄ変換器２７から入力されるデジタル信号に対して所定の高速フーリエ変換処理を施し、時間領域で並んで現れるマルチキャリア信号を周波数領域の信号に変換する。ＦＦＴ回路２８は、例えば１２８ポイントのＦＦＴ処理を行えばよい。なお、ＦＦＴ回路２８の代わりに相関器を用いてもよい。

制御部２１は、ＦＦＴ回路２８が出力する信号を調べて、他のＰＬＣモデム１００が制御信号として送出した信号の有無を確認する。

このように、通信制御部２０は、ＡＣサイクル検出器３０が交流電圧波形ＡＣに基づいて生成する同期信号のタイミングに同期して制御を実施するので、共通の電力線７００に接続された他のＰＬＣモデム１００との間で制御のタイミングを同期させることが可能である。

ところで、図４に示すＡＣサイクル検出器３０は、電源の交流電圧波形の電圧が、負極性の電圧からゼロクロス点を横切って正極性に変化するタイミングや、正極性の電圧からゼロクロス点を横切って負極性に変化するタイミングをゼロクロス点として検出する回路であるが、実際には、入力電圧がトランジスタなどの能動素子の特性によって定まる所定の閾値を超えたかどうか、あるいは所定の閾値を下回ったかどうかを表す二値信号を同期信号ＳＳとして出力する。

ＡＣサイクル検出器３０としては、例えば、先に説明した図１６に示した検出回路を用いることができる。図１６に示す検出回路においては、発光ダイオードとフォトトランジスタとで構成されるフォトカプラＰＣを利用して入力される交流電圧から二値信号の出力電圧を生成している。なお、ＡＣサイクル検出器３０から出力される同期信号ＳＳが高電位（Ｈ）から低電位（Ｌ）に変化するタイミング及び同期信号ＳＳが低電位（Ｌ）から高電位（Ｈ）に変化するタイミングは、先に説明した図２０に示すように、交流波形の実際のゼロクロス点からずれることがある。そこで、ゼロクロス点などの同期点が所望のタイミングからずれている場合であっても、正しい同期点のタイミングを検出できるように、通信制御器２０内の制御部２１は、以下に説明するような処理を行っている。

（同期点検出に関する処理例１）
処理例１について、図７及び図８を参照しながら説明する。図７は正しい同期点を検出するための処理例１を示すフローチャートである。図８は図７に示す処理に対応する信号のタイミングを表すタイムチャートである。なお、図８中に破線で示す同期信号ＳＳは、特性の変化に応じたタイミングの変動を表している。

図７に示すステップＳ１１では、制御部２１は、ＡＣサイクル検出器３０の出力信号である同期信号ＳＳの電位を監視して、これが高レベル（Ｈ）から低レベル（Ｌ）に立ち下がる点Ｐａ（図８に示す第１変化点であるＰａ（１）に相当）のタイミングを検出する。また、ここで時間を測定するためのタイマ（図示せず）を起動する。

ステップＳ１２では、制御部２１は、同期信号ＳＳの電位を監視して、これが低レベル（Ｌ）から高レベル（Ｈ）に立ち上がる点Ｐｂ（図８に示す第２変化点であるＰｂ（１）に相当）のタイミングを検出する。

ステップＳ１３では、制御部２１は、タイマを調べることにより、ステップＳ１１で点Ｐａを検出してからステップＳ１２で点Ｐｂを検出するまでの時間、すなわち図８に示す第１期間である期間Ｔａの長さを測定する。また、ここでタイマを再起動する。なお、期間Ｔａは、

ステップＳ１４では、制御部２１は、同期信号ＳＳの電位を監視して、これが高レベル（Ｈ）から低レベル（Ｌ）に立ち下がる点Ｐａ（図８に示すＰａ（２）に相当）のタイミングを検出する。

ステップＳ１５では、制御部２１は、タイマを調べることにより、ステップＳ１２で点Ｐｂ（１）を検出してからステップＳ１４で点Ｐａ（２）を検出するまでの時間、すなわち図８に示す第２期間である期間Ｔｂの長さを測定する。

ステップＳ１６では、制御部２１は、補正値を計算する。具体的には、ステップＳ１３で得られた期間Ｔａの長さとステップＳ１５で得られた期間Ｔｂの長さとの差分の絶対値の（１／４）を補正値とする。

ステップＳ１７では、制御部２１は、同期信号ＳＳの電位を監視して、これが低レベル（Ｌ）から高レベル（Ｈ）に立ち上がる点Ｐｂ（図８に示すＰｂ（２）に相当）のタイミングを検出する。このタイミングを検出すると次のステップＳ１８に進む。

ステップＳ１８では、補正値の値をタイマにセットし、点Ｐｂ（２）を検出した時点からの経過時間を監視する。そして、点Ｐｂ（２）から補正値の時間（（Ｔｂ−Ｔａ）／４）を経過した時点を正しい同期点として検出する。

なお、図７に示した処理については、マイクロプロセッサのソフトウェア処理によって実現することもできるが、時間的に余裕がない場合には専用の論理回路を用いて処理すればよい。

図８に実線で示す同期信号ＳＳと破線で示す同期信号ＳＳとの違いから分かるように、フォトカプラＰＣ等の特性変化に伴って例えば同期信号ＳＳの立ち上がりのタイミングが時間的に前方にΔＴ１移動すると、立ち下がりのタイミングは時間的に後方にΔＴ２だけ移動する。ΔＴ１とΔＴ２は同等の時間になる。従って、検出される期間Ｔｂ’は、変化前のＴｂと比べて（ΔＴ１＋ΔＴ２）だけ長くなる。一方、検出される期間Ｔａ’は変化前のＴａと比べて（ΔＴ１＋ΔＴ２）だけ短くなる。従って、同期信号ＳＳの立ち上がりのタイミングから（(｜Ｔｂ−Ｔａ｜)／４）で表される補正値の時間だけ遅れた時点を同期点に修正すれば、この同期点を正しいゼロクロス点に近づけることができる。

（同期点検出に関する処理例２）
処理例２について、図９及び図１０を参照しながら説明する。図９は正しい同期点を検出するための処理例２を示すフローチャートである。図１０は図９に示す処理に対応する信号のタイミングを表すタイムチャートである。

図９に示すステップＳ２１では、制御部２１は、ＡＣサイクル検出器３０の出力信号である同期信号ＳＳの電位を監視して、これが高レベル（Ｈ）から低レベル（Ｌ）に立ち下がる点Ｐａ（図１０に示すＰａ（１）に相当）のタイミングを検出する。また、ここで時間を測定するためのタイマ（図示せず）を起動する。

ステップＳ２２では、制御部２１は、同期信号ＳＳの電位を監視して、これが低レベル（Ｌ）から高レベル（Ｈ）に立ち上がる点Ｐｂ（図１０に示すＰｂ（１）に相当）のタイミングを検出する。

ステップＳ２３では、制御部２１は、タイマを調べることにより、ステップＳ２１で点Ｐａを検出してからステップＳ２２で点Ｐｂを検出するまでの時間、すなわち図１０に示す期間Ｔａの長さを測定する。また、ここでタイマを再起動する。

ステップＳ２４では、制御部２１は、同期信号ＳＳの電位を監視して、これが高レベル（Ｈ）から低レベル（Ｌ）に立ち下がる点Ｐａ（図１０に示すＰａ（２）に相当）のタイミングを検出する。

ステップＳ２５では、制御部２１は、タイマを調べることにより、ステップＳ２２で点Ｐｂ（１）を検出してからステップＳ２４で点Ｐａ（２）を検出するまでの時間、すなわち図１０に示す期間Ｔｂの長さを測定する。また、タイマの値を読み取った後で直ちにこのタイマを再起動する。

ステップＳ２６では、制御部２１は、交流電圧波形ＡＣの１周期の期間Ｔ０を求める。すなわち、ステップＳ２３で検出した期間ＴａとステップＳ２５で検出した期間Ｔｂとの和が１周期期間Ｔ０になる。

ステップＳ２７では、制御部２１は、補正値を計算する。具体的には、ステップＳ２６で求めた１周期期間Ｔ０から誤差分に相当する値（（｜Ｔａ−Ｔｂ｜）／４）を差し引いた結果を補正値とする。

ステップＳ２８では、制御部２１は、ステップＳ２５で再起動したタイマの値（経過時間）を監視して、この値がステップＳ２７で求めた補正値に達したか否かを調べる。つまり、図１０に示す点Ｐａ（２）からの経過時間が補正値に達したかどうかを識別する。

タイマの値が補正値に達した場合には、ステップＳ２８からステップＳ２９に進み、制御部２１は、この時点を正しい同期点として検出する。

なお、図９に示した処理については、マイクロプロセッサのソフトウェア処理によって実現することもできるが、時間的に余裕がない場合には専用の論理回路を用いて処理すればよい。

図１０に実線で示す同期信号ＳＳと破線で示す同期信号ＳＳとの違いから分かるように、フォトカプラＰＣ等の特性変化に伴って例えば同期信号ＳＳの立ち上がりのタイミングが時間的に前方にΔＴ１移動すると、立ち下がりのタイミングは時間的に後方にΔＴ２だけ移動する。ΔＴ１とΔＴ２は同等の時間になる。従って、検出される期間Ｔｂ’は、変化前のＴｂと比べて（ΔＴ１＋ΔＴ２）だけ長くなる。一方、検出される期間Ｔａ’は変化前のＴａと比べて（ΔＴ１＋ΔＴ２）だけ短くなる。従って、同期信号ＳＳの立ち上がり又は立ち下がりのタイミングから誤差分の時間（(｜Ｔｂ−Ｔａ｜)／４）だけ修正した点を正しい同期点として検出すれば、この同期点を正しいゼロクロス点に近づけることができる。

但し、例えば図１０における同期点は、立ち下がり点Ｐａ（３）よりも時間的に少し前方に位置しているので、立ち下がり点Ｐａ（３）を検出した後では修正できない。そこで、１周期期間Ｔ０から誤差分を差し引いた結果を補正値として採用している。

（同期点検出に関する処理例３）
処理例３について、図１１及び図１２を参照しながら説明する。図１１は正しい同期点を検出するための処理例３を示すフローチャートである。図１２は図１１に示す処理に対応する信号のタイミングを表すタイムチャートである。

図１１に示すステップＳ３１では、制御部２１は、ＡＣサイクル検出器３０の出力信号である同期信号ＳＳの電位を監視して、これが高レベル（Ｈ）から低レベル（Ｌ）に立ち下がる点Ｐａ（図１２に示すＰａ（１）に相当）のタイミングを検出する。また、ここで時間を測定するためのタイマ（図示せず）を起動する。

ステップＳ３２では、制御部２１は、同期信号ＳＳの電位を監視して、これが低レベル（Ｌ）から高レベル（Ｈ）に立ち上がる点Ｐｂ（図１２に示すＰｂ（１）に相当）のタイミングを検出する。

ステップＳ３３では、制御部２１は、タイマを調べることにより、ステップＳ３１で点Ｐａを検出してからステップＳ３２で点Ｐｂを検出するまでの時間、すなわち図１２に示す期間Ｔａの長さを測定する。

ステップＳ３４では、制御部２１は、補正値を求める。具体的には、ステップＳ３３で得られた期間Ｔａの長さの半分の時間を補正値に決定する。

ステップＳ３５では、制御部２１は、同期信号ＳＳの電位を監視して、これが高レベル（Ｈ）から低レベル（Ｌ）に立ち下がる点Ｐａ（図１２に示すＰａ（２）に相当）のタイミングを検出する。

ステップＳ３６では、制御部２１は、タイマにステップＳ３４で決定した補正値をセットしてタイマを再起動し、補正値の時間が経過するまで待機する。そして、補正値の時間が経過した時点を正しい同期点として検出する。

図１２に実線で示す同期信号ＳＳと破線で示す同期信号ＳＳとの違いから分かるように、フォトカプラＰＣ等の特性変化に伴って例えば同期信号ＳＳの立ち上がりのタイミングが時間的に前方にΔＴ１移動すると、立ち下がりのタイミングは時間的に後方にΔＴ２だけ移動する。ΔＴ１とΔＴ２は同等の時間になる。従って、検出される期間Ｔａ’は変化前のＴａと比べて（ΔＴ１＋ΔＴ２）だけ短くなる。

しかし、ΔＴ１とΔＴ２の長さは同等の時間なので、点Ｐａと次の点Ｐｂとの中央のタイミングについては、交流波形の所定の位相（ここでは９０度）とのずれがほとんど生じない。そこで、同期信号ＳＳの立ち下がりのタイミングから期間Ｔａの半分に相当する補正値を経過した時点を同期点として採用すれば、特性の変化による影響を低減できる。

（同期点検出に関する処理例４）
処理例４について、図１３及び図１４を参照しながら説明する。図１３は正しい同期点を検出するための処理例４を示すフローチャートである。図１４は図１３に示す処理に対応する信号のタイミングを表すタイムチャートである。

図１３に示すステップＳ４１では、制御部２１は、ＡＣサイクル検出器３０の出力信号である同期信号ＳＳの電位を監視して、これが低レベル（Ｌ）から高レベル（Ｈ）からに立ち上がる点Ｐａ（図１４に示すＰａ（１）に相当）のタイミングを検出する。また、ここで時間を測定するためのタイマ（図示せず）を起動する。

ステップＳ４２では、制御部２１は、同期信号ＳＳの電位を監視して、これが高レベル（Ｈ）から低レベル（Ｌ）に立ち下がる点Ｐｂ（図１４に示すＰｂ（１）に相当）のタイミングを検出する。

ステップＳ４３では、制御部２１は、タイマを調べることにより、ステップＳ４１で点Ｐａを検出してからステップＳ４２で点Ｐｂを検出するまでの時間、すなわち図１４に示す期間Ｔｂの長さを測定する。

ステップＳ４４では、制御部２１は、補正値を求める。具体的には、ステップＳ４３で得られた期間Ｔｂの長さの半分の時間を補正値に決定する。

ステップＳ４５では、制御部２１は、同期信号ＳＳの電位を監視して、これが低レベル（Ｌ）から高レベル（Ｈ）に立ち上がる点Ｐａ（図１４に示すＰａ（２）に相当）のタイミングを検出する。

ステップＳ４６では、制御部２１は、タイマにステップＳ４４で決定した補正値をセットしてタイマを再起動し、補正値の時間が経過するまで待機する。そして、補正値の時間が経過した時点を正しい同期点として検出する。

図１４に実線で示す同期信号ＳＳと破線で示す同期信号ＳＳとの違いから分かるように、フォトカプラＰＣ等の特性変化に伴って例えば同期信号ＳＳの立ち上がりのタイミングが時間的に前方にΔＴ１移動すると、立ち下がりのタイミングは時間的に後方にΔＴ２だけ移動する。ΔＴ１とΔＴ２は同等の時間になる。従って、検出される期間Ｔｂ’は変化前のＴｂと比べて（ΔＴ１＋ΔＴ２）だけ長くなる。

しかし、ΔＴ１とΔＴ２の長さは同等の時間なので、点Ｐａと次の点Ｐｂとの中央のタイミングについては、交流波形の所定の位相（ここでは２７０度）とのずれがほとんど生じない。そこで、同期信号ＳＳの立ち上がりのタイミング（Ｐａ（２））から期間Ｔｂの半分に相当する補正値を経過した時点を同期点として採用すれば、特性の変化による影響を低減できる。

前述の各処理を行うことによって得られる同期点の誤差の低減に関する具体的な数値が図１５にまとめて示してある。図１５において、「立ち上がり点」及び「立ち下がり点」の数値（時間）は補正前の同期点のずれ量を表し、「同期点１」は図７に示す処理を行った結果として得られる同期点に関するずれ量を表し、「同期点２」は図９に示す処理を行った結果として得られる同期点に関するずれ量を表し、「同期点３」は図１１に示す処理を行った結果として得られる同期点に関するずれ量を表し、「同期点４」は図１３に示す処理を行った結果として得られる同期点に関するずれ量を表している。

図１５に示す結果から分かるように、図７、図９、図１１、図１３のいずれかに示す処理を行うことにより、同期点の検出精度を大幅に改善することが可能になる。

さらに、同期点の検出精度を改善することで、下記の効果も期待できる。

先に説明した図５に示す例では、分割されたタイムスロットが４つの場合を想定しているが、各タイムスロットの時間幅を短くすれば、同じ長さのデータ通信用区間の中により多くのタイムスロットを配置することが可能になる。タイムスロットの数を増やすことにより、ＰＬＣモデム１００Ａが送信に利用可能なタイムスロットの数とＰＬＣモデム１００Ｂが送信に利用可能なタイムスロットの数との比率を細かく調整することが可能になり、伝送路の利用効率を高めて効率の良い通信が実現する。

同期点の検出精度を向上させることで、電力線通信を行うためのタイムスロットの時間幅を短くし、かつ、タイムスロットの総数を増やすことが可能であり、通信速度の向上や伝送路の利用効率の向上が可能である。

以上のように、本発明は、フォトカプラ等の回路素子の特性劣化の影響を低減し、交流波形に正確に同期したタイミングを検出することが可能な同期点検出方法及び電力線通信装置等として有用である。

本発明の実施形態におけるＰＬＣモデムの前面を示す外観斜視図本発明の実施形態におけるＰＬＣモデムの背面を示す外観斜視図本発明の実施形態におけるＰＬＣモデムのハードウェアの一例を示した図本発明の実施形態におけるＰＬＣモデムの機能構成の一例を示すブロック図本発明の実施形態における交流電圧波形を利用した共存処理の一例を示すタイムチャート本発明の実施形態における通信制御器の概略構成を示すブロック図本発明の実施形態における同期点を検出するための処理例１を示すフローチャート本発明の実施形態における同期点を検出するための処理例１に対応する信号のタイミングを表すタイムチャート本発明の実施形態における同期点を検出するための処理例２を示すフローチャート本発明の実施形態における同期点を検出するための処理例２に対応する信号のタイミングを表すタイムチャート本発明の実施形態における同期点を検出するための処理例３を示すフローチャート本発明の実施形態における同期点を検出するための処理例３に対応する信号のタイミングを表すタイムチャート本発明の実施形態における同期点を検出するための処理例４を示すフローチャート本発明の実施形態における同期点を検出するための処理例４に対応する信号のタイミングを表すタイムチャート本発明の実施形態における補正前及び補正後の同期点のずれ量を示す図交流電源の交流波形に同期した信号を検出するためのフォトカプラを用いた検出回路の構成例を示す電気回路図フォトカプラを用いた検出回路の入力信号電圧及び出力信号電圧の波形の具体例を示す波形図ＣＴＲの異なるフォトカプラを用いた検出回路の出力信号電圧の立ち上がり時の波形の具体例を示す波形図ＣＴＲの異なるフォトカプラを用いた検出回路の出力信号電圧の立ち下がり時の波形の具体例を示す波形図フォトカプラを用いた検出回路の特性変化に伴って生じる出力信号電圧のタイミングの変化の具体例を示す波形図

符号の説明

１００、１００Ａ、１００Ｂ電力線通信用モデム（ＰＬＣモデム）
１０１筐体
１０２電源コネクタ
１０３ＬＡＮ用モジュラージャック
１０４切換えスイッチ
１０５表示部
１０６ボタン
２００回路モジュール
２１０メインＩＣ
２１１ＣＰＵ
２１２ＰＬＣ・ＭＡＣブロック
２１３ＰＬＣ・ＰＨＹブロック
２２０ＡＦＥＩＣ
２２１ＤＡＣ
２２２ＡＤＣ
２２３ＶＧＡ
２３０イーサネットＰＨＹ・ＩＣ
２４０メモリ
２５１ＬＰＦ
２５２ドライバＩＣ
２６０ＢＰＦ
２７０カプラ
２７１コイルトランス
２７２ａ、２７２ｂカップリング用コンデンサ
２８１ＡＭＰ・ＩＣ
２８２ＡＤＣ・ＩＣ
３００スイッチング電源
４００電源プラグ
５００コンセント
６００電源ケーブル
７００電力線
１０データ通信器
２０通信制御器
２１制御部
２２信号発生部
２３Ｄ／Ａ変換器
２４ローパスフィルタ
２５バンドパスフィルタ
２６ＡＧＣ回路
２７Ａ／Ｄ変換器
２８ＦＦＴ回路
３０ＡＣサイクル検出器
ＰＣフォトカプラ

Claims

交流電源の交流波形から二値信号を生成する検出回路の出力に基づいて、前記交流波形の同期点を検出するための同期点検出方法であって、
前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧未満から所定電圧以上に変化した時点を示す第１変化点を検出するステップと、
前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧以上から所定電圧未満に変化した時点を示す第２変化点を検出するステップと、
前記第１変化点から前記第１変化点に後続する前記第２変化点までの期間を示す第１期間の長さを計測するステップと、
前記第２変化点から前記第２変化点に後続する前記第１変化点までの期間を示す第２期間の長さを計測するステップと、
前記第１期間の長さと前記第２期間の長さとの差に基づいて、補正値を検出するステップと、
前記補正値と前記第１変化点または前記第２変化点とに基づいて、前記同期点を検出するステップと、
を有する同期点検出方法。
請求項１に記載の同期点検出方法であって、
前記第１期間の長さをＴａとし、前記第２期間の長さをＴｂとした場合に、前記補正値は｜Ｔｂ−Ｔａ｜／４である
同期点検出方法。
請求項２に記載の同期点検出方法であって、
前記同期点は前記第２変化点から｜Ｔｂ−Ｔａ｜／４の期間が経過した時点である
同期点検出方法。
請求項１に記載の同期点検出方法であって、
前記第１の期間の長さをＴａとし、前記第２の期間の長さをＴｂとした場合に、前記補正値はＴａ＋Ｔｂ＋｜Ｔｂ−Ｔａ｜／４である
同期点検出方法。
請求項４に記載の同期点検出方法であって、
前記同期点は前記第１変化点からＴａ＋Ｔｂ＋｜Ｔｂ−Ｔａ｜／４の期間が経過した時点である
同期点検出方法。
交流電源の交流波形の同期点を検出する通信装置であって、
前記交流波形を変換して二値信号を出力する検出回路と、
前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧未満から所定電圧以上に変化した時点を示す第１変化点を検出する第１変化点検出部と、
前記検出回路から出力される二値信号に基づいて、前記交流波形の電圧が所定電圧以上から所定電圧未満に変化した時点を示す第２変化点を検出する第２変化点検出部と、
前記第１変化点から前記第１変化点に後続する前記第２変化点までの期間を示す第１期間の長さを計測する第１期間計測部と、
前記第２変化点から前記第２変化点に後続する前記第１変化点までの期間を示す第２期間の長さを計測する第２期間計測部と、
前記第１期間の長さと前記第２期間の長さとの差に基づいて、補正値を検出する補正値検出部と、
前記補正値と前記第１変化点または前記第２変化点とに基づいて、前記同期点を検出する同期点検出部と、
前記同期点に基づいて、他の通信装置との間で通信を行う通信部と、
を備える通信装置。