JP5165731B2 - 局所露光装置及び局所露光方法 - Google Patents

局所露光装置及び局所露光方法 Download PDF

Info

Publication number
JP5165731B2
JP5165731B2 JP2010148484A JP2010148484A JP5165731B2 JP 5165731 B2 JP5165731 B2 JP 5165731B2 JP 2010148484 A JP2010148484 A JP 2010148484A JP 2010148484 A JP2010148484 A JP 2010148484A JP 5165731 B2 JP5165731 B2 JP 5165731B2
Authority
JP
Japan
Prior art keywords
substrate
processed
light
photosensitive film
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010148484A
Other languages
English (en)
Other versions
JP2012013814A (ja
Inventor
義治 太田
茂 森山
雄宣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010148484A priority Critical patent/JP5165731B2/ja
Priority to KR1020110052622A priority patent/KR101672559B1/ko
Priority to US13/171,972 priority patent/US9146481B2/en
Priority to TW100122831A priority patent/TWI491999B/zh
Priority to CN201110184492.0A priority patent/CN102314093B/zh
Publication of JP2012013814A publication Critical patent/JP2012013814A/ja
Application granted granted Critical
Publication of JP5165731B2 publication Critical patent/JP5165731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70791Large workpieces, e.g. glass substrates for flat panel displays or solar panels
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70283Mask effects on the imaging process
    • G03F7/70291Addressable masks, e.g. spatial light modulators [SLMs], digital micro-mirror devices [DMDs] or liquid crystal display [LCD] patterning devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

本発明は、感光膜が形成された被処理基板に対し局所的に露光処理を行う局所露光装置及び局所露光方法に関する。
例えば、FPD(フラットパネルディスプレイ)の製造においては、いわゆるフォトリソグラフィ工程により回路パターンを形成することが行われている。
このフォトリソグラフィ工程では、特許文献1にも記載されている通り、ガラス基板等の被処理基板に所定の膜を成膜した後、フォトレジスト(以下、レジストと呼ぶ)が塗布されレジスト膜(感光膜)が形成される。そして、回路パターンに対応して前記レジスト膜が露光され、これが現像処理され、パターン形成される。
ところで、このようなフォトリソグラフィ工程にあっては、図11(a)に示すようにレジストパターンRに異なる膜厚(厚膜部R1と薄膜部R2)を持たせ、これを利用して複数回のエッチング処理を行うことによりフォトマスク数、及び工程数を低減することが可能である。尚、そのようなレジストパターンRは、1枚で光の透過率が異なる部分を有するハーフトーンマスクを用いるハーフ(ハーフトーン)露光処理によって得ることができる。
このハーフ露光が適用されたレジストパターンRを用いた場合の回路パターン形成工程について図11(a)〜(e)を用いて具体的に説明する。
例えば、図11(a)において、ガラス基板G上に、ゲート電極200、絶縁層201、a−Si層(ノンドープアモルファスSi層)202aとn+a−Si層202b(リンドープアモルファスSi層)からなるSi層202、電極を形成するためのメタル層203が順に積層されている。
また、メタル層203上には、前記ハーフ露光処理、及び現像処理により得られたレジストパターンRが形成される。
このレジストパターンR(厚膜部R1及び薄膜部R2)の形成後、図11(b)に示すように、このレジストパターンRをマスクとして、メタル層203のエッチング(1回目のエッチング)が行われる。
次いで、レジストパターンR全体に対し、プラズマ中でアッシング(灰化)処理が施される。これにより、図11(c)に示すように、膜厚が半分程度に減膜されたレジストパターンR3が得られる。
そして、図11(d)に示すように、このレジストパターンR3をマスクとして利用し、露出するメタル層203やSi層202に対するエッチング(2回目のエッチング)が行われ、最後に図11(e)に示すようにレジストR3を除去することにより回路パターンが得られる。
特開2007−158253号公報
しかしながら、前記のように厚膜R1と薄膜R2とが形成されたレジストパターンRを用いるハーフ露光処理にあっては、レジストパターンRの形成時に、その膜厚が基板面内で不均一の場合、形成するパターンの線幅やパターン間のピッチがばらつくという課題があった。
即ち、図12(a)〜(e)を用いて具体的に説明すると、図12(a)は、レジストパターンRのうち、薄膜部R2の厚さt2が、図11(a)に示した厚さt1よりも厚く形成された場合を示している。
この場合において、図11に示した工程と同様に、メタル膜203のエッチング(図12(b))、レジストパターンR全体に対するアッシング処理(図12(c))が施される。
ここで、図12(c)に示すように、膜厚が半分程度に減膜されたレジストパターンR3が得られるが、除去されるレジスト膜の厚さは、図11(c)の場合と同じであるため、図示する一対のレジストパターンR3間のピッチp2は、図11(c)に示すピッチp1よりも狭くなる。
したがって、その状態から、メタル膜203及びSi層202に対するエッチング(図12(d)、及びレジストパターンR3の除去(図12(e))を経て得られた回路パターンは、そのピッチp2が図11(e)に示すピッチp1よりも狭いものとなっていた(回路パターンの線幅が広くなっていた)。
本発明は、上記のような従来技術の問題点に鑑みてなされたものであり、基板面内における現像処理後のレジスト残膜の均一性を向上し、配線パターンの線幅及びピッチのばらつきを抑制することのできる局所露光装置及び局所露光方法を提供する。
前記した課題を解決するために、本発明に係る局所露光装置は、被処理基板に形成された感光膜に対し、露光処理がなされる露光処理装置の前段あるいは後段に配置され、被処理基板に形成された感光膜の所定領域における感光膜の膜厚を減少させ、被処理基板における現像処理後の感光膜の残膜を均一にする、露光処理を行う局所露光装置であって、基板搬送路を形成し、前記被処理基板を前記基板搬送路に沿って平流し搬送する基板搬送手段と、前記基板搬送路の所定区間を覆うと共に前記被処理基板に対する露光処理空間を形成するチャンバと、前記チャンバ内かつ前記基板搬送路の上方において、基板搬送方向に交差する方向にライン状に配列された複数の発光素子を有し、下方を搬送される被処理基板上の感光膜に対し、前記発光素子の発光により光照射可能な光源と、前記光源を構成する複数の発光素子のうち、1つまたは複数の発光素子を発光制御単位として選択的に発光駆動可能な発光駆動部と、前記基板搬送路において前記光源よりも上流側に配置され、前記基板搬送手段により搬送される前記被処理基板を検出する基板検出手段と、前記基板検出手段による基板検出信号が供給されると共に、前記発光駆動部による前記発光素子の駆動を制御する制御部と、前記光源の下方に設けられ、前記光源から発光された光が通過して前記被処理基板に対し放射される光拡散板と、を備え、前記制御部は、前記基板検出手段による基板検出信号と基板搬送速度とに基づき基板搬送位置を取得し、前記被処理基板に形成された感光膜の所定領域が前記光源の下方を通過する際、前記ライン状に配列された複数の発光素子のうち、前記所定領域に照射可能な発光素子のみが発光するよう前記発光駆動部を制御し、かつ前記発光駆動部によって、各々の発光による放射照度が可変となされ、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子は、各々が予め設定された放射照度に基づき発光制御されることに特徴を有する。
或いは、本発明に係る局所露光装置は、被処理基板に形成された感光膜に対し、露光処理がなされる露光処理装置の前段あるいは後段に配置され、被処理基板に形成された感光膜の所定領域における感光膜の膜厚を減少させ、被処理基板における現像処理後の感光膜の残膜を均一にする、露光処理を行う局所露光装置であって、感光膜が形成された前記被処理基板を収容すると共に前記被処理基板に対する露光処理空間を形成するチャンバと、前記チャンバ内において前記被処理基板を保持する基板保持手段と、前記基板保持手段に保持された前記被処理基板の被処理面に相対向する発光面が複数の発光素子の集合体により形成され、前記被処理基板上の感光膜に対し、前記発光素子の発光により光照射可能な光源と、前記光源を構成する複数の発光素子のうち、1つまたは複数の発光素子を発光制御単位として選択的に発光駆動可能な発光駆動部と、前記発光駆動部による前記発光素子の駆動を制御する制御部と、前記光源の下方に設けられ、前記光源から発光された光が通過して前記被処理基板に対し放射される光拡散板と、を備え、前記制御部は、前記発光面を形成する前記複数の発光素子のうち、前記基板に形成された感光膜の所定領域に照射可能な発光素子が発光するよう前記発光駆動部を制御し、かつ前記発光駆動部によって、各々の発光による放射照度が可変となされ、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子は、各々が予め設定された放射照度に基づき発光制御されることに特徴を有する。
尚、この局所露光装置にあっては、前記光源が被処理基板に対して移動するように構成しても良い。
このように構成することにより、通常の基板全体に対する露光処理に加え、膜厚をより薄くしたい任意の部位に対して局所的に露光処理を行うことができる。また、この局所的な露光処理にあっては、予め設定された露光量により所望の膜厚に減膜することができる。
したがって、例えばハーフ露光処理においてレジスト膜に異なる膜厚(厚膜部と薄膜部)を持たせる場合であっても(即ち薄膜部のように薄い膜厚であっても)、現像処理後のレジスト膜厚を調整し均一にすることができる。その結果、配線パターンの線幅及びピッチのばらつきを抑制することができる。
また、前記した課題を解決するために、本発明に係る局所露光方法は、被処理基板に形成された感光膜に対し、露光処理がなされる露光処理の前段あるいは後段において、被処理基板に形成された感光膜の所定領域における前記感光膜の膜厚を減少させる露光処理を施し、被処理基板における現像処理後の感光膜の残膜を均一になす局所露光方法であって、被処理基板が搬送される基板搬送路の所定区間を覆うと共に前記被処理基板に対する露光処理空間を形成するチャンバ内において、前記基板搬送路の上方かつ基板搬送方向に交差する方向にライン状に配列された複数の発光素子を選択的に発光制御することによって、前記基板搬送路を搬送される前記被処理基板に形成された感光膜の所定領域に対し、局所的に露光処理を施す局所露光方法において、前記被処理基板を前記基板搬送路に沿って平流し搬送するステップと、前記基板搬送路を搬送される前記被処理基板を検出するステップと、前記基板の検出と基板搬送速度とに基づき基板搬送位置を取得し、前記被処理基板に形成された感光膜の所定領域が、前記チャンバ内において前記ライン状の配列された複数の発光素子の下方を通過する際、前記複数の発光素子のうち、前記所定領域に照射可能な発光素子のみを発光させると共に、放射照度を可変し、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子を、各々が予め設定された放射照度に基づき発光させるステップとを含むことに特徴を有する。
或いは、本発明に係る局所露光方法は、被処理基板に形成された感光膜に対し、露光処理がなされる露光処理の前段あるいは後段において、被処理基板に形成された感光膜の所定領域における前記感光膜の膜厚を減少させる露光処理を施し、被処理基板における現像処理後の感光膜の残膜を均一になす局所露光方法であって、被処理基板に対する露光処理空間を形成するチャンバ内において、前記被処理基板の被処理面に相対向する発光面を形成する複数の発光素子のうち、1つまたは複数の発光素子を発光制御単位として選択的に発光制御することによって、前記被処理基板に形成された感光膜の所定領域に対し、局所的に露光処理を施す局所 露光方法において、前記チャンバ内において前記被処理基板を保持するステップと、前記発光面を形成する前記複数の発光素子のうち、前記基板に形成された感光膜の所定領域に照射可能な発光素子のみを発光させると共に、放射照度を可変し、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子を、各々が予め設定された放射照度に基づき発光させるステップとを含むことに特徴を有する。
このような方法によれば、通常の基板全体に対する露光処理に加え、膜厚をより薄くしたい任意の部位に対して局所的に露光処理を行うことができる。また、この局所的な露光処理にあっては、予め設定された露光量により所望の膜厚に減膜することができる。
したがって、例えばハーフ露光処理においてレジスト膜に異なる膜厚(厚膜部と薄膜部)を持たせる場合であっても(即ち薄膜部のように薄い膜厚であっても)、現像処理後のレジスト膜厚を調整し均一にすることができる。その結果、配線パターンの線幅及びピッチのばらつきを抑制することができる。
本発明によれば、基板面内における現像処理後のレジスト残膜の均一性を向上し、配線パターンの線幅及びピッチのばらつきを抑制することのできる局所露光装置及び局所露光方法を得ることができる。
図1は、本発明に係る一実施形態の全体概略構成を示す断面図である。 図2は、本発明に係る一実施形態の全体概略構成を示す平面図である。 図3は、フォトリソグラフィ工程に係る一連の装置群からなるユニットにおいて、本発明に係る局所露光装置の配置例を模式的に示すブロック図である。 図4は、本発明に係る局所露光装置が有する発光制御プログラムの設定パラメータを求める工程を示すフローである。 図5は、本発明に係る局所露光装置において、発光素子の発光制御を説明するための図であって、被処理基板上の局所露光位置を座標で示す被処理基板の平面図である。 図6は、本発明に係る局所露光装置が有する発光制御プログラムの設定パラメータの例を示す表である。 図7は、本発明に係る局所露光位置による一連の動作を示すフローである。 図8は、本発明に係る局所露光装置における局所露光の動作を説明するための平面図である。 図9は、本発明に係る局所露光装置における局所露光の動作を説明するためのグラフである。 図10は、本発明に係る局所露光装置の他の形態を説明するための平面図である。 図11(a)〜(e)は、ハーフ露光処理を用いた配線パターンの形成工程を説明するための断面図である。 図12(a)〜(e)は、ハーフ露光処理を用いた配線パターンの形成工程を示す図であって、図11の場合よりもレジスト膜厚が厚い場合を示す断面図である。
以下、本発明の局所露光装置及び局所露光方法にかかる一実施形態を、図面に基づき説明する。図1は、本発明に係る局所露光装置1の概略構成を示す断面図、図2は、その平面図である。また、図3は、フォトリソグラフィ工程における局所露光装置1(AE)の配置を模式的に示す図である。
図1、図2に示す局所露光装置1(AE)は、例えば図3(a)〜(e)にそれぞれ示すように、被処理基板をX方向に平流し搬送しながら一連のフォトリソグラフィ工程を行うユニット内に配置される。
即ち、フォトリソグラフィ工程においては、被処理基板に感光膜とするレジスト液を塗布するレジスト塗布装置51(CT)と、減圧されたチャンバ内において基板上のレジスト膜(感光膜)を乾燥する減圧乾燥装置52(DP)とが配置される。更に、基板Gにレジスト膜を定着させるために加熱処理を行うプリベーク装置53(PRB)と、それを所定温度に冷却する冷却装置54(COL)と、レジスト膜に対し所定の回路パターンに露光する露光装置55(EXP)と、露光後のレジスト膜を現像処理する現像装置56(DEP)とが順に配置される。
ここで、本発明に係る局所露光装置1(AE)は、例えば、図3(a)〜(e)に示すいずれかの位置に配置される。即ち、塗布液であるレジスト液の減圧乾燥装置52(DP)よりも後段、且つ、現像装置56(DEP)よりも前段の所定位置に配置される。尚、図3(e)にあっては、局所露光装置1(AE)での露光処理後、パターニング露光(EXP)の前に1回目の現像処理(DEP1)を行い、膜厚均一性を向上させた後、パターニング露光(EXP)、及び最終の現像処理(DEP2)を行う場合を示している。1回目の現像処理(DEP1)と2回目(最終)の現像処理(DEP2)を行う現像装置56は、同一の装置を利用してもよく、或いは別個に設けられてもよい。
このように配置された局所露光装置1にあっては、複数枚の基板Gを連続的に処理する際に、全ての基板Gの所定領域において他の領域よりも配線パターン幅が広くパターン間ピッチが狭くなる場合に、前記所定領域に対する(減膜厚のための)局所露光が施される。
局所露光装置1(AE)の構成について詳しく説明する。図1、図2に示すように局所露光装置1(AE)は、回転可能に敷設された複数のコロ20によって基板GをX方向に向かって搬送する基板搬送路2を具備する。
基板搬送路2は、図2に示すようにY方向に延びる円柱状のコロ20を複数有し、それら複数のコロ20は、X方向に所定の間隔をあけて、それぞれ回転可能に配置されている。また、複数のコロ20は、その回転軸21の回転がベルト22によって連動可能に設けられ、1つの回転軸21がモータ等のコロ駆動装置10に接続されている。
また、局所露光装置1(AE)は、基板搬送路2の周りを覆うと共に基板Gに対する露光処理空間を形成するための箱状のチャンバ8を備える。
図示するようにチャンバ8の前部側壁には、Y方向に延びるスリット状の搬入口8aが設けられている。この搬入口8aを基板搬送路2上の基板Gが通過し、チャンバ8内に搬入されるようになされている。
また、チャンバ8の後部側壁には、基板搬送路2上の基板Gが通過可能なY方向に延びるスリット状の搬出口8bが設けられている。即ち、この搬出口8bを基板搬送路2上の基板Gが通過し、チャンバ8から搬出されるように構成されている。
また、図示するように、チャンバ8内の基板搬送路2の上方には、基板Gに対し局所的な露光(UV光放射)を行うための光照射器3が配置されている。
この光照射器3は、光源4を遮蔽空間に収容する筐体5を備え、この筐体5の下面には光拡散板からなる光放射窓6が設けられている。即ち、光源4と被照射体である基板Gとの間に光放射窓6が配置されている。
筐体5に収容された光源4は、基板幅方向(Y方向)に延設されたライン状光源4であって、このライン状光源4は、それぞれ所定波長(例えば、g線(436nm)、h線(405nm)、i線(364nm)のいずれかに近い)UV光を発光する複数のUV−LED素子L1〜Ln(nは正の整数)が回路基板7上に直線状に配置されて構成されている。
光源4から放射された光は、光放射窓6によって適度に拡散されるため、隣接するUV−LED素子Lの光はライン状に繋がって下方に照射されるようになされている。
また、光源4を構成する各UV−LED素子Lは、それぞれ発光駆動部9により、独立してその発光駆動が制御される。更には、各UV−LED素子Lに対し供給される順電流値をそれぞれ制御可能となされている。即ち、各UV−LED素子Lは、発光駆動部9によって、その供給電流に応じた発光の放射照度が可変となされている。
尚、前記発光駆動部9は、コンピュータからなる制御部40によって、その駆動が制御される。
また、図1に示すように、光照射器3は、昇降軸11によって下方から支持され、昇降軸11は、モータ等からなる昇降駆動部12によって、例えばボールねじ式構造により上下動可能に設けられている。即ち、光照射器3は、基板搬送路2を搬送される基板Gに対して、その照射位置の高さを可変とすることができる。昇降駆動部12は、制御部40によって制御される。
また、チャンバ8内において、光照射器3の側方(図では上流側)には、光源4から放射され、光放射窓6を通過した光の照度(放射束)を検出するための照度センサ13が設けられている。この照度センサ13は、光放射窓6の下方位置に対して側方から進退可能な進退軸14の先端に設けられ、更に、進退軸14は、その進退駆動部15が支持軸16によって吊り下げられている。また、支持軸16は、水平移動駆動部17によって基板幅方向(Y方向)に移動可能に設けられており、これにより照度センサ13は、光放射窓6の下方において、任意の位置の照度を検出可能となされている。
尚、照度センサ13によって検出された信号は、コンピュータからなる制御部40に供給される。また、前記進退駆動部15及び水平移動駆動部17は、制御部40によって制御される。
また、この局所露光装置1にあっては、例えばチャンバ8の搬入口8aの上流側に、基板搬送路2を搬送される基板Gの所定箇所(例えば先端)を検出するための基板検出センサ30が設けられ、その検出信号を制御部40に出力するようになされている。基板Gは、基板搬送路2上を所定速度(例えば50mm/sec)で搬送されるため、制御部40は、基板Gの搬送位置を前記検出信号によって把握することができる。
また、制御部40は、光源4を構成する各UV−LED素子Lの輝度、即ち、各素子Lに供給する電流値を所定のタイミングにおいて制御するための発光制御プログラムPを所定の記録領域に有する。
この発光制御プログラムPは、その実行時に用いる設定パラメータとして、基板Gの所定位置に対して放射する照度(UV−LED素子Lに供給する電流値)、前記基板Gの所定位置に対し発光制御するUV−LED素子Lを特定するための情報等が予め設定されている。
ここで、前記発光制御プログラムPの設定パラメータを求めるための工程(準備工程)について図4乃至図6を用いて説明する。
先ず、図4に示すようにサンプリング対象1の場合、レジスト塗布後にハーフ露光及び現像処理が施された複数の被処理基板をサンプリングする(図4のステップSt1)。
次いで、サンプリングした基板Gの面内におけるレジスト残膜厚を測定し(図4のステップSt2)、図5に模式的に示すように減膜すべき所定エリアARを複数の二次元座標値(x、y)により特定する(図4のステップSt5)。
一方、図4に示すようにサンプリング対象2の場合、通常のフォトリソグラフィ工程(局所露光装置1を介さない工程)により配線パターン形成された複数の被処理基板をサンプリングする(図4のステップSt3)。
次いで、サンプリングした基板Gの面内における配線パターンの線幅、パターン間ピッチを測定し(図4のステップSt4)、図5に模式的に示すように減膜すべき所定エリアARを複数の二次元座標値(x、y)により特定する(図4のステップSt5)。
所定エリアARが特定されると、図6の表に示すように、所定エリアARにおける各座標値に対して必要な減膜厚(例えば、座標(x1,y1)の場合は1000Å)を算出し(図4のステップSt6)、更にその値及びレジスト種類等の諸条件に基づき、その減膜のために照射すべき照度(座標(x1,y1)の場合は0.2mJ/cm)を算出する(図4のステップSt7)。
また、図6の表に示すように、所定エリアARの各座標値に対して照射可能なUV−LED素子Lをそれぞれ特定し(図4のステップSt8)、そのUV−LED素子Lを所望の照度で発光させるために必要な順電流値を求める(図4のステップSt9)。
この順電流値の測定においては、昇降駆動部12により光照射器3が所定高さまで上昇移動され、前記進退駆動部15及び水平移動駆動部17により照度センサ13が光放射窓6の下方に移動される。ここで、例えば光放射窓6と照度センサ13との距離が、光放射窓6と基板G上面との距離に等しくなるよう調整され、発光すべきUV−LED素子Lの発光照度が照度センサ13により検出される。そして、照度センサ13により検出された照度の値が、そのUV−LED素子Lを発光させるべき照度となったときの供給電流が測定され、その電流値がパラメータとなされる。
このように図4のフローに沿って全てのパラメータが求められて設定され、準備工程が完了する(図4のステップSt10)。
続いて、局所露光装置1による局所露光の一連の動作について、更に図7乃至図9を用いて説明する。
前段工程での処理終了後、基板Gが基板搬送路2を搬送され、基板検出センサ30により検出されると、制御部40にその基板検出信号が供給される(図7のステップS1)。
制御部40は、前記基板検出信号と基板搬送速度とに基づいて、基板Gの搬送位置を取得(検出)開始する(図7のステップS2)。
そして制御部40は、局所的に露光をすべき所定エリアが光照射器3の下方を通過するタイミングにおいて(図7のステップS3)、光源4を構成するUV−LED素子L1〜Lnの発光制御を行う(図7のステップS4)。
ここで、例えば、図8に模式的に示すように基板Gの所定エリアARに発光照射する場合には、その上方に配置されたUV−LED素子Ln−2,Ln−3の発光制御がなされる。より具体的には、図9のグラフ(UV−LED素子Ln−2,Ln−3ごとの時間経過に対する放射束(ワット)の大きさ)に示すように、光源下を基板Gの所定エリアARが通過する間、放射束Wの大きさが変化するよう供給される順電流の制御が行われる。
このように、基板Gの所定エリアARに単に照射されるだけでなく、エリアAR内の局所において任意の照度での照射がなされる。
また、基板Gにおいて、他に局所的に露光すべきエリアが有る場合(図7のステップS5)、そのエリアにおいてUV−LED素子Lの発光制御がなされ、他にない場合は(図7のステップS5)、その基板Gに対する局所露光処理が終了する。
尚、図3に示したように、この局所露光処理(AE)に加え、この前段或いは後段において行われる露光処理(EXP)と併せて、基板Gに対する露光処理が完了し、その露光後のレジスト膜が現像装置56(DEP)により現像処理される。
以上のように、本発明に係る実施の形態によれば、通常の基板G全体に対する露光処理に加え、膜厚をより薄くしたい任意の部位に対して局所的に露光処理が行われる。また、この局所的な露光処理にあっては、予め設定された露光量により所望の膜厚に減膜することができる。
したがって、例えばハーフ露光処理においてレジスト膜に異なる膜厚(厚膜部と薄膜部)を持たせる場合であっても(即ち薄膜部のように薄い膜厚であっても)、現像処理後のレジスト膜厚を調整し均一にすることができる。その結果、配線パターンの線幅及びピッチのばらつきを抑制することができる。
尚、前記実施形態においては、基板Gを平流し搬送しながら露光処理を行う場合を例に説明したが、本発明にあっては、その形態に限定されず、被処理基板をチャンバ内に静止した状態で保持し、保持した基板に対して露光処理を行う構成であってもよい。
その場合、ライン状光源を被処理基板に対して移動させるようにしてもよい(即ち、ライン状光源と被処理基板とが相対的に逆方向に移動する構成であればよい)。
或いは、図10(被処理基板が円板状の半導体ウエハWaの場合を示す)に模式的に示すように、被処理基板の形状に合わせた光源を複数のUV−LED素子の集合体により形成し、局所的に露光したいエリアAR(の形状)に対応するUV−LED素子の発光制御を行うようにしてもよい。
1 局所露光装置
2 基板搬送路
3 光照射器
4 光源
5 筐体
8 チャンバ
9 発光駆動部
20 搬送コロ(基板搬送手段)
30 基板検出センサ(基板検出手段)
40 制御部
G ガラス基板(被処理基板)
L UV−LED素子(発光素子)

Claims (6)

  1. 被処理基板に形成された感光膜に対し、露光処理がなされる露光処理装置の前段あるいは後段に配置され、被処理基板に形成された感光膜の所定領域における感光膜の膜厚を減少させ、被処理基板における現像処理後の感光膜の残膜を均一にする、露光処理を行う局所露光装置であって、
    基板搬送路を形成し、前記被処理基板を前記基板搬送路に沿って平流し搬送する基板搬送手段と、
    前記基板搬送路の所定区間を覆うと共に前記被処理基板に対する露光処理空間を形成するチャンバと、
    前記チャンバ内かつ前記基板搬送路の上方において、基板搬送方向に交差する方向にライン状に配列された複数の発光素子を有し、下方を搬送される被処理基板上の感光膜に対し、前記発光素子の発光により光照射可能な光源と、
    前記光源を構成する複数の発光素子のうち、1つまたは複数の発光素子を発光制御単位として選択的に発光駆動可能な発光駆動部と、
    前記基板搬送路において前記光源よりも上流側に配置され、前記基板搬送手段により搬送される前記被処理基板を検出する基板検出手段と、
    前記基板検出手段による基板検出信号が供給されると共に、前記発光駆動部による前記発光素子の駆動を制御する制御部と、
    前記光源の下方に設けられ、前記光源から発光された光が通過して前記被処理基板に対し放射される光拡散板と、を備え、
    前記制御部は、前記基板検出手段による基板検出信号と基板搬送速度とに基づき基板搬送位置を取得し、前記被処理基板に形成された感光膜の所定領域が前記光源の下方を通過する際、前記ライン状に配列された複数の発光素子のうち、前記所定領域に照射可能な発光素子のみが発光するよう前記発光駆動部を制御し、かつ前記発光駆動部によって、各々の発光による放射照度が可変となされ、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子は、各々が予め設定された放射照度に基づき発光制御されることを特徴とする局所露光装置。
  2. 被処理基板に形成された感光膜に対し、露光処理がなされる露光処理装置の前段あるいは後段に配置され、被処理基板に形成された感光膜の所定領域における感光膜の膜厚を減少させ、被処理基板における現像処理後の感光膜の残膜を均一にする、露光処理を行う局所露光装置であって、
    感光膜が形成された前記被処理基板を収容すると共に前記被処理基板に対する露光処理空間を形成するチャンバと、
    前記チャンバ内において前記被処理基板を保持する基板保持手段と、
    前記基板保持手段に保持された前記被処理基板の被処理面に相対向する発光面が複数の発光素子の集合体により形成され、前記被処理基板上の感光膜に対し、前記発光素子の発光により光照射可能な光源と、
    前記光源を構成する複数の発光素子のうち、1つまたは複数の発光素子を発光制御単位として選択的に発光駆動可能な発光駆動部と、
    前記発光駆動部による前記発光素子の駆動を制御する制御部と、
    前記光源の下方に設けられ、前記光源から発光された光が通過して前記被処理基板に対し放射される光拡散板と、を備え、
    前記制御部は、前記発光面を形成する前記複数の発光素子のうち、前記基板に形成された感光膜の所定領域に照射可能な発光素子が発光するよう前記発光駆動部を制御し、かつ前記発光駆動部によって、各々の発光による放射照度が可変となされ、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子は、各々が予め設定された放射照度に基づき発光制御されることを特徴とする局所露光装置。
  3. 前記光源が被処理基板に対して移動することを特徴とする請求項2記載の局所露光装置。
  4. 被処理基板に形成された感光膜に対し、露光処理がなされる露光処理の前段あるいは後段において、被処理基板に形成された感光膜の所定領域における前記感光膜の膜厚を減少させる露光処理を施し、被処理基板における現像処理後の感光膜の残膜を均一になす局所露光方法であって、被処理基板が搬送される基板搬送路の所定区間を覆うと共に前記被処理基板に対する露光処理空間を形成するチャンバ内において、前記基板搬送路の上方かつ基板搬送方向に交差する方向にライン状に配列された複数の発光素子を選択的に発光制御することによって、前記基板搬送路を搬送される前記被処理基板に形成された感光膜の所定領域に対し、局所的に露光処理を施す局所露光方法において、
    前記被処理基板を前記基板搬送路に沿って平流し搬送するステップと、
    前記基板搬送路を搬送される前記被処理基板を検出するステップと、
    前記基板の検出と基板搬送速度とに基づき基板搬送位置を取得し、前記被処理基板に形成された感光膜の所定領域が、前記チャンバ内において前記ライン状の配列された複数の発光素子の下方を通過する際、前記複数の発光素子のうち、前記所定領域に照射可能な発光素子のみを発光させると共に、放射照度を可変し、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子を、各々が予め設定された放射照度に基づき発光させるステップとを含むことを特徴とする局所露光方法。
  5. 被処理基板に形成された感光膜に対し、露光処理がなされる露光処理の前段あるいは後段において、被処理基板に形成された感光膜の所定領域における前記感光膜の膜厚を減少させる露光処理を施し、被処理基板における現像処理後の感光膜の残膜を均一になす局所露光方法であって、被処理基板に対する露光処理空間を形成するチャンバ内において、前記被処理基板の被処理面に相対向する発光面を形成する複数の発光素子のうち、1つまたは複数の発光素子を発光制御単位として選択的に発光制御することによって、前記被処理基板に形成された感光膜の所定領域に対し、局所的に露光処理を施す局所 露光方法において、
    前記チャンバ内において前記被処理基板を保持するステップと、
    前記発光面を形成する前記複数の発光素子のうち、前記基板に形成された感光膜の所定領域に照射可能な発光素子のみを発光させると共に、放射照度を可変し、前記感光膜の所定領域に対し発光照射する1つまたは複数の発光素子を、各々が予め設定された放射照度に基づき発光させるステップとを含むことを特徴とする局所露光方法。
  6. 前記光源から発光された光は、光拡散板を介して前記被処理基板に対し放射されることを特徴とする請求項4または請求項5に記載された局所露光方法。
JP2010148484A 2010-06-30 2010-06-30 局所露光装置及び局所露光方法 Active JP5165731B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010148484A JP5165731B2 (ja) 2010-06-30 2010-06-30 局所露光装置及び局所露光方法
KR1020110052622A KR101672559B1 (ko) 2010-06-30 2011-06-01 국소 노광 장치 및 국소 노광 방법
US13/171,972 US9146481B2 (en) 2010-06-30 2011-06-29 Local exposure apparatus, local exposure method and storage medium
TW100122831A TWI491999B (zh) 2010-06-30 2011-06-29 局部曝光裝置、局部曝光方法及記憶媒體
CN201110184492.0A CN102314093B (zh) 2010-06-30 2011-06-29 局部曝光装置和局部曝光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010148484A JP5165731B2 (ja) 2010-06-30 2010-06-30 局所露光装置及び局所露光方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012276313A Division JP5298236B2 (ja) 2012-12-19 2012-12-19 局所露光装置及び局所露光方法

Publications (2)

Publication Number Publication Date
JP2012013814A JP2012013814A (ja) 2012-01-19
JP5165731B2 true JP5165731B2 (ja) 2013-03-21

Family

ID=45399497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010148484A Active JP5165731B2 (ja) 2010-06-30 2010-06-30 局所露光装置及び局所露光方法

Country Status (5)

Country Link
US (1) US9146481B2 (ja)
JP (1) JP5165731B2 (ja)
KR (1) KR101672559B1 (ja)
CN (1) CN102314093B (ja)
TW (1) TWI491999B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5470236B2 (ja) * 2010-12-22 2014-04-16 東京エレクトロン株式会社 局所露光方法及び局所露光装置
JP5325907B2 (ja) * 2011-02-22 2013-10-23 東京エレクトロン株式会社 局所露光装置
JP5836848B2 (ja) * 2012-03-06 2015-12-24 東京エレクトロン株式会社 補助露光装置
JP6337757B2 (ja) * 2014-01-20 2018-06-06 東京エレクトロン株式会社 露光装置、レジストパターン形成方法及び記憶媒体
KR102240655B1 (ko) 2014-02-13 2021-04-16 삼성디스플레이 주식회사 노광 장치 및 이를 이용한 노광 방법
KR101690290B1 (ko) * 2015-02-13 2016-12-29 (주)세명백트론 베이스와 마스크를 밀착시켜 노광 품질을 향상시킬 수 있는 노광 장치
JP6543064B2 (ja) * 2015-03-25 2019-07-10 株式会社Screenホールディングス 露光装置、基板処理装置、基板の露光方法および基板処理方法
JP6523194B2 (ja) * 2016-03-14 2019-05-29 東京エレクトロン株式会社 補助露光装置
DE102016211511A1 (de) * 2016-06-27 2017-12-28 Carl Zeiss Smt Gmbh Beleuchtungseinheit für die Mikrolithographie
JP2018060001A (ja) * 2016-10-04 2018-04-12 東京エレクトロン株式会社 補助露光装置及び露光量分布取得方法
JP6885031B2 (ja) * 2016-11-18 2021-06-09 東京エレクトロン株式会社 露光装置、露光方法及び記憶媒体
JP6866631B2 (ja) * 2016-12-20 2021-04-28 東京エレクトロン株式会社 光処理装置、塗布、現像装置、光処理方法及び記憶媒体
JP6969348B2 (ja) * 2017-12-15 2021-11-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US10503076B1 (en) * 2018-08-29 2019-12-10 Applied Materials, Inc. Reserving spatial light modulator sections to address field non-uniformities
JP6921150B2 (ja) * 2019-07-24 2021-08-18 株式会社Screenホールディングス 追加露光装置およびパターン形成方法
CN110429053B (zh) * 2019-08-19 2021-03-23 江阴江化微电子材料股份有限公司 一种具有活动盖板的湿蚀刻设备及湿蚀刻方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840451A (en) * 1996-12-04 1998-11-24 Advanced Micro Devices, Inc. Individually controllable radiation sources for providing an image pattern in a photolithographic system
JP3548464B2 (ja) * 1999-09-01 2004-07-28 キヤノン株式会社 露光方法及び走査型露光装置
US20030091277A1 (en) * 2001-11-15 2003-05-15 Wenhui Mei Flattened laser scanning system
US6894292B2 (en) * 2002-08-02 2005-05-17 Massachusetts Institute Of Technology System and method for maskless lithography using an array of sources and an array of focusing elements
JP2004252375A (ja) * 2003-02-21 2004-09-09 Sharp Corp 露光装置および露光方法
US6873938B1 (en) * 2003-09-17 2005-03-29 Asml Netherlands B.V. Adaptive lithographic critical dimension enhancement
KR100550352B1 (ko) * 2004-07-02 2006-02-08 삼성전자주식회사 반도체 기판의 노광방법 및 이를 이용하는 노광 장치
KR101240130B1 (ko) * 2005-01-25 2013-03-07 가부시키가이샤 니콘 노광 장치, 노광 방법, 및 마이크로 디바이스 제조 방법
JP4531690B2 (ja) 2005-12-08 2010-08-25 東京エレクトロン株式会社 加熱処理装置
DE102006059818B4 (de) * 2006-12-11 2017-09-14 Kleo Ag Belichtungsanlage
JP5190860B2 (ja) * 2007-01-22 2013-04-24 学校法人東京電機大学 投影露光装置および投影露光方法
JP4928979B2 (ja) * 2007-02-23 2012-05-09 株式会社東芝 露光装置およびリソグラフィシステム
JP4979462B2 (ja) * 2007-05-29 2012-07-18 富士フイルム株式会社 画像露光装置
JP2009109550A (ja) * 2007-10-26 2009-05-21 Adtec Engineeng Co Ltd 直描露光装置
CN101221370B (zh) * 2008-01-24 2010-06-02 上海微电子装备有限公司 硅片边缘曝光系统及其光强控制方法
KR101356679B1 (ko) * 2008-09-22 2014-01-28 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치, 프로그램가능한 패터닝 디바이스 및 리소그래피 방법
JP5470236B2 (ja) * 2010-12-22 2014-04-16 東京エレクトロン株式会社 局所露光方法及び局所露光装置

Also Published As

Publication number Publication date
TW201224670A (en) 2012-06-16
US20120002183A1 (en) 2012-01-05
CN102314093A (zh) 2012-01-11
JP2012013814A (ja) 2012-01-19
TWI491999B (zh) 2015-07-11
KR101672559B1 (ko) 2016-11-03
CN102314093B (zh) 2015-01-21
KR20120002428A (ko) 2012-01-05
US9146481B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
JP5165731B2 (ja) 局所露光装置及び局所露光方法
JP5470236B2 (ja) 局所露光方法及び局所露光装置
JP5325907B2 (ja) 局所露光装置
JP4861893B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
KR20060028683A (ko) 기판의 처리막의 표면 거침을 개선하는 방법 및 기판 처리장치
JP5298236B2 (ja) 局所露光装置及び局所露光方法
JP5451798B2 (ja) 局所露光方法及び局所露光装置
JP4954693B2 (ja) 基板の処理方法、基板の処理システム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2015144179A (ja) 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
JP2010003905A (ja) 基板処理装置および基板処理システム
JP2009021443A (ja) 基板処理装置及び基板処理方法
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
JP2018194608A (ja) 基板処理システム、基板処理方法、プログラム、および情報記憶媒体
TW201837622A (zh) 烘烤方法
TW202343147A (zh) 輔助曝光裝置、曝光方法及記憶媒體
WO2008056610A1 (fr) Procédé de refusion, procédé de formation de motif et procédé de fabrication d'un transistor à couches minces ( tft )

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5165731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250