JP5164635B2

JP5164635B2 - 信号処理装置、液滴吐出装置及び信号処理方法

Info

Publication number: JP5164635B2
Application number: JP2008086939A
Authority: JP
Inventors: 広幸大塚
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2008-03-28
Filing date: 2008-03-28
Publication date: 2013-03-21
Anticipated expiration: 2028-03-28
Also published as: US20090244133A1; JP2009234233A; US8075076B2

Description

本発明は、信号処理装置、液滴吐出装置及び信号処理方法に関する。

圧電素子に電圧を印加し、当該圧電素子を変形させることにより液滴を吐出する液滴吐出装置が知られている（例えば、特許文献１参照。）。

図１２は、液滴吐出装置における圧電素子に電圧を印加する従来の駆動回路の構成例を示す回路図である。

同図に示されるように、この駆動回路３００は、デジタル・アナログ・コンバータ３０２、オペアンプ３０４及び電流増幅回路３０６を含んで構成されている。デジタル・アナログ・コンバータ３０２、オペアンプ３０４及び電流増幅回路３０６は直列に接続されている。また、電流増幅回路３０６には、スイッチング素子３０８を介して圧電素子３１０が接続されている。

ここで、デジタル・アナログ・コンバータ３０２に対して圧電素子３１０に印加する電圧の基準となる電圧を示すデジタル信号が入力されると、デジタル・アナログ・コンバータ３０２では、当該デジタル信号がアナログ信号に変換される。そして、当該アナログ信号はオペアンプ３０４で電圧増幅され、電流増幅回路３０６で電流増幅されてスイッチング素子３０８に出力される。

スイッチング素子３０８は、図示しないコントロール信号によって導通状態と切断状態との２つの状態の間で切り替えられ、スイッチング素子３０８が導通状態のときに圧電素子３１０に電流増幅回路３０６から出力されたアナログ信号の電圧が印加される。

ところで、以上のような駆動回路は一般に１枚の基板上に構成されているため、当該駆動回路を構成している部品の一部が故障した場合でも、駆動回路全体を交換することになる。この場合、故障していない部品も交換することになってしまうため、コスト的な無駄が生じる。

そこで、このような事態を回避する方法として、駆動回路を分割して複数の基板を構成し、故障している部品が含まれる基板のみ交換する方法が考えられる。この場合、駆動回路を分割する位置としては、オペアンプと電流増幅回路との間と、デジタル・アナログ・コンバータとオペアンプとの間とが考えられるが、前者の位置は、後者の位置と比較して、ＮＰＮ，ＰＮＰトランジスタに電流を流すために接続する線を太く且つ短くする必要があり、且つ、負帰還ループもノイズ混入を避ける意味で短くする必要があることを考慮すると後者の位置の方が好ましい。

ところで、上述したような駆動回路が構成された基板をデジタル・アナログ・コンバータとオペアンプとの間で分割して得られた各基板をコネクタを介して接続した場合、基板間の接続状態が良好であれば、スイッチング素子のドレイン−ソース間を導通状態にすることにより当該スイッチング素子を介して圧電素子に駆動用の電圧が印加される。なお、従来の駆動回路では、スイッチング素子のドレイン−ソース間に電位差が生じないように制御が行われる。
特開２０００−９４６７０号公報

しかしながら、コネクタの接続不良が生じた場合、スイッチング素子に圧電素子を駆動させるための電圧が印加されると、コネクタ接続の前後でスイッチング素子の両端において過大な電位差が生じてスイッチング素子が破損してしまう虞がある、という問題点があった。なお、この問題点は圧電素子に限らず、他の容量性負荷においても生じ得る問題点である。

本発明は上記問題点を解決するために成されたものであり、コネクタの接続不良に起因するスイッチング素子の破損を防止することができる信号処理装置、液滴吐出装置及び信号処理方法を提供することを目的とする。

上記目的を達成するために、請求項１に記載の信号処理装置は、容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板と、スイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板と、前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続するコネクタと、前記第１の基板に設けられ、所定信号を前記第２の基板に前記コネクタを介して送信する送信手段と、電力供給源から駆動用電力が供給されることによって駆動する差動増幅回路であって、前記第２の基板において前記オペアンプの前段に設けられると共に、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する差動増幅回路と、前記第２の基板に設けられた制御手段であって、前記第２の基板において前記所定信号が受信されていない場合、前記差動増幅回路に前記駆動用電力が供給されないように前記差動増幅回路を制御する制御手段と、を備えている。

このように、本発明によれば、コネクタを介して受信されるべき所定信号が受信されていない場合、当該コネクタに接続不良が生じているものとみなして、スイッチング素子を介して容量性負荷にアナログ信号の電圧が印加されないように制御を行うので、コネクタの接続不良に起因するスイッチング素子の破損を防止することができる。

また、第２の基板において、コネクタの部分でアナログ信号に重畳されたノイズを小さくすることができる。

また、低コストで、かつ確実にコネクタの接続不良に起因するスイッチング素子の破損を防止することができる。

上記目的を達成するために、請求項２に記載の信号処理装置は、容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板と、スイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板と、前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続するコネクタと、前記第１の基板に設けられ、所定信号を前記第２の基板に前記コネクタを介して送信する送信手段と、前記第２の基板において前記オペアンプの前段に設けられると共に、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する差動増幅回路と、前記差動増幅回路と前記オペアンプとを電気的に接続可能なスイッチと、前記第２の基板に設けられた制御手段であって、前記第２の基板において前記所定信号が受信されていない場合、前記差動増幅回路と前記オペアンプとを電気的に切断するように前記スイッチをスイッチング制御する制御手段と、を備えている。
上記目的を達成するために、請求項３に記載の信号処理装置は、容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板と、スイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板と、前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続するコネクタと、前記第１の基板に設けられ、所定信号を前記第２の基板に前記コネクタを介して送信する送信手段と、前記スイッチング素子と前記出力端との間に挿入されると共に前記オペアンプと前記スイッチング素子とを電気的に接続可能なスイッチと、前記第２の基板に設けられた制御手段であって、前記第２の基板において前記所定信号が受信されていない場合、前記オペアンプと前記スイッチング素子とを電気的に切断するように前記スイッチをスイッチング制御する制御手段と、を備えている。
上記目的を達成するために、請求項４に記載の信号処理装置は、複数の容量性負荷の各々に各々対応するように設けられると共に、各々対応する前記容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力する複数のデジタル・アナログ・コンバータを有する第１の基板と、前記複数のデジタル・アナログ・コンバータの各々に各々対応するように設けられると共に、各々スイッチング素子を介して対応する前記容量性負荷に接続された出力端を有する複数のオペアンプであって、対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力する複数のオペアンプを有する第２の基板と、前記複数のデジタル・アナログ・コンバータの各々から出力された前記アナログ信号が対応する前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続する複数のコネクタと、前記第１の基板に設けられ、所定信号を前記第２の基板に前記複数のコネクタを介して送信する送信手段と、電力供給源から駆動用電力が供給されることによって駆動する複数の差動増幅回路であって、前記第２の基板において各々対応する前記オペアンプの前段に設けられると共に、各々対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する複数の差動増幅回路と、前記第２の基板に設けられた制御手段であって、前記第２の基板において、前記送信手段により前記複数のコネクタの各々を介して送信された前記所定信号の少なくとも１つが受信されていない場合、該所定信号が介されるべき前記コネクタに対応する前記差動増幅回路に前記駆動用電力が供給されないように前記差動増幅回路を制御する制御手段と、を備えている。これにより、複数の容量性負荷に対応した駆動回路におけるコネクタの接続不良に起因するスイッチング素子の破損を防止することができる。

また、低コストで、かつ確実に、複数の容量性負荷に対応した駆動回路におけるコネクタの接続不良に起因するスイッチング素子の破損を防止することができる。

上記目的を達成するために、請求項５に記載の信号処理装置は、複数の容量性負荷の各々に各々対応するように設けられると共に、各々対応する前記容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力する複数のデジタル・アナログ・コンバータを有する第１の基板と、前記複数のデジタル・アナログ・コンバータの各々に各々対応するように設けられると共に、各々スイッチング素子を介して対応する前記容量性負荷に接続された出力端を有する複数のオペアンプであって、対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力する複数のオペアンプを有する第２の基板と、前記複数のデジタル・アナログ・コンバータの各々から出力された前記アナログ信号が対応する前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続する複数のコネクタと、前記第１の基板に設けられ、所定信号を前記第２の基板に前記複数のコネクタを介して送信する送信手段と、前記第２の基板において各々対応する前記オペアンプの前段に設けられると共に、各々対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する複数の差動増幅回路と、前記複数の差動増幅回路の各々と各々対応する前記オペアンプとを電気的に接続可能な複数のスイッチと、前記第２の基板に設けられた制御手段であって、前記第２の基板において、前記送信手段により前記複数のコネクタの各々を介して送信された前記所定信号の少なくとも１つが受信されていない場合、該所定信号が介されるべき前記コネクタに対応する前記差動増幅回路と該差動増幅回路に対応する前記オペアンプとを電気的に切断するように、対応する前記スイッチをスイッチング制御する制御手段と、を備えている。
上記目的を達成するために、請求項６に記載の信号処理装置は、複数の容量性負荷の各々に各々対応するように設けられると共に、各々対応する前記容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力する複数のデジタル・アナログ・コンバータを有する第１の基板と、前記複数のデジタル・アナログ・コンバータの各々に各々対応するように設けられると共に、各々スイッチング素子を介して対応する前記容量性負荷に接続された出力端を有する複数のオペアンプであって、対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力する複数のオペアンプを有する第２の基板と、前記複数のデジタル・アナログ・コンバータの各々から出力された前記アナログ信号が対応する前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続する複数のコネクタと、前記第１の基板に設けられ、所定信号を前記第２の基板に前記複数のコネクタを介して送信する送信手段と、前記複数のオペアンプの各々について、前記スイッチング素子と前記出力端との間に挿入されると共に前記オペアンプの各々と対応する前記スイッチング素子とを電気的に接続可能な複数のスイッチと、前記第２の基板に設けられた制御手段であって、前記第２の基板において、前記送信手段により前記複数のコネクタの各々を介して送信された前記所定信号の少なくとも１つが受信されていない場合、該所定信号が介されるべき前記コネクタに対応する前記オペアンプと該オペアンプに対応する前記スイッチング素子とを電気的に切断するように、対応する前記スイッチをスイッチング制御する制御手段と、を備えている。
一方、上記目的を達成するために、請求項７に記載の液滴吐出装置は、請求項１〜請求項６の何れか１項に記載の信号処理装置を備え、前記容量性負荷は圧電素子であり、前記圧電素子が駆動されることにより液滴を吐出するノズルを有する液滴吐出ヘッドと、画像情報に基づいて前記ノズルから液滴を記録媒体に吐出させるように前記液滴吐出ヘッドを制御するヘッド制御手段と、を備えている。

請求項７に記載の液滴吐出装置によれば、圧電素子が駆動されることにより液滴吐出ヘッドのノズルから液滴が吐出される。また、ヘッド制御手段により、画像情報に基づいてノズルから液滴を記録媒体に吐出させるように液滴吐出ヘッドが制御される。

従って、本発明の液滴吐出装置によれば、本発明の信号処理装置を有しているので、当該信号処理装置と同様に、コネクタの接続不良に起因するスイッチング素子の破損を防止することができる。

一方、上記目的を達成するために、請求項８に記載の信号処理方法は、容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板とスイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板とを、前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように機械的に接続するコネクタを介して、前記第１の基板から所定信号を前記第２の基板にコネクタを介して送信し、電力供給源から駆動用電力が供給されることによって駆動する差動増幅回路であって、前記第２の基板において前記オペアンプの前段に設けられると共に、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する差動増幅回路に対して、前記第２の基板において前記所定信号が受信されていない場合、前記駆動用電力が供給されないように、前記第２の基板に設けられた制御手段により前記差動増幅回路を制御するものとしている。

従って、本発明の信号処理方法によれば、請求項１記載の発明と同様に作用するので、請求項１記載の発明と同様に、コネクタの接続不良に起因するスイッチング素子の破損を防止することができる。

本発明によれば、コネクタの接続不良に起因するスイッチング素子の破損を防止することができる、という効果が得られる。

以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。なお、以下の実施形態では、本発明に係る液滴吐出装置をインクジェット記録装置に適用した場合について説明する。

〔第１の実施形態〕

図１は、本第１の実施形態に係るインクジェット記録装置の全体構成を示す構成図である。

同図に示すように、インクジェット記録装置１１０は、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各インクに対応して設けられた複数のインクジェット記録ヘッド（以下、ヘッドという。）１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙを有する印字部１１２と、各ヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙに供給するインクを貯蔵しておくインク貯蔵部１１４と、記録媒体たる記録紙１１６を供給する給紙部１１８と、記録紙１１６のカールを除去するデカール処理部１２０と、印字部１１２のノズル面（インク吐出面）に対向して配置され、記録紙１１６の平面性を保持しながら記録紙１１６を搬送するベルト搬送部１２２と、記録済みの記録紙（プリント物）を外部に排紙する排紙部１２６と、を備えている。なお、本明細書でいう「印字」とは、文字の印刷の他に画像の印刷も含む。

インク貯蔵部１１４は、各ヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙに対応する色のインクを貯蔵するインクタンクを有し、各タンクは所要の管路を介してヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙと連通されている。また、インク貯蔵部１１４は、インク残量が少なくなるとその旨を報知する報知手段を備えるとともに、色間の誤装填を防止するための機構を有している。

図１では、給紙部１１８の一例としてロール紙（連続用紙）のマガジンが示されているが、紙幅や紙質等が異なる複数のマガジンを併設しても良い。また、ロール紙のマガジンに代えて、又はこれと併用して、カット紙が積層装填されたカセットによって用紙を供給しても良い。

複数種類の記録媒体（メディア）を利用可能な構成にした場合、メディアの種類情報を記録したバーコード或いは無線タグなどの情報記録体をマガジンに取り付け、その情報記録体の情報を所定の読取装置によって読み取ることで、使用される記録媒体の種類（メディア種）を自動的に判別し、メディア種に応じて適切なインク吐出を実現するようにインク吐出制御を行うことが好ましい。

給紙部１１８から送り出される記録紙１１６はマガジンに装填されていたことによる巻きクセが残り、カールする。このカールを除去するために、デカール処理部１２０においてマガジンの巻きクセ方向と逆方向に加熱ドラム１３０で記録紙１１６に圧力を加えながら熱を与える。このとき、多少印字面が外側に弱いカールとなるように加熱温度を制御するとより好ましい。

ロール紙を使用する装置構成の場合、図１のように、裁断用のカッター１２８が設けられており、該カッター１２８によってロール紙は所望のサイズにカットされる。なお、カット紙を使用する場合には、カッター１２８は不要である。

デカール処理後、カットされた記録紙１１６は、ベルト搬送部１２２へと送られる。ベルト搬送部１２２は、ローラ１３１，１３２間に無端状のベルト１３３が巻き掛けられた構造を有するように構成されている。

ベルト１３３は、記録紙１１６の幅よりも広い幅寸法を有しており、ベルト面には多数の吸引穴（不図示）が形成されている。同図に示されるように、ローラ１３１，１３２間に掛け渡されたベルト１３３の内側において印字部１１２のノズル面には吸着チャンバ１３４が設けられており、この吸着チャンバ１３４をファン１３５で吸引して負圧にすることによって記録紙１１６がベルト１３３上に吸着保持される。なお、吸引吸着方式に代えて、静電吸着方式を採用してもよい。

ベルト１３３が巻かれているローラ１３１，１３２の少なくとも一方に図示しないモータの動力が伝達されることにより、ベルト１３３は図１上の時計回り方向に駆動され、ベルト１３３上に保持された記録紙１１６は図１の左から右へと搬送される。

縁無しプリント等を印字するとベルト１３３上にもインクが付着するので、ベルト１３３の外側の所定位置（印字領域以外の適当な位置）にベルト清掃部１３６が設けられている。ベルト清掃部１３６の構成について詳細は図示しないが、例えば、ブラシ・ロール、吸水ロール等をニップする方式、清浄エアーを吹き掛けるエアーブロー方式、或いはこれらの組合せなどがある。清掃用ロールをニップする方式の場合、ベルト線速度とローラ線速度を変えると清掃効果が大きい。

なお、ベルト搬送部１２２に代えて、ローラ・ニップ搬送機構を用いる態様も考えられるが、印字領域をローラ・ニップ搬送すると、印字直後に用紙の印字面をローラが接触するので画像が滲み易いという問題がある。したがって、本例のように、印字領域では画像面を接触させない吸着ベルト搬送が好ましい。

ベルト搬送部１２２により形成される用紙搬送路上において印字部１１２の上流側には、加熱ファン１４０が設けられている。加熱ファン１４０は、印字前の記録紙１１６に加熱空気を吹き付け、記録紙１１６を加熱する。印字直前に記録紙１１６を加熱しておくことにより、インクが着弾後乾き易くなる。

印字部１１２の各ヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙは、当該インクジェット記録装置１１０が対象とする記録紙１１６の最大紙幅に対応する長さを有し、そのノズル面には最大サイズの記録紙１１６の少なくとも一辺を超える長さ（描画可能範囲の全幅）にわたりインク吐出用のノズルが複数配列されたフルライン型のヘッドとなっている（図２参照）。

ヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙは、記録紙１１６の送り方向に沿って上流側からＫ，Ｃ，Ｍ，Ｙの色順に配置され、それぞれのヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙが記録紙１１６の搬送方向と略直交する方向に沿って延在するように固定設置される。

ベルト搬送部１２２により記録紙１１６を搬送しつつ各ヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙからそれぞれ異色のインクを吐出することにより記録紙１１６上にカラー画像を形成し得る。

このように、紙幅の全域をカバーするノズル列を有するフルライン型のヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙを色別に設ける構成によれば、紙送り方向（副走査方向）について記録紙１１６と印字部１１２とを相対的に移動させる動作を１回行うだけで（すなわち１回の副走査で）、記録紙１１６の全面に画像を記録することができる。これにより、記録ヘッドが紙搬送方向と直交する方向に往復動作するシャトル型ヘッドに比べて高速印字が可能であり、生産性を向上させることができる。

なお、本第１の実施形態では、Ｋ，Ｃ，Ｍ，Ｙの標準色（４色）の構成を例示したが、インク色や色数の組合せについてはこれに限定する必要はなく、必要に応じて淡インク、濃インク、特別色インクを追加しても良い。例えば、ライトシアン、ライトマゼンタなどのライト系インクを吐出するインクジェットヘッドを追加する構成も可能である。また、各色ヘッドの配置順序も特に限定はない。

ベルト搬送部１２２により形成される用紙搬送路上において印字部１１２の下流側には後乾燥部１４２が設けられている。後乾燥部１４２は、印字された画像面を乾燥させる手段であり、例えば、加熱ファンが用いられる。印字後のインクが乾燥するまでは印字面と接触することは避けたほうが好ましいので、熱風を吹き付ける方式が好ましい。

多孔質のペーパーに染料系インクで印字した場合などでは、加圧によりペーパーの孔を塞ぐことでオゾンなど、染料分子を壊す原因となるものと接触することを防ぐことで画像の耐候性がアップする効果がある。

後乾燥部１４２の後段には、加熱・加圧部１４４が設けられている。加熱・加圧部１４４は、画像表面の光沢度を制御するための手段であり、画像面を加熱しながら所定の表面凹凸形状を有する加圧ローラ１４５で加圧し、画像面に凹凸形状を転写する。

こうして生成されたプリント物は排紙部１２６から排出される。本来プリントすべき本画像（目的の画像を印刷したもの）とテスト印字とは分けて排出することが好ましい。

なお、本第１の実施形態に係るインクジェット記録装置１１０では、本画像のプリント物と、テスト印字のプリント物とを選別してそれぞれの排出部１２６Ａ，１２６Ｂへと送るために排紙経路を切り換える不図示の選別手段が設けられている。

なお、大きめの用紙に本画像とテスト印字とを同時に並列に形成する場合は、カッター１４８によってテスト印字の部分を切り離す。また、図には示さないが、本画像の排出部１２６Ａには、オーダー別に画像を集積するソーターが設けられる。

次に、ヘッドの構造について説明する。色別の各ヘッド１１２Ｋ，１１２Ｃ，１１２Ｍ，１１２Ｙの構造は共通しているので、以下、これらを代表して符号１５０によってヘッドを示すものとする。

図３はヘッド１５０の構造例を示す平面透視図であり、図４はその一部の拡大図である。また、図５は１つの液滴吐出素子（１つのノズル１５１に対応したインク室ユニット）の立体的構成を示す断面図（図４中の３３−３３線に沿う断面図）である。

記録紙１１６上に印字されるドットピッチを高密度化するためには、ヘッド１５０におけるノズルピッチを高密度化する必要がある。本第１の実施形態に係るヘッド１５０は、図３及び図４に示されるように、インク吐出口であるノズル１５１と、各ノズル１５１に対応する圧力室１５２等からなる複数のインク室ユニット（液滴吐出素子）１５３を千鳥でマトリクス状に（２次元的に）配置させた構造を有し、これにより、ヘッド長手方向（紙送り方向と直交する方向）に沿って並ぶように投影される実質的なノズル間隔（投影ノズルピッチ）の高密度化を達成している。

なお、記録紙１１６の送り方向と略直交する方向に記録紙１１６の全幅に対応する長さにわたり１列以上のノズル列を構成する形態は本例に限定されない。

各ノズル１５１に対応して設けられている圧力室１５２は、その平面形状が概略正方形となっており（図３及び図４参照）、対角線上の両隅部の一方にノズル１５１への流出口が設けられ、他方に供給インクの流入口（供給口）１５４が設けられている。なお、圧力室１５２の形状は、本例に限定されず、平面形状が四角形（菱形、長方形など）、五角形、六角形その他の多角形、円形、楕円形など、多様な形態があり得る。

図５に示されるように、各圧力室１５２は供給口１５４を介して共通流路１５５と連通されている。共通流路１５５はインク供給源たるインクタンク（図示省略）と連通しており、インクタンクから供給されるインクは共通流路１５５を介して各圧力室１５２に分配供給される。

圧力室１５２の一部の面（図５において天面）を構成している加圧板（共通電極と兼用される振動板）１５６には個別電極１５７を備えたアクチュエータ１５８が接合されている。

なお、本第１の実施形態に係るアクチュエータ１５８には、チタン酸ジルコン酸鉛やチタン酸バリウムなどの圧電体を用いた圧電素子が用いられている。

アクチュエータ１５８は、個別電極１５７と共通電極間に駆動電圧を印加することによって変形して圧力室１５２の容積が変化し、これに伴う圧力変化によりノズル１５１からインクが吐出される。本第１の実施形態に係るインク室ユニット１５３では、インク吐出後、アクチュエータ１５８の変位が元に戻る際に、共通流路１５５から供給口１５４を通って新しいインクが圧力室１５２に再充填される。

従って、本第１の実施形態に係るインクジェット記録装置１１０では、画像情報から生成されるドット配置データに応じて各ノズル１５１に対応したアクチュエータ１５８の駆動を制御することにより、ノズル１５１からインク滴（液滴）を吐出させることができる。また、本第１の実施形態に係るインクジェット記録装置１１０では、記録媒体たる記録紙１１６を一定の速度で副走査方向に搬送しながら、その搬送速度に合わせて各ノズル１５１のインク吐出タイミングを制御することによって、記録紙１１６上に所望の画像を記録することができる。

上述した構造を有するインク室ユニット１５３を図６に示す如く主走査方向に沿う行方向及び主走査方向に対して直交しない一定の角度θを有する斜めの列方向に沿って一定の配列パターンで格子状に多数配列させることにより、本第１の実施形態の高密度ノズルヘッドが実現されている。

すなわち、主走査方向に対してある角度θの方向に沿ってインク室ユニット１５３を一定のピッチｄで複数配列する構造により、主走査方向に並ぶように投影されたノズルのピッチＰはｄ× cosθとなり、主走査方向については、各ノズル１５１が一定のピッチＰで直線状に配列されたものと等価的に取り扱うことができる。このような構成により、主走査方向に並ぶように投影されるノズル列が１インチ当たり２４００個（２４００ノズル／インチ）におよぶ高密度のノズル構成を実現することが可能になる。

なお、本実施形態では、上述したフルラインヘッドと用紙とを相対移動することによって、上述した主走査で形成された１ライン（１列のドットによるライン又は複数列のドットから成るライン）の印字を繰り返し行うことを副走査と定義する。

また、本実施形態では、上述の主走査によって記録される１ライン（或いは帯状領域の長手方向）の示す方向を主走査方向といい、上述の副走査を行う方向を副走査方向という。すなわち、本実施形態では、記録紙１１６の搬送方向が副走査方向であり、それに直交する方向が主走査方向ということになる。

図７は、インクジェット記録装置１１０の電気系の要部構成を示すブロック図である。

同図に示されるように、インクジェット記録装置１１０は、ヘッド１５０、システム制御部１９８、プリント制御部１８０及びヘッドドライバ１９０を含んで構成される。

システム制御部１９８は、通信インタフェース１７０、システムコントローラ１７２、画像メモリ１７４、ＲＯＭ１７５、モータドライバ１７６、ヒータドライバ１７８等を備えている。

通信インタフェース１７０は、ユーザが当該インクジェット記録装置１１０に対して印刷の指示等を行うため等に用いられるホスト装置１０とのインタフェース部である。通信インタフェース１７０にはＵＳＢ（Universal Serial Bus）、ＩＥＥＥ１３９４、イーサネット（登録商標）、無線ネットワークなどのシリアルインタフェースやセントロニクスなどのパラレルインタフェースを適用することができる。この部分には、通信を高速化するためのバッファメモリ（図示省略）を搭載しても良い。

ホスト装置１０から送出された記録紙１１６に形成すべき画像を示す画像情報は通信インタフェース１７０を介してインクジェット記録装置１１０に取り込まれ、一旦画像メモリ１７４に記憶される。画像メモリ１７４は、通信インタフェース１７０を介して入力された画像を記憶する記憶手段であり、システムコントローラ１７２を通じてデータの読み書きが行われる。画像メモリ１７４は、半導体素子からなるメモリに限らず、ハードディスクなど磁気媒体を用いてもよい。

システムコントローラ１７２は、中央演算処理装置（ＣＰＵ）及びその周辺回路等から構成され、所定のプログラムに従ってインクジェット記録装置１１０の全体を制御する制御装置として機能するとともに、各種演算を行う演算装置として機能する。すなわち、システムコントローラ１７２は、通信インタフェース１７０、画像メモリ１７４、モータドライバ１７６、ヒータドライバ１７８、プリント制御部１８０等の各部を制御し、ホスト装置１０との間の通信制御、画像メモリ１７４及びＲＯＭ１７５の読み書き制御等を行うと共に、搬送系のモータ１８８やヒータ１８９を制御する制御信号を生成する。なお、プリント制御部１８０に対しては、制御信号の他に、画像メモリ１７４に記憶された画像情報を送信する。

また、ＲＯＭ１７５には、システムコントローラ１７２のＣＰＵや後述するヘッドドライバ１９０のＣＰＵ２０６が実行するプログラム及び制御に必要な各種データなどが格納されている。ＲＯＭ１７５は、書換不能な記憶手段であってもよいが、各種のデータを必要に応じて更新する場合は、ＥＥＰＲＯＭのような書換可能な記憶手段を用いることが好ましい。

画像メモリ１７４は、画像データの一時記憶領域として利用されるとともに、プログラムの展開領域及びＣＰＵの演算作業領域としても利用される。

モータドライバ１７６は、システムコントローラ１７２からの指示に従って搬送系のモータ１８８を駆動するドライバ（駆動回路）である。ヒータドライバ１７８は、システムコントローラ１７２からの指示に従って後乾燥部１４２等のヒータ１８９を駆動するドライバである。

プリント制御部１８０は、システムコントローラ１７２の制御に従い、システム制御部１９８から送信された画像情報に基づいてヘッドドライバ１９０を介してヘッド１５０を制御する。

図８は、本第１の実施形態に係るインクジェット記録装置１１０のヘッド１５０及びヘッドドライバ１９０の構成を示す構成図である。

同図に示されるように、ヘッドドライバ１９０は、第１の基板２００及び第２の基板２０２を含んで構成されている。第１の基板２００及び第２の基板２０２はコネクタ２０４Ａとコネクタ２０４Ｂとによりハーネスを介して機械的に接続されている。以下、コネクタ２０４Ａとコネクタ２０４Ｂとを区別する必要がない場合には単に「コネクタ２０４」と称する。

第１の基板２００は、ＣＰＵ２０６及びデジタル・アナログ・コンバータ（以下、「Ｄ／Ａ変換器」という。）２０８を含んで構成されている。

ＣＰＵ２０６は、プリント制御部１８０に接続されており、プリント制御部１８０から入力される画像情報に基づいてヘッド１５０及びヘッドドライバ１９０の作動を制御する。なお、本第１の実施形態に係るインクジェット記録装置１１０では、ＣＰＵ２０６がプリント制御部１８０から入力された画像情報に基づいてアクチュエータ１５８に印加する電圧の基準となる電圧を示すデジタル信号を生成し、当該デジタル信号をＤ／Ａ変換器２０８に出力する。

Ｄ／Ａ変換器２０８は、ＣＰＵ２０６から入力されたデジタル信号をアナログ信号に変換して出力するものである。なお、本第１の実施形態に係るインクジェット記録装置１１０では、Ｄ／Ａ変換器２０８によって上記アナログ信号が、一例として図９に示すように差動出力される。

一方、第２の基板２０２は、差動増幅回路２１０、アンプ２１２、ＣＰＵ２１４、ＤＣ−ＤＣコンバータ２１６、ＲＯＭ２２８及びＲＡＭ２３０を含んで構成されている。

差動増幅回路２１０は、入力端がコネクタ２０４を介してＤ／Ａ変換器２０８の出力端に接続されており、Ｄ／Ａ変換器２０８から差動出力されたアナログ信号が入力され、当該アナログ信号を差動増幅して出力する。

アンプ２１２は、レベルシフト回路２１８、オペアンプ２２０及び電流増幅回路２２２を含んで構成されている。

レベルシフト回路２１８は、オペアンプ２２３及び直流電源２２４を含んで構成されている。オペアンプ２２３は、非反転入力端が差動増幅回路２１０の出力端に、反転入力端が、マイナス端子が接地された直流電源２２４のプラス端子に、出力端がオペアンプ２２０の非反転入力端に各々接続されており、差動増幅回路２１０から入力されたアナログ信号を電圧レベルを所定の電圧レベル（ヘッド１５０が良好な液滴吐出を行うことができるものとして予め定められた電圧レベル）だけ嵩上げしてオペアンプ２２０に出力する。

オペアンプ２２０は、反転入力端が抵抗Ｒ_１を介して接地されており、出力端が電流増幅回路２２２の入力端に接続されており、レベルシフト回路２１８から入力されたアナログ信号を電圧を増幅して電流増幅回路２２２に出力する。

電流増幅回路２２２は、オペアンプ２２０から入力されたアナログ信号を電流を増幅してヘッド１５０に出力するものであり、ＮＰＮトランジスタ２２２ａとＰＮＰトランジスタ２２２ｂとを含んで構成されている。ＮＰＮトランジスタ２２２ａは、ベースがオペアンプ２２０の出力端に、コレクタが直流電源ＶＨに、エミッタがＰＮＰトランジスタ２２２ｂのエミッタに、各々接続されており、ＰＮＰトランジスタ２２２ｂは、ベースがオペアンプ２２０の出力端に、コレクタがグランドに各々接続されている。また、ＮＰＮトランジスタ２２２ａ及びＰＮＰトランジスタ２２２ｂの各エミッタは、抵抗Ｒ_２を介してオペアンプ２２０の反転入力端に接続されている。

ＤＣ−ＤＣコンバータ２１６は、差動増幅回路２１０に駆動用の電力を供給するものであり、差動増幅回路２１０は当該電力が供給されることにより作動する。

ＣＰＵ２１４は、第２の基板２０２の各部の作動を制御するものである。ＣＰＵ２１４は、ＲＯＭ２２８及びＲＡＭ２３０の各々に接続されている。また、ＣＰＵ２１４は、コネクタ２０４を介してＣＰＵ２０６に接続されている。更に、ＣＰＵ２１４は、ＤＣ−ＤＣコンバータ２１６に接続されている。

なお、ＲＯＭ２２８には、ＣＰＵ２１４が実行するプログラム及び制御に必要な各種データなどが格納されている。また、ＲＡＭ２３０は、各種データの一時記憶領域として利用されるとともに、プログラムの展開領域及びＣＰＵ２１４の演算作業領域としても利用される。

ヘッド１５０は、各アクチュエータ１５８に個別に対応する複数のスイッチ２２６を含んで構成されている。

スイッチ２２６は、単極単投型スイッチであり、電流増幅回路２２２の出力端とアクチュエータ１５８とを接続状態及び非接続状態の２つの状態の間で切り替えるものである。

ここで、各スイッチ２２６はＣＰＵ２０６に接続されている。ＣＰＵ２０６は、各スイッチ２２６を制御するスイッチ制御信号をスイッチ２２６毎に生成して、対応するスイッチ２２６に出力する。

なお、本第１の実施形態では、スイッチ制御信号がハイ・レベルのとき、対応するスイッチ２２６がオン状態となり、スイッチ制御信号がロー・レベルのとき、対応するスイッチ２２６がオフ状態となるが、これに限らず、スイッチ制御信号がロー・レベルのとき、対応するスイッチ２２６がオン状態となり、スイッチ制御信号がハイ・レベルのとき、対応するスイッチ２２６がオフ状態となるようにしても良いことは言うまでもない。

次に、本第１の実施形態に係るインクジェット記録装置１１０の作用を説明する。

本第１の実施形態に係るインクジェット記録装置１１０では、稼動時に、第１の基板２００に設けられたＣＰＵ２０６により、所定信号がコネクタ２０４を介して第２の基板２０２に出力される。また、プリント制御部１８０からＣＰＵ２０６に画像情報が入力されると、ＣＰＵ２０６により、当該画像情報に基づいてデジタル信号及びスイッチ制御信号が生成され、当該デジタル信号がＤ／Ａ変換器２０８に、当該スイッチ制御信号が各スイッチ２２６に各々出力される。Ｄ／Ａ変換器２０８では、ＣＰＵ２０６から入力されたデジタル信号がアナログ信号に変換され、当該アナログ信号がコネクタ２０４を介して第２の基板２０２に出力される。

これに対し、第２の基板２０２に設けられたＣＰＵ２１４では、電圧印加制御処理が実行される。

以下、図１０を参照して、この際の第２の基板２０２の作用を説明する。なお、図１０は、この際にＣＰＵ２１４によって実行される電圧印加制御処理プログラムの処理の流れを示すフローチャートであり、当該プログラムはＲＯＭ２２８の所定領域に予め記憶されている。

同図のステップ３００では、ＣＰＵ２０６から出力された所定信号を受信したか否かを判定し、肯定判定となった場合にはステップ３０２へ移行して、スイッチ２２６を介してアクチュエータ１５８にアナログ信号の電圧が印加されるように制御（以下、「電圧印加制御」という。）を行い、その後にステップ３０４へ移行する。

本第１の実施形態に係るインクジェット記録装置１１０では、上記電圧印加制御として、差動増幅回路２１０を作動させる制御（一例として、ＤＣ−ＤＣコンバータ２１６に対して差動増幅回路２１０に駆動用の電力を供給させる処理）を適用している。

なお、上記電圧印加制御は、これに限らず、例えば、差動増幅回路２１０とレベルシフト回路２１８との接続配線を接続と切断の２つの状態間で切り替えるスイッチを設け、差動増幅回路２１０とレベルシフト回路２１８とが接続状態となるように当該スイッチを制御する処理を適用しても良い。また、レベルシフト回路２１８とオペアンプ２２０との接続配線を接続と切断の２つの状態間で切り替えるスイッチを設け、レベルシフト回路２１８とオペアンプ２２０とが接続状態となるように当該スイッチを制御する処理を適用しても良い。また、電流増幅回路２２２とスイッチ２２６との接続配線を接続と切断の２つの状態間で切り替えるスイッチを設け、電流増幅回路２２２とスイッチ２２６とが接続状態となるように当該スイッチを制御する処理を適用しても良い。

このように、上記電圧印加制御は、スイッチ２２６を介してアクチュエータ１５８にアナログ信号の電圧が印加されるように制御を行う処理であれば如何なるものも適用できる。

ステップ３０４では、画像形成（印字）を停止する条件が満足されたか否かを判定し、否定判定となった場合にはステップ３００へ戻る一方、肯定判定となった場合には本電圧印加制御処理プログラムを終了する。

なお、本第１の実施形態に係るインクジェット記録装置１１０では、上記画像形成を停止する条件として、インクジェット記録装置１１０の電源スイッチが切られた、との条件を適用しているが、これに限らず、給紙ユニット３４の記録紙１１６が無くなった、との条件やインクジェット記録装置１１０において良好な画像形成を行うことができなくなるものとして予め定められた故障が発生した、との条件等を適用しても良い。

一方、ステップ３００において否定判定となった場合にはステップ３０６へ移行し、スイッチ２２６を介してアクチュエータ１５８にアナログ信号の電圧が印加されないように制御（以下、「電圧印加禁止制御」という。）を行い、本電圧印加制御処理プログラムを終了する。

本第１の実施形態に係るインクジェット記録装置１１０では、上記電圧印加禁止制御として、差動増幅回路２１０を作動させない制御（一例として、ＤＣ−ＤＣコンバータ２１６に対して差動増幅回路２１０への駆動用の電力の供給を行わせない処理）を適用している。

なお、上記電圧印加禁止制御は、これに限らず、例えば、差動増幅回路２１０とレベルシフト回路２１８との接続配線を接続と切断の２つの状態間で切り替えるスイッチを設け、差動増幅回路２１０とレベルシフト回路２１８とが非接続状態となるように当該スイッチを制御する処理を適用しても良い。また、レベルシフト回路２１８とオペアンプ２２０との接続配線を接続と切断の２つの状態間で切り替えるスイッチを設け、レベルシフト回路２１８とオペアンプ２２０とが非接続状態となるように当該スイッチを制御する処理を適用しても良い。更に、電流増幅回路２２２とスイッチ２２６との接続配線を接続と切断の２つの状態間で切り替えるスイッチを設け、電流増幅回路２２２とスイッチ２２６とが非接続状態となるように当該スイッチを制御する処理を適用しても良い。

このように、上記電圧印加禁止制御は、スイッチ２２６を介してアクチュエータ１５８にアナログ信号の電圧が印加されないように制御を行う処理であれば如何なるものも適用できる。

以上詳細に説明したように、本第１の実施形態に係るインクジェット記録装置１１０によれば、容量性負荷（ここでは、アクチュエータ１５８）に印加する電圧の基準となるデジタル信号をアナログ信号に変換して出力するＤ／Ａ変換器２０８を有する第１の基板２００と、出力端がスイッチング素子（ここでは、スイッチ２２６）を介して容量性負荷に接続され、アナログ信号を電圧を増幅して出力するオペアンプ２２０を有する第２の基板２０２と、Ｄ／Ａ変換器２０８から出力されたアナログ信号がオペアンプ２２０の入力端に入力されるように第１の基板２００と第２の基板２０２とを機械的に接続するコネクタ２０４と、第１の基板２００に設けられ、所定信号を第２の基板２０２にコネクタ２０４を介して送信する送信手段（ここでは、ＣＰＵ２０６）と、第２の基板２０２において所定信号が受信されていない場合、スイッチング素子を介して容量性負荷にアナログ信号の電圧が印加されないように制御を行う制御手段（ここでは、ＣＰＵ２１４）と、を備えることにより、コネクタ２０４を介して受信されるべき所定信号が受信されていない場合、当該コネクタ２０４に接続不良が生じているものとみなして、スイッチング素子を介して容量性負荷にアナログ信号の電圧が印加されないように制御を行うので、コネクタ２０４の接続不良に起因するスイッチング素子の破損を防止することができる。

また、本第１の実施形態に係るインクジェット記録装置１１０によれば、Ｄ／Ａ変換器２０８がアナログ信号を差動出力し、第２の基板２０２においてオペアンプ２２０の前段に設けられ、Ｄ／Ａ変換器２０８から差動出力されたアナログ信号が入力され、当該アナログ信号を差動増幅する差動増幅回路２１０を更に備えたので、第２の基板２０２において、コネクタ２０４の部分でアナログ信号に重畳されたノイズを小さくすることができる。

更に、本第１の実施形態に係るインクジェット記録装置１１０によれば、制御手段が差動増幅回路２１０を作動させないように制御を行うことにより、容量性負荷にアナログ信号の電圧が印加されないように制御を行うので、低コストで、かつ確実に、コネクタ２０４の接続不良に起因するスイッチング素子の破損を防止することができる。

〔第２の実施形態〕

次に、第２の実施形態について説明する。なお、本第２の実施形態において、第１の実施形態と同一の部分には同一の符号を付し、説明を省略する。

図１１は本第２の実施形態に係るインクジェット記録装置１１０Ｂのヘッド１５０Ｂ及びヘッドドライバ１９０Ｂの構成を示す構成図である。

同図に示されるように、インクジェット記録装置１１０Ｂは、ヘッド１５０に代えてヘッド１５０Ｂを備えている点、ヘッドドライバ１９０に代えてヘッドドライバ１９０Ｂを備えている点のみが上記第１の実施形態で説明したインクジェット記録装置１１０と異なっている。なお、以下、インクジェット記録装置１１０Ｂについて、インクジェット記録装置１１０と異なる部分のみを説明する。

ヘッドドライバ１９０Ｂは、第１の基板２００Ｂ及び第２の基板２０２Ｂを含んで構成されている。

第１の基板２００Ｂは、ＣＰＵ２０６及び複数のＤ／Ａ変換器２０８を含んで構成されている。複数のＤ／Ａ変換器２０８の各々はＣＰＵ２０６に接続されている。

第２の基板２０２Ｂは、複数のＤ／Ａ変換器２０８の各々に対応して設けられた複数の差動増幅回路２１０、各差動増幅回路２１０に対応して設けられた複数のアンプ２１２、ＣＰＵ２１４、ＤＣ−ＤＣコンバータ２１６、ＲＯＭ２２８、ＲＡＭ２３０及びアンドゲート２４０を含んで構成されている。

ヘッドドライバ１９０Ｂは、複数のコネクタ２０４を備えている。複数のコネクタ２０４の各々は、対応するＤ／Ａ変換器２０８から出力されたアナログ信号が対応する差動増幅回路２１０の入力端に入力されるように第１の基板２００Ｂと第２の基板２０２Ｂとを機械的に接続している。

ＣＰＵ２１４は、アンドゲート２４０の出力端に接続されている。アンドゲート２４０は、複数のコネクタ２０４の各々に対応する複数の入力端を有しており、複数の入力端は、各々対応するコネクタ２０４を介してＣＰＵ２０６に接続されている。

なお、本第２の実施形態に係るインクジェット記録装置１１０Ｂでは、ＣＰＵ２０６が複数のコネクタ２０４の各々に対して所定信号を生成し、生成した各所定信号を対応するコネクタ２０４を介してアンドゲート２４０に出力する。

ヘッド１５０Ｂは、複数のアクチュエータ１５８と、各アクチュエータ１５８に対応する複数のスイッチ２２６と、を含んで構成されている。複数のスイッチ２２６は、各々対応するアンプ２１２の出力端に接続されている。

このように構成されたインクジェット記録装置１１０Ｂにおいて、アンドゲート２４０は、全ての入力端に所定信号が入力された場合、ＣＰＵ２１４に当該所定信号を出力し、全ての入力端のうちの１つにでも所定信号が入力されなかった場合、ＣＰＵ２１４に当該所定信号を出力しない。

以上詳細に説明したように、本第２の実施形態に係るインクジェット記録装置１１０Ｂによれば、複数の容量性負荷（ここでは、アクチュエータ１５８）に対応するように、Ｄ／Ａ変換器２０８、コネクタ２０４及びオペアンプ２２０を複数有し、送信手段（ここでは、ＣＰＵ２０６）が、所定信号を第２の基板２０２Ｂに複数のコネクタ２０４の各々を介して送信し、制御手段（ここでは、ＣＰＵ２１４）が、第２の基板２０２Ｂにおいて、送信手段により複数のコネクタ２０４の各々を介して送信された所定信号の少なくとも１つが受信されていない場合、当該所定信号が介されるべきコネクタ２０４に対応する容量性負荷にアナログ信号の電圧が印加されないように制御を行うので、複数の容量性負荷に対応した駆動回路におけるコネクタ２０４の接続不良に起因するスイッチング素子（ここでは、スイッチ２２６）の破損を防止することができる。

また、本第２の実施形態に係るインクジェット記録装置１１０Ｂによれば、複数のＤ／Ａ変換器２０８は、各々アナログ信号を差動出力し、複数のオペアンプ２２０に対応しており、各々第２の基板２０２Ｂにおいて対応するオペアンプ２２０の前段に設けられ、当該オペアンプ２２０に対応するＤ／Ａ変換器２０８から差動出力されたアナログ信号が入力され、当該アナログ信号を差動増幅する複数の差動増幅回路２１０を更に備えているので、第２の基板２０２Ｂにおいて、コネクタ２０４でアナログ信号に重畳されたノイズを小さくすることができる。

更に、本第２の実施形態に係るインクジェット記録装置１１０Ｂによれば、制御手段が、第２の基板２０２Ｂにおいて、送信手段により複数のコネクタ２０４の各々を介して送信された所定信号の少なくとも１つが受信されていない場合、当該所定信号が介されるべきコネクタ２０４に対応するオペアンプ２２０の前段に設けられた差動増幅回路２１０を作動させないように制御を行うことにより、当該コネクタ２０４に対応する容量性負荷にアナログ信号の電圧が印加されないように制御を行うので、低コストで、かつ確実に、複数の容量性負荷に対応した駆動回路におけるコネクタ２０４の接続不良に起因するスイッチング素子の破損を防止することができる。

以上、本発明を上記各実施形態を用いて説明したが、本発明の技術的範囲は上記各実施形態に記載の範囲には限定されない。発明の主旨を逸脱しない範囲で上記各実施形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。

また、上記各実施形態は、特許請求の範囲に記載された発明を限定するものではなく、また、上記各実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における状況に応じた組み合わせにより種々の発明を抽出できる。上記各実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。

例えば、上記第２の実施形態では、ＣＰＵ２１４が所定信号を受信しなかった場合に、全てのアクチュエータ１５８に対して、対応するスイッチ２２６を介してアナログ信号の電圧が印加されないように制御を行っているが、本発明はこれに限定されるものではなく、所定信号が出力されていないコネクタ２０４に対応するスイッチ２２６を介して対応するアクチュエータ１５８にアナログ信号の電圧が印加されないように制御を行うようにしても良い。この場合、ＣＰＵ２０６が複数のコネクタ２０４の各々に対して生成した各所定信号を対応するコネクタ２０４を介してＣＰＵ２１４に常時出力し、ＣＰＵ２１４にて当該所定信号を検出し、ＣＰＵ２１４が、所定信号が出力されていないコネクタ２０４に対応するスイッチ２２６を介して対応するアクチュエータ１５８にアナログ信号の電圧が印加されないように制御を行う形態が例示できる。

また、上記第１の実施形態で説明したインクジェット記録装置１１０の構成（図１〜図８を参照。）及び上記第２の実施形態で説明したインクジェット記録装置１１０Ｂの構成（図１１を参照。）は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。

また、上記各実施形態で説明したプログラムの処理の流れ（図１０参照。）も一例であり、本発明の主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりすることができることは言うまでもない。

実施形態に係るインクジェット記録装置の全体構成を示す側面図である。実施形態に係るインクジェット記録装置の印字部及びその周辺の構成を示す平面図である。実施形態に係るインクジェット記録装置のヘッドの構造例を示す平面透視図である。図３におけるインク室ユニットの拡大図である。図３の３３−３３切断線における断面図である。実施形態に係るインクジェット記録装置のヘッドのノズル配列の一例を示す概略図である。実施形態に係るインクジェット記録装置の電気系の要部構成を示すブロック図である。第１の実施形態に係るインクジェット記録装置のヘッド及びヘッドドライバの構成を示す構成図である。第１の実施形態に係るインクジェット記録装置のＤ／Ａ変換器から差動出力されるアナログ信号の波形を示す概略図である。第１の実施形態に係る電圧印加制御処理プログラムの処理の流れを示すフローチャートである。第２の実施形態に係るインクジェット記録装置のヘッド及びヘッドドライバの構成を示す構成図である。従来の液滴吐出装置における圧電素子に電圧を印加する駆動回路の構成を示す構成図である。

符号の説明

１１０，１１０Ｂインクジェット記録装置
１５０，１５０Ｂヘッド（液滴吐出ヘッド）
１５１ノズル
１５８アクチュエータ
１９０ヘッドドライバ（信号処理装置）
２００，２００Ｂ第１の基板
２０２，２０２Ｂ第２の基板
２０４Ａ，２０４Ｂコネクタ
２０６ＣＰＵ（ヘッド制御手段）
２１４ＣＰＵ
２０８デジタル・アナログ・コンバータ
２１０差動増幅回路
２２０オペアンプ
２２６スイッチ

Claims

容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板と、
スイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板と、
前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続するコネクタと、
前記第１の基板に設けられ、所定信号を前記第２の基板に前記コネクタを介して送信する送信手段と、
電力供給源から駆動用電力が供給されることによって駆動する差動増幅回路であって、前記第２の基板において前記オペアンプの前段に設けられると共に、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する差動増幅回路と、
前記第２の基板に設けられた制御手段であって、前記第２の基板において前記所定信号が受信されていない場合、前記差動増幅回路に前記駆動用電力が供給されないように前記差動増幅回路を制御する制御手段と、
を含む信号処理装置。
容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板と、
スイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板と、
前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続するコネクタと、
前記第１の基板に設けられ、所定信号を前記第２の基板に前記コネクタを介して送信する送信手段と、
前記第２の基板において前記オペアンプの前段に設けられると共に、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する差動増幅回路と、
前記差動増幅回路と前記オペアンプとを電気的に接続可能なスイッチと、
前記第２の基板において前記所定信号が受信されていない場合、前記第２の基板に設けられた制御手段であって、前記差動増幅回路と前記オペアンプとを電気的に切断するように前記スイッチをスイッチング制御する制御手段と、
を含む信号処理装置。
容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板と、
スイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板と、
前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続するコネクタと、
前記第１の基板に設けられ、所定信号を前記第２の基板に前記コネクタを介して送信する送信手段と、
前記スイッチング素子と前記出力端との間に挿入されると共に前記オペアンプと前記スイッチング素子とを電気的に接続可能なスイッチと、
前記第２の基板に設けられた制御手段であって、前記第２の基板において前記所定信号が受信されていない場合、前記オペアンプと前記スイッチング素子とを電気的に切断するように前記スイッチをスイッチング制御する制御手段と、
を含む信号処理装置。
複数の容量性負荷の各々に各々対応するように設けられると共に、各々対応する前記容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力する複数のデジタル・アナログ・コンバータを有する第１の基板と、
前記複数のデジタル・アナログ・コンバータの各々に各々対応するように設けられると共に、各々スイッチング素子を介して対応する前記容量性負荷に接続された出力端を有する複数のオペアンプであって、対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力する複数のオペアンプを有する第２の基板と、
前記複数のデジタル・アナログ・コンバータの各々から出力された前記アナログ信号が対応する前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続する複数のコネクタと、
前記第１の基板に設けられ、所定信号を前記第２の基板に前記複数のコネクタを介して送信する送信手段と、
電力供給源から駆動用電力が供給されることによって駆動する複数の差動増幅回路であって、前記第２の基板において各々対応する前記オペアンプの前段に設けられると共に、各々対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する複数の差動増幅回路と、
前記第２の基板に設けられた制御手段であって、前記第２の基板において、前記送信手段により前記複数のコネクタの各々を介して送信された前記所定信号の少なくとも１つが受信されていない場合、該所定信号が介されるべき前記コネクタに対応する前記差動増幅回路に前記駆動用電力が供給されないように前記差動増幅回路を制御する制御手段と、
を含む信号処理装置。
複数の容量性負荷の各々に各々対応するように設けられると共に、各々対応する前記容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力する複数のデジタル・アナログ・コンバータを有する第１の基板と、
前記複数のデジタル・アナログ・コンバータの各々に各々対応するように設けられると共に、各々スイッチング素子を介して対応する前記容量性負荷に接続された出力端を有する複数のオペアンプであって、対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力する複数のオペアンプを有する第２の基板と、
前記複数のデジタル・アナログ・コンバータの各々から出力された前記アナログ信号が対応する前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続する複数のコネクタと、
前記第１の基板に設けられ、所定信号を前記第２の基板に前記複数のコネクタを介して送信する送信手段と、
前記第２の基板において各々対応する前記オペアンプの前段に設けられると共に、各々対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する複数の差動増幅回路と、
前記複数の差動増幅回路の各々と各々対応する前記オペアンプとを電気的に接続可能な複数のスイッチと、
前記第２の基板に設けられた制御手段であって、前記第２の基板において、前記送信手段により前記複数のコネクタの各々を介して送信された前記所定信号の少なくとも１つが受信されていない場合、該所定信号が介されるべき前記コネクタに対応する前記差動増幅回路と該差動増幅回路に対応する前記オペアンプとを電気的に切断するように、対応する前記スイッチをスイッチング制御する制御手段と、
を含む信号処理装置。
複数の容量性負荷の各々に各々対応するように設けられると共に、各々対応する前記容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力する複数のデジタル・アナログ・コンバータを有する第１の基板と、
前記複数のデジタル・アナログ・コンバータの各々に各々対応するように設けられると共に、各々スイッチング素子を介して対応する前記容量性負荷に接続された出力端を有する複数のオペアンプであって、対応する前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力する複数のオペアンプを有する第２の基板と、
前記複数のデジタル・アナログ・コンバータの各々から出力された前記アナログ信号が対応する前記オペアンプの入力端に入力されるように前記第１の基板と前記第２の基板とを機械的に接続する複数のコネクタと、
前記第１の基板に設けられ、所定信号を前記第２の基板に前記複数のコネクタを介して送信する送信手段と、
前記複数のオペアンプの各々について、前記スイッチング素子と前記出力端との間に挿入されると共に前記オペアンプの各々と対応する前記スイッチング素子とを電気的に接続可能な複数のスイッチと、
前記第２の基板に設けられた制御手段であって、前記第２の基板において、前記送信手段により前記複数のコネクタの各々を介して送信された前記所定信号の少なくとも１つが受信されていない場合、該所定信号が介されるべき前記コネクタに対応する前記オペアンプと該オペアンプに対応する前記スイッチング素子とを電気的に切断するように、対応する前記スイッチをスイッチング制御する制御手段と、
を含む信号処理装置。
請求項１〜請求項６の何れか１項に記載の信号処理装置を備え、
前記容量性負荷は圧電素子であり、
前記圧電素子が駆動されることにより液滴を吐出するノズルを有する液滴吐出ヘッドと、
画像情報に基づいて前記ノズルから液滴を記録媒体に吐出させるように前記液滴吐出ヘッドを制御するヘッド制御手段と、
を備えた液滴吐出装置。
容量性負荷に印加する電圧の基準となるデジタル信号をアナログ信号に変換して該アナログ信号を差動出力するデジタル・アナログ・コンバータを有する第１の基板とスイッチング素子を介して前記容量性負荷に接続された出力端を有するオペアンプであって、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、入力された前記アナログ信号の電圧を増幅して出力するオペアンプを有する第２の基板とを、前記デジタル・アナログ・コンバータから出力された前記アナログ信号が前記オペアンプの入力端に入力されるように機械的に接続するコネクタを介して、前記第１の基板から所定信号を前記第２の基板にコネクタを介して送信し、
電力供給源から駆動用電力が供給されることによって駆動する差動増幅回路であって、前記第２の基板において前記オペアンプの前段に設けられると共に、前記デジタル・アナログ・コンバータから差動出力された前記アナログ信号が入力され、当該アナログ信号を差動増幅する差動増幅回路に対して、前記第２の基板において前記所定信号が受信されていない場合、前記駆動用電力が供給されないように、前記第２の基板に設けられた制御手段により前記差動増幅回路を制御する
信号処理方法。