JP5163408B2 - 情報処理装置 - Google Patents

情報処理装置 Download PDF

Info

Publication number
JP5163408B2
JP5163408B2 JP2008256735A JP2008256735A JP5163408B2 JP 5163408 B2 JP5163408 B2 JP 5163408B2 JP 2008256735 A JP2008256735 A JP 2008256735A JP 2008256735 A JP2008256735 A JP 2008256735A JP 5163408 B2 JP5163408 B2 JP 5163408B2
Authority
JP
Japan
Prior art keywords
information
setting information
memory
circuit
bios
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008256735A
Other languages
English (en)
Other versions
JP2010086419A (ja
Inventor
篤史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008256735A priority Critical patent/JP5163408B2/ja
Priority to US12/568,048 priority patent/US8713296B2/en
Publication of JP2010086419A publication Critical patent/JP2010086419A/ja
Application granted granted Critical
Publication of JP5163408B2 publication Critical patent/JP5163408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1417Boot up procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Description

本件開示は、情報処理装置に関する。
従来より、パーソナルコンピュータやサーバなどに代表される情報処理装置では、情報処理装置における処理の前提となる設定情報を保持し、その設定情報に従って動作している。これにより、情報処理装置の動作を、その情報処理装置のユーザのニーズや環境に合わせることが出来る。
このような設定情報としては、例えばBIOSやファームウェアの設定情報があり、その設定情報はシステムボード上のCMOSなどに格納されている。また、この設定情報は固定の情報とは限らず、情報処理装置の動作状況に応じて変化する情報も含んでいる。
このようにシステムボード上に格納された設定情報は、障害が生じてシステムボードの交換が必要になった場合にはCMOSなどから一端外部に読み出して保存し、システムボードが交換された後でシステムボード上に戻すことが求められる。
従来、障害発生時には、復旧作業用のOSをフレキシブルディスク(FD)などから立ち上げて、このOSの下で設定情報の読み出しや保存を行い、システムボードの交換後に再度この復旧作業用のOSの下で設定情報の書込みを行っている。
ここで、従来の復旧作業について説明する。
テストプログラムなどによってシステムボードの交換の必要性を確認したら、先ず、復旧作業用のOSが入っているFDなどを情報処理装置に装填してその復旧作業用のOSを立ち上げる。そして、そのOSの下で、システムボード上のCMOSなどに格納されている設定情報を読出してFDなどに待避させる。
次に情報処理装置の電源を切ってシステムボードを交換する。
交換が済んだら再び復旧作業用のOSを立ち上げ、FDなどに待避させていた設定情報をこのOSの下で読み出して、新しいシステムボード上のCMOSなどに格納する。
その後、本来のOSを立ち上げてテストプログラムで復旧を確認する。
このような復旧作業により、設定情報も含めて元の状態が回復することとなる。
しかし、情報処理装置でのOS起動が出来なくなるような障害が発生した場合にはこのような読み出しが出来なくなってしまう。
これに対し、障害の発生以前にバックアップを準備しておき、障害が発生した場合にはまずシステムボードを交換して復旧作業用のOSが立ち上がる状態まで回復させ、その後にバックアップから設定情報を復元してシステムを完全に回復させることも考えられる。
情報処理装置内の情報をバックアップする技術としては従来から各種の技術が知られており、プリンタのフォームデータをバックアップするために専用のドライブと媒体を用意してその媒体に情報を保存する技術(例えば特許文献1参照)や、情報処理装置に組み込まれたCFカードに設定情報を保存する技術(例えば特許文献2参照)などが知られている。
特開平11−301067号公報 特開2006−31240号公報
これらの特許文献に提案されている技術を含め、従来の技術では、設定情報の復旧以前に、少なくとも復旧作業用のOSなどが立ち上がっていることが前提となっている。しかし、理想的には、BIOSやファームウェア等といった下位階層における設定情報が復旧していない状態では、そのような下位階層の動作に依存して動作するOSなどといった上位階層の立ち上げは、復旧作業用のOSと言えども避けることが望ましく、上位階層が動作しなくても下位階層における設定情報が復旧できる装置が望まれている。
上記事情に鑑み、本件開示は、上位階層が動作しなくても下位階層における設定情報が復旧できる情報処理装置を提供することを目的とする。
上記目的を達成する情報処理装置の基本形態は、
情報を処理する処理回路と、
上記処理回路を含めたハードウェアの状態管理を行う、上記処理回路とは別の管理回路と、
上記管理回路に対して物理的に接続分離が自在な、その管理回路の設定情報がその管理回路によって格納され取り出されるメモリとを備えている。
この基本形態によれば、メモリは管理回路に対して物理的に接続分離が自在であるため、管理回路や処理回路の交換が必要となった場合にはメモリを残して交換することが出来る。そして、設定情報の復旧などに際しては、管理回路は、処理回路が担う上位階層が動作しなくてもこのメモリから設定情報を確実に取り出すことが出来る。
以上説明したように、情報処理装置の上記基本形態によれば、上位階層が動作しなくても下位階層における設定情報が復旧できる。
基本形態について上記説明した情報処理装置に対する具体的な実施形態を、以下図面を参照して説明する。
図1は、基本形態について上記説明した情報処理装置に対する具体的な実施形態に相当するサーバ装置の概念構成図である。
この概念構成図には、サーバ装置10のシステムボード関係のみが示されており、従来のサーバ装置で一般的に備わっていてこのサーバ装置10にも備わっている電源部やハードディスク装置やインターフェイスなどは図示が省略されている。
このサーバ装置10には、システムボード100と小基板200が備えられている。これらシステムボード100と小基板200はコネクタ300を介して接続されており、物理的な接続分離が自在となっている。
システムボード100上には、CPU110、メモリ120、BIOSROM130、CMOSメモリ140、およびチップセット150が搭載されている。CPU110は、OSやBIOSとしての情報処理を実行することにより、サーバ装置10が例えばWebサーバなどとして機能するときに必要な外部向けの情報処理やサーバ装置10内に組み込まれているハードディスクやインターフェイスなどの動作を制御するときに必要な内部向けの情報処理を実行する。メモリ120は、CPU110が実行する情報処理における作業領域などとして用いられる。BIOSROM130は、上述したBIOSを記憶している。CMOSメモリ140は、BIOSの実行に必要な設定情報を記憶する。チップセット150は、システムボード100上に搭載されている各要素に接続されこれらの要素の相互間でのデータの受け渡しを仲介する。ここでCPU110が、上述した基本形態における処理回路の一例に相当する。
更に、近年では、サーバ装置内での温度管理や電源管理などというような、サーバ装置内のハードウェアの状態管理を専用のコントローラで行うことが一般化している。ここに示すシステムボード100上にもそのようなコントローラであるボードマネージメントコントローラ(BMC)160が搭載されている。このBMC160もシステムバス170を介してチップセット150に接続されている。このBMC160が、上述した基本形態における管理回路の一例に相当する。
このBMC160は内部メモリ161を有しており、この内部メモリ161には、このBMC160による管理のための設定情報が記憶される。特に図示はしないが、このBMC160に対しては、サーバ装置10外からLAN回線で直接に(即ちCPU110の動作を経ずに)アクセスすることが出来る。また、このBMC160は、サーバ装置10がスタンバイ状態などになっていてCPU110などが動作していなくても継続して動作するものである。なお、このBMC160は、役割に着目した呼称としてサーバ管理プロセッサなどと称されることもあるが、ここでは統一してBMCと称する。
一方、小基板200上にはPROM(具体的にはフラッシュメモリ)210が搭載されている。このPROM210は、上述したコネクタ300を介してシステムボード100のシステムバス170に接続されており、BMC160とは、チップセット150を経ずにシステムバス170で直結されている。このPROM210が、上述した基本形態におけるメモリの一例に相当する。
図2は、小基板上のPROMに格納される情報を表す図である。
小基板上のPROM210には、装置IDの情報211と、BMCの設定情報212と、BIOSの設定情報213が格納される。
装置IDの情報211は、図1に示すサーバ装置10に固有の情報であり、具体的には、装置モデルを識別する識別情報や装置のシリアルナンバーや版数などである。この装置IDの情報211は、主に、サーバ装置10の機歴管理のために用いられる。
BMCの設定情報212は、図1に示すBMC160の内部メモリ161に記憶されている設定情報のバックアップであり、BMC160によりシステムバス170経由で直接に格納される(図1の矢印A参照)。このBMCの設定情報212は、具体的には、BMC160に対してLAN回線でアクセスするためのIPアドレスやアカウント情報、電源制御のための設定情報、スケジュール運転のためのスケジュール情報、レラーが生じたときの通知先の設定情報など含んでいる。BMCの設定情報212の格納は、内部メモリ161に記憶されている設定情報が変更されたときに行われ、上述したスタンバイ状態中であっても格納が行われる。つまり、ここで説明している実施形態は、上述した基本形態に対する具体的な実施形態に相当するとともに、この基本形態に対する、「上記管理回路が、上記処理回路が立ち上がってないときにも動作して上記状態管理を行う、その処理回路が立ち上がっていないときにも設定情報を上記メモリに格納するものである」という応用形態の具体的な実施形態にも相当していることとなる。このような応用形態によれば、上位階層の動作に依存することなく下位階層における設定情報が適宜にバックアップされることとなるので、例えば上位階層が動作不能となった場合であっても設定情報が守られる。
BIOSの設定情報213は、具体的には、CPU110、メモリ120、図示を省略したハードディスク装置などといった各種のコンポーネント(即ちサーバ装置10を構成しているハードウェア要素)の制御情報(例えば詳細機能の有効・無効設定など)、ブートデバイスの設定などを含んでいる。このBIOSの設定情報213は、図1に示すCMOSメモリ140に記憶されている情報のバックアップであり、詳細は後述するが、BIOSに制御されたCPU110の下でチップセット150およびシステムバス170を経由して格納される(図1の矢印B参照)。このような格納を可能とするため、図1に示すBIOSROM130には改良されたBIOSのプログラムが記憶されている。
ここで、BIOSの設定情報213がPROM210に格納される動作の詳細について説明する。
図3は、BIOSの設定情報がPROMに格納される動作を表す図である。以下この図3を説明するに当たり、特に図番を断らずに図1の要素を参照する。
この図3には、BIOSのプログラム上の動作と、CPU110による実行動作と、小基板上のPROM210(即ちここではフラッシュメモリ)の動作とが示されている。
BIOSの設定情報について変更が生じた場合、BIOS上では、CMOSメモリ140からPROM210への「書込み処理」が開始され(ステップS101)、CPU110に対し、小基板上のPROM210への「書込み」が要求される(ステップS102)。このBIOSの要求を受けてCPU110は、小基板上のPROM210に対して「書込み可」を設定し(ステップS201)、PROM210は「書込み可」の設定状態となって(ステップS301)情報の書込みが可能となる。
PROM210の状態が「書込み可」になると、CPU110はBIOSに、「書込み可」であることを通知し(ステップS202)、その通知を受けたBIOSはCPU110に対して「コピー命令」を発してコピーの実行を要求する(ステップS103)。この「コピー命令」では、コピー元とコピー先がアドレスによって指定されることとなっており、BIOSは、コピー元としてCMOSメモリ140上のアドレスを指定し、コピー先としてPROM210上のアドレスを指定する。
このような「コピー命令」を受けたCPU110は、指定されたアドレス間での情報コピーを実行し(ステップS203)、PROM210には、CMOSメモリ140からコピーされた設定情報が書き込まれる(ステップS302)。
このような「コピー命令」の実行が終了すると、CPU110はPROM210に対して「書込み不可」を設定し(ステップS204)、PROM210は「書込み不可」の設定状態となって(ステップS303)情報の書込みが不可となる。
PROM210の状態が「書込み不可」になると、CPU110はBIOSに、「コピー命令」が完了したことを通知し(ステップS205)、その通知を受けたBIOSは「書込み処理」を終了させる(ステップS104)。
以上説明したように、図2に示すBMCの設定情報212とBIOSの設定情報213は、BMCおよびBIOSによって適宜に更新されていく。つまり、ここで説明している実施形態は、上述した基本形態に対する「上記メモリが、上記管理回路の設定情報がその管理回路によって格納され取り出されるものであるとともに、上記処理回路における情報処理に関する設定情報がその処理回路によって格納され取り出されるものでもある」という応用形態の具体的な実施形態にも相当している。この応用形態によれば、処理回路における設定情報も管理回路の設定情報とともにバックアップすることが出来るので好適である。また、図2に示すように、PROM210には装置IDの情報211も格納されているので、ここで説明している実施形態は、上述した基本形態に対する「上記メモリが、この情報処理装置に固有の情報を記憶するIDメモリを兼ねたものである」という応用形態の具体的な実施形態にも相当している。この応用形態によれば、IDメモリが兼用されることで、無用なコスト上昇を抑えることが出来る。
ここで、図1に示すサーバ装置10のシステムボード100に障害が生じて交換が必要になった場合を想定する。このようなシステムボード100の交換が行われると、システムボード100上に記憶されていた設定情報、即ちCMOSメモリ140に記憶されていた設定情報とBMC160の内部メモリ161に記憶されていた設定情報が失われてしまう。そのため、障害が発生する前のサーバ装置10の状態に復旧させるためには、設定情報の復元も必要となる。この復旧に際しての作業について以下説明する。
図4は、サーバ装置の復旧作業を表すフローチャートである。このフローチャートの説明でも、特に図番を断らずに図1の要素を参照する場合がある。
システムボード100の交換の必要性が例えばテストプログラムなどによって確認された場合には、コネクタ300の箇所でシステムボード100と小基板200が分離され、小基板200は残したままシステムボード100が交換される。そして、その交換された新しいシステムボード100に小基板200がコネクタ300によって接続される(ステップS401)。
システムボード100の交換と小基板200の接続が済んだらサーバ装置10のシステムを起動させる(ステップS402)。但し、ここではサーバ装置10の電源がONにされるだけで、BMC160もBIOSもOSも立ち上がらない。
次に、復旧作業の作業者は、システムボード100の交換後の初回起動である場合(ステップS403;Yes)にはBMC160を起動させ(ステップS404)、BMC160に対してLAN回線で設定情報の復元を命令する(ステップS405)。命令を受けたBMC160は小基板200上のPROM210からBMCの設定情報を読み出して内部メモリ161にコピーする(ステップS406)。
次に、作業者は、BIOSのセットアップメニューを起動させ(ステップS407)、メニュー上で「設定情報の復元」を選択する(ステップS408)。この「設定情報の復元」が選択されると、BIOSに制御されたCPU110の下で小基板200上のPROM210からBIOSの設定情報が読み出されてCMOSメモリ140にコピーされる(ステップS409)。
ここで「設定情報の復元」の動作の詳細について説明する。
図5は、「設定情報の復元」の動作を表す図である。この図5の説明でも、特に図番を断らずに図1の要素を参照する。
この図5には、BIOSのプログラム上の動作と、CPU110による実行動作と、CMOSメモリ140の動作とが示されている。
BIOSのセットアップメニューで「設定情報の復元」が選択された場合、BIOS上では、PROM210からCMOSメモリ140への「書込み処理」が開始され(ステップS501)、CPU110に対し、CMOSメモリ140への「書込み」が要求される(ステップS502)。このBIOSの要求を受けてCPU110は、CMOSメモリ140に対して「書込み可」を設定し(ステップS601)、CMOSメモリ140は「書込み可」の設定状態となって(ステップS701)情報の書込みが可能となる。
CMOSメモリ140の状態が「書込み可」になると、CPU110はBIOSに、「書込み可」であることを通知し(ステップS602)、その通知を受けたBIOSはCPU110に対して「コピー命令」を発してコピーの実行を要求する(ステップS503)。ここで、BIOSは、コピー元としてPROM210上のアドレスを指定し、コピー先としてCMOSメモリ140上のアドレスを指定する。
このような「コピー命令」を受けたCPU110は、指定されたアドレス間での情報コピーを実行し(ステップS603)、CMOSメモリ140には、PROM210からコピーされた設定情報が書き込まれる(ステップS702)。
このような「コピー命令」の実行が終了すると、CPU110はCMOSメモリ140に対して「書込み不可」を設定し(ステップS604)、CMOSメモリ140は「書込み不可」の設定状態となって(ステップS703)情報の書込みが不可となる。
CMOSメモリ140の状態が「書込み不可」になると、CPU110はBIOSに、「コピー命令」が完了したことを通知し(ステップS605)、その通知を受けたBIOSは「書込み処理」を終了させる(ステップS504)。
このような動作により図4のステップS409でBIOSの設定情報が復元されると、作業者は、BIOSのセットアップメニューを終了させて(ステップS410)BIOSを通常に起動させる。BIOSは、CMOSメモリ140に記憶されている設定情報を読み出して起動する(ステップS411)。そして、そのBIOSの制御を基礎としてOSが起動する(ステップS412)。これによりサーバ装置10のシステムが復旧することとなる。
なお、上記ステップS403で、初回起動でなかった場合(ステップS403;No)には、作業者は、BMC160とBIOSを通常に起動させる。BIOSは、CMOSメモリ140に記憶されている設定情報を読み出して起動し(ステップS411)、そのBIOSの制御を基礎としてOSが起動する(ステップS412)。
この図4に示す復旧作業では、OSやBIOSが起動していない状態でBMC160の設定情報を復元し、OSが起動していない状態でBIOSの設定情報を復元する。つまり、ここで説明している実施形態は、上述した基本形態に対する「上記管理回路が、上記処理回路が立ち上がっていないときにも動作して上記状態管理を行う、上記メモリに格納された設定情報の取り出しをその処理回路が立ち上がる前に行うものである」という応用形態の具体的な実施形態に相当している。この応用形態によれば、設定情報の取り出しは処理回路が立ち上がる前に行われるので、下位階層の設定情報がきちんと取り出された後で処理回路が担う上位階層が安全に立ち上げられることとなる。
なお、上記説明した具体的な実施形態はサーバ装置であるが、上述した基本形態は、サーバ装置以外にも、パーソナルコンピュータなどに応用されても良い。
また、上記説明した具体的な実施形態では、上述した基本形態におけるメモリの一例として、装置IDもBIOSの設定情報も格納されるものが用いられているが、基本形態におけるメモリの他の例としては、管理回路の設定情報のみが格納されるものであってもよい。
基本形態について上記説明した情報処理装置に対する具体的な実施形態に相当するサーバ装置の概念構成図である。 小基板上のPROMに格納される情報を表す図である。 BIOSの設定情報がPROMに格納される動作を表す図である。 サーバ装置の復旧作業を表すフローチャートである。 「設定情報の復元」の動作を表す図である。
符号の説明
10 サーバ装置
100 システムボード
110 CPU
120 メモリ
130 BIOSROM
140 CMOSメモリ
150 チップセット
160 BMC
161 内部メモリ
170 システムバス
200 小基板
210 PROM
211 装置IDの情報
212 BMCの設定情報
213 BIOSの設定情報
300 コネクタ

Claims (5)

  1. 情報を処理する処理回路と、
    前記処理回路を含めたハードウェアの状態管理を行う、前記処理回路とは別の管理回路と、
    前記管理回路に対して物理的に接続分離が自在な、該管理回路の設定情報が該管理回路によって格納され取り出されるメモリとを備えたことを特徴とする情報処理装置。
  2. 記管理回路の設定情報が該管理回路によって前記メモリに格納され取り出されるとともに、前記処理回路における情報処理に関する設定情報が該処理回路によって該メモリに格納され取り出されることを特徴とする請求項1記載の情報処理装置。
  3. 前記管理回路が、前記処理回路が起動していないときにも動作して前記状態管理を行う、該処理回路が立ち上がっていないときにも設定情報を前記メモリに格納するものであることを特徴とする請求項1または2記載の情報処理装置。
  4. 前記管理回路が、前記処理回路が起動していないときにも動作して前記状態管理を行う、前記メモリに格納された設定情報の取り出しを該処理回路が立ち上がる前に行うものであることを特徴とする請求項1から3のうちいずれか1項記載の情報処理装置。
  5. 前記メモリが、この情報処理装置に固有の情報を記憶するIDメモリを兼ねたものであることを特徴とする請求項1から4のうちいずれか1項記載の情報処理装置。
JP2008256735A 2008-10-01 2008-10-01 情報処理装置 Active JP5163408B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008256735A JP5163408B2 (ja) 2008-10-01 2008-10-01 情報処理装置
US12/568,048 US8713296B2 (en) 2008-10-01 2009-09-28 Apparatus for restoring setting information of a board management controller from a backup memory before loading an OS when a system board is replaced

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256735A JP5163408B2 (ja) 2008-10-01 2008-10-01 情報処理装置

Publications (2)

Publication Number Publication Date
JP2010086419A JP2010086419A (ja) 2010-04-15
JP5163408B2 true JP5163408B2 (ja) 2013-03-13

Family

ID=42058865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256735A Active JP5163408B2 (ja) 2008-10-01 2008-10-01 情報処理装置

Country Status (2)

Country Link
US (1) US8713296B2 (ja)
JP (1) JP5163408B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8275314B1 (en) 2007-08-13 2012-09-25 Marvell International Ltd. Bluetooth scan modes
US8577305B1 (en) 2007-09-21 2013-11-05 Marvell International Ltd. Circuits and methods for generating oscillating signals
US8588705B1 (en) 2007-12-11 2013-11-19 Marvell International Ltd. System and method of determining Power over Ethernet impairment
US8315564B2 (en) 2008-06-16 2012-11-20 Marvell World Trade Ltd. Short-range wireless communication
US8600324B1 (en) 2008-06-27 2013-12-03 Marvell International Ltd Circuit and method for adjusting a digitally controlled oscillator
US8472968B1 (en) * 2008-08-11 2013-06-25 Marvell International Ltd. Location-based detection of interference in cellular communications systems
US9288764B1 (en) 2008-12-31 2016-03-15 Marvell International Ltd. Discovery-phase power conservation
US8472427B1 (en) 2009-04-06 2013-06-25 Marvell International Ltd. Packet exchange arbitration for coexisting radios
US8532041B1 (en) 2009-04-24 2013-09-10 Marvell International Ltd. Method for transmitting information in a regulated spectrum and network configured to operate in the regulated spectrum
US9066369B1 (en) 2009-09-16 2015-06-23 Marvell International Ltd. Coexisting radio communication
US8767771B1 (en) 2010-05-11 2014-07-01 Marvell International Ltd. Wakeup beacons for mesh networks
CN102385533A (zh) * 2010-08-30 2012-03-21 鸿富锦精密工业(深圳)有限公司 计算机及其内存运行错误时的重启方法
EP2630827B1 (en) 2010-10-20 2018-11-21 Marvell World Trade Ltd. Pre-association service discovery
CN102541681A (zh) * 2010-12-24 2012-07-04 鸿富锦精密工业(深圳)有限公司 Cmos数据恢复系统及方法
US8750278B1 (en) 2011-05-26 2014-06-10 Marvell International Ltd. Method and apparatus for off-channel device invitation
US8983557B1 (en) 2011-06-30 2015-03-17 Marvell International Ltd. Reducing power consumption of a multi-antenna transceiver
US9125216B1 (en) 2011-09-28 2015-09-01 Marvell International Ltd. Method and apparatus for avoiding interference among multiple radios
DE102012100738A1 (de) * 2012-01-30 2013-08-01 Fujitsu Technology Solutions Intellectual Property Gmbh Verfahren zur Konfiguration eines BIOS in einem Computersystem sowie Computerprogrammprodukt
WO2013119810A1 (en) 2012-02-07 2013-08-15 Marvell World Trade Ltd. Method and apparatus for multi-network communication
US9450649B2 (en) 2012-07-02 2016-09-20 Marvell World Trade Ltd. Shaping near-field transmission signals
JP2014021726A (ja) * 2012-07-18 2014-02-03 Canon Inc 配信装置、画像形成装置、システム、制御方法およびコンピュータプログラム
CN104679622A (zh) * 2013-11-29 2015-06-03 英业达科技有限公司 基本输入输出系统维护方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05143295A (ja) * 1991-11-18 1993-06-11 Toshiba Corp データバツクアツプ方式
JPH11301067A (ja) * 1998-04-17 1999-11-02 Nec Eng Ltd プリンタ
JP2000035947A (ja) * 1998-07-21 2000-02-02 Toshiba Corp システム状態情報のリモート設定方法およびコンピュータシステム
JP2003323299A (ja) * 2002-05-08 2003-11-14 Toshihiro Kadota 読取専用の記録媒体、並びにこれを備えたコンピュータ
US7293165B1 (en) * 2003-04-03 2007-11-06 Advanced Micro Devices, Inc. BMC-hosted boot ROM interface
JP2006031240A (ja) * 2004-07-14 2006-02-02 Nec Infrontia Corp 情報処理装置
JP4826077B2 (ja) * 2004-08-31 2011-11-30 株式会社日立製作所 ブートディスク管理方法
US7870373B2 (en) * 2005-12-23 2011-01-11 Intel Corporation System and method for automatic update of embedded data
US20090006834A1 (en) * 2007-06-29 2009-01-01 Michael Rothman Proxied firmware updates
US8041936B2 (en) * 2007-10-28 2011-10-18 International Business Machines Corporation Persisting value relevant to debugging of computer system during reset of computer system
US8078865B2 (en) * 2007-11-20 2011-12-13 Dell Products L.P. Systems and methods for configuring out-of-band bios settings
US8122235B2 (en) * 2008-06-10 2012-02-21 Dell Products, Lp System and method of delaying power-up of an information handling system

Also Published As

Publication number Publication date
JP2010086419A (ja) 2010-04-15
US20100082957A1 (en) 2010-04-01
US8713296B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
JP5163408B2 (ja) 情報処理装置
JP4839841B2 (ja) スナップショット再起動方法
JP5724477B2 (ja) 移行プログラム、情報処理装置、移行方法、及び情報処理システム
JP4939102B2 (ja) ネットワークブート計算機システムの高信頼化方法
JP5822527B2 (ja) 情報処理装置、その制御方法、および制御プログラム
JP5506568B2 (ja) データ処理装置、データ処理装置のデータ処理方法、プログラム
JP2011028430A (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP2008200943A (ja) 画像形成装置
JP5403054B2 (ja) メモリダンプ機能を有するサーバおよびメモリダンプ取得方法
US10216595B2 (en) Information processing apparatus, control method for the information processing apparatus, and recording medium
JP2006338225A (ja) コンピュータの自動インストール方法
JP6124644B2 (ja) 情報処理装置および情報処理システム
JP2002099390A (ja) ディスク制御装置
JP6160688B2 (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
JP2007328438A (ja) 情報処理装置、そのデータバックアップ及び復旧方法
JP6000655B2 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム
JP6150048B2 (ja) 画像形成システムおよび画像形成システムの診断方法
JP2013258511A (ja) 画像形成装置、バックアップレストア方法及びプログラム
JP4165423B2 (ja) コアi/oカードを実装したシステムボード
JP2011053775A (ja) 印刷システム、起動プログラム自動復旧方法、及び自動復旧制御プログラム
JP2012113382A (ja) 画像形成装置
JP4020869B2 (ja) 二重系システム
JP2008198152A (ja) 冗長構成を有するコンピュータシステム及びコンピュータシステムの系切り換え方法
JP4876662B2 (ja) メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法
KR20080079770A (ko) Kvm을 이용한 자동 백업 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5163408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150