JP5155322B2 - 直流モータを制御するシステムおよび方法 - Google Patents

Description

本発明は、直流モータを対象とし、より詳細には、磁気記憶媒体を読取り／書込みヘッド組立体に対してスピンさせるのに使用される直流モータの制御を対象とする。

磁気記憶媒体は、典型的なハード・ディスク・ドライブ内で、直流モータによって回転されるスピンドルに取り付けられる。そのような直流モータはしばしば、従来型の多相ブラシレス直流モータであり、多相ブラシレス直流モータは、高効率であり、多数の適用分野に適したものにしている特性をもつ。多相ブラシレス直流モータは、回転子を移動させるためのトルク誘起磁束を発生させるために、電機子巻線に順番に（すなわち整流状態）電圧を印加する必要がある。適切な動作を得るためには、整流状態順序を、いかなる時点でも現在の回転子の位置と合致させるように、時間調整しなければならない。したがって、例えば３相ブラシレス直流モータが利用される場合、電機子対の両端間に順番に電圧が印加される。前述の電圧を電機子の両端間に印加することによって形成される磁束により、モータに対してトルクが生じ、このトルクが回転運動を引き起こす。ブラシレス直流モータがスピンしているとき、前述の電流を印加するタイミングは、モータの逆起電力のゼロ交差を検出して、アナログまたはデジタル・ロック回路（例えばＰＬＬまたはＤＬＬ）を用いてゼロ交差にロックすることにより得ることができる。

直流モータが当初開始しているとき、ロックする先のゼロ交差が全くない。したがって、印加電圧の連続するタイミングを制御するために、別のメカニズムを適用しなければならない。ある特定の場合には、直流モータが初めに、既知の位置に強制される。これは、例えば、モータを既知の位置にはめ込ませるように、１つまたは複数のランダムに選択された電機子に電圧を印加することによって行うことができる。しかし、この手法には２つの潜在的な欠点がある。第１に、ランダムに選択された電機子に電流が印加されると、モータが、正常な回転方向の方向とは反対の方向に移動することがある。これは、読取り／書込みヘッド組立体がスピンドル・プラッタ上に載るようにするディスク・ドライブにとって、方向反転が読取り／書込みヘッド組立体に損傷を与える恐れがあるため、許容できない。

第２に、確実に直流モータが適切な位置に移動するようにするために、モータは一般に、既知の２つの状態に駆動されなければならない。２つの状態が必要なのは、初期回転子位置が、駆動されつつある状態に対してゼロ・トルク状態にある場合をカバーするためである。各移動の後、モータに関連するスピンドルが機械的にリンギングする。そのようなリンギングの悪影響を回避するために、リンギングが停止、または少なくとも許容レベルまで減少するのを可能にするように、２回の移動間および第２の移動後に遅延が導入される。これらの遅延はかなりの量となることがあり、その遅延の結果、モータに関連する磁気記憶媒体にアクセスするのに必要な時間内に、望ましくない遅延が生じる。

米国特許第７，０３４，４７８号

したがって、少なくとも前述の理由のため、当技術分野において、直流モータを制御する高度なシステムおよび方法が必要である。

本発明は、直流モータを対象とし、より詳細には、磁気記憶媒体を読取り／書込みヘッド組立体に対してスピンさせるのに使用される直流モータの制御を対象とする。

本発明のいくつかの実施形態は、直流モータ・コントローラを提供する。直流モータ・コントローラは、複数の相を含む直流モータに関連する周期を検出するように動作可能な周期検出器を含む。直流モータを動作させることは、複数の整流状態に従って、複数の相内に電流を誘起することを含む。前述の整流状態は、少なくとも第１の整流状態および第２の整流状態を含む。前述のコントローラはさらに、直流モータに関連する周期に基づいてタイミング間隔を発生させること、およびアップ／ダウン・カウンタを提供することという、少なくとも２つの機能を実施するように構成可能な、単一レジスタ間隔発生器を含む。コントローラはさらに、アップ／ダウン・カウンタを初期化し、第１の整流状態に従って、複数の相内に電流を誘起し、第１の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをインクリメントするように動作可能な、初期整流状態コントローラを含む。さらに、初期整流状態コントローラは、第２の整流状態に従って、複数の相内に電流を誘起し、第２の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをデクリメントするように動作可能である。アップ／ダウン・カウンタをインクリメントし、次いでデクリメントすることによって得られた符号ビットが記憶されて、所望の初期整流状態を求めるために使用される。

前述の実施形態のいくつかの場合には、直流モータが少なくとも３つの相、および少なくとも６つの整流状態を有する。先に論じた第１および第２の整流状態は、第１の整流状態対として扱われる。残りの４つの整流状態（すなわち第３の整流状態、第４の整流状態、第５の整流状態、および第６の整流状態）は、更なる２つの整流状態対（すなわち、第３の整流状態および第４の整流状態を含む第２の整流状態対、ならびに第５の整流状態および第６の整流状態を含む第３の整流状態対）として扱われる。位置を求めるために利用されるこれらの対は、モータを駆動するのに使用される対および／または順序に必ずしも対応するとは限らないことに留意されたい。そのような場合には、先に論じた符号ビットが、第１の整流状態対に関連する第１の符号ビットである。初期整流状態コントローラはさらに、アップ／ダウン・カウンタを初期化し、第３の整流状態に従って、複数の相内に電流を誘起し、第３の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをインクリメントするように、また第４の整流状態に従って、複数の相内に電流を誘起し、第４の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをデクリメントするように動作可能でよい。次いで、符号ビットが、第２の整流状態対に関連する第２の符号ビットとして記憶される。さらに、初期整流状態コントローラは、アップ／ダウン・カウンタを初期化し、第５の整流状態に従って、複数の相内に電流を誘起し、第５の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをインクリメントするように、また第６の整流状態に従って、複数の相内に電流を誘起し、第６の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをデクリメントするように動作可能である。次いで、符号ビットが、第３の整流状態対に関連する第３の符号ビットとして記憶される。次いで、この３つの符号ビットが、所望の初期整流状態を求めるために使用される。

特定の場合には、前述のコントローラが符号ビット・レジスタを含む。そのような場合には、３つの符号ビットが、符号ビット・レジスタ内で３ビット・アレイとして構成され、所望の初期整流状態を求めることが、３ビット・アレイをデコードすることを含む。所望の初期整流状態を求めることは、現在の整流状態を求めること、および、所望の初期整流状態を、現在の整流状態から１または２整流状態後になるように選択することを含むことができる。

本発明の他の実施形態は、多相ブラシレス直流モータを制御する方法を提供する。この方法は、複数の相を有する直流モータを提供することを含む。そのような直流モータは、複数の少なくとも第１および第２の整流状態に従って、複数の相内に電流を誘起することによって動作する。この方法はさらに、カウントを初期化すること、第１の整流状態に従って、複数の相に対して電流を誘起すること、および第１の整流状態において、電流がしきい値に達するまでカウントをインクリメントすることを含む。次いで、第２の整流状態に従って、複数の相内に電流が誘起され、第２の整流状態において、電流がしきい値に達するまでカウントがデクリメントされる。カウントの符号ビットが記憶されて、少なくとも一部にはカウントの符号ビットに基づいて、所望の初期整流状態が求められる。場合によっては、第１の整流状態に従って電流を誘起して、カウントをインクリメントし、第２の整流状態に従って電流を誘起して、カウントをデクリメントすることが、プログラム可能回数だけ反復されてから、カウントの符号ビットを記憶する。ある特定の場合には、プログラム可能回数が１６である。

前述の方法のさまざまな場合には、直流モータが、少なくとも３つの相、および少なくとも６つの整流状態を有する。上記で論じたプロセスが整流状態ごとに反復されて、３つの符号ビットがもたらされ、それらを一緒に使用して初期整流状態を求めることができる。場合によっては、それらのプロセスが、整流状態の対ごとにプログラム可能回数だけ反復される。ある特定の場合には、プログラム可能回数が１６である。

本発明の他の実施形態は、複数の相を有する直流モータを含む、直流モータ・システムを提供する。直流モータを動作させることは、複数の整流状態に従って複数の相内に電流を誘起することを含む。前述の整流状態は、少なくとも第１の整流状態および第２の整流状態を含む。このシステムは、アップ／ダウン・カウンタを含む初期整流状態コントローラをさらに含む。初期整流状態コントローラは、アップ／ダウン・カウンタを初期化し、第１の整流状態に従って、複数の相に対して電流を誘起し、第１の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをインクリメントするように動作可能である。さらに、初期整流状態コントローラは、第２の整流状態に従って、複数の相に対して電流を誘起し、第２の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをデクリメントするように動作可能である。アップ／ダウン・カウンタをインクリメントし、次いでデクリメントすることによって得られた符号ビットが記憶されて、所望の初期整流状態を求めるために使用される。

この概要は、本発明によるいくつかの実施形態の一般的な概略しか示していない。本発明の多くの他の目的、特徴、利点、および他の実施形態が、以下の詳細な説明、添付の特許請求の範囲、および添付の図からより完全に明らかとなるであろう。

本発明のさまざまな実施形態の更なる理解は、明細書の残りの部分において説明する図を参照することにより、実現することができる。図では、類似の構成要素を参照するために、同様の参照符号がいくつかの図全体を通じて使用されている。場合によっては、複数の類似構成要素の１つを示すために、小文字からなる下位ラベルが参照符号に付随している。既存の下位ラベルに対して指定せずに参照符号が参照されるとき、かかる全ての複数の類似構成要素への参照が意図される。

本発明のさまざまな実施形態による直流モータ・コントローラの概略図である。 本発明のいくつかの実施形態による、再利用される間隔発生器を含む直流モータ・コントローラのブロック図である。 本発明の１つまたは複数の実施形態による、周期検出器およびタイムアウト・カウンタのブロック図である。 本発明のさまざまな実施形態による、初期モータ始動の方法を示す流れ図である。

本発明は、直流モータを対象とし、より詳細には、磁気記憶媒体を読取り／書込みヘッド組立体に対してスピンさせるのに使用される直流モータの制御を対象とする。

本発明のいくつかの実施形態は、上記で論じた強制状態方法の欠点を、固定子に対する回転子磁石の初期位置を感知するための新規なアルゴリズムを適用することによって回避する。この情報に基づいて、関連するモータが反対方向に開始する可能性を制限する初期整流状態を選択することができる。したがって、本発明のさまざまな実施形態は、読取り／書込みヘッド組立体が上に置かれるハード・ディスク・ドライブ・プラッタに対して損傷を与える可能性を制限する。場合によっては、初期位置の感知が、モータに小電流を印加し、電流が所定のしきい値までランプするのに必要な時間を求めることによって行われる。小電流の誘起は、例えば、限られた周期にわたってモータに固定電圧を印加することにより行うことができる。こうすることにより、ランプ電流（ｒａｍｐｉｎｇ ｃｕｒｒｅｎｔ）が、関係するモータ巻線を通り抜ける。所定の電流しきい値までランプするのに必要な時間は、各整流状態において測定したモータ巻線のインダクタンスに比例する値をもたらす。このインダクタンスは、モータの開始回転子位置に応じて異なる。場合によっては、モータの３つの端子の各対の両端間で、正および負の方向に電流が誘起され、その結果、６つのインダクタンス測定値がもたらされる。次いで、３対の正および負の印加電圧に関するインダクタンス測定値が比較されて、直流モータの開始回転子位置が求められる。

本発明のさまざまな実施形態は、直流モータ・コントローラを提供する。直流モータ・コントローラは、複数の相を含む直流モータに関連する周期を検出するように動作可能な周期検出器を含む。本明細書では、「周期検出器」という語句は、その最も広義の意味において、関連する機械またはデバイスの動作サイクルを求めることができる任意の回路、デバイス、またはシステムを意味するのに使用されている。本明細書に示す開示に基づき、当業者なら、本発明の諸実施形態による周期検出器として使用することができるさまざまな回路、デバイス、およびシステムについて理解するであろう。例えば、ハード・ディスク・ドライブ・システムで現在使用されている周期検出器が使用できることを、当業者なら理解するであろう。また、本明細書では、「相」という語は、その最も広義の意味において、動作の任意の部分を意味するのに使用されている。したがって、例えば、相は３相直流モータの１つの相でよいが、それに限定されない。直流モータを動作させることは、複数の整流状態に従って複数の相内に電流を誘起することを含む。場合によっては、電流を誘起することは、１相または１対の巻線の両端間に電圧を印加して、対応する電流を誘起することにより達成される。本明細書に示す開示に基づき、当業者なら、本発明の１つまたは複数の実施形態に従って相に電流を印加するのに使用することができる他の手法について理解するであろう。

前述の実施形態のいくつかの場合には、間隔発生器が使用される。そのような間隔発生器は、周期検出器によって検出された周期を、いくつかの間隔に分解する役割を果たすことができる。さらに、間隔発生器は、アップ／ダウン・カウンタを提供するように再構成することもできる。本明細書では、「アップ／ダウン・カウンタ」という語句は、その最も広義の意味において、インクリメントおよびデクリメントすることができる任意のデバイスを意味するのに使用されている。前述のコントローラ実施形態はさらに、アップ／ダウン・カウンタを初期化し、第１の整流状態に従って複数の相内に電流を誘起し、第１の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをインクリメントするように動作可能な、初期整流状態コントローラを含む。さらに、初期整流状態コントローラは、第２の整流状態に従って複数の相内に電流を誘起し、第２の整流状態において、電流がしきい値に達するまでアップ／ダウン・カウンタをデクリメントするように動作可能である。アップ／ダウン・カウンタをインクリメントし、次いでデクリメントすることによって得られた符号ビットが記憶されて、所望の初期整流状態を求めるために使用される。

図１に移ると、本発明のさまざまな実施形態による直流モータ・コントローラ１００が示されている。直流コントローラ１００は制御回路１１０を含み、制御回路１１０は、符号ビットの３ビット・アレイを保持するように設計されたレジスタ１１２、電流しきい値１５７を保持するように設計されたレジスタ１１３、およびタイムアウト値１５３を保持するように設計されたレジスタ１１４を含む。電流しきい値をプログラム可能にすることによって、広範囲の直流モータおよび／または関連するハード・ディスク・ドライブを制御することができる。制御回路１１０に加えて、直流モータ・コントローラ１００は、アップ・カウンタ１５２、タイムアウト検出器１１５、アップ／ダウン・カウンタ１５６、デジタル−アナログ変換器１５８、および整流状態検出器１２０を含む。整流状態検出器１２０は、レジスタ１１２内に維持された符号ビット・アレイをデコードし、また少なくとも一部にはレジスタ１１２の符号ビット・アレイに基づいて、３相直流モータ１６４のさまざまな相（すなわち巻線１９１、１９３、１９５）への電圧の印加を指示するように動作可能な、デコード回路１６０を含む。具体的には、デコード回路１６０は、トランジスタ１７１、１７２、１７３、１７４、１７５、１７６のゲートを連続して駆動し、それにより、対応する順序でモータ１６４に電力が印加される。

制御回路１１０は、汎用プロセッサ、または本明細書に開示する適用分野に高度に適合されたプロセッサでよい。本発明の特定の一実施形態では、制御回路１１０が、アップ・カウンタ１５２、アップ／ダウン・カウンタ１５６、デジタル−アナログ変換器１５８、マルチプレクサ１５０、および整流状態検出器１２０に制御出力をもたらす状態機械である。具体的には、制御回路１１０は、レジスタ１１３を介する電流制限しきい値１５７、およびレジスタ１１４を介するタイムアウト値１５３を用いて、動的または静的にプログラムされる。いくつかの実施形態では、電流制限しきい値１５７およびタイムアウト値１５３が、７ビット数である。しかし、本明細書に示す開示に基づき、当業者なら、本発明の１つまたは複数の実施形態に従って、さまざまな数のビットを使用してしきい値および／またはタイムアウト値が表せることを理解するであろう。

さらに、制御回路１１０は、パワー・アップ・リセット信号１４１、ロード制御信号１４２、およびインクリメント・イネーブル信号１４３をアップ・カウンタ１５２に供給し、インクリメント信号１４４、デクリメント信号１４５、およびパワー・アップ・リセット信号１４６をアップ／ダウン・カウンタ１５６に供給し、符号ビット・アレイ値１４７を、レジスタ１１２を介して整流状態検出器１２０に供給する。整流状態検出器１２０は、符号ビット・アレイ値１４７をデコードし、またデコード後の値に基づいて、トランジスタ１７１〜１７６を介してモータ１６４へ電力を初期印加するのを制御するように動作可能な、デコード回路１６０を含む。さらに、整流状態検出器１２０は、モータ１６４の巻線１９１、１９３、１９５内に誘起された電流を感知して、受領した電流を、デジタル−アナログ変換器１５８を介してもたらされる電流制限しきい値１５７のアナログ表現１５９と比較するように動作可能な、電流検出回路１２５を含む。前述の機能を実施するために、電流検出回路１２５は、２つの異なるトランジスタ１８１、１８２のゲートに供給する入力１８０を含む。トランジスタ１８１、１８２のソースは、比較器１６２のそれぞれに対応する入力に供給する。さらに、トランジスタ１８１のソースは、トランジスタ１７１、１７３、１７５それぞれのドレインに電気的に結合され、それによって、整流状態に従って巻線１９１、１９３、１９５を最終的に通り抜ける電流が駆動されて、モータ１６４の動作が生じる。トランジスタ１８１、１８２のドレインはそれぞれ、電源１８３に電気的に結合される。

動作の際には、直流モータ・コントローラ１００が、初めにモータ１６４の整流状態を求める。これは、モータ１６４の相それぞれに電流を誘起して（例えば電圧を印加して）、誘起された電流に関連するインダクタンスを感知することにより行われる。具体的には、制御回路１１０がロード制御信号１４２をアサートするときに、アップ・カウンタ１５２にゼロがロードされる。それと同時に、マルチプレクサ１５０からゼロ入力が選択され、制御回路１１０がロード信号１４８をアサートするときに、アップ／ダウン・カウンタ１５６にそのゼロがロードされる。その後、制御回路１１０は、インクリメント・イネーブル信号１４３およびインクリメント・イネーブル信号１４４をアサートすることによって、アップ・カウンタ１５２およびアップ／ダウン・カウンタ１５６をイネーブルにして、カウントを開始させる。さらに、制御回路１１０は、デコード回路１６０に、巻線１９１、１９３の両端間に電圧を印加させるように指示し、それにより、巻線１９１、１９３の両端間に、第１の方向に電流が誘起する。アップ／ダウン・カウンタ１５６は、巻線１９１、１９３内に誘起された電流が電流制限しきい値１５７のアナログ表現１５９の電流にほぼ等しくなるまで、上方にカウントする。前述の比較を満足したことが、信号１９９により制御回路１１０に知らされる。

信号１９９がアサートされるとすぐに、制御回路１１０がロード制御信号１４２をアサートするとき、アップ・カウンタ１５２にゼロが再度ロードされる。さらに、制御回路１１０は、タイムアウト・カウンタ１５２を、インクリメント・イネーブル信号１４３をアサートすることによって、インクリメントするようにイネーブルにし、制御回路は、デクリメント・イネーブル信号１４５をアサートすることによって、アップ／ダウン・カウンタ１５６をデクリメントさせる。さらに、制御回路１１０は、デコード回路１６０に、巻線１９１、１９３の両端間に電圧を印加させるように指示し、それにより、巻線１９１、１９３の両端間に、先に誘起された電流とは反対の方向に電流が誘起する。次いで、アップ／ダウン・カウンタ１５６は、巻線１９１、１９３内に誘起された電流が電流制限しきい値１５７のアナログ表現１５９の電流にほぼ等しくなるまで、下方にカウントする。前述の比較を満足したことが、信号１９９により制御回路１１０に再度知らされる。信号１９９がアサートされるとすぐに、制御回路１１０は、アップ／ダウン・カウンタ１５６からの符号ビットをレジスタ１１２の１ビットに記憶する。任意の時点で、アップ・カウンタ１５２が何らかの所定値を超える場合、回路エラーが知らされ、初期化プロセスがタイムアウトする。

アップ／ダウン・カウンタをインクリメントおよびデクリメントする前述のプロセスは、巻線１９３、１９５の両端間、次いで巻線１９５、１９１の両端間に電流を誘起することにより反復され、結果として得られるアップ／ダウン・カウンタ１５６からの符号ビットが、レジスタ１１２内に維持されたアレイのそれぞれに対応するビットとして記憶される。レジスタ１１２の符号ビットは、デコード回路１６０に供給され、デコード回路１６０は、符号ビットをデコードして、モータ１６４の現在の整流状態を求める。次いで、この現在の整流状態を使用して、モータ１６４の初期整流状態を選択することができる。３相モータの場合、現在の整流状態から１または２状態後の整流状態が選択される。次いで、デコード回路１６０は、モータ１６４に関連する整流状態を、求められた整流状態に基づいて選択された整流状態から開始して順に行い始めることができる。このようにして、不適切に選択された初期整流状態のためモータ１６４が反転する可能性が低減される。

トランジスタ１８２は、モータ１６４の各相内の電流を感知するように設計される。本発明のいくつかの実施形態では、電流感知は、感知抵抗器をトランジスタ１７１〜１７６のグランドまたは電源接続と直列に追加することにより達成される。この抵抗器の両端間の電圧を、モータ相のいずれかを通る電流の尺度として感知することができる。場合によっては、そのような感知抵抗器の使用が、２〜３の欠点を招くことがある。具体的には、追加の感知抵抗器が、抵抗器両端間の電圧降下のため電力を浪費する。さらに、追加の感知抵抗器は、トランジスタ１７１〜１７６が共通のグランドまたは給電ピンに接続していない場合、追加のパッケージ・ピンを必要とすることがある。さらに、感知抵抗器は、追加のコストおよび基板のレイアウト・スペースを必要とすることがある。あるいは、抵抗器は、半導体ダイ上に実装される場合、電力とダイ面積のどちらも浪費する。

本発明のいくつかの実施形態は、この潜在的な制限に、エマージェンシ・リトラクト状況の間に上部トランジスタ１７１、１７３、１７５を電源から切り離すために使用される、トランジスタ１８１の両端間で発生する電圧を使用することにより対処する。トランジスタ１８２は、分離トランジスタとして動作するトランジスタ１８１に合致するが、面積が何倍かスケーリングされた感知ＭＯＳＦＥＴである。特定の一実装形態では、スケール・ファクタが１０００である。トランジスタ１８１およびトランジスタ１８２は、共通のゲートおよびドレインを有するが、異なるソースを有してよい。トランジスタ１８２から電流が引き出される場合、トランジスタ１８１のソース電圧を、トランジスタ１８２のソース電圧に対して比較して、トランジスタ１８１を通る電流が、スケール・ファクタ（例えば１０００）倍したトランジスタ１８２の電流にいつ等しくなるかを求めることができる。先に論じたように、比較器１６２は、トランジスタ１８１を通る電流を、電流しきい値レジスタ１１３内に収容されたプログラム可能なしきい値と比較する。電流しきい値レジスタ１１３からの値は、トランジスタ１８２から電流を吸い込む電流源を制御する。トランジスタ１８１のソースの電圧がトランジスタ１８２のソースの電圧未満に降下したとき、電流制限しきい値に達し、それにより、比較器１６２が信号１９９をアサートする。これにより、電力を浪費せずに、またはピンもしくはコストを追加せずに、最小限に必要な回路を用いて電流を検出する方法が提供される。トランジスタ１８１の両端間で発生する小電圧のため、場合によっては、オフセットを除去するために比較器１６２がオート・ゼロ機能を含むことに留意されたい。

図２に移ると、本発明のいくつかの実施形態による、再利用される間隔発生器を含む直流モータ・コントローラ２００のブロック図が示されている。直流モータ・コントローラ２００は、当技術分野で知られるいくつかの要素を含む。そのような要素は、米国特許第７，０３４，４７８号においてより完全に論じられている。前述の特許を、あらゆる目的のために参照により本明細書に組み込む。直流モータ・コントローラ２００は、例えば、ハード・ディスク・ドライブ・スピンドル・モータ２６４を制御するために使用することができる。直流モータ・コントローラ２００は、図２に示すように接続されたモータ・ドライバ２４５、整流制御部２３５、抵抗器ＲＶおよびＲＷ、比較器２５０、ゼロ交差発生器２４０、一体型周期検出器およびタイムアウト・カウンタ２０５、一体型間隔発生器およびアップ／ダウン・カウンタ２１０、状態シーケンサ２１５、ルックアップ・テーブル２２５、デマンド乗算器２２０、ならびにパルス幅変調（ＰＷＭ）発生器２３０を含む。

スピンドル・モータ２６４は、それぞれに対応する巻線２９１、２９３、２９５にそれぞれが関連する３つの端子を有する３相直流モータである。モータ・ドライバ２４５は、ハーフ・ブリッジ・スイッチを利用して、モータ巻線２９１、２９３、２９５をモータ電源端子ＶＭまたはグランド端子ＧＮＤに接続することができる。整流制御部２３５は、スピンドル・モータ２６４の巻線を通じて選択された波形を有する電流を発生させるように、モータ・ドライバ２４５を制御する。

スピンドル・モータ２６４がスピンしているとき、整流制御部２３５は、当技術分野で知られるように、状態シーケンサ２１５からの入力に基づいて巻線２９１、２９３、２９５への電力の印加を順に行って、スピンドル・モータ２６４の運動を維持するように動作する。この状況では、一体型周期検出器およびタイムアウト・カウンタ２０５が、当技術分野で知られるように、スピンドル・モータ２６４の周期を求めるように動作し、一体型間隔発生器およびアップ／ダウン・カウンタ２１０が、当技術分野で知られるように、求められた周期をより小さな下位周期または間隔に分解するように動作する。

それとは対照的に、スピンドル・モータ２６４の始動前に、一体型周期検出器およびタイムアウト・カウンタ２０５は、タイムアウト・エラー条件を発生させるように動作する。そのようなタイムアウト・エラー条件は、例えば、（図１に関して上記で論じた）電流しきい値が、あまりにも高く設定される場合に生じることがある。一体型間隔発生器およびアップ／ダウン・カウンタ２１０は、アップ／ダウン・カウンタとして動作する。このアップ／ダウン・カウンタは、整流制御部２３５および状態シーケンサ２１５に関連して、スピンドル・モータ２６４に最適な開始整流状態を求めるために使用される。場合によっては、この最適な整流状態は、スピンドル・モータ２６４が始動するとすぐにその方向を反転させないようにするものが選択される。初期整流状態が特定された後、一体型周期検出器およびタイムアウト・カウンタ２０５、ならびに一体型間隔発生器およびアップ／ダウン・カウンタ２１０の機能が、スピンドル・モータのゼロ交差周期の測定および取込み、ならびに間隔発生という、それらの他方の機能に戻る。したがって、本発明のいくつかの実施形態は、最小限の回路だけを必要としながら、制御下のモータの初期整流状態を求めることを可能にする。これは、制御下のモータの始動中に重要ではない初期整流状態検出用の回路を再利用することにより行われる。

動作の際には、モータ・ドライバ２４５が、巻線２９１、２９３、２９５の両端間に電圧を印加して、巻線内の対応する電流がしきい値に達するのに必要な時間を監視する。具体的には、第１のケース２８０が、巻線２９１、２９３の両端間で、示された方向に電圧を印加するものである。アップ／ダウン・カウンタ２１０が、監視される電流が所定のしきい値に達するまでカウントアップする。この時点で、モータ・ドライバ２４５が、第２のケース２８１の電流方向を生じさせ、その間、アップ／ダウン・カウンタが、監視される電流が所定のしきい値に達するまでデクリメントされる。この時点で、インクリメントおよびデクリメント後に残っているアップ／ダウン・カウンタ２１０内の値の符号ビットが、符号付きビット・アレイ２１２に記憶される。このプロセスは、第３のケース２８２および第４のケース２８３について反復されて、結果として得られる符号ビットが、別のビットとして符号付きビット・アレイ２１２内に記憶され、また第５のケース２８４および第６のケース２８５について反復されて、結果として得られる符号ビットが、さらに別のビットとして符号付きビット・アレイ２１２内に記憶される。次いで、記憶された符号ビットを、状態シーケンサ２１５によってデコードし、スピンドル・モータ２６４の初期整流状態を求めるために使用することができる。場合によっては、アップ／ダウン・カウンタをインクリメントおよびデクリメントするプロセスが、整流状態の対ごとに複数回反復されてから、その対に関連する符号ビットが記憶される。このプロセスを複数回反復することは、インクリメントおよびデクリメント・プロセス中に受領することがある任意の異常カウントが平均化されることにより、フィルタとしての働きをする。ある特定の場合には、整流状態の対ごとにプロセスが１６回反復される。この平均化プロセスは、モータ２６４の始動前に重要ではない回路の再利用を通じて達成することができる。場合によっては、この平均化プロセスにより、回路２００が整流状態間のわずかなインダクタンス差を確実に解決することが可能になる。単に符号ビットの代わりに、アップ／ダウン・カウンタの実際値を記憶し、使用してもよいことに留意されたい。

図３に移ると、例示的な一体型周期検出器およびインダクタンス測定回路３０５のブロック図が示されている。本明細書に示す開示に基づき、当業者なら、前述の一体型回路の２つの機能を実施するように実装することができる他の回路について理解するであろう。一体型周期検出器およびインダクタンス測定回路３０５は、アップ・カウンタ３４４、クロック分周器３４２、アップ／ダウン・カウンタ３４６、およびマルチプレクサ３８０を含む。動作の際には、状態入力３９０が、ｍｕｘ３８０を介して適切な入力を選択することにより、一体型周期検出器およびインダクタンス測定回路３０５が周期検出器として動作するか、それともインダクタンス測定回路として動作するかを選択する。

周期検出器として動作するように構成される（すなわち状態３９０が低レベルにアサートされる）場合、周期測定の初めにアップ・カウンタ３４４がゼロに初期化されるように、ロード制御信号１４２がアサートされる。クロック分周器３４２が、システム・クロック３６０の３クロックごとにその後でイネーブル信号１４７をパルス化し、したがって、アップ・カウンタ３４４が、３つのシステム・クロック３９０ごとに１度インクリメントされる。さらに、アップ・カウンタ３４４には、ゼロ交差が検出されるたびに（すなわちゼロ交差信号３５０がアサートされるたびに）、ゼロが再ロードされる。また、ゼロ交差が検出されるたびに、アップ・カウンタ３４４の出力が、アップ／ダウン・カウンタ３４６内にラッチされる。このようにして、ゼロ交差間の周期を表すカウントが継続的に得られ、アップ／ダウン・カウンタ３４６のＴ_ＲＯＴ３７０のところで継続的に入手可能になる。

それとは対照的に、インダクタンス測定回路として動作するように構成される（すなわち状態３９０が高レベルにアサートされる）場合、ロード制御信号１４２がアサートされ、それにより、アップ・カウンタ３４４およびアップ／ダウン・カウンタ３４６内にゼロがロードされる。次いで、アップ・カウンタ３４４は、クロック分周器３４２からもたらされるシステム・クロック３６０の３クロックごとに１度インクリメントする。アップ・カウンタ３４４のリセットは、パワー・アップ時にしか使用されない。アップ・カウンタ３４４の最上位ビットが、タイムアウト・エラー信号３９５として働き、タイムアウト・エラー信号３９５は、タイムアウト検出器１１５によって、タイムアウト・レジスタ１１４と比較される。したがって、アップ・カウンタが、アップ・カウンタ３４４の最上位ビットをトグルさせるのに費やされる周期よりも長い周期の間カウントすることが可能な場合、タイムアウト・エラーが知らされる。先に論じたように、このタイムアウト・エラーは、印加された電流がしきい値に達するのを待つのに費やされる時間を制限するために使用される。アップ・カウンタ３４４が、３クロックごとに１度インクリメントしている間、アップ／ダウン・カウンタは、過電流信号がアサートされるまで、毎クロックに対してインクリメントする。

動作の際には、アップ／ダウン・カウンタ３４６が、インクリメント信号１４４がアサートされるとカウントアップし、デクリメント信号１４５がアサートされるとカウントダウンする。アップ／ダウン・カウンタ３４６の出力が、制御ブロック１１０に供給され、制御ブロック１１０は、カウントの少なくとも最上位ビットを符号ビット・アレイ１１２に供給する。典型的な動作の際には、アップ／ダウン・カウンタはそのリセット後に、正の電圧がモータ巻線対に印加されるときはいつでもアップ・カウンタとして、また負の電圧がモータ巻線対に印加されるときはいつでもダウン・カウンタとして、リセットが介在せずに構成される。したがって、整流状態の対をテストした後、アップ／ダウン・カウンタは、正の電圧に関連するインダクタンス測定値と負の電圧に関連するインダクタンス測定値との差（すなわち、ケース０からケース１を引いたもの、ケース２からケース３を引いたもの、またはケース４からケース５を引いたもの）を表す数を含んでいる。

図４に移ると、流れ図４００が、本発明のさまざまな実施形態による初期モータ始動の方法を示している。流れ図４００に従うと、制御回路初期化が実施される（ブロック４０５）。これは、アップ／ダウン・カウンタ３４６を、アップ／ダウン・カウンタとして動作するように構成すること、ならびに一体型周期検出器およびタイムアウト・カウンタ３４４を、タイムアウト・カウンタとして動作するように構成することを含んでよい。さらに、レジスタ１１３が所望の電流しきい値１５７を用いて初期化され、レジスタ１１４が、所望のタイムアウト値１５３を用いて初期化される。アップ・カウンタに、ロード・イネーブル信号をアサートすることによりゼロがロードされ、アップ／ダウン・カウンタに、ロード信号をアサートすることによりゼロがロードされる（ブロック４１０）。次いで、１つの整流状態に従って、モータ１６４内に電流が誘起される（ブロック４１５）。したがって、例えば、電流が正の方向に流れるように、巻線１９１、１９３の両端間に電圧を印加することができる。電流が誘起された後（ブロック４１５）、モータ１６４が監視されて、電流しきい値に達したかどうかについて判定される（ブロック４２０）。特定の一実装形態では、電流制限に達するたびに、１ショットがトリガされる。場合によっては、電流制限に達した後、モータを通る過度の電流を防止するために、モータ１６４に関連するスピンドル・ドライバがオフにされる。スピンドル・ドライバは、次の整流状態が選択されて、以下に記載するようにテストされるまで、オフのままである。電流しきい値にまだ達していない場合（ブロック４２０）、アップ／ダウン・カウンタが更新される（ブロック４２５）。この更新は、整流状態が偶数（例えば正の電流の場合の０、２、４）のとき、アップ／ダウン・カウンタをインクリメントすること、および整流状態が奇数（例えば負の電流の場合の１、３、５）のとき、アップ／ダウン・カウンタをデクリメントすることを含む。したがって、整流状態の対（例えば０と１、２と３、および４と５）ごとに、アップ／ダウン・カウンタがインクリメントおよびデクリメントされる。

電流しきい値に達した後（ブロック４２０）、整流状態が偶数かどうかについて判定される（ブロック４３０）。整流状態が偶数である場合（ブロック４３０）、整流状態がインクリメント（すなわち０から１に、２から３に、または４から５に）される（ブロック４４５）。さらに、アップ／ダウン・カウンタが、インクリメント用からデクリメント用に切り換えられる。モータ１６４の巻線内のエネルギーが完全に放電するための期間がとられる（ブロック４５０）。エネルギーが放電した後（ブロック４５０）、次いで、インクリメント後の整流状態に従って、モータ１６４に対して電流が誘起される（ブロック４１５）。したがって、例えば、電圧が以前に、正の方向に電流が流れるように巻線１９１、１９３の両端間に印加されていた場合、負の方向に電流が流れるように、今回は反対の電圧を印加することができる。電流が誘起された後（ブロック４１５）、モータ１６４が再度監視されて、電流しきい値に達したかどうかについて判定される（ブロック４２０）。電流しきい値にまだ達していない場合（ブロック４２０）、アップ／ダウン・カウンタが更新される（ブロック４２５）。この場合、以前の整流状態にアップ／ダウン・カウンタのインクリメントが必要であった場合、今回の整流状態には、アップ／ダウン・カウンタのデクリメントが必要になる。

電流しきい値に達した後（ブロック４２０）、整流状態が偶数かどうかについて再度判定される（ブロック４３０）。この場合、以前の整流状態が偶数であった場合、現在の整流状態は奇数になる。したがって、平均化しきい値が満たされたかどうかについて判定される（ブロック４３５）。場合によっては、平均化しきい値により、整流状態対が複数回テストされることがある。ある場合には、平均化しきい値が１６である。平均化しきい値にまだ達していない場合（ブロック４３５）、平均化しきい値カウンタがインクリメントされ（ブロック４４０）、整流状態がデクリメントされ（すなわち現在の整流状態対の第１の整流状態にリセットされ）（ブロック４４７）、平均しきい値カウントに達するまで、ブロック４１５〜４５０のプロセスが反復される。平均しきい値カウントに達した後（ブロック４３５）、アップ／ダウン・カウンタの符号ビット（すなわち最上位ビット）が、先にテストされた整流状態対に関連して記憶される（ブロック４５５）。

次いで、最終整流状態対がテストされたかどうかについて判定される（ブロック４６０）。これは、６つの整流状態（すなわち状態０〜５）を有するシステムの場合に、現在の整流状態が５であるときに生じる。最終整流状態がまだテストされていない場合（ブロック４６０）、以前に誘起された電流が完全に放電するための期間がとられる（ブロック４６７）。電流が放電した後（ブロック４６７）、整流状態がインクリメントされる（ブロック４６７）。このインクリメントにより、次の整流状態対が現在の整流状態対になる。この選択が実施された状態で、ブロック４１０〜４６０のプロセスが次の整流状態対に対して反復され、その結果、符合ビットが次の整流状態対用に指定された位置に記憶される（ブロック４５５）。

最終整流状態対がテストされた後（ブロック４６０）、整流状態対に関連する記憶された符号ビットがデコードされて、モータ１６４が後方にスピンする可能性を制限する初期整流状態が求められる（ブロック４７０）。例えば、３つの符号ビットが単一の３ビット・ワードに連結される場合、簡単なデコードを実施することができる。以下の表１は、例示的な３符号ビット出力と、対応する現在の位置を示す。

デコードが完了した後、モータ１６４が直ちにスピンアップされることになっているのか（ブロック４７５）、それとも初期整流状態が単に、モータ１６４により駆動されるディスクの利用者に供給されることになっているのかについて判定される。ディスクが直ちにスピンアップされることになっている場合（ブロック４７５）、求められた初期整流状態に電力が印加され、モータ１６４が回転し始める（ブロック４８０）。ある特定の場合には、現在検出された位置から２状態後の整流状態が選択される。本発明の他の実施形態は、現在の位置から１状態後の整流状態を選択する。いずれにしても、初期整流状態が、モータ１６４により駆動されるディスクの利用者に供給される（ブロック４８５）。

結論として、本発明は、直流モータを制御する新規なシステム、デバイス、方法、および構成を提供する。本発明の１つまたは複数の実施形態の詳細な説明を上記でしてきたが、本発明の精神から逸脱することなく、さまざまな代替形態、変更形態、および等価物が当業者には明らかとなるであろう。したがって、上記の説明は、添付の特許請求の範囲によって定義される本発明の範囲を限定するものと解釈すべきではない。

Claims (18)

1. 直流モータに関連する周期を検出するように動作可能な周期検出器であって、前記直流モータが、複数の整流状態に従って電流が印加される複数の相を含み、前記複数の整流状態が、第１の整流状態及び第２の整流状態を有する第１の整流状態対、第３の整流状態及び第４の整流状態を有する第２の整流状態対、及び第５の整流状態及び第６の整流状態を有する第３の整流状態対を含む、周期検出器と、
   初期整流状態コントローラであって、
   アップ／ダウン・カウンタを初期化し、
   前記第１の整流状態に従って、前記複数の相内に第１の電流を誘起し、
   前記第１の整流状態において、前記第１の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントし、
   前記第２の整流状態に従って、前記複数の相内に第２の電流を誘起し、
   前記第２の整流状態において、前記第２の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントし、
   前記アップ／ダウン・カウンタの符号ビットを記憶するように動作可能な初期整流状態コントローラとを備え、
   カウントの符号ビットを記憶することが、符号ビットを前記第１の整流対に関連する第１の符号ビットとして記憶することを含み、
   前記初期整流状態コントローラがさらに、
   前記アップ／ダウン・カウンタを再初期化し、
   前記第３の整流状態に従って、前記複数の相内に第３の電流を誘起し、
   前記第３の整流状態において、前記第３の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントし、
   前記第４の整流状態に従って、前記複数の相内に第４の電流を誘起し、
   前記第４の整流状態において、前記第４の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントし、
   前記アップ／ダウン・カウンタの符号ビットを記憶し、その場合、符号ビットが、前記第２の整流対に関連する第２の符号ビットとして記憶され、
   前記アップ／ダウン・カウンタを再初期化し、
   前記第５の整流状態に従って、前記複数の相に対して第５の電流を誘起し、
   前記第５の整流状態において、前記第５の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントし、
   前記第６の整流状態に従って、前記複数の相に対して第６の電流を誘起し、
   前記第６の整流状態において、前記第６の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントし、
   前記アップ／ダウン・カウンタの符号ビットを記憶し、その場合、符号ビットが、前記第３の整流対に関連する第３の符号ビットとして記憶され、
   少なくとも一部には前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットに基づいて、所望の初期整流状態を求めるように動作可能であることを特徴とする直流モータ・コントローラ。
2. 符号ビット・レジスタをさらに含み、前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットが、前記符号ビット・レジスタ内で３ビット・アレイとして構成され、前記所望の初期整流状態を求めることが、前記３ビット・アレイをデコードすることを含む、請求項１に記載のコントローラ。
3. 前記所望の初期整流状態を求めることがさらに、現在の整流状態を求めることを含み、前記所望の初期整流状態が、現在の整流状態から少なくとも１整流状態後である、請求項２に記載のコントローラ。
4. 複数の相を含む直流モータを提供する工程、前記直流モータを動作させることが、複数の整流状態に従って前記複数の相内に電流を誘起することを含み、前記複数の整流状態が、第１の整流状態及び第２の整流状態を有する第１の整流状態対、第３の整流状態及び第４の整流状態を有する第２の整流状態対、及び第５の整流状態及び第６の整流状態を有する第３の整流状態対を含み、
   カウントを初期化する工程、
   前記第１の整流状態に従って、前記複数の相に対して第１の電流を誘起する工程、
   前記第１の整流状態において、前記電流がしきい値に達するまで、前記カウントをインクリメントする工程、
   前記第２の整流状態に従って、前記複数の相に対して第２の電流を誘起する工程、
   前記第２の整流状態において、前記第２の電流が前記しきい値に達するまで、前記カウントをデクリメントする工程、
   前記カウントの符号ビットを記憶する工程、
   カウントの符号ビットを記憶することが、符号ビットを前記第１の整流対に関連する第１の符号ビットとして記憶することを含み、
   前記アップ／ダウン・カウンタを再初期化する工程、
   前記第３の整流状態に従って、前記複数の相内に第３の電流を誘起する工程、
   前記第３の整流状態において、前記第３の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントする工程、
   前記第４の整流状態に従って、前記複数の相内に第４の電流を誘起し、
   前記第４の整流状態において、前記第４の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントする工程、
   前記アップ／ダウン・カウンタの符号ビットを記憶し、その場合、符号ビットが、前記第２の整流対に関連する第２の符号ビットとして記憶する工程、
   前記アップ／ダウン・カウンタを再初期化する工程、
   前記第５の整流状態に従って、前記複数の相に対して第５の電流を誘起し、
   前記第５の整流状態において、前記第５の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントする工程、
   前記第６の整流状態に従って、前記複数の相に対して第６の電流を誘起し、
   前記第６の整流状態において、前記第６の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントする工程、
   前記アップ／ダウン・カウンタの符号ビットを記憶し、その場合、符号ビットが、前記第３の整流対に関連する第３の符号ビットとして記憶する工程、
   少なくとも一部には前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットに基づいて、所望の初期整流状態を求める工程を含むことを特徴とする多相ブラシレス直流モータを制御する方法。
5. 前記第１の整流状態に従って前記第１の電流を誘起して、前記カウントをインクリメントし、前記第２の整流状態に従って前記第２の電流を誘起して、前記カウントをデクリメントすることが、プログラム可能回数だけ反復されてから、前記カウントの符号ビットを記憶する、請求項４に記載の方法。
6. 前記プログラム可能回数が１６である、請求項５に記載の方法。
7. 少なくとも一部には前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットに基づいて、所望の初期整流状態を求めること
   をさらに含む、請求項６に記載の方法。
8. 前記第１の整流状態に従って前記第１の電流を誘起して、前記カウントをインクリメントし、前記第２の整流状態に従って前記第２の電流を誘起して、前記カウントをデクリメントすることが、プログラム可能回数だけ反復されてから、前記第１の符号ビットを記憶し、
   前記第３の整流状態に従って前記第３の電流を誘起して、前記カウントをインクリメントし、前記第４の整流状態に従って前記第４の電流を誘起して、前記カウントをデクリメントすることが、前記プログラム可能回数だけ反復されてから、前記第２の符号ビットを記憶し、
   前記第５の整流状態に従って前記第５の電流を誘起して、前記カウントをインクリメントし、前記第６の整流状態に従って前記第６の電流を誘起して、前記カウントをデクリメントすることが、プログラム可能回数だけ反復されてから、前記第３の符号ビットを記憶する請求項６に記載の方法。
9. 前記プログラム可能回数が１６である、請求項８に記載の方法。
10. 前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットが、３ビット・アレイとして構成され、前記所望の初期整流状態を求めることが、前記３ビット・アレイをデコードすることを含む、請求項７に記載の方法。
11. 前記所望の初期整流状態を求めることがさらに、現在の整流状態を求めることを含み、前記所望の初期整流状態が、現在の整流状態から少なくとも１整流状態後である、請求項１０に記載の方法。
12. 複数の相を含む直流モータであって、前記直流モータを動作させることが、複数の整流状態に従って前記複数の相に電圧を印加することを含み、前記複数の整流状態が、第１の整流状態及び第２の整流状態を有する第１の整流状態対、第３の整流状態及び第４の整流状態を有する第２の整流状態対、及び第５の整流状態及び第６の整流状態を有する第３の整流状態対を含む、直流モータと、
    アップ／ダウン・カウンタを含む初期整流状態コントローラであって、
    前記アップ／ダウン・カウンタを初期化し、
    前記第１の整流状態に従って、前記複数の相に電圧を印加し、
    前記第１の整流状態において、前記電圧に対応する第１の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントし、
    前記第２の整流状態に従って、前記複数の相に前記電圧を印加し、
    前記第２の整流状態において、前記電圧に対応する第２の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントし、
    前記アップ／ダウン・カウンタの符号ビットを記憶するように動作可能な初期整流状態コントローラとを備え、
    カウントの符号ビットを記憶することが、符号ビットを前記第１の整流対に関連する第１の符号ビットとして記憶することを含み、
    前記初期整流状態コントローラがさらに、
    前記アップ／ダウン・カウンタを再初期化し、
    前記第３の整流状態に従って、前記複数の相内に第３の電流を誘起し、
    前記第３の整流状態において、前記第３の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントし、
    前記第４の整流状態に従って、前記複数の相内に第４の電流を誘起し、
    前記第４の整流状態において、前記第４の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントし、
    前記アップ／ダウン・カウンタの符号ビットを記憶し、その場合、符号ビットが、前記第２の整流対に関連する第２の符号ビットとして記憶され、
    前記アップ／ダウン・カウンタを再初期化し、
    前記第５の整流状態に従って、前記複数の相に対して第５の電流を誘起し、
    前記第５の整流状態において、前記第５の電流がしきい値に達するまで、前記アップ／ダウン・カウンタをインクリメントし、
    前記第６の整流状態に従って、前記複数の相に対して第６の電流を誘起し、
    前記第６の整流状態において、前記第６の電流が前記しきい値に達するまで、前記アップ／ダウン・カウンタをデクリメントし、
    前記アップ／ダウン・カウンタの符号ビットを記憶し、その場合、符号ビットが、前記第３の整流対に関連する第３の符号ビットとして記憶され、
    少なくとも一部には前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットに基づいて、所望の初期整流状態を求めるように動作可能であることを特徴とする直流モータ・システム。
13. 前記第１の整流状態に従って前記電圧を印加して、前記アップ／ダウン・カウンタをインクリメントし、前記第２の整流状態に従って前記電圧を印加して、前記アップ／ダウン・カウンタをデクリメントすることが、プログラム可能回数だけ反復されてから、前記アップ／ダウン・カウンタの符号ビットを記憶する、請求項１２に記載のシステム。
14. 前記プログラム可能回数が１６である、請求項１３に記載のシステム。
15. 前記初期整流状態コントローラが、
    少なくとも一部には前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットに基づいて、所望の初期整流状態を求める
    ように動作可能である、請求項１２に記載のシステム。
16. 符号ビット・レジスタをさらに含み、前記第１の符号ビット、前記第２の符号ビット、および前記第３の符号ビットが、前記符号ビット・レジスタ内で３ビット・アレイとして構成され、前記所望の初期整流状態を求めることが、前記３ビット・アレイをデコードすることを含む、請求項１５に記載のシステム。
17. 前記所望の初期整流状態を求めることがさらに、現在の整流状態を求めることを含み、前記所望の初期整流状態が、現在の整流状態から少なくとも１整流状態後である、請求項１６に記載のシステム。
18. 電流しきい値に達したことを求めることが、トランジスタ両端間の電圧降下を感知することによって達成される、請求項１２に記載のシステム。

Images