JP5144380B2 - モータ制御方法及びモータ制御装置 - Google Patents
モータ制御方法及びモータ制御装置 Download PDFInfo
- Publication number
- JP5144380B2 JP5144380B2 JP2008150781A JP2008150781A JP5144380B2 JP 5144380 B2 JP5144380 B2 JP 5144380B2 JP 2008150781 A JP2008150781 A JP 2008150781A JP 2008150781 A JP2008150781 A JP 2008150781A JP 5144380 B2 JP5144380 B2 JP 5144380B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control
- signal
- motor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
このような従来のモータ制御装置としては、例えば以下の特許文献1に示すようにアナログ的なパルス幅変調(Pulse Width Modulation:以下「PWM」と称す)制御信号を駆動回路のトランジスタのゲートに入力することによってモータの回転制御を行うものが知られている。
すなわち、図20に示すように、前述したようなモータ制御装置による従来の制御方法は、通電区間Aから最初のPWM制御区間Bに移行することでトランジスタTr1→モータ600(モータコイル)→トランジスタTr4の向きに流れる電流の傾きを抑制し、次の切り替わり区間Cを経てから次のPWM制御区間Dに移行し、ここでPWM制御によってモータコイルに流れる電流の傾きが抑制されてから通電区間Eで完全な通電を行うようにしている。
一方、前述したような従来のモータ制御装置は、トランジスタのゲート信号をアナログ回路で生成しているため、ICのサイズが大きくなってしまい、また、更に制御対象となるモータの時定数が異なると対処が困難となる。
そこで、本発明は係る課題を有効に解決するために案出されたものであり、その主な目的は、モータコイルに流れる電流の向きの切り替え制御を行う際のキックバック現象を抑制することができる新規なモータ制御方法及びモータ制御装置を提供するものである。
第1の電源側に接続された第1及び第2のトランジスタと、第2の電源側に接続された第3及び第4のトランジスタとを有し、前記第1のトランジスタと第3のトランジスタ、及び前記第2のトランジスタと第4のトランジスタとをそれぞれ接続すると共に、前記第1及び第3のトランジスタ間と前記第2及び第4のトランジスタ間にモータコイルを架け渡してなるHブリッジ回路に対し、前記第1、第2、第3及び第4のトランジスタのオン/オフを制御して前記モータコイルの駆動によりモータの回転を制御する方法であって、
前記第1及び第4のトランジスタをオンにすると共に前記第2及び第3のトランジスタをオフにして、前記第1のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電させる第1の通電制御ステップと、当該第1の通電制御状態から前記第1のトランジスタをPWM制御する第1のPWM制御ステップと、当該第1のPWM制御状態から前記第1のトランジスタをオフにして、前記第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に回生電流を発生させる回生制御ステップと、
当該回生制御状態から前記第3のトランジスタをオンにして、当該第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電するノーオーバーラップ制御ステップと、当該ノーオーバーラップ制御状態から前記第4のトランジスタをオフにすると共に前記第2のトランジスタをオンにして当該第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させながら当該第2のトランジスタをPWM制御する第2のPWM制御ステップと、当該第2のPWM制御状態から前記第2のトランジスタのPWM制御を停止して前記第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させる第2の通電制御ステップと、を有することを特徴とするモータ制御方法である。
第1の発明において、前記ノーオーバーラップ制御ステップと前記第2のPWM制御ステップとの間に、前記第3のトランジスタをオンにすると共に前記第1、第2及び第4のトランジスタをオフにして、前記第4のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に回生電流を発生させるキックバック制御ステップを更に有することを特徴とするモータ制御方法である。
第1の電源側に接続された第1及び第2のトランジスタと、第2の電源側に接続された第3及び第4のトランジスタとを有し、前記第1のトランジスタと第3のトランジスタ、及び前記第2のトランジスタと第4のトランジスタとをそれぞれ直列に接続すると共に前記第1及び第3のトランジスタ間と前記第2及び第4のトランジスタ間にモータコイルを架け渡してなるHブリッジ回路と、当該Hブリッジ回路の第1、第2、第3及び第4のトランジスタを制御する制御信号を生成するゲート信号制御回路とを含むモータ制御装置であって、前記ゲート信号制御回路は、前記第1及び第4のトランジスタをオンにすると共に前記第2及び第3のトランジスタをオフにして、前記第1のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電させる第1通電制御信号と、当該通電状態から前記第1のトランジスタをPWM制御する第1PWM制御信号と、当該第1のPWM制御状態から前記第1のトランジスタをオフにして、前記第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に回生電流を発生させる回生制御信号と、当該回生状態から前記第3のトランジスタをオンにして、当該第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電するノーオーバーラップ制御信号と、当該通電状態から前記第4のトランジスタをオフにすると共に前記第2のトランジスタをオンにして当該第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させながら当該第2のトランジスタをPWM制御する第2PWM制御信号と、当該第2のPWM制御を停止して前記第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させる第2通電制御信号と、を生成することを特徴とするモータ制御装置である。
第3の発明において、前記ゲート信号制御回路は、前記第3のトランジスタをオンにすると共に前記第1、第2及び第4のトランジスタをオフにして、前記第4のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に回生電流を発生させるキックバック制御信号を更に生成することを特徴とするモータ制御装置である。
第3または第4の発明において、前記ゲート信号制御回路の入力信号を生成する16ステップ生成回路を更に有し、前記ゲート信号制御回路は、比較回路の出力信号HALLと前記発振器の出力信号MCLKと前記16ステップ生成回路の出力信号S16とリセット信号RSTとに基づいて信号RESET1を出力するリセット1生成回路と、当該リセット1生成回路の出力信号RESET1と前記比較回路の出力信号HALLと前記発振器の出力信号MCLKとに基づいて分周信号CLKを出力する分周回路と、当該分周回路の出力信号CLKと前記16ステップ生成回路の出力信号S16と前記比較回路の出力信号HALLとリセット信号RSTに基づいてセレクタ信号SINとゲート信号NとPWMリセット信号PWMRSTとを出力するシフトレジスタ+論理回路と、当該シフトレジスタ+論理回路の出力信号SINに基づいてゲート信号Pを出力するセレクタと、を備えることを特徴とするモータ制御装置である。
発明5において、前記16ステップ生成回路は、前記発振器の出力信号MCLKとPWMリセット信号PWMRSTとに基づいて出力信号CONT15とCONT16とをそれぞれ出力する15進カウンタ及び16進カウンタと、この出力信号CONT15とCONT16に基づいて前記ゲート信号制御回路の入力信号S16を生成するロジックと、を備えることを特徴とするモータ制御装置。前記ゲート信号制御回路の入力信号を生成する16ステップ生成回路を更に有し、前記ゲート信号制御回路は、前記16ステップ生成回路から入力信号に基づいて前記各種制御信号を生成すべく、リセット1生成回路と、分周回路と、シフトレジスタ+論理回路と、セレクタとを備えることを特徴とするモータ制御装置である。
また、従来のようなアナログでの制御回路よりもモータコイルの電流を直接的に制御できるため、モータの種類にかかわらず対応可能となり、優れた汎用性を発揮することができる。
また、モータを制御するトランジスタのゲート信号をデジタル回路で生成できるため、装置(IC)を容易に小型化できる。
図1は、本発明に係るモータ制御装置10の実施の一形態を示したものである。
図示するようにこのモータ制御装置10は、ホール(HALL)素子20と、比較回路(COMP)30と、発振器40と、16ステップ(STEP)生成回路50と、ゲート信号制御回路60と、Hブリッジ回路70とから主に構成されており、ゲート信号制御回路60から出力されるゲート信号P1、P2、N1、N2によってHブリッジ回路70に設けられたモータ80の回転制御を行うようになっている。
発振器40は、高周波のクロック信号MCLKを生成し、これをゲート信号制御回路60と16ステップ生成回路50とに出力するようになっている。
図示するように、15進カウンタ51の信号CONT15は、PWMリセット信号PWMRSTの立下りから発振器40のクロック信号MCLKの1周期後に、0から1へと増加し、クロック信号MCLKの16周期毎に1ずつ増加する信号である。また、16進カウンタ52の信号CONT16は、PWMリセット信号PWMRSTの立下りから、0から1へと増加し、発振器出力信号MCLKの1周期毎に1ずつ増加する信号である。
このリセット1生成回路61は、発振器40から出力されたクロック信号MCLKと、比較回路30から出力されたロータ位置検出信号HALLと、リセット信号RSTとを入力し、これらの信号を基にリセット信号RESET1を生成して分周回路62に出力するようになっている。
図示するように、このゲート信号制御回路60による電流切り替え制御は、第1の通電制御区間Aと、第1のPWM制御区間Bと、回生制御区間C1と、ノーオーバーラップ制御区間C2と、キックバック制御区間C3と、第2のPWM制御区間Dと、第2の通電制御区間Eに分けられる。
図示するように、このゲート信号制御回路60は、まずロータ位置検出信号HALL、発振器出力信号MCLK、リセット信号RST、16ステップ生成回路出力信号S16より、分周回路62のリセット信号RESET1を生成する。
また、セレクタS1の入力信号SIN1は、ノーオーバーラップ制御区間C2の終了時までは16ステップ生成回路の出力信号S16を出力し、ノーオーバーラップ制御区間C2終了後Hに切り替わる信号である。また、セレクタS1の入力信号SIN2は、ロータ位置検出信号HALLの立下り時から分周CLK1の1周期分L、その後Hに切り替わる信号である。また、セレクタS2の入力信号SIN3は、キックバック制御区間C3の終了時まではH、その後、第2PWM制御区間Dは16ステップ生成回路出力信号S16の反転、通電区間はHに切り替わる信号である。また、セレクタS2の入力信号SIN4は、キックバック制御区間C3以前と、キックバック制御区間C3終了時から分周CLK1の1周期後まではH、その後はLに切り替わる信号である。
また、16ステップ信号生成回路のPWMリセット信号PWMRSTは、ロータ位置検出信号HALLの立下りでLに切り替わり、ノーオーバーラップ制御区間C2の開始時にH、キックバック制御区間C3の終了後、Lに切り替わる信号である。
この例は、基本的には波形の切り替わりタイミングは図6と同じであるが、図6の場合とは逆にPMOSトランジスタTr2からPWM制御を行うため、PMOSトランジスタTr2のゲート信号P2から制御を行うことになる。
本発明のモータ制御方法は、図示するように第1の通電制御区間Aを実施するための第1通電制御ステップS100と、第1のPWM制御区間Bを実施するための第1PWM制御ステップS102と、回生制御区間C1を実施するための回生制御ステップS104と、ノーオーバーラップ制御区間C2を実施するためのノーオーバーラップ制御ステップS106と、キックバック制御区間C3を実施するためのキックバック制御ステップS110と、第2のPWM制御区間Dを実施するための第2PWM制御ステップS112と、第2通電制御区間Eを実施するための第2通電制御ステップS114とからなる。
次に、第1PWM制御ステップS102では、第1のPWM制御区間Bにおいて、PMOSトランジスタTr1のゲート信号に16ステップのパルス幅をスイープさせた信号を入力することで同じく図7に示すようにPMOSトランジスタTr1、NMOSトランジスタTr4間に流れる電流を抑制する(トランジスタTr1→モータコイル84→トランジスタTr4)。これによって、図17に示すようにモータコイル84に流れるコイル電流の傾きが生じてくる。
次に、ステップS108では、このノーオーバーラップ制御ステップS106でエネルギーが充分に放電されたか否かを判断し、充分に放電された場合(Yes)にはステップS112にジャンプするが、充分に放電されない場合(No)には、次のキックバック制御ステップS110に移行してキックバック制御区間C3を実施する。このキックバック制御は、エネルギーが全て放電しきれなかった場合のみ必要なキックバック現象をマスクするものであり、図17の例では回生制御区間C1でモータコイル84のエネルギーを全て放電しているため、電流の傾きに変化は見られない。
このように本発明は、モータ80に流れる電流の向きを切り替えるに際して、第1のPWM制御区間Bと第2のPWM制御区間Dとの間に、回生制御区間C1と、ノーオーバーラップ制御区間C2及び必要に応じて更にキックバック制御区間C3を設けたため、モータコイル84に蓄積されたエネルギーをほぼ完全に放電させることができる。これによって、モータコイル84のエネルギーの蓄積によるキックバック現象を解消できるため、可聴域での雑音を効果的に抑制することができる。
また、モータ80の定常回転時において静音化が可能となり、アナログでの制御回路よりもモータコイル84の電流を直接的に制御できるため、モータ80の種類にかかわらず対応可能となり、優れた汎用性を発揮することができる。すなわち、モータコイル84の変更によってモータ80の時定数が変化しても、制御信号をロジックで生成することにより分周CLKの変更のみで回生制御区間を容易に変更できるため、優れた汎用性を発揮できる。
なお、本発明のモータ制御回路は、家電製品や工業用・医療用機器などの駆動源となる各種モータの他に、ボイスモータなどの駆動にも用いることができる。
20…ホール素子
30…比較回路(COMP)
40…発振器
50…16ステップ生成回路
51…15進カウンタ
52…16進カウンタ
53…ロジック(LOGIC)
60…ゲート信号制御回路
61…リセット1(RESET1)生成回路
62…分周回路
63…シフトレジスタ+論理回路
70…Hブリッジ回路
80…モータ
Tr1、Tr2…PMOSトランジスタ
Tr3、Tr4…NMOSトランジスタ
S1、S2…セレクタ
P1、P2、N1、N2…ゲート信号
MCLK…発振器40の出力信号
HALL…ロータ位置検出信号
S16…16ステップ生成回路の出力信号
Claims (6)
- 第1の電源側に接続された第1及び第2のトランジスタと、第2の電源側に接続された第3及び第4のトランジスタとを有し、前記第1のトランジスタと第3のトランジスタ、及び前記第2のトランジスタと第4のトランジスタとをそれぞれ接続すると共に、前記第1及び第3のトランジスタ間と前記第2及び第4のトランジスタ間にモータコイルを架け渡してなるHブリッジ回路に対し、前記第1、第2、第3及び第4のトランジスタのオン/オフを制御して前記モータコイルの駆動によりモータの回転を制御する方法であって、
前記第1及び第4のトランジスタをオンにすると共に前記第2及び第3のトランジスタをオフにして、前記第1のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電させる第1の通電制御ステップと、
当該第1の通電制御状態から前記第1のトランジスタをPWM制御する第1のPWM制御ステップと、
当該第1のPWM制御状態から前記第1のトランジスタをオフにして、前記第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に回生電流を発生させる回生制御ステップと、
当該回生制御状態から前記第3のトランジスタをオンにして、当該第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電するノーオーバーラップ制御ステップと、
当該ノーオーバーラップ制御状態から前記第4のトランジスタをオフにすると共に前記第2のトランジスタをオンにして当該第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させながら当該第2のトランジスタをPWM制御する第2のPWM制御ステップと、
当該第2のPWM制御状態から前記第2のトランジスタのPWM制御を停止して前記第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させる第2の通電制御ステップと、を有することを特徴とするモータ制御方法。 - 請求項1に記載のモータ制御方法において、
前記ノーオーバーラップ制御ステップと前記第2のPWM制御ステップとの間に、
前記第3のトランジスタをオンにすると共に前記第1、第2及び第4のトランジスタをオフにして、前記第4のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に回生電流を発生させるキックバック制御ステップを更に有することを特徴とするモータ制御方法。 - 第1の電源側に接続された第1及び第2のトランジスタと、第2の電源側に接続された第3及び第4のトランジスタとを有し、前記第1のトランジスタと第3のトランジスタ、及び前記第2のトランジスタと第4のトランジスタとをそれぞれ直列に接続すると共に前記第1及び第3のトランジスタ間と前記第2及び第4のトランジスタ間にモータコイルを架け渡してなるHブリッジ回路と、
当該Hブリッジ回路の第1、第2、第3及び第4のトランジスタを制御する制御信号を生成するゲート信号制御回路とを含むモータ制御装置であって、
前記ゲート信号制御回路は、
前記第1及び第4のトランジスタをオンにすると共に前記第2及び第3のトランジスタをオフにして、前記第1のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電させる第1通電制御信号と、
当該通電状態から前記第1のトランジスタをPWM制御する第1PWM制御信号と、
当該第1のPWM制御状態から前記第1のトランジスタをオフにして、前記第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に回生電流を発生させる回生制御信号と、
当該回生状態から前記第3のトランジスタをオンにして、当該第3のトランジスタから前記モータコイルを介して前記第4のトランジスタ側に通電するノーオーバーラップ制御信号と、
当該通電状態から前記第4のトランジスタをオフにすると共に前記第2のトランジスタをオンにして当該第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させながら当該第2のトランジスタをPWM制御する第2PWM制御信号と、
当該第2のPWM制御を停止して前記第2のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に通電させる第2通電制御信号と、を生成することを特徴とするモータ制御装置。 - 請求項3に記載のモータ制御装置において、
前記ゲート信号制御回路は、
前記第3のトランジスタをオンにすると共に前記第1、第2及び第4のトランジスタをオフにして、前記第4のトランジスタから前記モータコイルを介して前記第3のトランジスタ側に回生電流を発生させるキックバック制御信号を更に生成することを特徴とするモータ制御装置。 - 請求項3または4に記載のモータ制御装置において、
前記ゲート信号制御回路の入力信号を生成する16ステップ生成回路を更に有し、
前記ゲート信号制御回路は、
比較回路の出力信号HALLと前記発振器の出力信号MCLKと前記16ステップ生成回路の出力信号S16とリセット信号RSTとに基づいて信号RESET1を出力するリセット1生成回路と、
当該リセット1生成回路の出力信号RESET1と前記比較回路の出力信号HALLと前記発振器の出力信号MCLKとに基づいて分周信号CLKを出力する分周回路と、
当該分周回路の出力信号CLKと前記16ステップ生成回路の出力信号S16と前記比較回路の出力信号HALLとリセット信号RSTに基づいてセレクタ信号SINとゲート信号NとPWMリセット信号PWMRSTとを出力するシフトレジスタ+論理回路と、
当該シフトレジスタ+論理回路の出力信号SINに基づいてゲート信号Pを出力するセレクタと、を備えることを特徴とするモータ制御装置。 - 請求項5に記載のモータ制御装置において、
前記16ステップ生成回路は、
前記発振器の出力信号MCLKとPWMリセット信号PWMRSTとに基づいて出力信号CONT15とCONT16とをそれぞれ出力する15進カウンタ及び16進カウンタと、
この出力信号CONT15とCONT16に基づいて前記ゲート信号制御回路の入力信号S16を生成するロジックと、を備えることを特徴とするモータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150781A JP5144380B2 (ja) | 2008-06-09 | 2008-06-09 | モータ制御方法及びモータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150781A JP5144380B2 (ja) | 2008-06-09 | 2008-06-09 | モータ制御方法及びモータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009296850A JP2009296850A (ja) | 2009-12-17 |
JP5144380B2 true JP5144380B2 (ja) | 2013-02-13 |
Family
ID=41544432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150781A Expired - Fee Related JP5144380B2 (ja) | 2008-06-09 | 2008-06-09 | モータ制御方法及びモータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144380B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101250625B1 (ko) * | 2011-10-25 | 2013-04-09 | 삼성전기주식회사 | 모터 구동 장치 |
JP5918512B2 (ja) * | 2011-11-21 | 2016-05-18 | 旭化成エレクトロニクス株式会社 | H型ブリッジ回路およびモータ駆動装置 |
JP6198676B2 (ja) * | 2014-05-27 | 2017-09-20 | ミネベアミツミ株式会社 | モータ駆動制御方法およびモータ駆動制御装置 |
JP6462506B2 (ja) * | 2015-06-24 | 2019-01-30 | 日立オートモティブシステムズ株式会社 | モータ駆動制御装置 |
JP6570671B2 (ja) | 2018-02-01 | 2019-09-04 | 油研工業株式会社 | 誘導負荷の両極性電流制御駆動回路 |
CN111645655B (zh) * | 2020-05-07 | 2023-10-17 | 沃行科技(南京)有限公司 | 一种基于低频正弦微波算法实现快速精确控制比例继动阀的策略 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
JPH0622590A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 負荷体駆動装置 |
JP5015437B2 (ja) * | 2005-08-26 | 2012-08-29 | ローム株式会社 | モータ駆動装置、方法およびそれを用いた冷却装置 |
-
2008
- 2008-06-09 JP JP2008150781A patent/JP5144380B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009296850A (ja) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5144380B2 (ja) | モータ制御方法及びモータ制御装置 | |
US20100237813A1 (en) | Brushless motor driving apparatus | |
JP5016674B2 (ja) | モータ制御回路、モータシステム、モータ制御方法 | |
JP5132172B2 (ja) | モータ駆動集積回路 | |
JP4680367B2 (ja) | ブラシレスモータ駆動回路 | |
TWI544737B (zh) | Motor drive circuit, method and the use of its cooling device, electronic equipment | |
KR20090004638A (ko) | 전동기의 구동 제어 회로 | |
US8853980B2 (en) | Soft-switching control circuit for DC motor | |
JP2007104769A (ja) | Pwm信号生成装置及びpwm信号生成方法並びにモータ制御装置及びモータ制御方法 | |
JP4861100B2 (ja) | モータ駆動回路、モータ駆動装置、負荷駆動装置、および電子機器、ならびにパルス変調方法 | |
KR20020062822A (ko) | 브러시레스 모터 구동장치 | |
JP6423745B2 (ja) | ステッピングモータ駆動装置および時計 | |
JP4677265B2 (ja) | モータ駆動用集積回路 | |
US11012014B2 (en) | Motor drive unit of a DC electric motor | |
JP2008141831A (ja) | モータ駆動回路 | |
JP2010104115A (ja) | モータ制御回路及びこれを備えたモータ装置ならびにモータ制御方法 | |
US8648557B2 (en) | Drive control signal generating circuit | |
JP2012080649A (ja) | モータ駆動回路 | |
JP2010104113A (ja) | モータ制御回路及びこれを備えたモータ装置ならびにモータ制御方法 | |
JP4632808B2 (ja) | 信号発生回路 | |
JP2007037388A (ja) | モータ駆動装置 | |
JP5327666B2 (ja) | ステッピングモータ駆動装置及びステッピングモータ駆動方法 | |
US20050127858A1 (en) | PWM motor control in the current mode with positive disconnection | |
JP4709560B2 (ja) | モータ駆動装置 | |
JP4614727B2 (ja) | モータ駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5144380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |