JP5125010B2 - 固体撮像装置、及び制御システム - Google Patents

Description

本発明は、ブルーミング対策を施した固体撮像装置、及び制御システムに関する。
本発明は、特に、光電変換により生成された電荷を画素信号に変換する変換部を画素内に含む固体撮像装置、例えばＣＭＯＳセンサ等に関する。ここで、ＣＭＯＳセンサとは、ＣＭＯＳプロセスを応用して、又は部分的に使用して作製されたセンサである。
また、固体撮像装置の形態としては、ワンチップで構成されたもの、あるいは複数のチップから構成されたものであっても良い。

固体撮像装置としては、ＣＭＯＳセンサ、ＣＣＤセンサが知られている。通常、固体撮像装置を製造するにあたり、ブルーミングが問題となっている。ブルーミングは、混色や色ぼけの原因となるため、その対策が必要である。ＣＭＯＳセンサの場合は、不要電荷が隣接画素に漏れ込むことによるブルーミングとして表れ、ＣＣＤセンサの場合は、光電変換部であるフォトダイオードから垂直転送レジスタに溢れることによる縦筋として表れる。

特に、夜景モードで撮影した星空（暗時の輝点が存在する被写体）や、逆に光強度が強い明るい場所にある黒点など明暗差が大きい場合に、映像が鮮明でなくなるため、ブルーミング対策が必要となる。

飽和電荷量（Ｑｓｓａｔ）に達する場合のブルーミング対策として、受光量に応じて電荷蓄積時間を変化させる（＝Ａｕｔｏ Ｅｘｐｏｓｅｒ）方法は一般的である。それ以外に、基板電圧を制御してオーバーフローポテンシャルバリア（以下、オーバーフローバリアという）を変化させる方法がある。このオーバーフローバリアを変化させる場合に、より多くの電荷が蓄積できるように、つまり飽和電荷量（Ｑｓｓａｔ）をさらに稼ぐために、基板電源（電圧）を下げてオーバーフローバリアを上げる方法（特許文献１、２参照）と、不要電荷（電子）を基板側へ排出し易くするように基板方向のオーバーフローバリアを低くし、基板電源を上げる方法の２種類の考え方がある。

ＣＣＤセンサでは、基板電圧を制御してブルーミング対策を行う方法が考えられている。ＣＣＤセンサの場合は、使用電源電圧が高いため（１０Ｖ以上）、前者の基板電源を下げてオーバーフローバリアを高くする方法が有効的である。

一方、ＣＭＯＳセンサでのブルーミング対策は、基板電圧を一定として半導体基板に形成される半導体ウェル領域（いわゆるセンサウェル領域）の不純物濃度を制御してオーバーフローバリアを設定して行われるのが一般的であった。

特開２００３ー１５３０８４号公報 特開平９ー１３９４８６号公報

また、ＣＭＯＳセンサでは、その動作方式から全画素同時の電子シャッタ（基板側へ電荷を排出する）で基本的に基板電圧を制御することは、一般的には行われていない。

前述したように、ＣＭＯＳセンサの場合は、不要電荷が隣接画素に漏れ込むことがブルーミングとなって現れる。具体的に説明すると、本来は、フォトダイオードから溢れた不要電荷を半導体基板に排出させたい、つまりフォトダイオードからフォトダイオード下部のウエル領域を飛び越えて半導体基板側に不要電荷を排出したいが、縦方向のオーバーフローバリアと横方向のオーバーフローバリアの差があまりついていないために、現実は、不要電荷が横方向のウエル領域を飛び越えて隣接画素へ漏れ込む事も多く、これがブルーミングになってしまっている。

本発明は、上述の点に鑑み、不要電荷を半導体基板方向に排出し易くし、より望ましいブルーミング対策を可能にしたＣＭＯＳ型の固体撮像装置、及び制御システムを提供するものである。

本発明に係る固体撮像装置は、第１導電型の半導体基板の所望の深さに形成された第２導電型の第１半導体ウェル領域と、第１半導体ウェル領域の上部であって、半導体基板の表面側に形成された第２導電型の第２半導体ウェル領域と、第２半導体ウェル領域内に形成された光電変換部と光電変換部で生成された電荷が読み出されるフローティング・ディフージョン部とフローティング・ディフージョン部に読み出された電荷を画素信号に変換する変換部とからなる複数の画素が配列された撮像領域と、を備える。また、第１半導体ウェル領域の不純物濃度は、第２半導体ウェル領域の不純物濃度よりも低く形成され、半導体基板の基板電圧を制御することにより、第１半導体ウェル領域のポテンシャルを変動させることで光電変換部で生成された電荷を半導体基板の深さ方向にオーバーフローさせ、ブルーミングを抑制する。そして、基板電圧の制御は、半導体基板に流れる基板電流をモニタし、基板電流が増えた時点で行う。また、基板電圧の制御は、周辺回路でアナログ回路及びデジタル回路を駆動するＣＭＯＳアナログ／デジタル電源から与えられた初期設定電圧を基準電圧として行う。

本発明の固体撮像装置では、基板電圧が制御され、すなわちオーバーフローバリアを下げる方向に制御されてブルーミングが制御される。このとき、光電変換部に蓄積された電荷を空にするわけではないので、基板電圧を変化させても蓄積電荷に影響を与えない。

本発明に係る固体撮像装置によれば、特にＣＭＯＳ型の固体撮像装置において、よりブルーミングを抑制することができる。

本発明に係る制御システムによれば、特にＣＭＯＳ型の固体撮像素子を備えた制御システムにおいて、被写体の明るさに応じて自動的にブルーミングを抑制することができる。

本発明に係る実施の形態は、基板電圧制御回路をもつシステムを特徴とする。そして、本実施の形態は、自動露出時間検出器（以下、ＡＥ：Ａｕｔｏ Ｅｘｐｏｓｅｒという）で明るさ（明るい／暗い）を判定し露光時間調整後、（1)平均出力が低く暗いと判断できるときには一律に、（2)光量が多いときには飽和電荷量（例えば電子量）に達した時点で、基板制御回路を用いて基板電源を昇圧させ、オーバーフローバリアを低くすることを特徴とする。または、本実施の形態は、モード選択に対応して、基板電圧制御回路を用いて基板電源を昇圧させ、オーバーフローバリアを低くすることを特徴とする。

以下、図面を参照して本発明の実施の形態を詳述する。

図１に、本発明に適用される固体撮像装置、すなわちＣＭＯＳ固体撮像装置（イメージセンサ）の一実施の形態の概略構成を示す。本実施の形態に係る固体撮像装置１は、半導体基板例えばシリコン基板上に、複数の光電変換部を含む画素２が規則的に２次元アレイ状に配列された撮像領域３と、その周辺回路としての垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。

図２は、画素２の一例の等価回路図である。画素２は、光電変換部を構成する例えばフォトダイオード２１と、このフォトダイオード２１での光電変換により生成された電荷を画素信号に変換する変換部となるＭＯＳトランジスタを含んで成る。すなわち、画素２１は、フォトダイオード２１と複数のＭＯＳトランジスタを有して構成される。複数のＭＯＳトランジスタは、例えばｎチャネルＭＯＳトランジスタにより形成され、フォトダイオード２１の電荷をフローティング・ディフージョン部ＦＤに転送する転送トランジスタ２２、フローティング・ディフージョン部ＦＤの電位をリセットするリセットトランジスタ２３、フォトダイオード２１で生成された電荷を画素信号に変換する増幅トランジスタ２４、及び選択トランジスタ２５で構成される。フローティング・ディフージョン部ＦＤは、後述の画素断面構造で示すように、転送トランジスタ２２のドレイン領域で構成される。

制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。

垂直駆動回路４は、例えばシフトレジスタによって構成され、撮像領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換部（フォトダイオード）２１において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路５に供給する。

カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとに黒基準画素（図示しないが、有効画素領域の周囲に形成される）からの信号によってノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。

図３は、画素２の要部の模式的断面図である。この画素２では、第１導電型の本例ではｎ型のシリコン基板１００に、第２導電型の本例ではｐ型の第１半導体ウェル領域（いわゆるｐ型センサウェル領域）１０１、ｐ型の第２半導体ウェル領域１０２が形成され、このｐ型第２半導体ウェル領域１０２にフォトダイオード（ＰＤ）２１と、複数のＭＯＳトランジスタ（図では転送トランジスタ２２のみを示す）とが形成される。フォトダイオード２１は、電荷を蓄積するｎ型半導体領域１０３と、その表面にｐ＋ アキュミュレーション層１０４とを有するＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）センサとして構成される。転送トランジスタ２２は、フローティング・ディフージョン（ＦＤ）となるｎ型半導体領域（ドレインに相当）１０５と、フォトダイオード２１のｎ型半導体領域１０３（ソースに相当）と、ゲート絶縁膜１０６を介して形成したゲート電極１０７とから構成される。

ｐ型第１半導体ウェル領域１０１は低濃度（ｐ− ）であり、ｐ型第２半導体ウェル領域１０２は第１半導体ウェル領域１０１よりも高濃度（ｐ＋ ）である。このｐ型第１半導体ウェル領域１０２の不純物濃度によって、基板厚み方向でのオーバーフローバリアが調整される。

なお、図示しないが、基板１００の上方には、層間絶縁膜を介して多層配線層が形成され、その上に平坦化膜を介してカラーフィルタ、さらにその上にオンチップレンズが形成される。

〔第１実施の形態〕
本実施の形態に係る固体撮像装置は、図１、図３に示す固体撮像装置１において、シリコン基板１００の基板電圧Ｖを制御する制御手段、すなわち制御回路を有し、この制御回路を介して基板で圧Ｖを制御してブルーミングを抑制するようになす。すなわち、基板電圧Ｖを昇圧することにより、ｐ型第１半導体ウェル領域１０１におけるオーバーフローバリア閾値を下げ、オーバーフローバリア閾値を越える電荷、本例では電子を基板１００側に逃がす。これにり、ブルーミングを抑制することができる。

半導体基板１００には、撮像領域３の周辺回路でアナログ回路、デジタル回路を駆動する電源である、いわゆるＣＭＯＳアナログ／デジタル電源と同じ電源から初期設定電圧が与えられる。本実施の形態では、この初期設定電圧を基準に基板電圧を昇圧させてオーバーフローベリア閾値を低くしブルーミング制御を行う。

図４及び図５に、ｎ型基板１００の基板電源と基板厚み方向のオーバーフローバリアの関係を示す。両図共に、図３のＡーＡ線上（フォトダイオード２１を通り、基板厚み方向に沿う線上）のポテンシャル分布を示す。図４は、ｐ型第１半導体ウェル領域１０１の不純物濃度が濃い場合、図５はｐ型第１半導体ウェル領域１０１の不純物濃度が薄い場合である。

また、図６は、図３のＢ−Ｂ線上（フォトダイオード２１、ゲート部及びフローティング・ディフージョン部を通る横方向に沿う線上）の断面ポテンシャル図である。ゲート部がオフ状態のポテンシャル図であり、ゲート部下のポテンシャル電位φ５は、図４及び図５のオーバーフローバリアφ１〜φ４より高く形成される。本実施の形態では、φ５の値とφ１〜φ４の値に差をつけている（すなわち、縦方向のオーバーフローバリアと横方向のオーバーフローバリアに差を付けている）ので、不要電荷が隣接画素へ漏れ込むことが少ない。

例えばＣＭＯＳセンサの場合、基板電圧Ｖを、通常のＣＭＯＳアナログ／ロッジク基板印加電源（２〜５Ｖ）からＣＣＤセンサと同等の１０〜１５Ｖ程度に制御すると、オーバーフローバリアがφ１、φ３からφ２、φ４に低くなる。φ１、φ２、φ３、φ４は、Ｖ_Ｍａｘの変極点の最大値である。なお、ｐ型第１半導体ウェル領域１０１の濃度が高い場合（図４）には、ｐ型第１半導体ウェル領域１０１とｎ型基板１００の境界付近のポテンシャル電位が高くなるので、オーバーフローバリアを下げるためには、より高い電圧を掛ける必要がある。

〔第２実施の形態〕
本実施の形態に係る固体撮像装置は、図１、図３に示す固体撮像装置１において、被写体の明るさを判定し、基板電圧を輝度に対応して制御し、ブルーミングを抑制するようになす。例えば、撮像カメラに内蔵されているＡＥで被写体の明るさ（明るい／暗い）を判定し、露光時間調整後に、基板電圧Ｖを輝度に対応して変化させるようになす。

図７に光量と基板電圧の関係図を示し、図８に電子数（電荷量）と光量の関係を示す。ＡＥで明るさ（明るい／暗い）を判定し露光時間を調整後、有効画素領域からの平均出力が低く、「暗い」と判断できる場合（図７の光量Ａより光量が少ない領域３１に相当する）には一律に、基板電源を昇圧させ、オーバーフローバリアを低くする。例えば、撮影モードに対応して基板電圧を上げてオーバーフローバリアを低くする。すなわち、ＣＭＯＳセンサを用いて、夜景モードで星空（暗時の輝点が存在する）を撮影した場合（図９参照）、基板電源を昇圧させると、輝度部分から隣接画素へのブルーミングは少なくなり、鮮明な画像になる。また、光量が多い場合（図７の領域３２に相当する）は、飽和電子量に達した時点（図７、図８のＡ点）で、制御回路すなわち基板電圧制御回路を用いて基板電源を昇圧させ、すなわち図７の初期設定電圧Ｖ０（ＣＭＯＳアナログ／デジタル電源と同じ）より昇圧させ、オーバーフローバリアを低くする。これにより、ブルーミングが抑制される。

図８に示すように、赤（Ｒ），緑（Ｇ），青（Ｂ）の色光に応じて飽和電子量に達する蓄積時間が異なる。光量が多い場合には、ある一色、本例では先に達する赤（Ｒ）が飽和電子量に達した時点Ａで、制御回路を動作させることにより、ブルーミングによる混色防止ができる。

本実施の形態に係る固体撮像装置では、図７の光量Ａよりも光量が少ない暗い被写体の撮影時だけに、その輝度に応じて基板電圧を初期設定電圧よりも昇圧してオーバーフローバリアを低くし、ブルーミングを制御するように構成することもできる。あるいは、本実施の形態に係る固体撮像装置では、図７の光量Ａよりも光量が少ない領域（暗い被写体）から光量Ａよりも光量が多い領域（明るい被写体）の全光量域における被写体の明るさ（明るい／暗い）に対応して基板電圧を昇圧してオーバーフローバリアを低くし、ブルーミングを抑制するように構成することもできる。

〔第３実施の形態〕
図１０に、本実施の形態に係る制御装置（制御システ）を備えた固体撮像装置を示す。本実施の形態に係る固体撮像装置４１は、固体撮像装置本体（図１の固体撮像装置１に相当）４２と、固体撮像装置本体４２からの出力を記憶するメモリ回路４３と、メモリ回路からの信号を画像処理する画像処理回路４４と、固体撮像装置本体４２からの出力で被写体の明るさを判定する判定手段、すなわち明るさ判定回路４５と、明るさ判定回路４５の判定結果に基いて基板電圧を制御する基板電圧制御手段、すなわち基板電圧制御回路４６とを備えて成る。固体撮像装置本体４２は、図１の撮像領域３、カラム信号処理回路５、水平信号線１０及び出力回路７などに対応するＣＭＯＳセンサ部４７と、図１の垂直駆動回路４、水平駆動回路６、制御回路８などに対応する通常制御回路４８で構成される。本実施の形態の固体撮像装置４１は、１チップ４９で構成される。

本実施の形態では、固体撮像装置本体４２からの出力信号が一旦メモリ回路４３に格納される。そして、メモリ回路４３からの出力信号が画像処理回路４４で画像処理されて出力される。一方、固体撮像装置本体４２の出力信号が明るさ判定回路４５に入力され、出力信号に応じて明るさ、すなわち輝度が判定される。その判定結果は基板電圧制御回路４６に入力され、この回路４６で輝度に対応した制御信号が出力される。基板電圧制御回路４６で得られた制御信号は、基板電源にフィードバックされ、基板電源電圧を制御して、固体撮像装置本体４２の基板電圧を制御する。これにより、輝度に応じてオーバーフローバリアが制御され、ブルーミング抑制がなされる。基板電源は独立印加であるため、基板電圧のみを制御することは可能である。

図１１に、制御装置（制御システム）を備えた固体撮像装置の変形例を示す。本変形例の固体撮像装置５１は、ＣＭＯＳセンサ部４７及び通常制御回路４８を備えた固体撮像装置本体４２を１つのチップ５２に形成し、その他のＤＳＰ（Ｄｉｇｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｏｒ）を構成する、メモリ回路４３、画像処理回路４４、明るさの判定回路４５及び基板電圧制御回路４６を纏めて他の１つのチップ５３に形成して、２チップ（５２、５３）で構成する。制御動作は、前述の図１０と同様であるので、重複説明を省略する。

図１２に、制御装置（制御システム）を備えた固体撮像装置の変形例を示す。本変形例の固体撮像装置５５は、ＣＭＯＳセンサ部４７及び通常制御回路４８を備えた固体撮像装置本体４２と、明るさの判定回路４５及び基板電圧制御回路４６とを１つのチップ５６に形成し、その他のメモリ回路４３及び画像処理回路４４を他の１つのチップ５７に形成して、２チップ（５６、５７）で構成する。制御動作は、前述の図１０と同様であるので、重複説明を省略する。

明るさの判定では、画素の信号量をデジタル化して、そのデジタル値で明るさ（光量）の判定を行うのが望ましい。すなわち、画素信号をカラムＡＤＣ（Ａ／Ｄコンバータ）でデジタル化し、カラムＡＤＣで明るさの判定を行うこともできる。デジタル値の方が判定し易い利点がある。

これらの固体撮像装置４１、５１、５５は、光学レンズ系と組合せて、例えば撮像カメラあるいはカメラ機能を有する電子機器に適用される、カメラモジュールあるいは電子機器モジュールとして構成することができる。

上述の固体撮像装置４１、５１、５５を動画撮影に適用した場合は、固体撮像装置本体４２から得られる１フレーム前あるいは数フレーム前の１フレームの出力、あるいは数フレーム（複数フレーム）分の平均出力、好ましくは１フレーム前の１フレーム出力を用いて、明るさの判定回路４５において光量を判断し、基板電源電圧を輝度に対応して制御させるようになす。１フレーム前の１フレーム出力で光量を判断するときは、時間的なずれが最も小さく、被写体の位置ずれが少ないので、現状フレームに最も類似した光量となり、高精度に明るさの判定が得られる。

ＡＥで明るさ（明るい／暗い）を判定する際には、有効画素領域全域の平均出力から得るか、あるいは有効画素領域を複数分割し、そのうちの１つの分割領域の平均出力、或いはそのうちの複数分の分割領域の平均出力を用いて判定することができる。この判定結果に基いて基板電源電圧を輝度に対応して制御する。なお、１フレームの走査が始まって途中で光量を検出する、すなわち走査中の前半の光量を検出して明るさの判定に用いることも可能である。

静止画の場合は、被写体の位置ずれがないので、複数フレーム分の平均出力を用いる方が、より正確に明るさの判定ができる。

光量の判定には２通りある。第１の方法は、ある値に設定してその基準の値との比較で光量を判定する方法。第２の方法は、１つ前のフレームの光量と比較して光量を判定する方法。

〔第４実施の形態〕
本実施の形態に係る固体撮像装置は、基板電流をモニタして、その基板電流に応じて基板電圧を制御するようになす。すなわち、ある画素が飽和電荷量（電子量）に達しオーバーフローした場合を検知する方法として、基板電流をモニタし、基板電流が検知できた時点で基板電圧を昇圧させるように基板電圧を制御することができる。この基板電流は、電荷（電子）が基板側に流れることによる電流である。この基板電流が増えた時点で基板電圧を変えることになる。

〔第５実施の形態〕
本実施の形態に係る固体撮像装置は、基板電源をＣＭＯＳアナログ／ロジック電源よりも高い電圧に設定して構成する。ＣＭＯＳセンサの場合、前述したように、ＣＭＯＳアナログ／ロジック電源と基板電源など供給電源はすべて同一（例えば、３．３Ｖ，５．０Ｖなど）の印加電圧であることが一般的である。ところで、図１３に示すように、予め基板電源（電圧）をＣＯＳアナログ／ロジック電源（電圧）ＩＩより高く、例えばＣＣＤセンサの基板電源程度（１０〜１５Ｖ）の電圧Ｉに設定しておけば、ブルーミングを低減することができる。

上述した本発明の実施の形態によれば、暗時の輝点に隣接する箇所、あるいは明るい場所にある黒点など明暗差が大きい場合に、または飽和電荷量（例えば電子量）に達した場合に、基板電源を昇圧しオーバーフローバリアを下げることにより、混色の原因となるブルーミングを抑制することができ、明暗差が鮮明になる。また、電流印加はしないので、基板電源を昇圧させることによる消費電力の増大はない。

ところで、ＣＭＯＳイメージセンサの製造方法は、ＣＭＯＳトランジスタとＣＭＯＳセンサ部を同時に形成することにより製造しているが、ＭＯＳトランジスタの高速化に伴いゲート酸化膜が薄膜化し、電源電圧がさらに低電圧化する傾向にある。また、ＣＭＯＳアナログ／ロッジク電源と基板電源の供給電源は、同一の印加電圧（例えば、３．３Ｖ、５．０Ｖなど）であることが一般的である。低電圧化すると前述の図４、図５に示すようにオーバーフローバリアが高くなる方向なのでブルーミングは起きやすくなる。そかし、上述した本実施の形態の基板電圧を上げてオーバーフローバリアを下げてブルーミングを制御する構成は、低電圧化に有効な手段となる。

本発明に適用される固体撮像装置の一実施の形態を示す概略構成図である。 図１の単位画素の一例を示す等価回路図である。 図１の単位画素の一例を示す要部の断面図である。 本発明の実施の形態の説明に供する基板電圧とオーバーフローバリアの関係を示すポテンシャル分布図である。 本発明の実施の形態の説明に供する基板電圧とオーバーフローバリアの関係を示すポテンシャル分布図である。 図３のＢ−Ｂ線上の断面ポテンシャル図である。 本発明の実施の形態の説明に供する光量と基板電圧の関係を示す説明図である。 本発明の実施の形態の説明に供する電子数と蓄積時間の関係を示す説明図である。 本発明の実施の形態の説明に供する暗時の輝点を示す説明図である。 本発明の実施の形態に係る制御システムを備えた固体撮像装置の一例を示す概略構成図である。 本発明の実施の形態に係る制御システムを備えた固体撮像装置の他の例を示す概略構成図である。 本発明の実施の形態に係る制御システムを備えた固体撮像装置の更に他の例を示す概略構成図である。 本発明の実施の形態の説明に供する光量と基板電圧の関係を示す説明図である。

符号の説明

１・・固体撮像装置、２・・画素、３・・撮像領域、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・水平信号線、４１、５１、５５・・固体撮像装置、４２・・固体撮像装置本体４３・・メモリ回路、４４・・画像処理回路、４５・・明るさ判定回路、４６・・基板電圧制御回路、４７・・ＣＭＯＳセンサ、４８・・通常制御回路４９、５２、５３、５６、５７・・チップ、１００・・半導体基板、１０１・・第１半導体ウェル領域、１０２・・第２半導体ウェル領域、２１・・フォトダイオード、２２・・転送トランジスタ、１０３・・ｎ型半導体領域、１０４・・アキュミュレーション層、１０５・・フローティング・ディフージョン部、１０６・・ゲート絶縁膜、１０７・・ゲート電極

Claims (2)

1. 第１導電型の半導体基板の所望の深さに形成された第２導電型の第１半導体ウェル領域と、
   前記第１半導体ウェル領域の上部であって、前記半導体基板の表面側に形成された第２導電型の第２半導体ウェル領域と、
   前記第２半導体ウェル領域内に形成された光電変換部と前記光電変換部で生成された電荷が読み出されるフローティング・ディフージョン部と前記フローティング・ディフージョン部に読み出された電荷を画素信号に変換する変換部とからなる複数の画素が配列された撮像領域と、
   を備え、
   前記第１半導体ウェル領域の不純物濃度は、前記第２半導体ウェル領域の不純物濃度よりも低く形成され、
   前記半導体基板の基板電圧を制御することにより、前記第１半導体ウェル領域のポテンシャルを変動させることで前記光電変換部で生成された電荷を前記半導体基板の深さ方向にオーバーフローさせ、ブルーミングを抑制する固体撮像装置であって、
   前記基板電圧の制御は、前記半導体基板に流れる基板電流をモニタし、前記基板電流が増えた時点で行い、
   周辺回路でアナログ回路及びデジタル回路を駆動するＣＭＯＳアナログ／デジタル電源から与えられた初期設定電圧を基準電圧として、前記基板電圧の制御を行う
   ことを特徴とする固体撮像装置。
2. 露光期間において、前記光電変換部と前記フローティング・ディフージョン部の間のポテンシャル電位は、前記第１半導体ウェル領域におけるポテンシャル電位よりも高くなるように形成されている
   請求項１に記載の固体撮像装置。