JP5112258B2 - スイッチング制御回路及びこれを用いたスイッチング電源装置 - Google Patents

Description

本発明は、ＬＥＤ照明やＡＣアダプタ等の商用交流電源から直流定電流を生成する必要があるシステムに好適なスイッチング制御回路及びこれを用いたスイッチング電源装置に関する。

従来、スイッチングによって直流定電流を生成するスイッチング電源装置が利用されている。この種のスイッチング電源装置として、例えば、特許文献１に記載されたスイッチング装置が知られている。このスイッチング装置は、スイッチング素子のＯＮ期間にトランスに磁気エネルギーを蓄積し、スイッチング素子のオフ期間に、蓄積されたエネルギーを負荷に供給するフライバック回路方式を採用するものである。

図１３に、この特許文献１に記載されたスイッチング電源装置の構成を示す。この特許文献１に記載されたスイッチング電源装置では、トランス２１０は、１次巻線（巻数ｎｐ）２１０Ａと、２次巻線（巻数ｎｓ）２１０Ｂと、補助巻線２１０Ｃと、を有している。１次巻線２１０Ａと２次巻線２１０Ｂの極性は逆になっており、このスイッチング電源装置はフライバック回路方式を採用している。

また、スイッチング電源装置制御用の半導体装置２００は、パワーＭＯＳＦＥＴからなるスイッチング素子２０１と、このスイッチング素子２０１のスイッチング動作を制御するために各種の回路により構成された制御回路と、を有している。この半導体装置２００内のスイッチング素子２０１がスイッチング動作することにより、トランス２１０の１次巻線２１０Ａに断続的な電流が流れる。

スイッチング素子２０１がＯＮすると、１次巻線２１０Ａに電流が流れる。その結果、トランス２１０内部に磁界が発生し、２次巻線２１０Ｂのマーキングのない側の端子に正の電位が発生する。この時、２次側ダイオード２３０には逆方向電圧が印加されるため、２次巻線２１０Ｂには電流が流れない。

このため、スイッチング素子２０１がＯＮすることによりトランス２１０に注入されるエネルギーは、トランス２１０内部に磁気エネルギーとして一時的に蓄えられる。

次に、スイッチング素子２０１がＯＦＦすると、１次巻線２１０Ａに流れる電流は遮断される。２次巻線２１０Ｂには、ダイオード２３０とコンデンサ２３１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が２次巻線２１０Ｂに発生する交流電圧を整流し、且つ、平滑化して、出力電圧ＶＯを生成し、負荷２３２へ印加する。

すなわち、このスイッチング電源装置では、スイッチング素子２０１のオン期間にトランス２１０の１次巻線２１０Ａに電流が流れてトランス２１０に磁気エネルギーが蓄えられ、スイッチング素子２０１のオフ期間にトランス２１０に蓄えられたエネルギーが放出されてトランス２１０の２次巻線２１０Ｂに電流が流れる。

一方、補助巻線２１０Ｃには、ダイオード２２０とコンデンサ２２１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置２００のＶＣＣ端子に接続されている。補助巻線２１０Ｃは２次巻線２１０Ｂと同じ極性になっており、この整流平滑化回路は、スイッチング素子２０１のスイッチング動作によって補助巻線２１０Ｃに発生する交流電圧を整流し、且つ、平滑化して、出力電圧ＶＯに比例する補助電源電圧ＶＣＣを生成し、ＶＣＣ端子へ印加する。

また、補助巻線２１０Ｃにはダイオード２２２を介して抵抗２２３、２２４が接続されており、この抵抗２２３、２２４の接続点が半導体装置２００のＴＲ端子に接続されている。このＴＲ端子に印加される電圧ＶＴＲは、後述するように、スイッチング素子２０１のスイッチング動作によって２次巻線２１０Ｂに流れる２次電流が流れ終わったタイミングを検出するために用いられる。

次に、図１４〜１６を用いて、このスイッチング電源装置の半導体装置２００の動作について説明する。

図１４は、１次巻線２１０Ａに流れる１次電流Ｉ１１の波形である。スイッチング素子２０１のＯＮ期間では、時間の経過と共に電流値が直線的に上昇する１次電流Ｉ１１が流れる。そして、スイッチング素子２０１のＯＮ期間Ｔｏｎ終了後、再び、電流値はゼロとなり、１次巻線２１０Ａに流れる１次電流Ｉ１１は遮断される。１次巻線２１０Ａでは、このような１次電流Ｉ１１の振る舞いが、スイッチング素子２０１のスイッチング周期Ｔで繰り返し行なわれる。

図１５は、２次巻線２１０Ｂに流れる２次電流Ｉ２２の波形である。スイッチング素子２０１のＯＮ期間Ｔｏｎ終了後の所定期間Ｔｒｅｓｅｔ内で、時間の経過と共に電流値が直線的に減少する２次電流Ｉ１２が流れる。２次巻線２１０Ｂでは、このような２次電流Ｉ２２の振る舞いが、スイッチング素子２０１のスイッチング周期Ｔで繰り返し行なわれる。

図１６は、半導体装置２００のＴＲ端子に印加される電圧ＶＴＲの波形である。この電圧ＶＴＲは、抵抗２２３と抵抗２２４との接続点の電圧であり、補助巻線２１０Ｃに流れる電流が抵抗２２３と抵抗２２４に流れることにより生成される。補助巻線２１０Ｃの極性は２次巻線２１０Ｂと同一であるので、２次巻線２１０Ｂに２次電流Ｉ１２が流れる期間と補助巻線２１０Ｃに電流が流れる期間とは同じである。この電圧ＶＴＲは、補助巻線２１０Ｃに接続された抵抗２２３と抵抗２２４の接続点の電圧であることから、２次巻線２１０Ｂに流れる２次電流Ｉ２２が流れ終わったタイミングは電圧ＶＴＲが立ち下がったタイミングと一致する。

ここで、２次巻線２１０Ｂに流れる２次電流Ｉ１２のスイッチング素子２０１のスイッチング周期Ｔにおける平均電流値Ｉｏａｖは、次の式で表わすことができる。

Ｉｏａｖ＝（１／２）×（ｎｐ／ｎｓ）×（Ｔｒｅｓｅｔ／Ｔ）×Ｉｐｋ１…（１）
半導体装置２００は、この（１）式に従う２次電流Ｉ１２を一定値に維持すべく、スイッチング素子２０１のスイッチング動作を制御している。

具体的には、半導体装置２００は、上記の（１）式の（Ｔｒｅｓｅｔ／Ｔ）を一定値に維持することにより、出力電流である２次電流Ｉ１２を一定値に維持する。

このため、半導体装置２００は、抵抗２２３、２２４で補助巻線２１０Ｃの電圧が分圧調整された電圧を、ＴＲ端子を介して常時取得している。そして、半導体装置２００は、スイッチング素子２０１のＯＮ期間Ｔｏｎ終了後に、補助巻線２１０Ｃの電圧波形に現れる立ち下がりを検出して、２次電流Ｉ１２が流れ終わったタイミングを検出する。

そして、半導体装置２００は、この２次電流Ｉ１２が流れ終わったタイミングを用いて期間Ｔｒｅｓｅｔを算出し、（Ｔｒｅｓｅｔ／Ｔ）が一定値になるように、スイッチング素子２０１のＯＮ時間Ｔｏｎの長さを調整する。

このようにして、上記の特許文献１に記載されたスイッチング電源装置では、半導体装置２００がスイッチング素子２０１のＯＮ時間Ｔｏｎを増減させることにより、出力電流である２次電流Ｉ１２を一定値に維持することを可能としている。
特許第３９７３６５２号公報（平成１９年６月２２日公開）

しかしながら、上記の特許文献１に記載されたスイッチング電源装置では、スイッチング素子２０１のＯＮ期間Ｔｏｎの終了後に２次巻線２１０Ｂ側に２次電流Ｉ１２が流れるので、時間Ｔｒｅｓｅｔを算出するためには、過去のスイッチング素子２０１のスイッチング動作を参照してＯＮ時間Ｔｏｎの増減を試行しなければならず、（Ｔｒｅｓｅｔ／Ｔ）を目標値に収束させるまでに数サイクルの試行を行なう必要があった。

このため、負荷変動時における出力電流の追従性が悪く、その結果、急な負荷変動があった場合、異常な電流が流れてしまい、負荷を破壊してしまうといった課題があった。

また、時間Ｔｒｅｓｅｔを算出するため、トランス２１０に補助巻線２１０Ｃが必要であり、トランス２１０の体積の増加やそれに伴う重量増加といった課題もあった。

さらに、１次側（入力）から２次側（出力）へのエネルギー伝達に直接関わらない補助巻線２１０Ｃを挿入しているため、１次巻線２１０Ａや２次巻線２１０Ｂと、補助巻線２１０Ｃとの結合容量や漏れインダクタンスが増加し、トランス２１０の損失増加を招いてしまうといった課題もあった。

上記課題に鑑み、本発明の目的は、負荷変動時における出力電流の追従性がよく、且つ、電圧変換効率の向上を図ることができるスイッチング制御回路及びこれを用いたスイッチング電源装置を提供することである。

上記目的を達成するために、本発明におけるスイッチング制御回路は、スイッチング素子のオン期間に電圧変換器の１次側から２次側に電力を供給するフォワード型スイッチング電源装置に用いられ、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路であって、前記スイッチング素子のオン期間に前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の平均電流値が予め設定されている目標電流値と略一致するように、前記スイッチング素子がオンすべき期間を決定する決定部と、前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部とを備えている。

上記のスイッチング制御回路では、スイッチング素子のオン期間にスイッチング素子に流れる１次電流の平均電流値が予め設定されている目標電流値と略一致するようにスイッチング素子のオン期間及びオフ期間が調整されているので、電圧変変換器の２次側に流れる２次電流である出力電流を略一定にすることができる。

また、上記のスイッチング制御回路はフォワード型スイッチング電源装置に用いられているので、スイッチング素子のオン期間に電圧変換器の１次側から２次側に電力が供給されている。

このため、上記のスイッチング制御回路では、スイッチング素子のオン期間に負荷変動があった場合でも、スイッチング素子のオン期間を調整することにより、その負荷変動に出力電流を追従させることができる。したがって、急な負荷変動時においても異常な電流が流れることがなく、負荷の破壊を軽減することができる。

さらに、上記のスイッチング制御回路では、１次側に流れる電流を検出するだけで２次側に流れる出力電流を検出することができ、従来のような出力電流を検出するための補助巻線を電圧変換器に設ける必要がなくなる。

このため、電圧変換器の構成を簡略化することができるので、電圧変換器の不要な容量結合や漏れインダクタンスが抑制され、電圧変換器の電圧変換効率を高めることができる。

前記決定部は、前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値の大小を比較する第１比較部と、前記スイッチング素子のオン期間に充放電されるコンデンサと、前記コンデンサへの電荷の充電及び前記コンデンサからの電荷の放電を同一の定電流値を用いて行なう電流制御部と、前記スイッチング素子のオン期間が開始した時点の前記コンデンサの電圧値である初期電圧値に対して前記コンデンサの電圧値の大小を比較する第２比較部とを有し、前記電流制御部は、前記スイッチング素子のオン期間の開始に合わせて前記コンデンサへの電荷の充電を開始する一方、前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値が前記目標電流値以上であるとの前記第１比較部による比較結果に基づき前記コンデンサからの電荷の放電を開始するとともに、前記第２比較部は、前記コンデンサの電圧値が前記初期電圧値以下となったときに、前記スイッチング素子のオン期間を終了させるが好ましい。

この場合、スイッチング素子がオンすると共にコンデンサの初期電圧値を記憶し、コンデンサへの電荷の充電を開始する。そして、１次電流が目標電流値以上になったと同時に、コンデンサからの放電を開始する。そして、コンデンサの電圧値が初期電圧値以下になったときに、スイッチング素子をオフする。

このため、スイッチング素子のオン期間における１次電流の平均値が目標電流値と略一致し、その結果、出力電流を略一定にすることができる。

前記決定部は、前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値の大小を比較する比較部と、前記スイッチング素子のオン期間を計測するためのタイマを持ち、当該タイマのカウントアップ及びカウントダウンを行なう演算部とを有し、前記演算部は、前記スイッチング素子のオン期間の開始に合わせて前記タイマのカウントアップを開始する一方、前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値が前記目標電流値以上であるとの前記比較部による比較結果に基づき前記タイマのカウントアップされた期間のカウントダウンを開始し、当該カウントダウンが終了したときに、前記スイッチング素子のオン期間を終了させることが好ましい。

この場合、スイッチング素子がオンしてから１次電流が目標電流値以上となるまでのオン時間をカウントアップし、１次電流が目標電流値以上となったときからカウントアップされた時間をカウンダウンし、そのカウントダウンが終了したときに、スイッチング素子をオフする。

このため、スイッチング素子のオン期間における１次電流の平均値が目標電流値と略一致し、その結果、出力電流を略一定にすることができる。

前記決定部は、前記スイッチング素子のオン期間が開始した時点の前記スイッチング素子に流れる１次電流の電流値と前記目標電流値との電流値差を記憶し、前記スイッチング素子に流れる１次電流の電流値が前記目標電流値と前記電流値差との和以上となったときに、前記スイッチング素子のオン期間を終了させるが好ましい。

この場合、スイッチング素子がオン直後の１次電流と目標電流値との電流値差を記憶し、１次電流が目標電流値とその電流値差との和以上となったときに、スイッチング素子をオフする。

このため、スイッチング素子のオン期間における１次電流の平均値が目標電流値と略一致し、その結果、出力電流を略一定にすることができる。

前記決定部は、前記スイッチング素子のオン期間が開始した時点の前記スイッチング素子に流れる１次電流の電流値を初期電流値として記憶し、前記スイッチング素子に流れる１次電流の電流値と前記初期電流値との和の１／２の電流値が前記目標電流値以上となったときに、前記スイッチング素子のオン期間を終了させるが好ましい。

この場合、スイッチング素子がオンした直後の１次電流の初期電流値とその後の１次電流の電流値との和の１／２の電流値が目標電流値以上となったときに、スイッチング素子をオフする。

このため、スイッチング素子のオン期間における１次電流の平均値が目標電流値と略一致し、その結果、出力電流を略一定にすることができる。

前記決定部及び調整部は、同一基板上に配置されていることが好ましい。

この場合、スイッチング制御回路の１チップ化を図ることができる。このため、汎用のフォワード型スイッチング電源装置に適用することができる。

本発明におけるスイッチング電源装置は、１次巻線及び２次巻線を有する電圧変換器と、前記１次巻線に直列接続され、入力電圧をスイッチングするスイッチング素子と、前記２次巻線の両端間に接続された整流平滑部と、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路とを備え、前記スイッチング素子のオン期間に前記電圧変換器の１次巻線側から２次巻線側に電力を供給するフォワード型のスイッチング電源装置であって、前記スイッチング制御回路は、上記のスイッチング制御回路からなる。

上記のスイッチング電源装置では、上記のスイッチング制御回路を備えているスイッチング電源装置が実現される。

本発明のスイッチング制御回路は、以上のように、前記スイッチング素子のオン期間に前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の平均電流値が予め設定されている目標電流値と略一致するように、前記スイッチング素子がオンすべき期間を決定する決定部と、前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部とを備えているものである。

それゆえ、負荷変動時における出力電流の追従性がよく、且つ、電圧変換効率の向上を図ることができるスイッチング制御回路及びこれを用いたスイッチング電源装置を提供するという効果を奏する。

以下、図面を参照しつつ本発明の実施の形態について説明する。なお、以下の説明に用いる図面では、同一の部分には同一の符号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰り返さない。

（実施の形態１）
本実施の形態１におけるスイッチング電源装置は、スイッチング素子のＯＮ期間にトランスを通して電力を出力側へ供給するフォワード回路方式を採用するものである。

図２は、本発明の実施の形態１におけるスイッチング電源装置の概略構成を示すブロック図である。図２に示すように、本実施の形態におけるスイッチング電源装置１０は、入力端子１１と、電圧変換器１２と、整流平滑部１３と、出力端子１４と、スイッチング制御回路１５と、スイッチング素子１６と、スイッチング電流検出部１７と、を備えている。

入力端子１１は、スイッチング電源装置１０の入力端子である。入力端子１１は、電圧変換器１２の１次側に接続されている。

また、入力端子１１には、スイッチング電源装置１０の外部に配置された、例えば直流電圧源（図示省略）が接続されており、入力端子は、この直流電圧源から出力された直流電圧を電圧変換器１２の１次側に供給する。

なお、入力端子１１には、交流電圧源から出力される交流電圧を直流に変換し、その変換後の直流電圧を入力するようにしてもよい。この場合では、商用交流電源等の交流電圧源から出力される交流電圧を全波整流する整流回路を用いて整流する。そして、その整流後の電圧波形を平滑化する平滑回路を用いて直流電圧に変換した後、その直流電圧を入力端子１１に入力すればよい。整流回路は、例えば４個のダイオードで構成される公知のダイオードブリッジを用いることができる。また、平滑回路は、容量素子である公知のコンデンサを用いることができる。

電圧変換器１２は、電力変換用の変圧器であり、１次側に入力された直流電圧を変換し、その変換後の直流電圧を２次側に出力する。電圧変換器１２の１次側は入力端子１１と接続する一方、その２次側は整流平滑部１３と接続している。

また、電圧変換器１２の１次側は、スイッチング素子１６に接続されており、電圧変換器１２の一次側には、スイッチング素子１６のＯＮ期間に、直流電流である１次電流Ｉ１が流れる。そして、この１次側に１次電流Ｉ１が発生すると、その１次電流Ｉ１の発生に合わせて、２次側に２次電流Ｉ２が発生する。

整流平滑部１３は、電圧変換器１２の２次側と出力端子１４との間に接続されている。そして、整流平滑部１３は、電圧変換器１２の２次側に２次電流Ｉ２が流れることにより、電圧変換器１２の２次側に誘起される電圧を整流、平滑して、出力端子１４に出力する。

出力端子１４は、スイッチング電源装置１０の出力端子である。出力端子１４は、整流平滑部１３の出力に接続されており、整流平滑部１３により整流、平滑された直流電圧をスイッチング電源装置１０の外部に出力する。通常、出力端子１４には負荷が接続されており、この負荷に、出力端子１４から出力される直流電圧が印加される。

スイッチング制御回路１５は、スイッチング素子１６のスイッチング動作、つまり、ＯＮ／ＯＦＦ動作を制御する。スイッチング制御回路１５は、スイッチング素子１６のＯＮ期間に流れる、電圧変換器１２の１次側の１次電流Ｉ１を、後述するスイッチング電流検出部１７を用いて取得する。そして、スイッチング制御回路１５は、このスイッチング電流検出部１７から取得した１次電流Ｉ１に基づいて、スイッチング素子１６のＯＮ期間及びＯＦＦ期間を決定する。

スイッチング素子１６は、電圧変換器１２の１次側に接続されており、自身のＯＮ期間には電圧変換器１２の１次側に１次電流Ｉ１が流れ、自身のＯＦＦ期間には電圧変換器１２の１次側に１次電流Ｉ１は流れない。すなわち、スイッチング素子１６は、自身のスイッチング動作により、電圧変換器１２の１次側における１次電流Ｉ１の発生を制御する。

スイッチング電流検出部１７は、スイッチング素子１６のＯＮ期間に、電圧変換器１２の１次側及びスイッチング素子１６を流れる１次電流Ｉ１の電流値を検出する。そして、スイッチング電流検出部１７は、自身が検出した１次電流Ｉ１の電流値をスイッチング制御回路１５に出力する。

次に、図３を用いて、図２に示したスイッチング電源装置１０の具体的な構成について説明する。図３は、本実施の形態におけるスイッチング電源装置１０Ａの概略構成を示す回路図である。

本実施の形態におけるスイッチング電源装置１０Ａは、図３に示すように、一対の入力端子１１Ａ、１１Ｂと、トランス（電圧変換器）１２と、整流平滑部１３と、一対の出力端子１４Ａ、１４Ｂと、スイッチング制御回路１５と、ＦＥＴ（スイッチング素子）１６Ａと、抵抗素子（スイッチング電流検出部）１７Ａと、を備えている。

入力端子１１Ａは、トランス１２の１次側に配置された１次巻線１２Ａの巻き始め側端子に接続されている。一方、入力端子１１Ｂは、ＦＥＴ１６Ａを介して、トランス１２の１次巻線１２Ａの巻き終わり側端子に接続されている。

なお、１次巻線１２Ａの巻き始め側端子は、図中の黒点（・）が付された端子である。一方、１次巻線１２Ａの巻き終わり側端子は、図中の黒点（・）が付されていない端子であり、ＦＥＴ１６ＡのＯＮ期間において１次巻線１２Ａに電圧が誘起された場合、巻き始め側端子に対して負電圧となる端子である。

また、入力端子１１Ａは、例えば直流電圧源の高電位側の電位が印加されており、一方、入力端子１１Ｂは、その直流電圧源の低電位側の電位（ここでは、接地電位）が印加されている。

トランス１２は、トランス１２の１次側に配置された１次巻線（巻数ｎｐ）１２Ａと、トランス１２の２次側に配置された２次巻線（巻数ｎｓ）１２Ｂと、を有している。そして、このトランス１２では、１次巻線１２Ａを流れる１次電流Ｉ１により発生する磁界を打ち消す方向に、２次巻線１２Ｂに２次電流Ｉ２が流れる。

整流平滑部１３は、整流用ダイオード１３Ａ及びフライホイールダイオード１３Ｂから構成された整流回路と、チョークコイル１３Ｃ及び平滑用コンデンサ１３Ｄから構成された平滑回路と、を有している。

整流回路では、整流用ダイオード１３Ａとフライホイールダイオード１３Ｂとが直列に接続されている。整流用ダイオード１３Ａとフライホイールダイオード１３Ｂとは、スイッチング素子１６のＯＮ期間に、２次巻線１２Ｂに誘起される電圧で整流用ダイオード１３Ａが導通し、フライホイールダイオード１３Ｂが遮断するよう方向付けられ、２次巻線１２Ｂの両端子間に接続されている。

なお、整流回路は、整流用ダイオード１３Ａ及びフライホイールダイオード１３Ｂに代えて、バイポーラトランジスタや電界効果トランジスタ等の制御極付整流素子を用いることができる。制御極付整流素子を用いれば損失の少ない回路構成を実現できる。

平滑回路では、チョークコイル１３Ｃと平滑用コンデンサ１３Ｄとが直列に接続されている。そして、平滑回路はフライホイールダイオード１３Ｂと並列に接続され、平滑用コンデンサ１３Ｄの両端子が出力端子１４Ａ、１４Ｂに接続されている。

出力端子１４Ａ、１４Ｂには、ＬＥＤ照明やＡＣアダプタといった電子機器等である負荷（図示省略）が接続されている。トランス１２の２次巻線１２Ｂに２次電流Ｉ２が発生すると、その２次電流Ｉ２は、２次巻線１２Ｂの巻き始め側端子から、整流用ダイオード１３Ａ、チョークコイル１３Ｃ、出力端子１４Ａ、負荷及び出力端子１４Ｂを経由して、２次巻線１２Ｂの巻き終わり側端子に流れ込むことになる。

一方、その後、トランス１２の２次巻線１２Ｂによる２次電流Ｉ２の発生が終了すると、今度は、チョークコイル１３Ｃが引き続き、２次電流Ｉ２を流し続けることになる。すなわち、チョークコイル１３Ｃの一方の端子から流れ出す２次電流Ｉ２は、出力端子１４Ａ、負荷、出力端子１４Ｂ、フライホイールダイオード１３Ｂを経由して、チョークコイル１３Ｃの他方の端子に流れ込む。

スイッチング制御回路１５は、ＦＥＴ１６Ａのゲート端子、ＦＥＴ１６Ａのソース端子と抵抗素子１７Ａの一方の端子との接続点、及び、出力端子１４Ｂ、に接続されている。スイッチング制御回路１５は、ＦＥＴ１６Ａと抵抗素子１７Ａとの接続点の電圧値を取得し、その電圧値を用いてＦＥＴ１６Ａのゲート端子に出力すべき駆動信号を生成する。

ＦＥＴ１６Ａは、例えばｎ型ＦＥＴで構成されており、そのゲート端子はスイッチング制御回路１５の駆動信号出力端子に接続され、そのドレイン端子はトランス１２の１次巻線１２Ａの巻き終わり側端子に接続され、そのソース端子は接地電位が入力される入力端子１１Ｂに接続されている。

そして、ＦＥＴ１６Ａは、スイッチング制御回路１５により生成され、ゲート端子に入力される駆動信号に基づき、ソース端子とトレイン端子間のＯＮ期間／ＯＦＦ期間を切り替える。例えば、ＦＥＴ１６Ａは、スイッチング制御回路１５の駆動信号がＨＩＧＨレベルであれば、ソース端子とドレイン端子間を導通させる。一方、スイッチング制御回路１５からの駆動信号がＬＯＷレベルであれば、ソース端子とドレイン端子間を遮断する。

ＦＥＴ１６ＡのＯＮ期間では、トランス１２の１次巻線１２Ａの巻き終わり側端子と入力端子１１Ｂとが、ＦＥＴ１６Ａ及び抵抗素子１７Ａを介して接続される。このため、トランス１２の１次巻線１２Ａにより発生する１次電流Ｉ１がＦＥＴ１６Ａ、抵抗素子１７Ａを通って、入力端子１１Ｂに流れ込むことになる。

一方、ＦＥＴ１６ＡのＯＦＦ期間では、トランス１２の１次巻線１２Ａの巻き終わり側端子と入力端子１１Ｂとが遮断される。このため、トランス１２の１次巻線１２Ａにより発生する１次電流Ｉ１がＦＥＴ１６Ａ、抵抗素子１７Ａを通って、入力端子１１Ｂに流れ込むことはない。

なお、スイッチング素子１６は、ＦＥＴに代えて、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、Ｊ-ＦＥＴ（接合型電界効果トランジスタ）、サイリスタ等を用いても構わない。

抵抗素子１７Ａは、ＦＥＴ１６Ａのソース端子に直列に接続されており、ＦＥＴ１６Ａのソース端子とドレイン端子間に流れる電流、つまり、１次電流Ｉ１を検出するためのものである。

具体的には、１次巻線１２Ａから入力端子１１Ｂに１次電流Ｉ１が流れたとき、ＦＥＴ１６Ａと抵抗素子１７Ａとの接続点には、抵抗素子１７Ａによる電圧降下に見合った電圧値が現れることになる。したがって、その接続点に現れる電圧値と抵抗素子１７Ａの抵抗値とを用いて１次電流Ｉ１の電流値を検出可能である。

次に、図３のスイッチング電源装置１０Ａの動作について説明する。なお、ここでは、スイッチング電源装置１０Ａは、一定の入力電圧Ｖｉｎが入力端子１１Ａ、１１Ｂを介して入力され、一定の出力電圧Ｖｏｕｔ及び一定の出力電流Ｉｏｕｔを出力端子１４Ａ、１４Ｂを介して出力している状態にあるとする。

図４は、トランス１２の１次巻線１２Ａに流れる１次電流Ｉ１の電流波形である。図５は、トランス１２の２次巻線１２Ｂに流れる２次巻線Ｉ２の電流波形である。図６は、整流平滑部１３のチョークコイル１３Ｃを流れるチョークコイル電流Ｉ３の電力波形である。

スイッチング制御回路１５がＦＥＴ１６Ａのゲート端子に駆動信号を所定のデューティ比で出力し、ＦＥＴ１６Ａが、この駆動信号に同期して、ＯＮ状態とＯＦＦ状態とを繰り返す。

この場合、先ず、スイッチング制御回路１５がＨＩＧＨレベルの駆動信号をＦＥＴ１６Ａのゲート端子に入力すると、その駆動信号の入力に基づいてＦＥＴ１６ＡがＯＮし、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎが開始する。

ＦＥＴ１６ＡのＯＮ期間Ｔｏｎが開始すると、入力端子１１Ａに接続された直流電圧電源の高電位側の電位から、入力端子１１Ａ、トランス１２の１次巻線１２Ａ、ＦＥＴ１６Ａ、抵抗素子１７Ａ、及び、入力端子１１Ｂを通って、入力端子１１Ｂに接続された直流電圧電源の低電位側の電位に１次電流Ｉ１が流れる。この１次電流Ｉ１は、図４に示すように、時間ｔの経過とともに増加する電流波形を持つ。

そして、１次巻線１２Ａに１次電流Ｉ１が流れると、それと同時に、２次巻線１２Ｂの両端子間に電圧が誘起される。２次巻線１２Ｂに誘起される電圧の方向は、２次巻線１２Ｂの巻き始め側端子が正の電位となり、整流用ダイオード１３Ａに順方向電圧を印加する方向となる。

したがって、２次巻線１２Ｂの巻き始め側端子から出力された２次電流Ｉ２は、整流用ダイオード１３Ａ、チョークコイル１３Ｃ、出力端子１４Ａ、負荷、出力端子１４Ｂを通った後、２次巻線１２Ｂの巻き終わり側端子に流れ込む。この２次電流Ｉ２は、図５に示すように、１次電流Ｉ１と同様、時間ｔの経過とともに増加する電流波形を持つ。このとき、平滑用コンデンサ１３Ｄは、電流リップルを抑えるように機能する。

また、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎでは、チョークコイル１３Ｃを流れるチョークコイル電流Ｉ３は、図６に示すように、２次電流Ｉ２と同様、時間ｔの経過とともに増加する電流波形を持つ。なお、このチョークコイル電流Ｉ３は、２次巻線１２Ｂに流れる２次電流Ｉ２と等しいことは言うまでもない。

ここで、整流平滑部１３のチョークコイル１３Ｃを流れるチョークコイル電流Ｉ３は、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎにおいては、整流用ダイオード１３Ａの順方向電圧降下を無視すると、次の式を用いて表わすことができる。

Ｉ３＝（（Ｖ１２Ｂ−Ｖｏｕｔ）／Ｌ）×（ｔ−（Ｔｏｎ／２））＋Ｉｏｕｔ…（２）
ここで、Ｖ１２Ｂは、２次巻線１２Ｂに誘起される電圧、Ｌは、チョークコイル１３Ｃのインダクタンス、ｔは、Ｔｏｎ期間開始時点からの経過時間、Ｉｏｕｔは、平均出力電流である。

上記の（２）式において、入力端子１１Ａ、１１Ｂ間に接続された直流電圧源からの入力電圧Ｖｉｎの電圧変動時間に比較してＦＥＴ１６Ａのスイッチング周期Ｔが十分短く、且つ、出力電流Ｉｏｕｔが安定した定電流となっている場合であれば、Ｖ１２Ｂ、Ｖｏｕｔの変動が無視できるため、チョークコイル電流Ｉ３はｔの一次関数と近似でき、直線とみなすことができる。

次に、スイッチング制御回路１５がＬＯＷレベルの駆動信号をＦＥＴ１６Ａのゲート端子に入力すると、その駆動信号の入力に基づいてＦＥＴ１６ＡがＯＦＦし、ＦＥＴ１６ＡのＯＦＦ期間Ｔｏｆｆが開始する。

ＦＥＴ１６ＡのＯＦＦ期間Ｔｏｆｆが開始すると、図４に示すように、トランス１２の１次巻線１２Ａの１次電流Ｉ１の流れは停止し、その結果、２次巻線１２Ｂに誘起される電圧の方向は、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎの場合とは逆方向となる。すなわち、２次巻線１２Ｂの巻き始め側端子が負の電位となり、整流用ダイオード１３Ａに逆方向電圧を印加する方向となる。このため、図５に示すように、２次巻線１２Ｂに２次電流Ｉ２は流れない。

一方、チョークコイル１３Ｃには磁気エネルギーが蓄積されていることから、そのエネルギーに起因してチョークコイル１３Ｃにはチョークコイル電流Ｉ３が流れ続ける。したがって、チョークコイル１３Ｃの一方の端子から出力されたチョークコイル電流Ｉ３は、出力端子１４Ａ、負荷、出力端子１４Ｂ、フライホイールダイオード１３Ｂを通った後、チョークコイル１３Ｃの他方の端子に流れ込む。このチョークコイル電流Ｉ３は、チョークコイル１３Ｃに蓄積された磁気エネルギーに依存するため、図６に示すように、時間ｔの経過とともに減少する電流波形を持つ。このとき、平滑用コンデンサ１３Ｄは、電流リップルを抑えるように機能する。

ここで、整流平滑部１３のチョークコイル１３Ｃを流れるチョークコイル電流Ｉ３は、ＦＥＴ１６ＡのＯＦＦ期間Ｔｏｆｆにおいては、フライホイールダイオード１３Ｂの順方向電圧降下を無視すると、次の式を用いて表わすことができる。

Ｉ３＝−（Ｖｏｕｔ／Ｌ）×（ｔ−（Ｔｏｆｆ／２））＋Ｉｏｕｔ…（３）
ここで、ｔは、Ｔｏｆｆ期間開始時点からの経過時間である。

上記の（３）式において、入力端子１１Ａ、１１Ｂ間に接続された直流電圧源からの入力電圧Ｖｉｎの電圧変動時間に比較してＦＥＴ１６Ａのスイッチング周期Ｔが十分短く、且つ、出力電流Ｉｏｕｔが安定した定電流となっている場合であれば、Ｖｏｕｔの変動が無視できるため、チョークコイル電流Ｉ３はｔの一次関数と近似でき、直線とみなすことができる。

このように、図６、上記の（２）及び（３）式からわかるように、チョークコイル電流Ｉ３の電流波形は、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎ及びＯＦＦ期間Ｔｏｆｆを通して、三角波形状を持つことになる。また、このチョークコイル電流Ｉ３の三角波形状は、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎの１／２の時点、及び、ＯＦＦ期間Ｔｏｆｆの１／２の時点において、出力電流Ｉｏｕｔと等しくなる形状である。

次に、このチョークコイル電流Ｉ３の三角波形状についてさらに詳しく説明する。図７は、ＦＥＴ（スイッチング素子）１６ＡのＯＮ期間Ｔｏｎ及びＯＦＦ期間Ｔｏｆｆにおける、１次電流Ｉ１及び２次電流Ｉ２の電流波形の拡大図である。なお、上述したように、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎでは、２次電流Ｉ２とチョークコイル電流Ｉ３とは等しいものである。

出力電流Ｉｏｕｔが一定である定電流動作時においては、ＦＥＴ１６ＡがＯＮしてから、チョークコイル１３Ｃに流れるチョークコイル電流Ｉ３、すなわち、２次巻線１２Ｂに流れる２次電流Ｉ２と出力電流Ｉｏｕｔとが一致する時刻Ｔｃまでの時間Δｔと、時刻ＴｃからＦＥＴ１６ＡがＯＦＦするまでの時間Δｔとは等しくなる。

また、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎでは、チョークコイル電流Ｉ３の電流波形が直線であることから、出力電流ＩｏｕｔとＦＥＴ１６ＡがＯＮ直後の２次電流Ｉ２との差ΔＩ２は、ＦＥＴ１６ＡがＯＦＦ直前の２次電流Ｉ２と出力電流Ｉｏｕｔとの差ΔＩ２に等しくなる。

さらに、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎでは、チョークコイル電流Ｉ３の電流波形が直線であることから、ＦＥＴ１６ＡがＯＮ直後の２次電流Ｉ２ｓとＦＥＴ１６ＡがＯＦＦ直前の２次電流Ｉ２ｅとを加算し、その加算値を２で割った値が出力電流Ｉｏｕｔに等しくなる。

なお、上述した内容は、チョークコイル１３Ｃに蓄積された磁気エネルギーに起因して流れる、ＦＥＴ１６ＡのＯＦＦ期間Ｏｆｆでのチョークコイル電流Ｉ３についても、直線の傾きが逆であること以外、同様に言えることである。

ここで、トランス１２の１次巻線１２Ａと２次巻線１２Ｂとの巻数比は（ｎｓ／ｎｐ）であることから、１次巻線１２Ａに流れる１次電流Ｉ１と２次巻線１２Ｂに流れる２次電流Ｉ２との関係は以下の式で表わされる。

Ｉ１＝（ｎｓ／ｎｐ）×Ｉ２…（４）
したがって、上記の（４）式から、２次電流Ｉ２の平均値が出力電流Ｉｏｕｔと一致するためには、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔと、その一致時刻からＦＥＴ１６ＡがＯＦＦするまでの時間Δｔとを等しくすればよいことがわかる。

このため、本実施の形態におけるスイッチング電源装置１０Ａでは、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔを測定し、その一致時刻Ｔｃから更に時間Δｔ経過後に、ＦＥＴ１６ＡをＯＦＦするように動作させる。

この場合、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２が出力電流Ｉｏｕｔに一致する。

次に、本実施の形態におけるスイッチング電源装置１０Ａのスイッチング制御回路１５について説明する。スイッチング制御回路１５は、上述したように、ＦＥＴ１６Ａのスイッチング動作、つまり、ＯＮ／ＯＦＦ動作を制御するものである。

図１は、スイッチング制御回路１５の概略構成を示すブロック図である。スイッチング制御回路１５は、図１に示すように、スイッチング信号発生回路１５１と、時間調整回路（調整部）１５２と、平均電流制御部（決定部）１５３と、駆動回路１５４と、を有している。

スイッチング信号発生回路１５１は、ＦＥＴ１６Ａを駆動するタイミングを生成する。具体的には、スイッチング信号発生回路１５１は、ＦＥＴ１６ＡがＯＮすべきタイミングにＳｅｔ信号を時間調整回路１５２及び平均電流制御部１５３に出力する。

時間調整回路１５２は、例えば公知のＲＳフリップフロップで構成されており、自身の出力をスイッチング信号発生回路１５１からのＳｅｔ信号でセットし、後述の平均電流制御部１５３からのＲｅｓｅｔ信号でリセットするように動作する。例えば、時間調整回路１５２は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されているときに、平均電流制御部１５３からＲｅｓｅｔ信号が入力されると、自身の出力をリセットする。

平均電流制御部１５３は、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔを測定し、その一致時刻Ｔｃから更に時間Δｔ経過後に、ＦＥＴ１６ＡがＯＦＦするように、Ｒｅｓｅｔ信号を生成し、時間調整回路１５２に出力する。

駆動回路１５４は、時間調整回路１５２の出力レベルを、ＦＥＴ１６Ａを駆動するのに最適なレベルに調整するバッファ回路である。

次に、このスイッチング制御回路１５の動作について説明する。

スイッチング信号発生回路１５１がＳｅｔ信号を出力すると、このＳｅｔ信号は時間調整回路１５２及び平均電流制御部１５３に入力される。

先ず、時間調整回路１５２は、Ｓｅｔ信号が入力されると、自身の出力をセットし、駆動回路１５４を介して、ＦＥＴ１６Ａのゲート端子にＨＩＧＨレベルの駆動信号を出力する。

ＦＥＴ１６Ａは、自身のゲート端子にＨＩＧＨレベルの駆動信号が入力されると、ソース端子とドレイン端子間を導通させる。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れ始める。

一方、平均電流制御部１５３は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されると、ＦＥＴ１６Ａを介して流れ始めた１次電流Ｉ１の監視を開始する。ＦＥＴ１６Ａに１次電流Ｉ１が流れ始めると、抵抗素子１７Ａの両端子間における電圧降下に起因する電圧値がＦＥＴ１６Ａと抵抗素子１７Ａとの接続点に現れる。平均電流制御部１５３は、この接続点に現れる電圧値を１次電流情報ＤＩとして取得し、この１次電流情報ＤＩに基づいて、１次電流Ｉ１を監視する。

そして、平均電流制御部１５３は、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）になると出力信号を出力する。その出力は、上述したＲｅｓｅｔ信号として時間調整回路１５２に入力されており、時間調整回路１５２は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されている場合でも、自身の出力をリセットし、駆動回路１５４を介して、ＦＥＴ１６Ａのゲート端子にＬＯＷレベルの駆動信号を出力する。

ＦＥＴ１６Ａは、自身のゲート端子にＬＯＷレベルの駆動信号が入力されると、ソース端子とドレイン端子間を遮断する。このため、トランス１２の１次巻線１２Ａには１次電流Ｉ１が流れなくなる。

このようにして、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２が出力電流Ｉｏｕｔに一致する。

なお、出力端子１４Ａ、１４Ｂ間に接続されている負荷の抵抗値が大きく、所望の電流値に到達しない場合、平均電流制御部１５３よりＲｅｓｅｔ信号が出力される前に、スイッチング信号発生回路１５１からのＳｅｔ信号が停止する。

次に、図１の平均電流制御部１５３について説明する。この平均電流制御部１５３は、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔを測定し、その一致時刻ＴｃからさらにΔｔ経過後にＦＥＴ１６ＡをＯＦＦする。つまり、平均電流制御部１５３は、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔの２倍の時間経過後に、ＦＥＴ１６ＡをＯＦＦする。

図８は、平均電流制御部１５３の概略構成を示すブロック図である。この平均電流制御部１５３は、図８に示すように、目標電流値記憶部２１と、比較器（第１比較部）２２と、電流制御回路（電流制御部）２３と、第１定電流源２４と、第２定電流源２５と、計測用コンデンサ（コンデンサ）２６と、比較器（第２比較部）２７と、初期電圧値記憶部２８と、を有している。

目標電流値記憶部２１は、目標電流値であるＩｏｕｔ×（ｎｓ／ｎｐ）を記憶する。目標電流値記憶部２１は、例えば、定電圧を抵抗で分圧して安定した電圧を得る方法や、定電圧電源を用いることも可能である。

比較器２２は、この目標電流値記憶部２１に記憶されている目標電流値と１次電流情報ＤＩとが入力されており、この目標電流値に対する１次電流情報ＤＩが表わす１次電流Ｉ１の大小を比較する。

電流制御回路２３は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されると、第１定電流源２４及び第２定電流源２５を用いて、計測用コンデンサ３４に蓄積される電荷量を制御する。具体的は、電流制御回路２３は、第１定電流源２４を用いて計測用コンデンサ３４に定電流を流し込むことにより、計測用コンデンサ３４に電荷を蓄積する。一方、電流制御回路２３は、第２定電流源２５を用いて計測用コンデンサ３４から定電流を引き抜くことにより、計測用コンデンサ３４に蓄積されている電荷を引き抜く。

初期電圧値記憶部２８は、計測用コンデンサ３４の初期電圧値を記憶する。具体的には、スイッチング信号発生回路１５１からＳｅｔ信号が入力されると、計測用コンデンサ３４の電圧値を取得し、計測用コンデンサ３４の初期電圧値として記憶する。

比較器２７は、この初期電圧値記憶部２８に記憶されている初期値と計測用コンデンサ２６の電圧値とが入力されており、この初期電圧値に対する計測用コンデンサ２６の電圧値の大小を比較する。

次に、平均電流制御部１５３の動作について説明する。

先ず、電流制御回路２３は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されると、第１定電流源２４を用いて計測用コンデンサ２６への定電流の流し込みを開始する。その結果、計測用コンデンサ２６の電圧値は上昇を始める。

このとき、初期電圧値記憶部２８は、スイッチング信号発生回路１５１からＳｅｔ信号が入力された時点における、計測用コンデンサ２６の電圧値を取得し、計測用コンデンサ２６の初期電圧値として記憶している。

比較器２２は、１次電流情報ＤＩが表わす１次電流Ｉ１が目標電流値記憶部２１に記憶されている目標電流値以上になると、電流制御回路２３にその比較結果を出力する。

電流制御回路２３は、比較器２２から上記の比較結果が入力されると、第１定電流源２４を用いた計測用コンデンサ２６への定電流の流し込みを停止し、今度は、第２定電流源２５を用いた計測用コンデンサ２６からの定電流の抜き取りを開始する。

比較器２７は、計測用コンデンサ２６の電圧値を監視しており、第２定電流源２５による定電流の抜き取りにより計測用コンデンサ２６の電圧値が降下し、初期電圧値記憶部２８に記憶されている初期電圧値以下になると、上記のＲｅｓｅｔ信号を時間調整回路１５２に出力する。

このようにして、平均電流制御部１５３は、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔの２倍の時間経過後に、ＦＥＴ１６ＡをＯＦＦさせることができる。

次に、図８の平均電流制御部１５３の具体的な構成について説明する。図９は、図８の平均電流制御部１５３の具体的な回路構成を示す回路図である。図９においては、説明の理解のため、この平均電流制御部１５３を用いたスイッチング電源装置１０Ｂ全体の構成が記載されている。また、スイッチング信号発生回路１５１は、公知の発振回路１５１Ａを用い、時間調整回路１５２は、公知のＲＳフリップフロップ１５２Ａを用いている。

図９に示すように、平均電流制御部１５３は、目標電流値記憶部２１である定電圧源２１Ａと、比較器２２と、電流制御回路２３と、第１定電流源２４と、第２定電流源２５と、計測用コンデンサ２６と、比較器２７と、初期電圧値記憶部２８である定電圧源２８Ａと、を有している。

定電圧源２１Ａは、目標電流値であるＩｏｕｔ×（ｎｓ／ｎｐ）が抵抗素子１７Ａを流れたときに、ＦＥＴ１６Ａと抵抗素子１７Ａとの接続点に現れる電圧値を出力する電圧源である。

比較器２２は、定電圧源２１Ａの電圧値と１次電流情報ＤＩが表わす電圧値とを比較し、定電圧源２１Ａの電圧値が１次電流情報ＤＩの電圧値より高いときにはＨＩＧＨレベルを出力し、定電圧源２１Ａの電圧値が１次電流情報ＤＩの電圧値より低いときにはＬＯＷレベルを出力する。

電流制御回路２３は、ＡＮＤ回路３１と、バイポーラトランジスタ３７及び３８と、バイアス抵抗素子３９ａ、３９ｂ、３９ｃ及び３９ｄと、を有している。

第１定電流源２４は、バイポーラトランジスタ３２及び３３からなるカレントミラー回路であり、第２定電流源２５は、バイポーラトランジスタ３５及び３６からなるカレントミラー回路である。また、第１定電流源２４のバイポーラトランジスタ３３のコレクタ端子と第２定電流源２５のバイポーラトランジスタ３６のコレクタ端子との間には定電流回路３４が接続されている。

電流制御回路２３のＡＮＤ回路３１には、発振回路１５１ＡからＳｅｔ信号が入力される。先ず、１次電流Ｉ１が少ないときには比較器２２の出力はＨＩＧＨレベルになっているため、ＡＮＤ回路３１は、発振回路１５１ＡのＳｅｔ信号をバイアス抵抗素子３９ａ、３９ｂ、３９ｃ及び３９ｄに出力する。このとき、バイアス抵抗素子３９ａ、３９ｂ、３９ｃ及び３９ｄの抵抗比から、バイポーラトランジスタ３７はＯＦＦし、バイポーラトランジスタ３８はＯＮする。その結果、定電流回路３４から出力される定電流がバイポーラトランジスタ３３のコレクタ端子に流れ、バイポーラトランジスタ３６のコレクタ電流はゼロとなる。

このため、バイポーラトランジスタ３３のカレントミラー回路の対となっているバイポーラトランジスタ３２に定電流回路３４の定電流と同じ大きさの電流が流れ、計測用コンデンサ２６の充電が開始される。

初期電圧値記憶部２８である定電圧源２８Ａは、計測用コンデンサ２６の初期電圧値を記憶しており、計測用コンデンサ２６の充電が開始すると、比較器２７の出力がＨＩＧＨレベルになり、ＲＳフリップフロップ１５２Ａは、発振回路１５１ＡのＳｅｔ信号をそのまま駆動回路１５４に出力する。

上記状態が続き、１次電流Ｉ１が増加すると、１次電流情報ＤＩの電圧値が上昇し、定電圧源２１Ａの電圧値以上になると、比較器２２はＬＯＷレベルを出力する。

この場合、ＡＮＤ回路３１は、ＬＯＷレベルをバイアス抵抗素子３９ａ、３９ｂ、３９ｃ及び３９ｄに出力する。このとき、バイアス抵抗素子３９ａ、３９ｂ、３９ｃ及び３９ｄの抵抗比から、バイポーラトランジスタ３７はＯＮし、バイポーラトランジスタ３８はＯＦＦする。その結果、定電流回路３４の定電流がバイポーラトランジスタ３６のコレクタ端子に流れ、バイポーラトランジスタ３３のコレクタ電流はゼロとなる。

このため、バイポーラトランジスタ３６のカレントミラー回路の対となっているバイポーラトランジスタ３５に定電流回路３４の定電流と同じ大きさの電流が流れ、計測用コンデンサ２６の放電が開始される。

上記状態が続き、計測用コンデンサ２６の電圧が低下し、定電圧源２８Ａの電圧以下になると、比較器２７はＬＯＷレベルを出力し、ＲＳフリップフロップ１５２ＡはリセットされてＬＯＷを出力し、ＦＥＴ１６ＡがＯＦＦする。

前述の如く、計測用コンデンサ２６の充電電流及び放電電流は同じであることから、計測用コンデンサ２６の充電時間と放電時間は同じとなる。すなわち、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔの２倍の時間経過後に、ＦＥＴ１６ＡをＯＦＦするように動作する。

以上により、ＦＥＴ１６ＡのＯＮ期間Ｔｏｎにおける１次電流Ｉ１の平均値がＩｏｕｔ×（ｎｓ／ｎｐ）となり、その結果、２次電流Ｉ２を出力電流Ｉｏｕｔに一致させることができる。

（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態は、上記の実施の形態１における平均電流制御部１５３の別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。

図１０は、本実施の形態における平均電流制御部１５３Ａの概略構成を示すブロック図である。本実施の形態における平均電流制御部１５３Ａは、図１０に示すように、目標電流値記憶部４１と、比較器（比較部）４２と、第１演算回路（演算部）４３と、を有している。

目標電流値記憶部４１は、目標電流値であるＩｏｕｔ×（ｎｓ／ｎｐ）を記憶する。目標電流値記憶部４１は、例えば、定電圧を抵抗で分圧して安定した電圧を得る方法や、定電圧電源を用いることも可能である。

比較器４２は、この目標電流値記憶部４１に記憶されている目標電流値と１次電流情報ＤＩとが入力されており、この目標電流値に対する１次電流情報ＤＩが表わす１次電流Ｉ１の大小を比較する。

第１演算回路４３は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されると、自身が保持するタイマ４３１のカウントアップを開始する。

そして、比較器４２は、１次電流情報ＤＩが表わす１次電流Ｉ１が目標電流値記憶部４１に記憶されている目標電流値以上になると、第１演算回路４３にその比較結果を出力する。

第１演算回路４３は、比較器４２からの上記の比較結果が入力されると、自身のタイマ４３１をカウントダウンに切り替え、そのカウント量が初期値に戻った時、時間調整回路１５２にＲｅｓｅｔ信号を出力する。

このようにして、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔの２倍の時間経過後に、ＦＥＴ１６ＡをＯＦＦさせることができるので、２次電流Ｉ２を出力電流Ｉｏｕｔに一致させることができる。

（実施の形態３）
次に、本発明の実施の形態３について説明する。上記の実施の形態１及び２では、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔを測定し、その一致時刻Ｔｃから更に時間Δｔ経過後に、ＦＥＴ１６ＡをＯＦＦするように動作させるものであった。

これに対し、本実施の形態は、ＦＥＴ１６ＡがＯＮ直後の１次電流Ｉ１ｓとＩｏｕｔ×（ｎｓ／ｎｐ）との差分ΔＩ１を算出し、１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）にその差分ΔＩ１を加算した値まで増加した時に、ＦＥＴ１６ＡをＯＦＦするように動作させるものである。

したがって、本実施の形態は、上記の実施の形態１及び２における平均電流制御部１５３、１５３Ａの別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。

図１１は、本実施の形態における平均電流制御部１５３Ｂの概略構成を示すブロック図である。本実施の形態における平均電流制御部１５３Ｂは、図１１に示すように、目標電流値記憶部５１と、第２演算回路５２と、電流値差記憶部５３と、を有している。

目標電流値記憶部５１は、目標電流値であるＩｏｕｔ×（ｎｓ／ｎｐ）を記憶する。目標電流値記憶部５１は、例えば、定電圧を抵抗で分圧して安定した電圧を得る方法や、定電圧電源を用いることも可能である。

第２演算回路５２は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されると、１次電流情報ＤＩが表わす１次電流Ｉ１と、目標電流値記憶部５１に記憶されている目標電流値との電流値差を電流値差記憶部５３に記憶する。

そして、第２演算回路５２は、目標電流値記憶部５１に記憶されている目標電流値と電流値差記憶部５３に記憶された電流値差とを加算し、１次電流情報ＤＩが表わす１次電流Ｉ１の電流値がその加算値以上になると、時間調整回路１５２にＲｅｓｅｔ信号を出力する。

このようにして、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔの２倍の時間経過後に、ＦＥＴ１６ＡをＯＦＦさせることができるので、２次電流Ｉ２を出力電流Ｉｏｕｔに一致させることができる。

（実施の形態４）
次に、本発明の実施の形態４について説明する。上記の実施の形態３では、ＦＥＴ１６ＡがＯＮ直後の１次電流Ｉ１ｓとＩｏｕｔ×（ｎｓ／ｎｐ）との差分ΔＩ１を算出し、１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）にその差分ΔＩ１を加算した値まで増加した時に、ＦＥＴ１６ＡをＯＦＦするように動作させるものであった。

これに対し、本実施の形態は、ＦＥＴ１６ＡがＯＮ直後のスイッチング電流Ｉ１ｓと、そのＩ１ｓとその後の１次電流Ｉ１との和を２で割った値がＩｏｕｔ×（ｎｓ／ｎｐ）に達した時点で、ＦＥＴ１６ＡをＯＦＦするように動作させる形態である。

したがって、本実施の形態は、上記の実施の形態３における平均電流制御部１５３Ｂの別の構成にかかる形態である。したがって、以下では、この点についてのみ説明するものとし、その他の構成については説明を省略する。

図１２は、本実施の形態における平均電流制御部１５３Ｃの概略構成を示すブロック図である。本実施の形態における平均電流制御部１５３Ｃは、図１２に示すように、目標電流値記憶部６１と、比較器（比較部）６２と、第３演算回路６３と、初期電流値記憶部６４と、を有している。

目標電流値記憶部６１は、目標電流値であるＩｏｕｔ×（ｎｓ／ｎｐ）を記憶する。目標電流値記憶部６１は、例えば、定電圧を抵抗で分圧して安定した電圧を得る方法や、定電圧電源を用いることも可能である。

初期電流値記憶部６４は、スイッチング信号発生回路１５１からＳｅｔ信号が入力されると、１次電流情報ＤＩが表わす１次電流Ｉ１の電流値を、１次電流Ｉ１の初期値Ｉｓ１として記憶する。

第３演算回路６３は、１次電流情報ＤＩが表わす１次電流Ｉ１の電流値と、初期電流値記憶部６４に記憶されている初期値Ｉｓ１との和を２で割った値を計算し、出力する。第３演算回路６３による上記の計算は、所定の周期で行なわれる。

比較器６２は、この第３演算回路６３の計算結果と、目標電流値記憶部６１に記憶されている目標電流値以上になると、時間調整回路１５２にＲｅｓｅｔ信号を出力する。

このようにして、ＦＥＴ１６ＡがＯＮしてから１次電流Ｉ１がＩｏｕｔ×（ｎｓ／ｎｐ）になるまでの時間Δｔの２倍の時間経過後に、ＦＥＴ１６ＡをＯＦＦさせることができるので、２次電流Ｉ２を出力電流Ｉｏｕｔに一致させることができる。

なお、本発明は、以下のようにも表現することができる。すなわち、本発明における絶縁型電源回路は、１次側で２次側の電流を制御する電源回路において、電圧変換器、フォワード型整流平滑手段、スイッチング素子、スイッチング電流検出手段、制御回路を備え、連続モードで動作するフォワード型回路構成として、スイッチング素子のＯＮ時間中におけるスイッチング電流の平均電流値を一定に保つことによって２次側の出力電流を一定に保つ。

スイッチング信号発生回路、時間調整回路、平均電流制御手段、スイッチング素子駆動回路を備え、平均電流制御手段には、タイマ回路、比較器、記憶手段、を備え、記憶手段は、２次側の出力電流値をトランスの巻き数比で割った値を目標のスイッチング電流値として記憶し、比較器は、スイッチング電流検出手段の出力値と記憶手段が記憶している値を比較しスイッチング電流検出手段の出力値が記憶手段の記憶している値を越えた時に信号を出力し、タイマ回路は、前記比較器の信号を受けてから、スイッチング素子がＯＮしてから前記比較器の信号を受けるまでの時間と同じ時間経過後に後段の時間調整回路へリセット信号を出力することが好ましい。

スイッチング信号発生回路、時間調整回路、平均電流制御手段、スイッチング素子駆動回路を備え、平均電流制御手段には、記憶手段１、記憶手段２、比較器１、比較器２、制御回路、定電流源１、定電流源２、計測用コンデンサ、電圧検出回路を備え、記憶手段１は、スイッチング電流における目標の電流値を記憶し、比較器１は、スイッチング電流検出手段の出力と記憶手段１の値を比較しスイッチング電流検出手段の出力が記憶手段１の値を越えると信号を出力し、制御回路は、スイッチング信号発生回路からのＯＮ信号を受けると定電流１と定電流２を制御し計測用コンデンサに定電流を流し込み（或いは定電流を引き抜き）、前記比較器２の信号を受けると電流を吐き出す方向に流す定電流１と電流を吸い込む方向に流す定電流２を制御し、前記計測用コンデンサに流し込んでいた電流（或いは引き抜いていた電流）と電流値が同じで方向が逆転した電流を引き抜き（或いは流し込み）、電圧検出回路は、計測用コンデンサの電圧を検出し、記憶手段２は、計測用コンデンサの初期電圧値を記憶し、比較器２は、前記計測用コンデンサの電圧が記憶手段２の値と等しくなった時に後段の時間調整回路へリセット信号を出力することが好ましい。

スイッチング信号発生回路、時間調整回路、平均電流制御手段、スイッチング素子駆動回路を備え、平均電流制御手段には、演算回路、記憶手段１、記憶手段３、を備え、記憶手段１は、スイッチング電流における目標の電流値を記憶し、演算回路は、スイッチング信号発生回路からのＯＮ信号を受けスイッチング電流検出手段の値を読み取り前記記憶手段１との差分を記憶手段３に記憶させ、スイッチング電流検出手段の出力値が前記記憶手段１の記憶している値と前記記憶手段３の記憶している値との和を越えた時に後段の時間調整回路へリセット信号を出力することが好ましい。

スイッチング信号発生回路、時間調整回路、平均電流制御手段、スイッチング素子駆動回路を備え、平均電流制御手段には、演算回路、記憶手段１、記憶手段２、比較器を備え、記憶手段１は、スイッチング電流における目標の電流値を記憶し、記憶手段２は、スイッチング信号発生回路のＯＮ信号を受けるとその時のスイッチング電流検出回路の出力値を記憶し演算回路に伝え、演算回路は、記憶手段２の記憶している値とスイッチング電流検出回路の出力値とを加算し２で割った値を出力し、比較器は、前記演算回路の出力値と記憶手段１の記憶している値とを比較し前記演算回路の出力値が記憶手段１の記憶している値を越えた時に後段の時間調整回路へリセット信号を出力することが好ましい。

なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明のスイッチング電源装置は、絶縁型電圧変換回路に利用可能であり、ＬＥＤ照明やＡＣアダプタ等の商用交流電源から直流定電流を生成する必要のあるシステムに適用できる。

本発明の実施の形態１におけるスイッチング制御回路の概略構成を示すブロック図である。 本発明の実施の形態１におけるスイッチング電源装置の概略構成を示すブロック図である。 図２のスイッチング電源装置の概略構成を示す回路図である。 １次巻線に流れる１次電流Ｉ１の電流波形である。 ２次巻線に流れる２次電流Ｉ２の電流波形である。 チョークコイルを流れるチョークコイル電流Ｉ３の電力波形である。 スイッチング素子のＯＮ期間Ｔｏｎ及びＯＦＦ期間Ｔｏｆｆにおける、１次電流Ｉ１及び２次電流Ｉ２の電流波形の拡大図である。 図１の平均電流制御部の概略構成を示すブロック図である。 図８の平均電流制御部の具体的な回路構成を示す回路図である。 本発明の実施の形態２における平均電流制御部の概略構成を示すブロック図である。 本発明の実施の形態３における平均電流制御部の概略構成を示すブロック図である。 本発明の実施の形態４における平均電流制御部の概略構成を示すブロック図である。 従来のスイッチング電源装置の構成を示す図である。 従来のスイッチング電源装置の半導体装置の動作を説明するための図である（その１）。 従来のスイッチング電源装置の半導体装置の動作を説明するための図である（その２）。 従来のスイッチング電源装置の半導体装置の動作を説明するための図である（その３）。

符号の説明

１０、１０Ａ、１０Ｂ、 スイッチング電源装置
１１、１１Ａ、１１Ｂ 入力端子
１２ 電圧変換器（トランス）
１２Ａ １次巻線
１２Ｂ ２次巻線
１３ 整流平滑部
１３Ａ 整流用ダイオード
１３Ｂ フライホイールダイオード
１３Ｃ チョークコイル
１３Ｄ 平滑用コンデンサ
１４、１４Ａ、１４Ｂ 出力端子
１５ スイッチング制御回路
１６ スイッチング素子
１６Ａ ＦＥＴ
１７ スイッチング電流検出部
１７Ａ 抵抗素子
２１、４１、５１、６１ 目標電流値記憶部
２１Ａ、２８Ａ 定電圧源
２２、２７、４２、６２ 比較器（比較部）
２３ 電流制御回路
２４ 第１定電流源
２５ 第２定電流源
２６ 計測用コンデンサ
２８ 初期電圧値記憶部
３０ 電源回路
３１ ＡＮＤ回路
３２、３３、３５、３６、３７、３８ バイポーラトランジスタ
３４ 定電流回路
３９ａ、３９ｂ、３９ｃ、３９ｄ バイアス抵抗素子
４３ 第１演算回路（演算部）
５２ 第２演算回路
５３ 電流値差記憶部
６３ 第３演算回路
６４ 初期電流値記憶部
１５１ スイッチング信号発生回路
１５１Ａ 発振回路
１５２ 時間調整回路（調整部）
１５２Ａ ＲＳフリップフロップ
１５３、１５３Ａ、１５３Ｂ、１５３Ｃ 平均電流制御部（決定部）
１５４ 駆動回路
４３１ タイマ

Claims (7)

1. スイッチング素子のオン期間に電圧変換器の１次側から２次側に電力を供給するフォワード型スイッチング電源装置に用いられ、前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路であって、
   前記スイッチング素子のオン期間に前記電圧変換器の１次側から前記スイッチング素子に流れる１次電流の平均電流値が予め設定されている目標電流値と略一致するように、前記スイッチング素子がオンすべき期間を決定する決定部と、
   前記決定部により決定された前記スイッチング素子のオンすべき期間に応じて、前記スイッチング素子のオン期間及びオフ期間を調整する調整部と
   を備えていることを特徴とするスイッチング制御回路。
2. 前記決定部は、
   前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値の大小を比較する第１比較部と、
   前記スイッチング素子のオン期間に充放電されるコンデンサと、
   前記コンデンサへの電荷の充電及び前記コンデンサからの電荷の放電を同一の定電流値を用いて行なう電流制御部と、
   前記スイッチング素子のオン期間が開始した時点の前記コンデンサの電圧値である初期電圧値に対して前記コンデンサの電圧値の大小を比較する第２比較部と
   を有し、
   前記電流制御部は、前記スイッチング素子のオン期間の開始に合わせて前記コンデンサへの電荷の充電を開始する一方、前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値が前記目標電流値以上であるとの前記第１比較部による比較結果に基づき前記コンデンサからの電荷の放電を開始するとともに、
   前記第２比較部は、前記コンデンサの電圧値が前記初期電圧値以下となったときに、前記スイッチング素子のオン期間を終了させることを特徴とする請求項１に記載のスイッチング制御回路。
3. 前記決定部は、
   前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値の大小を比較する比較部と、
   前記スイッチング素子のオン期間を計測するためのタイマを持ち、当該タイマのカウントアップ及びカウントダウンを行なう演算部と
   を有し、
   前記演算部は、前記スイッチング素子のオン期間の開始に合わせて前記タイマのカウントアップを開始する一方、前記目標電流値に対して前記スイッチング素子に流れる１次電流の電流値が前記目標電流値以上であるとの前記比較部による比較結果に基づき前記タイマのカウントアップされた期間のカウントダウンを開始し、当該カウントダウンが終了したときに、前記スイッチング素子のオン期間を終了させることを特徴とする請求項１に記載のスイッチング制御回路。
4. 前記決定部は、前記スイッチング素子のオン期間が開始した時点の前記スイッチング素子に流れる１次電流の電流値と前記目標電流値との電流値差を記憶し、前記スイッチング素子に流れる１次電流の電流値が前記目標電流値と前記電流値差との和以上となったときに、前記スイッチング素子のオン期間を終了させることを特徴とする請求項１に記載のスイッチング制御回路。
5. 前記決定部は、前記スイッチング素子のオン期間が開始した時点の前記スイッチング素子に流れる１次電流の電流値を初期電流値として記憶し、前記スイッチング素子に流れる１次電流の電流値と前記初期電流値との和の１／２の電流値が前記目標電流値以上となったときに、前記スイッチング素子のオン期間を終了させることを特徴とする請求項１に記載のスイッチング制御回路。
6. 前記決定部及び調整部は、同一基板上に配置されていることを特徴とする請求項１〜５のいずれか１項に記載のスイッチング制御回路。
7. １次巻線及び２次巻線を有する電圧変換器と、
   前記１次巻線に直列接続され、入力電圧をスイッチングするスイッチング素子と、
   前記２次巻線の両端間に接続された整流平滑部と、
   前記スイッチング素子のオン／オフ動作を制御するためのスイッチング制御回路と
   を備え、前記スイッチング素子のオン期間に前記電圧変換器の１次巻線側から２次巻線側に電力を供給するフォワード型のスイッチング電源装置であって、
   前記スイッチング制御回路は、請求項１〜６のいずれか１項に記載のスイッチング制御回路からなることを特徴とするスイッチング電源装置。

Images