JP5109582B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP5109582B2
JP5109582B2 JP2007280492A JP2007280492A JP5109582B2 JP 5109582 B2 JP5109582 B2 JP 5109582B2 JP 2007280492 A JP2007280492 A JP 2007280492A JP 2007280492 A JP2007280492 A JP 2007280492A JP 5109582 B2 JP5109582 B2 JP 5109582B2
Authority
JP
Japan
Prior art keywords
semiconductor
cooling medium
semiconductor element
thermal expansion
flow path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007280492A
Other languages
English (en)
Other versions
JP2009111071A (ja
Inventor
幸司 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007280492A priority Critical patent/JP5109582B2/ja
Publication of JP2009111071A publication Critical patent/JP2009111071A/ja
Application granted granted Critical
Publication of JP5109582B2 publication Critical patent/JP5109582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、素子内部に冷却媒体流路を有する半導体素子に関する。
従来、IGBT(Insulated Gate Bipolar Transistor)やパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の電力用半導体素子が広く用いられている。こうした電力用半導体素子を使用する際には、素子損失から発生する温度上昇を抑制する必要があり、このためにSiグリース等を介して冷却器を接続させる等の処置がとられている。冷却器の冷却方式には空冷式、水冷式等があるが、アルミニウム等の材料で微細なフィンを形成した水冷式が比較的高い冷却性能を得ることができる。
ところが、冷却器を別体とすると、当該半導体素子を用いた半導体装置全体のサイズが大きくならざるを得ないという問題や、十分な冷却性能を得ることができないという問題も生じる。後者の問題は、素子と冷却器との間に絶縁層やSiグリース等が存在し、これらの部材の熱抵抗や接触熱抵抗の影響を排除することができないこと、アルミニウム等の材料で形成されるフィンの熱伝導性を向上させるのに、アルミニウム等の加工精度による限界があること等に基づく。
また、定格電流が大きい電力用半導体素子は大型化する傾向にあり、この場合、素子内の温度分布がばらつく結果、外部の冷却装置では十分に半導体素子を冷却することができないことも、十分な冷却性能を得られないことの一因となる。
こうした問題を解消するために、回路素子が形成された半導体チップを貫通する貫通孔を有し、この貫通孔に冷却媒体を流通させて冷却効果を得る半導体装置についての発明が開示されている(例えば、特許文献1参照)。
特許第3311191号公報
上記の如く、大型化された半導体素子においては、電流の集中や熱干渉の影響から、半導体素子の中心部の温度が周辺部分に比して高くなる傾向にある。また、これに限らず半導体素子内の温度分布が不特定にばらつくことは想定し得るところである。
しかしながら、上記特許文献1に記載の装置においては、半導体素子の温度上昇に応じて冷却性能を変化させたり、温度上昇の高い部位ほど冷却性能を高くしたりすることについての考慮がなされていない。従って、冷却効率が十分なものとならない場合がある。
本発明はこのような課題を解決するためのものであり、冷却効率を向上させると共に、実装された半導体装置を小型化することが可能な半導体素子を提供することを、主たる目的とする。
上記目的を達成するための本発明の一態様は、
素子内部に冷却媒体流路を有する半導体素子であって、
前記冷却媒体流路を拡大又は収縮可能な高熱膨張材料層を備えることを特徴とする、半導体素子である。
この本発明の一態様によれば、半導体素子内で温度分布が発生した場合には、温度が高い部位ほど高熱膨張材料層が膨張し、冷却媒体流路の断面積が狭くなる。これによって、当該部位における冷却媒体の流速が増すため、当該部位における冷却性能が他の部位に比して高くなり、温度が高い部位ほど高い効率で冷却することになる。また、半導体素子全体の温度上昇に応じて冷却性能が柔軟に変化することとなる。従って、単に素子内部に冷却媒体流路を設けた半導体素子に比して、冷却効率を向上させることができる。
また、冷却器を別体とするものに比して、当該半導体素子を実装した半導体装置のサイズを小型化することができる。
これらにより、冷却効率を向上させると共に、実装された半導体装置を小型化することができる。
本発明の一態様において、前記高熱膨張材料層は、例えば、前記冷却媒体流路の壁面を形成する。こうすれば、成膜技術によって高熱膨張材料層を形成することができるため、製造過程が容易となる。
また、本発明の一態様において、前記高熱膨張材料層は、該半導体素子を構成する半導体に比して熱膨張係数が高い材料により構成されると好適である。
また、本発明の一態様において、前記高熱膨張材料層は、例えば、銅及び/又はアルミニウムを材料として構成される。
また、IGBTとして構成される本発明の一態様において、前記冷却流路は、コレクタ層の少なくとも一部を貫通して形成されると好適である。こうすれば、製造過程が比較的簡易となり、また、エミッタ側に存在するゲートによる電界の作用を妨げない。
本発明によれば、冷却効率を向上させると共に、実装された半導体装置を小型化することが可能な半導体素子を提供することができる。
以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。
以下、本発明の一実施例に係る半導体素子10について説明する。
[構成]
図1は、本発明の一実施例に係る半導体素子10を実装した半導体装置1を模式的に示す図である。また、図2は、本発明の一実施例に係る半導体素子10を含む半導体装置1の断面図である。半導体装置1は、半導体素子10が回路基板30に実装されて構成される。
半導体素子10は、例えばトレンチタイプのゲート部を有するパンチスルー型のIGBT(Insulated Gate Bipolar Transistor)を基本構成とする。なお、係る構成はあくまで一例であり、本発明は、ノンパンチスルー型のIGBTやパワーMOSFET等、電流による発熱が問題となる全ての半導体素子に適用可能である。
図2に示す如く、半導体素子10は、入出力電極としてエミッタ電極11と、コレクタ電極12と、ゲート電極13A〜13Fと、を備える。各電極の素材については特段の制限はなく、如何なるものを用いてもよい。
エミッタ電極11とコレクタ電極12の間には、図2における上側から順に第1導電型ボディ層15、第2導電型低濃度ドリフト層16、第2導電型バッファ層17、及び第1導電型コレクタ層18の各半導体層が形成されている。以下、一般的な選択として、第1導電型はp型であり、第2導電型はn型であるものとして説明する。この場合、第1導電型ボディ層15をp+と、第2導電型低濃度ドリフト層16をn−と、第2導電型バッファ層17をn+と、第1導電型コレクタ層18をp+と表現できる。なお、n型とp型がこれらとは逆であっても構わない。
各半導体層は、シリコン等の真性半導体に不純物を添加(ドーピング)した不純物半導体として構成される。p型半導体を構成するための不純物(アクセプタ)は、例えばボロンである。また、n型半導体を構成するための不純物(ドナー)は、例えば砒素やリンである。
ゲート電極13A〜13Fは、例えばトレンチタイプのゲート部である。ゲート電極13A〜13Fは、図示しない電力供給源に接続されており、第1導電型ボディ層15を貫通して第2導電型低濃度ドリフト層16まで達している。ゲート電極13A〜13Fは、ゲート絶縁膜14A〜14Fによってエミッタ電極及び各半導体層と電気的に絶縁されている。
また、各ゲート電極のエミッタ電極11との接合部には、各ゲート電極、エミッタ電極11、及び第1導電型ボディ層15に接するように第2導電型エミッタ層19A〜19Fが形成されている。
各半導体層等の製造工程については、エピタキシャル成長技術やイオン注入技術、熱拡散処理等、既存の技術を利用すればよい。また、トレンチタイプのゲート部を製造する際には、例えば周知のエッチング技術等が利用される。
このように構成された半導体素子10では、ゲート電極13A〜13Fにプラス電圧がかけられると、第2導電型エミッタ層19A〜19F及び第2導電型低濃度ドリフト層16の電子が各ゲート電極に引き寄せられ、第1導電型ボディ層15が部分的にnチャネル化することとなる(図3参照)。これにより、エミッタ電極11と、コレクタ電極12との間がPN接合された状態(エミッタ電極11側から見ればNPの順)となり、エミッタ電極11とコレクタ電極12との間で、原則として一方向に電流が流れ得ることとなる。こうしてエミッタ電極11とコレクタ電極12との間で電流が流れる際に、素子損失から半導体素子10の温度が上昇するという現象が生じる。この温度上昇に対応するために、本実施例の半導体素子10は、図2に示す如き冷却構造20を備えるものとした。
冷却構造20は、例えば、図2における手前側から奥側にかけて半導体素子10を貫通する冷却媒体流路26を構成する。冷却媒体流路26の内部を流れる冷却媒体は、例えばH0が適当であるが、他の媒体を用いても構わない。当該冷却媒体は図示しないポンプ等により流動される。
冷却媒体流路26の外壁には、外側から順に、絶縁膜22、高熱膨張材料層24が積層されている。そして、高熱膨張材料層24の内側が冷却媒体の流れる冷却媒体流路26となっている。高熱膨張材料層24は、絶縁膜22によって各半導体層と電気的に絶縁される。
高熱膨張材料層24は、上記の各半導体層よりも熱膨張係数の高い材料で構成される。そして、スパッタ成膜やCVD成膜を利用して冷却構造20を形成することを考慮すると、銅やアルミニウムを用いるのが好適である。高熱膨張材料層24は、半導体層から熱が伝達されると膨張し、冷却媒体流路26の断面積を狭くする作用を有する(図4参照)。なお、高熱膨張材料層24が冷却媒体流路26の外壁を構成し、且つ上記の作用を実現するためには、高熱膨張材料層24が、絶縁膜22や半導体層(SiやSiC)よりも柔らかい材料であることが求められる。
冷却構造20の製造工程については、例えば、半導体の加工工程を流用することができる。すなわち、選択ドライエッチング法により第1導電型コレクタ層18側から溝を形成し、CVD法や熱酸化法により絶縁膜を形成する。高熱膨張材料層24については、上記の如くスパッタ成膜やCVD成膜を利用する。
係る構成により、半導体素子10内で温度分布が発生した場合には、温度が高い部位ほど高熱膨張材料層24が膨張し、冷却媒体流路26の断面積が狭くなる。これによって、当該部位における冷却媒体の流速が増すため、当該部位における冷却性能が他の部位に比して高くなり、温度が高い部位ほど高い効率で冷却することになる。また、半導体素子10全体の温度上昇に応じて冷却性能が柔軟に変化することとなる。従って、単に素子内部に冷却媒体流路を設けた半導体素子に比較して、冷却効率を向上させることができる。
なお、冷却構造20は、半導体素子10の任意の位置に形成することが可能であるが、加工の容易性と電気特性への影響の小ささを考慮すると、図2に示す如くコレクタ電極12側(例えば第1導電型コレクタ層18の内部)に形成することが好ましい。
また、図2では等断面積の冷却媒体流路26が平行して形成されているものとして示したが、部位によって断面積(及び断面形状)を異ならせてもよい。例えば、熱干渉によって温度が上昇しがちな中心部(図2の左右方向に関する中心部をいう)において冷却媒体流路26の断面積を小さくする等が考えられる。
半導体素子10と回路基板30との接続は、例えばワイヤボンディングと半田付けを併用して行なわれる。回路基板30は、アルミニウム等の回路板31、窒化アルミニウム(ALN)等の絶縁材料32、及びアルミニウム等の金属板33が固着された構造となっている。そして、半導体素子10のエミッタ電極11及びゲート電極13A〜13Fは、ボンディングワイヤ群34(図2では1本として示されているが、現実には複数存在してよい)によって回路板31に接続される。また、コレクタ電極12は、回路板31に半田(SnCuNiP)付けされる。そして、半導体素子10及び回路基板30の全体が封止ゲル等にて封止され、半導体装置10を実装した半導体装置1が構成されることとなる。
[外部に冷却構造を備える従来の装置との比較]
以下、従来から一般的に利用されている、冷却構造を半導体素子の外部に備える半導体装置との比較について述べる。図5は、従来から一般的に利用されている比較例の半導体装置2の断面図である。半導体装置2に実装される半導体素子は、本実施例の半導体素子10から冷却構造20を除いたトレンチゲート型のIGBTであり、半導体素子10の各構成要素を含め、半導体装置2において半導体装置1と同一の機能を有する部分については、同一の符号を付している。
半導体装置2は、金属板33が放熱板35に半田付け等され、放熱板35はSiグリース等を介して冷却器天板36に固着される。そして、冷却器天板36に連結された波板放熱フィン37と、その隙間を流れる冷却媒体との熱交換によって、半導体素子2に生じた熱が最終的に冷却される。冷却器天板36及び波板放熱フィン37は、アルミニウム等で形成される
半導体素子10を実装した半導体装置1は、半導体装置2と比較すると、冷却媒体流路26が半導体素子10内に形成されるため、絶縁材料32やSiグリース等の材料による熱抵抗、接触熱抵抗が熱の電波経路から省略され、熱抵抗を小さくすることができる。従って、冷却性能を向上させることができる。
また、半導体の加工プロセスを用いて冷却構造20を形成することができるため、微細な冷却媒体流路26を形成することができ、これによっても冷却性能を向上させることができる。
更に、絶縁材料32について熱抵抗を小さくするという制約がなくなるため、比較的安価な材料を用いることが可能となる。
もとより、波板放熱フィン38等の冷却器を備える必要がなくなるため、半導体装置の小型化を図ることができる。
[まとめ]
本実施例の半導体素子10によれば、冷却効率を向上させると共に、実装された半導体装置1を小型化することができる。
[変形例]
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
例えば、高熱膨張材料層24は、必ずしも冷却媒体流路26の壁面を構成する必要はなく、図6に例示する如く、冷却媒体流路26の任意の位置に設置されてよい。この場合、高熱膨張材料層24について実施例で述べた如き堅さに関する制約はなくなる。
本発明は、自動車製造業や自動車部品製造業等に利用可能である。
本発明の一実施例に係る半導体素子10を実装した半導体装置1を模式的に示す図である。 本発明の一実施例に係る半導体素子10を含む半導体装置1の断面図である。 半導体素子10のゲート電極13A〜13Fに電圧がかかることによりエミッタ電極11とコレクタ電極12との間に電流が流れ得る状態となった様子を示す図である。 高熱膨張材料層24が熱膨張し、冷却媒体流路26の断面積を狭くする様子を示す図である。 従来から一般的に利用されている比較例の半導体装置2の断面図である。 高熱膨張材料層24の他の態様を示す図である。
符号の説明
1 半導体装置
10 半導体素子
11 エミッタ電極
12 コレクタ電極
13A〜13F ゲート電極
14A〜14F ゲート絶縁膜
15 第1導電型ボディ層
16 第2導電型低濃度ドリフト層
17 第2導電型バッファ層
18 第1導電型コレクタ層
19A〜19F 第2導電型エミッタ層
20 冷却構造
22 絶縁膜
24 高熱膨張材料層
26 冷却媒体流路
30 回路基板
31 回路板
32 絶縁材料
33 金属板
34 ボンディングワイヤ群
35 放熱板
36 冷却器天板
37 波板放熱フィン

Claims (2)

  1. 素子内部に冷却媒体流路を有するIGBT(Insulated Gate Bipolar Transistor)であって、
    前記冷却媒体流路は、該冷却媒体流路に対して外側から順に、絶縁膜と、前記IGBTを構成する半導体に比して熱膨張係数が高い材料により構成された高熱膨張材料層とが積層された壁面を有し、エミッタ電極からコレクタ電極に向かう方向と直交する方向に延在し、コレクタ層の少なくとも一部を前記延在する方向に関して貫通して形成され、
    前記高熱膨張材料層は、前記半導体から熱が伝達されると膨張し、前記冷却媒体流路の断面積を狭くすることを特徴とする、IGBT。
  2. 前記高熱膨張材料層は、銅又はアルミニウムを材料として構成される、請求項1に記載のIGBT。
JP2007280492A 2007-10-29 2007-10-29 半導体素子 Expired - Fee Related JP5109582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007280492A JP5109582B2 (ja) 2007-10-29 2007-10-29 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007280492A JP5109582B2 (ja) 2007-10-29 2007-10-29 半導体素子

Publications (2)

Publication Number Publication Date
JP2009111071A JP2009111071A (ja) 2009-05-21
JP5109582B2 true JP5109582B2 (ja) 2012-12-26

Family

ID=40779258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007280492A Expired - Fee Related JP5109582B2 (ja) 2007-10-29 2007-10-29 半導体素子

Country Status (1)

Country Link
JP (1) JP5109582B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120976A (ja) * 2004-10-25 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007103968A (ja) * 2006-12-29 2007-04-19 Sumitomo Electric Ind Ltd 半導体素子搭載用基板材

Also Published As

Publication number Publication date
JP2009111071A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
JP5253430B2 (ja) パワーモジュール
JP6665655B2 (ja) 電力変換装置
KR102010626B1 (ko) 트랜지스터, 트랜지스터의 방열 구조 및 트랜지스터의 제조 방법
CA2780658C (en) Cooling device for a power module, and a related method thereof
US9287193B2 (en) Semiconductor device
JP5605095B2 (ja) 半導体装置
JP6089818B2 (ja) 半導体装置及びその製造方法
US6774450B2 (en) Semiconductor device with thermoelectric heat dissipating element
WO2009119175A1 (ja) 半導体装置
JP2015015274A (ja) 電力用半導体装置
JP2008244394A (ja) 半導体装置
JP6391533B2 (ja) 半導体装置
JP6540563B2 (ja) 半導体装置
JP5070877B2 (ja) 半導体電力変換装置
CN113632238A (zh) 半导体装置
JP5109582B2 (ja) 半導体素子
JPH11214598A (ja) 大規模集積回路(lsi)チップの冷却方法
JP2021132111A (ja) 半導体モジュール
WO2014091545A1 (ja) 半導体装置及びその製造方法
JP6421709B2 (ja) 半導体装置
JP2018088481A (ja) 半導体装置
JP6318668B2 (ja) 半導体装置
JP2007129150A (ja) 半導体装置
CN210092064U (zh) 立式结构的功率模块
JP2019021785A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5109582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees