JP5107512B2 - 外部応力層を持つバイポーラ・トランジスタ - Google Patents
外部応力層を持つバイポーラ・トランジスタ Download PDFInfo
- Publication number
- JP5107512B2 JP5107512B2 JP2005247839A JP2005247839A JP5107512B2 JP 5107512 B2 JP5107512 B2 JP 5107512B2 JP 2005247839 A JP2005247839 A JP 2005247839A JP 2005247839 A JP2005247839 A JP 2005247839A JP 5107512 B2 JP5107512 B2 JP 5107512B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- stress layer
- internal base
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006355 external stress Effects 0.000 title 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 12
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000037230 mobility Effects 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 230000007935 neutral effect Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 13
- 239000010409 thin film Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000007373 indentation Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
- H01L29/242—AIBVI or AIBVII compounds, e.g. Cu2O, Cu I
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
本発明は、半導体デバイスの製造に関し、より特定的には、バイポーラ・デバイスの性能を向上させるための技術に関する。
バイポーラ・デバイスは、動作が（「荷電キャリア」とも呼ばれる）多数キャリアおよび少数キャリアの両方の利用に基づく半導体デバイスである。多数キャリアおよび少数キャリアは、デバイスの極性に応じて、電子または正孔のいずれかである。
バイポーラ・デバイスの一例がバイポーラ接合トランジスタ（ＢＪＴ）であり、これは、エミッタ、ベース、およびコレクタと呼ばれる３つの半導体領域を有するトランジスタである。エミッタは、隣接するベース領域に注入される自由キャリアのソースとして機能する極めて導電性の高い領域である。コレクタは、ベースからキャリアを集める領域である。ベース領域は、エミッタとコレクタとの間に挟まれ、一般に、エミッタとコレクタとの間の自由キャリアの流れを制御する。エミッタからコレクタに流れるキャリアとは反対の極性を持つごく少量のキャリアの流れが、ベースからエミッタに流れる。
従来のＢＪＴは、異なるドープ領域を持つ１つの半導体材料（Ｓｉ）を用いて製造される。ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）は、２つ以上の半導体材料を用いて、例えばＳｉＧｅとＳｉとの組み合わせといった異なる材料の異なる特性（例えば、バンドギャップ）の利点を利用するものである。（Ｓｉ以外の）付加的な材料は、典型的には、ＭＢＥ（分子線エピタキシー）技術、ＲＴＣＶＤ（急速熱処理化学気相付着）技術、またはＬＰＣＶＤ（低圧化学気相付着）技術を用いて、エピタキシャル層として形成される。
バイポーラ・トランジスタは、第１の導電型の不純物を含むエミッタ層（または領域）と、第２の導電型の不純物を含むベース層（または領域）と、第１の導電型の不純物を含むコレクタ層（または領域）とを備える。バイポーラ・トランジスタは、典型的には、（ｎ型のエミッタおよびコレクタとｐ型のベースとを有する）ｎｐｎまたは（ｐ型のエミッタおよびコレクタとｎ型のベースとを有する）ｐｎｐの２つの別個の型すなわち極性のいずれかのものである。「型」（ｐまたはｎ）は、エピタキシーの際に半導体材料に注入または付着させる不純物によって決まる。ｐ型とするための不純物はホウ素（Ｂ）であり、ｎ型とするための不純物は、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）である。
ｎｐｎ型のバイポーラ・トランジスタの場合、エミッタから注入される自由キャリアは電子であり、ベースからエミッタに流れるキャリアは正孔である。ｐｎｐ型のバイポーラ・トランジスタの場合、キャリアの型は逆である。多くの場合、キャリア移動度（μ）についてはμｎ＞μｐであり、飽和速度（ｖ）についてはｖｎ＞ｖｐであるため、多数電荷キャリアとしては、正孔より電子が好ましい。したがって、可能な場合には、ｎ型バイポーラ・デバイスが典型的には好ましい。
図１は、中性エミッタと、中性コレクタと、中性エミッタおよび中性コレクタの間に配置された中性ベースとを備える従来技術のｎｐｎ型ＢＪＴを概略的に示すものであり、中性エミッタからベースを経由して中性コレクタに向かう電子の経路と、中性ベースから中性エミッタに向かう正孔の経路とを示す。エミッタ−ベース空間電荷層（領域）が、中性エミッタと中性ベースとの間に形成される。ベース−コレクタ空間電荷層（領域）が、中性ベースと中性コレクタとの間に形成される。（ｐｎｐ極性ＢＪＴの場合は、正孔が中性エミッタと中性コレクタとの間を移動し、電子が中性ベースと中性エミッタとの間を移動する）
格子歪みが、キャリア移動度および飽和速度に影響を与えることが知られている。電界効果トランジスタ（ＦＥＴ）に歪みを生じさせるために、様々な方法が示されてきた。例えば、電流の方向に（場合によっては、電流の方向と直角の方向に）引っ張り歪みを生じさせる薄膜が、ＦＥＴの電子の移動度および飽和速度を改善することができる。ＦＥＴは、根本的に、ＢＪＴとは異なる動作をすることを理解すべきである。一つには、ウェハ表面と平行な一方向のみに電荷の流れが存在することが挙げられる。さらに、ＦＥＴは単一のキャリア（ＮＦＥＴの場合は電子、ＰＦＥＴの場合は正孔）を持っており、そのため、格子歪みを加えることにより、単一のキャリア型に対する歪みを主に一方向にまっすぐに生じさせる。
ＦＥＴにおいて歪み技術を利用した幾つかの例は、以下の文献にみることができる。非特許文献１では、３００ｍｍウェハ上の９０ｎｍ論理技術に導入される歪みトランジスタ・アーキテクチャの詳細が説明されている。歪みＰＭＯＳトランジスタ構造は、ソース−ドレイン領域に埋め込まれた、エピタキシャル成長させた歪みＳｉＧｅ薄膜を特徴とする。非歪みデバイスと比較して飛躍的な性能向上が報告されている。非特許文献１の図１は、歪みエピタキシャルＳｉＧｅ薄膜をソース−ドレイン領域に埋め込んで、チャネル領域に圧縮歪みを生じさせるＰＭＯＳトランジスタを示す。
非特許文献２では、擬似格子整合型歪みＳｉ層を利用する表面チャネル型ｐ−ＭＯＳＦＥＴにおける正孔移動度の歪み依存が説明されている。緩和Ｓｉ１−ｘＧｅｘバッファ層のＧｅ含有量が増加するにつれて歪みがほぼ直線的に増加するため、正孔移動度の向上が観測される。
非特許文献３では、極めて薄い（＜２０ｎｍ）、絶縁体と直に接する歪みシリコン（ＳＳＤＯＩ：Ｓｔｒａｉｎｅｄ Ｓｉ Ｄｉｒｅｃｔｌｙ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を形成するように変形させた引っ張り歪みＳｉ層が開示されている。ＭＯＳＦＥＴが製造され、歪みＳｉチャネルの下にＳｉＧｅ層が存在しないＳＳＤＯＩ構造上で、電子移動度および正孔移動度の向上が実証された。
"A 90nm High Volume Manufacturing Logic Technology FeaturingNovel 45nm Gate Length Strained Silicon CMOS Transistors", T. Ghani etal., Portland Technology Development, Intel Corp., Hillsboro, OR, 0-7803-7873March 3, 2003, IEEE
"Enhanced Hole Mobilities inSurface-channel Strained-Si p-MOSFETs", K. Rim et al, Solid State Electronics Laboratory, StanfordUniversity, Stanford, CA 94305, 0-7803-2700-4 , (c)1995, IEEE
"Fabrication and MobilityCharacteristics of Ultra-thin Strained Si Directly on Insulator (SSDOI)MOSFETs", K. Rim et al, T. J. Watson ResearchCenter, Yorktown Heights, NY 10598 0-7803-7873 3/03, IEEE
米国特許第６，４４８，１２４号
回路は、トランジスタ性能の向上によって恩恵を受ける。上述のように、ＭＯＳＦＥＴデバイスは、こうしたデバイスの低電界キャリア移動度、すなわち駆動電流を改善する歪みシリコン格子によって、性能が向上することが分かっている。しかしながら、本発明者らの知るところでは、外部歪みが、性能向上のためにバイポーラ・デバイスに形成されたことはない。これまでに、ＭＯＳＦＥＴデバイスに歪みを与えるように説明された多くの方法が存在するが、この分野は、バイポーラ・デバイスについてはほとんど未開拓である。
バイポーラ・デバイス（ＢＪＴ）性能は、一つには、空間電荷領域を通り、中性ベースを通るキャリア走行時間によって制限される。低電界移動度および飽和速度の向上は、この走行時間によってもたらされることになる。性能は、ベース領域、エミッタ領域、およびコレクタ領域における外部抵抗によっても制限される。これらの抵抗値は、低電界電子移動度および低電界正孔移動度によって支配され、デバイスにおける歪みの影響を受けることになる。圧縮歪みは正孔移動度を向上させ、引っ張り歪みは電子移動度を向上させる。歪みは、デバイスの適切な位置に加えられることによって、性能を著しく改善させることになる。
図１を参照すると、ｎｐｎトランジスタの性能向上は、横方向の正孔移動度を改善し、垂直方向の電子移動度を改善することによってもたらされる。逆の極性の場合には、ｐｎｐトランジスタは、横方向の電子移動度を改善し、垂直方向の正孔移動度を改善することによって、利益を受けることになる。
本発明によれば、一般に、ｎｐｎバイポーラ・デバイスの場合には、垂直方向の電子移動度は垂直方向の引っ張り歪みを生じさせることによって改善され、横方向の正孔移動度は横方向の圧縮歪みを生じさせることによって改善される。ｐｎｐバイポーラ・デバイスの場合には、垂直方向の正孔移動度は垂直方向の圧縮歪みを生じさせることによって改善され、横方向の電子移動度は横方向の引っ張り歪みを生じさせることによって改善される。
本発明によれば、ｎｐｎバイポーラ・デバイスの場合には、引っ張り歪みは、電子の流れの方向（図の垂直方向）に（エミッタ、ベース、およびコレクタを含む）デバイスの内部部分（ｉｎｔｒｉｎｓｉｃ ｐｏｒｔｉｏｎ）に加えられ、圧縮歪みは、正孔がベース層内で主に横方向に流れ、圧縮歪みによって改善された正孔移動度はベース端子の抵抗に有利な影響を与えるため、正孔の流れの方向（図の横方向）に加えられる。
本発明によれば、一般に、ｎｐｎＢＪＴおよびｐｎｐＢＪＴのいずれの場合も、内部ベースに隣接して（エミッタの両側の）ベース層上に形成される応力層によって、デバイスの（該エミッタ下の）該内部ベース内に引っ張り歪みおよび圧縮歪みの両方を生じさせる構造が形成される。ｎｐｎＢＪＴの場合には、応力層は、垂直方向に引っ張り歪みを生じさせることにより電子移動度を増加させ、水平方向に圧縮歪みを生じさせることにより正孔移動度を増加させる。ｐｎｐＢＪＴの場合には、応力層は、垂直方向に圧縮歪みを生じさせることにより正孔移動度を増加させ、水平方向に引っ張り歪みを生じさせることにより電子移動度を増加させる。
一般に、応力層は、少なくとも一部が下層のベース層内に埋め込まれる。内部ベース（図７の４２１を参照のこと）は、典型的には、シリコン（Ｓｉ）またはシリコン・ゲルマニウム（ＳｉＧｅ）である。ｎｐｎＢＪＴの場合には、応力層は、格子定数が内部ベースより大きいことが必要である。例えば、内部ベースがシリコンの場合には、応力層は、該内部ベースより大きい格子定数を有するシリコン・ゲルマニウムとすることができる。例えば、内部ベースがシリコン・ゲルマニウム（ＳｉＧｅ）の場合には、応力層は、該内部ベースより大きい格子定数を有する、Ｇｅ含有量がより高いＳｉＧｅとすることができる。応力層は、内部ベース内に垂直方向の引っ張り歪みを生じさせて、該内部ベース内の電子移動度を増加させる。応力層は、内部ベース内に水平方向の圧縮歪みを生じさせて、該内部ベース内の正孔移動度を増加させる。
本発明によれば、バイポーラ・デバイスにおいて荷電キャリアの移動度を増加させる方法は、該デバイス内に水平方向の圧縮歪みを生じさせて、該デバイスの内部ベースにおける正孔移動度を増加させるステップと、該デバイス内に垂直方向の引っ張り歪みを生じさせて、該デバイスの該内部ベースにおける電子移動度を増加させるステップと、を含む。圧縮歪みおよび引っ張り歪みは、デバイスの内部ベースの近傍に応力層を形成することによって生じさせる。応力層は、少なくとも一部が、デバイスのエミッタ構造体に隣接して、該デバイスのベース層内に埋め込まれる。
ｎｐｎバイポーラ・デバイスの場合には、応力層は、内部ベースより大きい格子定数を有する。内部ベースはシリコンからなるものとすることができ、この場合には、応力層はシリコン・ゲルマニウム（ＳｉＧｅ）からなる。内部ベースはシリコン・ゲルマニウム（ＳｉＧｅ）からなるものとすることができ、この場合には、応力層は、Ｇｅ含有量がより高いＳｉＧｅからなる。
ｐｎｐバイポーラ・デバイスの場合には、応力層は、内部ベースより小さい格子定数を有する。内部ベースはシリコンからなるものとすることができ、この場合には、応力層はシリコン・カーボン（ＳｉＣ）からなる。内部ベースはシリコン・ゲルマニウム（ＳｉＧｅ）からなるものとすることができ、この場合には、応力層は、Ｇｅ含有量がより低いＳｉＧｅ、シリコン、またはシリコン・カーボンから構成される群から選択された材料からなる。
本発明の構造、動作、および利点は、添付図と併せて以下の詳細な説明を検討することによってさらに明らかとなるであろう。図は、例示的なものであり、限定的であることを意図するものではない。
説明を簡単にするために、図のいくつかにおける特定の要素は、省略するか、または縮尺に合わせずに図示されるであろう。説明を簡単にするために、断面図は、「スライス」または「拡大」断面図の形式とし、「真の」断面図では見えるはずの特定の背景線を省略する場合がある。
説明を簡単にするために、図のいくつかにおける特定の要素は、省略するか、または縮尺に合わせずに図示されるであろう。説明を簡単にするために、断面図は、「スライス」または「拡大」断面図の形式とし、「真の」断面図では見えるはずの特定の背景線を省略する場合がある。
以下の説明に添付する図面において、多くの場合、参照番号および説明文（ラベル、テキスト記述）の両方を用いて要素を特定することができる。説明文が与えられる場合には、それらは単に読者を補助するものとして意図され、決して限定的なものと解釈されるべきではない。
多くの場合、同様の要素は、図面の中の各図において同様の番号で参照され、この場合には、典型的には、最後の２つの有効数字は同じであり、最上位の数字は図面の番号である。
多くの場合、同様の要素は、図面の中の各図において同様の番号で参照され、この場合には、典型的には、最後の２つの有効数字は同じであり、最上位の数字は図面の番号である。
以下の説明においては、本発明の完全な理解をもたらすために、多くの詳細が記載される。当業者であれば、本発明の結果を達成しながら、これらの特定の詳細を変形させることが可能であることを理解するであろう。しかしながら、本発明の説明を不必要に分かりにくくしないように、周知の処理ステップは詳細には説明されない。
材料（例えば、二酸化シリコン）は、その正式名および／または一般名によって、並びにその化学式によって、呼ばれることになる。化学式に関しては、数字は、添え字としてではなく通常のフォントで提示されることがある。例えば、化学式ＳｉＯ２の二酸化シリコンは、単に「酸化物」呼ばれることがある。例えば、（化学量論的にはＳｉ３Ｎ４であるが、「ＳｉＮ」と略されることが多い）窒化シリコンは、単に「窒化物」と呼ばれることがある。
以下の説明においては、典型的な寸法が本発明の例示的な実施形態について提示されることがある。これらの寸法は、限定的なものとして解釈すべきではない。これらの寸法は、全体の釣り合いがとれるように付けられる。一般的に言えば、寸法は、様々な要素間の関係、それらが配置される場所、それらの対照的な構成、および場合によってはそれらの顕著な相対的寸法である。
図２は、半導体基板（具体的には示されない）に形成された従来技術のＢＪＴ２００を示す。ＢＪＴは、シャロー・トレンチ分離（ＳＴＩ）領域間に定められるコレクタ領域２０２と、該コレクタ領域２０２の上に配置されるベース薄膜２０４と、該ベース薄膜２０４の上に形成されるエミッタ構造体２０６とを備える。エミッタ構造体２０６は、典型的には、ポリシリコンで形成される。スペーサが、エミッタ構造体の両側に形成される。デバイス２００は、当業者に周知の（したがってさらに詳細には説明しない）ステップ（例えば、コンタクト形成など）を用いて完成する。
ＢＪＴ２００の各要素についての典型的な寸法は、以下の通りである。
ベース薄膜について、厚さ（図の垂直方向）は、１０から５０ｎｍ
コレクタ領域について、幅（図のＳＴＩ間の水平方向）は、１００から２００ｎｍ
スペーサについて、幅／厚さ（図の水平方向）は、１０から５０ｎｍ
応力層について、厚さ（図の垂直方向）は、１０から５０ｎｍ（後述されるように、応力層は一部分のみが埋め込まれるため、下層のベース薄膜と同じ厚さとするか、またはそれよりも厚くすることもできる）
エミッタ構造体について、全体の高さは、１００から２００ｎｍ
エミッタの幅は、１００から２００ｎｍ
ベース薄膜について、厚さ（図の垂直方向）は、１０から５０ｎｍ
コレクタ領域について、幅（図のＳＴＩ間の水平方向）は、１００から２００ｎｍ
スペーサについて、幅／厚さ（図の水平方向）は、１０から５０ｎｍ
応力層について、厚さ（図の垂直方向）は、１０から５０ｎｍ（後述されるように、応力層は一部分のみが埋め込まれるため、下層のベース薄膜と同じ厚さとするか、またはそれよりも厚くすることもできる）
エミッタ構造体について、全体の高さは、１００から２００ｎｍ
エミッタの幅は、１００から２００ｎｍ
本発明によれば、内部ベース（ｉｎｔｒｉｎｓｉｃ ｂａｓｅ）における電子移動度および正孔移動度を向上させるための外部（ｅｘｔｒｉｎｓｉｃ）「応力層」を持つバイポーラ・トランジスタが製造される。（ＳｉＧｅとすることができる）応力層は、デバイス内に、引っ張り歪みと圧縮歪みの両方を生じさせる。一般に、応力層は、少なくとも一部分が下層のベース層内に埋め込まれ、該下層のベースとは異なる格子定数を持ち、それにより、該応力層に隣接する領域および該応力層の下の領域に応力を生じさせる。特に興味深いのは、エミッタの下の内部ベース領域に生じ、それぞれ電子移動度および正孔移動度を改善する引っ張り歪みおよび圧縮歪みである。
図３および図４は、本発明に係るＢＪＴ２２０の実施形態を示す。コレクタ領域２０２が２つのＳＴＩ領域間の基板内に定められ、ベース薄膜２０４が該コレクタ領域の上に配置され、エミッタ構造体２０６が該ベース薄膜の上に配置され、スペーサが該エミッタ構造体の両側に形成される。これらの要素についての典型的な寸法は、ＢＪＴ２００の場合と同様とすることができる。
くぼみが、いずれかの適切なエッチング工程を用いて、エミッタ構造体の両側の（すなわち、側壁スペーサに隣接して）、ベース薄膜内に形成される。くぼみは、深さ（図の垂直方向）が約１０から２５ｎｍであることが適切であり、コレクタ領域を超えてＳＴＩを覆うように横方向に延びる。このように「薄くした」ベース薄膜層は、約２５から４５ｎｍの厚さを有する。
次に、くぼみは、既知の工程を用いて、エピタキシャル成長させた応力層で充填される。これは、くぼみをオーバーフィルすることを含む。このように形成された応力層は、約１０から１００ｎｍの厚さを有することがある（原則的にはくぼみの深さと等しい）。この応力層は、エミッタ構造体の下の内部ベースと結合するためにドープされる場合がある。
図４に示される最終的な構造体は、エミッタ・ポリシリコンを含み、抵抗を小さくするために、隆起した（ｒａｉｓｅｄ）ドープされた外部ベース（ｅｘｔｒｉｎｓｉｃ ｂａｓｅ）を含むことができる。
図５は、図４の最終的な構造体における歪みを示す。ＳｉＧｅ層（「応力層」）は、図５において垂直方向の両矢印によって示されるように、電子の流れの方向と平行な垂直方向に引っ張り歪みを生じさせる。（電子の流れは、図１において垂直方向の片矢印によって示される）。引っ張り歪みは、電子移動度を向上させ、走行時間を減少させ、電流および相互コンダクタンスを増加させることになる。応力層はまた、図５において水平方向の片矢印によって示されるように、電子の流れの方向と直角に圧縮歪みを生じさせる。（図５の図面内にエミッタの左側が示されれば、その下に別の内向き矢印が現れることになる）。この圧縮歪みは、内部ベース領域における正孔移動度を向上させる。
図６から図１５までは、本発明に係るＢＪＴ４００の例示的な実施形態を形成するのに用いられる一連のステップを示す。図１６は、図６から図１５に示されるステップに従って形成された、完成したＢＪＴを示す。図１７は、図６から図１５に示されるステップに従って形成された、完成したＢＪＴの代替的な実施形態を示す
図６に示されるように、高濃度ドープされた（ｎ＋）単結晶シリコン半導体サブコレクタすなわち基板４０２上に付着させたシリコン半導体材料の低濃度ドープされた（ｎ−）エピタキシャル層４０４内に、間隔を空けた複数のシャロー・トレンチ４０６ａ、４０６ｂ、４０６ｃ（まとめて４０６）が形成される。シャロー・トレンチ分離４０６には、分離酸化物４０８が充填される。シャロー・トレンチ分離（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）酸化物４０８は、酸化物４０８の表面をエピタキシャル層４０４の表面と同じ高さにするために、よく知られた共形の（ｃｏｎｆｏｒｍａｌ）酸化物付着および酸化物研磨ステップまたは他の方法を用いて適切に形成される。トレンチ４０６ｂと４０６ｃの間にある、層４０４の最も右側の直立部分すなわちメサ（ｍｅｓａ）４１０は、最終的には、基板４０２まで達するサブコレクタを形成することになり、これは、完成したＢＪＴのサブコレクタとなる。トレンチ４０６ａと４０６ｂの間にある、層４０４の最も左側の直立部分すなわちメサ４１２は、最終的には、完成したＢＪＴのコレクタを形成することになる。
必要に応じて、ディープ・トレンチ分離（図示せず）を形成することができる。必要に応じて、ＣＭＯＳ層（図示せず）を形成することができる。（例えば、特許文献１を参照のこと）。
エッチング停止材料の層（二酸化シリコンが好ましい）４１６および薄いポリシリコン層（図示せず）を、メサ４１０および４１２の表面上並びに分離酸化物４０８上に付着させる。この層の組によって、メサ４１０が後の処理から保護される。領域４１２および重なっているＳＴＩ４０６に対応する領域がフォトリソグラフィによって画定され、薄いポリシリコン層は、エッチングされ、薄いエッチング停止層４１６上で停止する。次いで、層４１６は、好ましくは希釈ＨＦなどのウェット・エッチング工程を用いてエッチングされ、メサ４１２の表面および隣接する酸化物４０８の一部の表面を露出させる。
次に、図７に示されるように、シリコン半導体材料の層４２０を、非選択的エピタキシャル付着技術を用いて、メサ４１２の表面上および隣接する分離酸化物４０８の露出部上に付着させる。層４２０は、酸化物４０８の上には多結晶材料として付着し、メサ４１２の表面上には（４２１で表される）単結晶材料として付着し、４１６上に残る薄いポリシリコン層の上にはポリシリコンとして付着する。層４２０は、ｎｐｎバイポーラ・デバイスにおいてはｐ型導電性を、およびｐｎｐバイポーラ・デバイスにおいてはｎ型導電性を持つようにドープされる。層４２０の一部４２１は、ＢＪＴのベースを形成することになる。層４２０はまた、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）を形成するために、シリコン・ゲルマニウム（ＳｉＧｅ）の合金を含む。この層４２０／４２１は、メサ４１２上、並びに、層４１６および４０８上で、約１０から５０ｎｍの厚さを有する。
層４２０（４２１）は、メサ４１２に隣接する酸化物領域４０８上、およびメサ４１０上に、それぞれ所望の多結晶領域および単結晶領域を形成する周知のいずれかのエピタキシャル付着技術を用いて、付着させることができる。好ましい手法は、低温エピタキシャル（ＬＴＥ）技術を用いて層４２０／４２１を付着させることである。ホウ素またはリンは、それぞれｐ型導電性ドーパントまたはｎ型導電性ドーパントとして用いることができ、５×１０１８から５×１０１９ｃｍ−３のドーピング濃度とすることができる。このように、付着層４２０／４２１は、単に付着ステップの間に周知の方法で適切な成分を導入することによって、ホウ素またはリンをドープしたシリコンまたはシリコン／ゲルマニウムから形成される。
層４２０／４２１の付着後、酸化物４２２および窒化物４２４の層を付着させる。これらの層は、半導体製造技術分野の当業者に周知の方法で付着させることができる。酸化物層４２２は、代替的に、周知の従来技術を用いて熱的に成長させることができる。酸化物層４２２は、典型的に約１０から２０ｎｍの厚さを有する。窒化物層４２４は、典型的に約１００から２００ｎｍの厚さを有する。
次に、図８に示されるように、窒化物４２４は、リソグラフィを用いてパターン形成され、酸化物４２２上で停止するまでエッチングされる。次いで、酸化物４２２は剥離され、エミッタ・マンドレル構造４２６が残される。エミッタ・マンドレル４２６は、典型的に約１００から２００ｎｍの高さと、典型的に約１００から２００ｎｍの幅とを有し、メサ４１２の上にある内部ベース４２１上の概ね中央に位置する。エミッタ・マンドレル４２６は、エッチングされた窒化物４２４（この図においては４２４´として示される）と、エッチングされた酸化物４２２（この図においては４２２´として示される）とを含む。
次に、図９に示されるように、内部ベース４２１は、エミッタ・マンドレル４２６をマスクとして用いて、ＲＩＥ（反応性イオンエッチング）またはウェット・エッチングによってエッチングされる。この結果、薄層化した内部ベース４２１（この図においては４２１´として示される）が得られる。これは、シリコン層４２０（この図においては４２０´として示される）の薄層化ももたらす。薄層化したＳｉＧｅ層４２１´は、内部ベースとなる。
次に、図１０に示されるように、応力層４５０をエピタキシャル成長させる。応力層は、シリコン４２０´上では４５０として示され、ＳｉＧｅ４２１´上では４５１として示される。応力層は、薄くした層４２１´の元の高さを越えることも含めて、少なくとも酸化物４２２の高さに戻るまで成長させ、いずれの場合にも該応力層は埋め込まれる。くぼみの寸法は、約５から２５ｎｍである。応力層の厚さは、約５から５０ｎｍとすることができる。応力層は、ｎｐｎバイポーラ・デバイスの場合には、内部ベースより大きい格子定数を有する。この場合には、シリコン・ベース４２１´に対しては、応力層はシリコン・ゲルマニウム（ＳｉＧｅ）であり、ＳｉＧｅベース４２１´に対しては、応力層は、Ｇｅ含有量がより高いＳｉＧｅである。一方、ｐｎｐバイポーラ・デバイスの場合には、応力層は、内部ベース４２１´より小さい格子定数を有する。この場合には、シリコン・ベース４２１´に対しては、応力層はシリコン・カーボン（ＳｉＣ）であり、ＳｉＧｅベース４２１´に対しては、応力層は、Ｇｅ含有量がより低いＳｉＧｅ、シリコン、またはシリコン・カーボンである。
次に、図１１に示されるように、酸化物４２８を付着させ、平坦化する。酸化物４２８は、エミッタ・マンドレル４２６の窒化物４２４と同じ厚さ（図の垂直方向）を有する。
次に、図１２に示されるように、選択的エッチングを用い、下層の酸化物４２２´をエッチング停止層として利用して、エミッタ・マンドレル４２６の窒化物４２４を除去し、その結果、酸化物４２８内に「エミッタ」開口４３２が得られる。このステップにおいて、開口４３２は、酸化物４２２´まで下方に延びる。開口４３２は、エミッタ・マンドレル４２６の幅と等しい幅（図の水平方向）を有する。窒化物スペーサ４３４が、開口部４３２の側壁上に形成される。スペーサ４３４は、典型的に約１０から５０ｎｍの厚さ（図の水平方向）を有する。この結果、側壁スペーサ４３４の間に、典型的に１００から２００ｎｍの幅を有するエミッタ開口が得られる。
次に、図１３に示されるように、下層の酸化物４２２´をエッチングして、エミッタ開口４３２中でベース層４２１´を露出させる。次いで、ポリシリコンを付着させる。（窒化物）ハード・マスク４３６を付着させる。窒化物ハード・マスク４３６は、リソグラフィを用いてパターン形成され、エッチングされる。次いで、窒化物ハード・マスク４３６を利用してポリシリコンをエッチングし、その結果、図１３に示されるエミッタ構造体４３０が得られる。Ｔ字形状のエミッタ構造体の垂直（直立）部分は、エミッタ開口４３２内にある。Ｔ字形状のエミッタ構造体の水平（横方向）部分は、酸化物４２８上に延びる。
次に、図１４に示されるように、ウェット・エッチング工程またはＲＩＥ工程を用いて、エミッタ構造体の張り出し（水平）部分の下以外の全体から、酸化物４２８をエッチングする。この図においては、残った酸化物は４２８´として示される。また図１４に示されるように、外部ベース領域層４２０´´／４５０´が、酸化物ハード・マスク付着、リソグラフィ、および酸化物層４１６上で停止するベース・ポリシリコンのＲＩＥエッチングによって、画定される。ハード・マスク酸化物および酸化物層４１６はいずれも後に除去され、その結果、図１４に示されるトランジスタ構造が得られる。
次に、図１５に示されるように、４３６、４３０、４２８´の構造体全体に、窒化物側壁スペーサ４３８が形成される。また図１５に示されるように、金属スパッタ付着、反応、および変換といった周知の工程によって、シリサイド層が形成される。シリサイドは、露出したシリコン上にのみ形成される。シリサイド４４０ａは、エミッタ４３０の左側にあるＳｉＧｅ４５０´／ポリシリコン４２０´´の部分に形成される。シリサイド４４０ｂは、エミッタ４３０の右側にあるＳｉＧｅ４５０´／ポリシリコン４２０´´の部分に形成される。シリサイドは、メサ４１０上の露出したシリコンの上には形成されるが、該メサ４１０に隣接する露出した酸化物層４０８の上には形成されない。
図１６に示される最終的なステップにおいて、酸化物誘電体４５２を付着させ、それぞれエミッタ、ベース、およびコレクタへのコンタクト４５４ｂ、４５４ｃ、および４５４ｄを形成することによって、ＢＪＴデバイス４００の処理が完了する。
図１７に示される代替的な実施形態においては、付加的なドープされたポリシリコン層４６０を応力層の上に付着させ、これが隆起した外部ベースの一部となる。この場合には、コレクタ−ベース間の寄生容量を増加させることなくポリシリコン層４６０のドーピング・レベルを高めることによって、ベース抵抗をさらに低減することができる。より具体的には、歪みＳｉＧｅ層の結晶領域は、ポリシリコン層４６０からコレクタ領域４１２へのドーパント拡散を低減させる。ドーパント拡散の低減は、Ｓｉと比較してＳｉＧｅ内のホウ素の拡散係数が低いことの結果である。
シミュレーション結果
応力層を導入したシミュレーション結果は、図１８から図２０に示される。
図１８は、対象となるデバイス領域の半分の断面を示す。両軸は、距離をミクロンで示す。シミュレーション効率のために、デバイスの半分のみが示される。応力層は、ベース薄膜の上にある。横方向応力を表す等応力線が構造体内に示される。エミッタ層の垂直部分の下では、横方向応力は、ベース薄膜とエミッタ薄膜との間の界面近くに大きな応力を伴う圧縮性のものである。応力層の下では、ベース層には、同様に表面近くで大きさが最大になる張力がかかっている。
応力層を導入したシミュレーション結果は、図１８から図２０に示される。
図１８は、対象となるデバイス領域の半分の断面を示す。両軸は、距離をミクロンで示す。シミュレーション効率のために、デバイスの半分のみが示される。応力層は、ベース薄膜の上にある。横方向応力を表す等応力線が構造体内に示される。エミッタ層の垂直部分の下では、横方向応力は、ベース薄膜とエミッタ薄膜との間の界面近くに大きな応力を伴う圧縮性のものである。応力層の下では、ベース層には、同様に表面近くで大きさが最大になる張力がかかっている。
図１９は図１８と同じ構造であるが、等応力線は垂直方向応力を表している。両軸は、距離をミクロンで示す。ここでは、エミッタ薄膜の下のベース薄膜には、表面近くで大きさが最大になる垂直方向の張力がかかっている。
図２０は、図１８および図１９に示される「ｅＳｉＧｅ材料」の表面より１０ｎｍ下方の「カットライン（ｃｕｔｌｉｎｅ）」位置における応力のグラフを示す。水平軸はミクロン単位の距離であり、垂直軸はＭＰａ単位の圧力である（例えば、０ミクロンの位置では、Ｓｘｘは約３７５ＭＰａである）。正の引っ張り歪み値は張力を表し、一方、負の値は圧縮を表す。図１８および図１９においてｅＳｉＧｅとして表示される埋め込まれたＳｉＧｅの縁部は、０．１４ミクロンに位置し、この図においては縦の点線で表されている。
２つの図１８および図１９は、横方向応力（ＳＸＸ）および垂直方向応力（ＳＹＹ）を表しており、このデバイスの内部に垂直方向の引っ張り歪みと横方向の圧縮歪みとが存在することが理解できる。
このことは、応力層が、このデバイスの内部に垂直方向の引っ張り歪みと横方向の圧縮歪みとを生じさせる望ましい特性を有することを示す。
本発明は、主にｎ型（ｎｐｎ：ｎｐｎ）ＢＪＴに関して説明した。上記の教示を考慮すると、本発明に最も関係の深い当業者であれば、ｐ型（ｐｎｐ）ＢＪＴの場合には、正孔と電子が逆になり（相互に代替され）、引っ張り歪みと圧縮歪みが逆になり、内部ベースより高い格子定数ではなく低い格子定数を持つ応力層が利用されることが分かるであろう。また、上述のように、より高いＧｅ含有量（ｎｐｎの場合）およびより低いＧｅ含有量（ｐｎｐの場合）が考えられる。したがって、本発明に関して言えば、これらは、（請求項がカバーする範囲を解釈する目的で）等価であるとみなされるべきである。
特定の好ましい１つまたは複数の実施形態に関連して本発明を示し、説明したが、当業者であれば、本明細書および添付図面を読んで理解すると、特定の等価な変更および修正を思い付くであろう。特に上述の要素（アセンブリ、デバイス、回路など）によって実現される様々な機能に関して、こうした要素を説明するのに用いられる（「意味する」と言う場合も含む）用語は、ここで説明される本発明の例示的な実施形態における機能を実現する開示された構造とは構造的に等価ではない場合であっても、特に示されない限り、説明される要素の特定の機能を実現する（すなわち、機能的に等価である）いずれかの要素に対応することが意図されている。さらに、幾つかの実施形態の１つのみに関連して本発明の特定の特徴を開示したが、こうした特徴は、いずれかの所与のまたは特定の用途について望ましいかまたは有利である場合には、他の実施形態の１つまたは複数の特徴と組み合わせることができる。
２００ 従来のＢＪＴ
２０２ コレクタ領域
２０４ ベース薄膜
２２０ 本発明に係るＢＪＴ
４００ 本発明に係るＢＪＴ
４０２ 基板
４０４ エピタキシャル層
４０６ａ、４０６ｂ、４０６ｃ シャロー・トレンチ
４０８ シャロー・トレンチ分離酸化物
４１０、４１２ メサ
４１６ エッチング停止層
４２０、４２０´、４２１、４２１´ シリコン層
４２０´´ 外部ベース領域
４２２、４２２´ 酸化物層
４２４、４２４´ 窒化物層
４２６ エミッタ・マンドレル
４２８、４２８´ 酸化物層
４３０ エミッタ構造体
４３２ エミッタ開口
４３４ 側壁スペーサ
４３６ ハード・マスク
４３８ 窒化物側壁スペーサ
４４０ａ、４４０ｂ、４４０ｃ シリサイド層
４５０、４５１ 応力層
４５０´ 外部ベース領域
４５２ 酸化物誘電体
４５４ｂ、４５４ｃ、４５４ｄ コンタクト
４６０ ポリシリコン層
２０２ コレクタ領域
２０４ ベース薄膜
２２０ 本発明に係るＢＪＴ
４００ 本発明に係るＢＪＴ
４０２ 基板
４０４ エピタキシャル層
４０６ａ、４０６ｂ、４０６ｃ シャロー・トレンチ
４０８ シャロー・トレンチ分離酸化物
４１０、４１２ メサ
４１６ エッチング停止層
４２０、４２０´、４２１、４２１´ シリコン層
４２０´´ 外部ベース領域
４２２、４２２´ 酸化物層
４２４、４２４´ 窒化物層
４２６ エミッタ・マンドレル
４２８、４２８´ 酸化物層
４３０ エミッタ構造体
４３２ エミッタ開口
４３４ 側壁スペーサ
４３６ ハード・マスク
４３８ 窒化物側壁スペーサ
４４０ａ、４４０ｂ、４４０ｃ シリサイド層
４５０、４５１ 応力層
４５０´ 外部ベース領域
４５２ 酸化物誘電体
４５４ｂ、４５４ｃ、４５４ｄ コンタクト
４６０ ポリシリコン層
Claims (4)
- コレクタ領域と、
前記コレクタ領域の上に配置されたベース層と、
前記ベース層の上に形成されたエミッタ構造体と、
前記エミッタ構造体に隣接して配置され、少なくとも一部が前記ベース層内に埋め込まれた応力層とを備え、
前記応力層が、前記ベース層内に形成された内部ベースの上に配置され、
前記内部ベースはシリコンからなり、
ｎｐｎバイポーラ・デバイスの場合には、前記応力層は、シリコン・ゲルマニウムからなり、前記内部ベースより大きい格子定数を有し、
ｐｎｐバイポーラ・デバイスの場合には、前記応力層は、シリコン・カーボンからなり、前記内部ベースより小さい格子定数を有する、バイポーラ・デバイス。 - コレクタ領域と、
前記コレクタ領域の上に配置されたベース層と、
前記ベース層の上に形成されたエミッタ構造体と、
前記エミッタ構造体に隣接して配置され、少なくとも一部が前記ベース層内に埋め込まれた応力層とを備え、
前記応力層が、前記ベース層内に形成された内部ベースの上に配置され、
前記内部ベースはシリコンからなり、
ｎｐｎバイポーラ・デバイスの場合には、前記応力層が、シリコン・ゲルマニウムからなり、前記内部ベース内に垂直方向の引っ張り歪みを生じさせて該内部ベースにおける電子移動度を増加させ、該内部ベース内に水平方向の圧縮歪みを生じさせて該内部ベースにおける正孔移動度を増加させ、
ｐｎｐバイポーラ・デバイスの場合には、前記応力層が、シリコン・カーボンからなり、前記内部ベース内に垂直方向の圧縮歪みを生じさせて該内部ベースにおける正孔移動度を増加させ、該内部ベース内に水平方向の引っ張り歪みを生じさせて該内部ベースにおける電子移動度を増加させる、バイポーラ・デバイス。 - コレクタ領域と、
前記コレクタ領域の上に配置されたベース層と、
前記ベース層の上に形成されたエミッタ構造体と、
前記エミッタ構造体に隣接して配置され、少なくとも一部が前記ベース層内に埋め込まれた応力層とを備え、
前記応力層が、前記ベース層内に形成された内部ベースの上に配置され、
前記内部ベースはシリコン・ゲルマニウムからなり、
前記応力層は、シリコンまたはシリコン・カーボンからなり、前記内部ベースより小さい格子定数を有する、ｐｎｐバイポーラ・デバイス。 - コレクタ領域と、
前記コレクタ領域の上に配置されたベース層と、
前記ベース層の上に形成されたエミッタ構造体と、
前記エミッタ構造体に隣接して配置され、少なくとも一部が前記ベース層内に埋め込まれた応力層とを備え、
前記応力層が、前記ベース層内に形成された内部ベースの上に配置され、
前記内部ベースはシリコン・ゲルマニウムからなり、
前記応力層が、シリコンまたはシリコン・カーボンからなり、前記内部ベース内に垂直方向の圧縮歪みを生じさせて該内部ベースにおける正孔移動度を増加させ、該内部ベース内に水平方向の引っ張り歪みを生じさせて該内部ベースにおける電子移動度を増加させる、ｐｎｐバイポーラ・デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/931,660 US7102205B2 (en) | 2004-09-01 | 2004-09-01 | Bipolar transistor with extrinsic stress layer |
| US10/931660 | 2004-09-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006074040A JP2006074040A (ja) | 2006-03-16 |
| JP5107512B2 true JP5107512B2 (ja) | 2012-12-26 |
Family
ID=35941887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005247839A Expired - Fee Related JP5107512B2 (ja) | 2004-09-01 | 2005-08-29 | 外部応力層を持つバイポーラ・トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7102205B2 (ja) |
| JP (1) | JP5107512B2 (ja) |
| CN (1) | CN100407442C (ja) |
| TW (1) | TW200623392A (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7329941B2 (en) * | 2004-07-20 | 2008-02-12 | International Business Machines Corporation | Creating increased mobility in a bipolar device |
| US7262484B2 (en) * | 2005-05-09 | 2007-08-28 | International Business Machines Corporation | Structure and method for performance improvement in vertical bipolar transistors |
| US8407634B1 (en) * | 2005-12-01 | 2013-03-26 | Synopsys Inc. | Analysis of stress impact on transistor performance |
| US7342293B2 (en) * | 2005-12-05 | 2008-03-11 | International Business Machines Corporation | Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same |
| JP2007250903A (ja) * | 2006-03-16 | 2007-09-27 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| EP2014237B1 (en) * | 2006-04-18 | 2012-05-16 | Panasonic Corporation | Ultrasonograph |
| US7888745B2 (en) * | 2006-06-21 | 2011-02-15 | International Business Machines Corporation | Bipolar transistor with dual shallow trench isolation and low base resistance |
| US7772676B2 (en) * | 2006-06-23 | 2010-08-10 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| JP2008041899A (ja) * | 2006-08-04 | 2008-02-21 | Toshiba Corp | 半導体装置 |
| KR100817403B1 (ko) * | 2006-11-20 | 2008-03-27 | 전북대학교산학협력단 | 반도체 소자 구조 및 그 제조 방법 |
| US7557010B2 (en) * | 2007-02-12 | 2009-07-07 | Agere Systems Inc. | Method to improve writer leakage in a SiGe bipolar device |
| KR101007242B1 (ko) * | 2007-02-22 | 2011-01-13 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7964465B2 (en) * | 2008-04-17 | 2011-06-21 | International Business Machines Corporation | Transistors having asymmetric strained source/drain portions |
| US7982269B2 (en) * | 2008-04-17 | 2011-07-19 | International Business Machines Corporation | Transistors having asymmetric strained source/drain portions |
| EP2315238B1 (en) * | 2009-10-26 | 2012-06-20 | Nxp B.V. | Heterojunction Bipolar Transistor |
| CN102082172B (zh) * | 2009-11-26 | 2013-04-24 | 上海华虹Nec电子有限公司 | 应用锗硅工艺的多晶三极管及其制作方法 |
| CN101866947A (zh) * | 2010-05-12 | 2010-10-20 | 上海宏力半导体制造有限公司 | 硅锗异质结双极型晶体管 |
| US20120313146A1 (en) | 2011-06-08 | 2012-12-13 | International Business Machines Corporation | Transistor and method of forming the transistor so as to have reduced base resistance |
| US8603883B2 (en) * | 2011-11-16 | 2013-12-10 | International Business Machines Corporation | Interface control in a bipolar junction transistor |
| US9817928B2 (en) | 2012-08-31 | 2017-11-14 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
| US9190346B2 (en) | 2012-08-31 | 2015-11-17 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
| CN103000674B (zh) * | 2012-12-14 | 2017-04-12 | 复旦大学 | 一种晶体管及其制造方法 |
| WO2014089813A1 (zh) * | 2012-12-14 | 2014-06-19 | 复旦大学 | 一种晶体管及其制造方法 |
| US8847324B2 (en) | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
| US9379018B2 (en) | 2012-12-17 | 2016-06-28 | Synopsys, Inc. | Increasing Ion/Ioff ratio in FinFETs and nano-wires |
| US8975146B2 (en) * | 2013-05-01 | 2015-03-10 | International Business Machines Corporation | Trench isolation structures and methods for bipolar junction transistors |
| CN104425577B (zh) * | 2013-08-30 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 自对准锗硅异质结双极型三极管器件及其制造方法 |
| CN104900686B (zh) * | 2014-03-03 | 2018-10-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
| US9608096B1 (en) | 2015-10-02 | 2017-03-28 | Globalfoundries Inc. | Implementing stress in a bipolar junction transistor |
| US9825157B1 (en) | 2016-06-29 | 2017-11-21 | Globalfoundries Inc. | Heterojunction bipolar transistor with stress component |
| US10964796B2 (en) * | 2017-02-08 | 2021-03-30 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with stress material for improved mobility |
| US10847409B2 (en) * | 2018-09-27 | 2020-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US11145725B2 (en) * | 2019-09-23 | 2021-10-12 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistor |
| US11721722B2 (en) | 2021-08-27 | 2023-08-08 | Globalfoundries U.S. Inc. | Bipolar junction transistors including a stress liner |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766981B2 (ja) * | 1987-03-26 | 1995-07-19 | 日本電気株式会社 | 赤外線センサ |
| JPH04179235A (ja) * | 1990-11-14 | 1992-06-25 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JP3085553B2 (ja) * | 1991-11-20 | 2000-09-11 | 日本電信電話株式会社 | 半導体装置の表層構造 |
| JPH06275814A (ja) * | 1993-03-17 | 1994-09-30 | Sankyo Seiki Mfg Co Ltd | 半導体材料 |
| JP3326427B2 (ja) * | 1996-09-17 | 2002-09-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| FR2804247B1 (fr) * | 2000-01-21 | 2002-04-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
| US20030199153A1 (en) * | 2000-01-27 | 2003-10-23 | Kovacic Stephen J. | Method of producing SI-GE base semiconductor devices |
| US6852602B2 (en) * | 2001-01-31 | 2005-02-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor crystal film and method for preparation thereof |
| JP4569026B2 (ja) * | 2001-03-30 | 2010-10-27 | 信越半導体株式会社 | 半導体基板及びその製造方法 |
| US7060582B2 (en) * | 2001-06-05 | 2006-06-13 | Sony Corporation | Adjusting the germanium concentration of a semiconductor layer for equal thermal expansion for a hetero-junction bipolar transistor device |
| JP2003151987A (ja) * | 2001-11-19 | 2003-05-23 | Mitsubishi Heavy Ind Ltd | 半導体基板、及び、半導体基板の製造方法 |
| JP4182177B2 (ja) * | 2002-10-30 | 2008-11-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7101742B2 (en) * | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
| US7005359B2 (en) * | 2003-11-17 | 2006-02-28 | Intel Corporation | Bipolar junction transistor with improved extrinsic base region and method of fabrication |
-
2004
- 2004-09-01 US US10/931,660 patent/US7102205B2/en active Active
-
2005
- 2005-08-29 JP JP2005247839A patent/JP5107512B2/ja not_active Expired - Fee Related
- 2005-08-30 CN CN2005100978284A patent/CN100407442C/zh active Active
- 2005-08-31 TW TW094129854A patent/TW200623392A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN100407442C (zh) | 2008-07-30 |
| CN1763968A (zh) | 2006-04-26 |
| TW200623392A (en) | 2006-07-01 |
| US20060043529A1 (en) | 2006-03-02 |
| US7102205B2 (en) | 2006-09-05 |
| JP2006074040A (ja) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5107512B2 (ja) | 外部応力層を持つバイポーラ・トランジスタ | |
| US7741186B2 (en) | Creating increased mobility in a bipolar device | |
| US7803718B2 (en) | BiCMOS performance enhancement by mechanical uniaxial strain and methods of manufacture | |
| JP4448462B2 (ja) | バイポーラ・トランジスタの製作方法 | |
| KR101436129B1 (ko) | 스트레스형 전계효과 트랜지스터 및 그 제조방법 | |
| JP5100137B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4847152B2 (ja) | 半導体装置とその製造方法 | |
| CN107546264B (zh) | 具有应力分量的异质接面双极晶体管 | |
| JP2001223224A (ja) | ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベース形成方法 | |
| JP2008227026A (ja) | 半導体装置の製造方法 | |
| JPWO2007034553A1 (ja) | 半導体装置およびその製造方法 | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| WO2007036998A1 (ja) | 半導体装置及びその製造方法 | |
| US9704967B2 (en) | Heterojunction bipolar transistor | |
| JP2002057329A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| US7479422B2 (en) | Semiconductor device with stressors and method therefor | |
| JP2005005580A (ja) | 半導体装置 | |
| US11955536B2 (en) | Semiconductor transistor structure and fabrication method thereof | |
| KR100760912B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| WO2006109221A2 (en) | Lateral bipolar transistor | |
| JP2006310590A (ja) | 半導体装置及びその製造方法 | |
| JPH11307771A (ja) | 半導体装置及びその製造方法 | |
| CN116053279A (zh) | 一种半导体器件及其制造方法 | |
| KR20070032388A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP2005268261A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120410 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |