JP5105898B2 - シリコン系薄膜の成膜方法 - Google Patents

シリコン系薄膜の成膜方法 Download PDF

Info

Publication number
JP5105898B2
JP5105898B2 JP2007040870A JP2007040870A JP5105898B2 JP 5105898 B2 JP5105898 B2 JP 5105898B2 JP 2007040870 A JP2007040870 A JP 2007040870A JP 2007040870 A JP2007040870 A JP 2007040870A JP 5105898 B2 JP5105898 B2 JP 5105898B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
thin film
film
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007040870A
Other languages
English (en)
Other versions
JP2008205279A (ja
Inventor
貞次 若松
正志 菊池
洋介 神保
久三 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007040870A priority Critical patent/JP5105898B2/ja
Publication of JP2008205279A publication Critical patent/JP2008205279A/ja
Application granted granted Critical
Publication of JP5105898B2 publication Critical patent/JP5105898B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、プラズマを用いて原料ガスを分解して基板上に薄膜を形成するプラズマCVDに関する技術に関し、特に太陽電池等に用いるアモルファスシリコン薄膜の成膜に適用可能な技術に関する。
従来より、アモルファスシリコン(A−Si)は、シリコンをその半導体層とした薄膜太陽電池などのデバイスや液晶ディスプレイ(LCD)や有機エレクトロルミネッセンス(OLED)などのデバイスの画素部の素子回路として使用されている、TFTの材料として用いられている。
このようなアモルファスシリコン膜を基板上に形成する方法としては、以前からプラズマCVD装置を使用したプラズマCVD法が用いられている。
図5の符号101は従来技術の成膜装置(プラズマCVD装置)の概略構成を示している。
この成膜装置101は、真空フランジ102と真空チャンバー103からなる真空処理槽104を有している。ここで、真空フランジ102は、絶縁フランジ109によって接地電位に対してフローティング状態にされている。
真空処理槽104内部の天井部分にはシャワーヘッド105が配置されシャワーヘッド105にはシャワープレート106が取り付けられている。
一方、真空処理槽104内部の底部には、基板110を載置保持するサセプタ107が配置されている。なお、サセプタ107内には、加熱用のヒータ108が内蔵されている。
また、真空処理槽104の外部には、ガス供給系111が配置され、このガス供給系111からシャワーヘッド105内部に原料ガスを供給するように構成されている。
なお、この例では、真空処理槽104の外部にフッ素ガス供給系112と外部プラズマ源113が設けられ、この外部プラズマ源113でフッ素ガスを分解し、これによるフッ素ラジカルを真空処理槽104内の成膜空間に供給するように構成されている。
また、シャワーヘッド105内部には、同図に示すように、公知のリフレクタ板114が設けられている。
さらに、高周波電源132及びこれに対応する整合器131の組み合わせからなる電源供給部130が設けられている。この電源供給部130は、真空フランジ102の本体の中心1点を介してシャワーヘッド105に接続され更にシャワープレート106に接続されている。
この成膜装置101を用いて基板110表面に薄膜を形成するには、真空排気系120を動作させ、真空処理槽104内を真空雰囲気にした後、この真空雰囲気を維持したまま基板110をサセプタ107上に保持させる。
シャワープレート106には複数の放出口106aが設けられており、ガス供給系111からシャワーヘッド105の内部空間に原料ガス140を供給すると、放出ロ106aから放出された原料ガス140が基板110に向って放出される。
ここで、電源供給部130を起動し、サセプタ107と真空処理槽104とを接地電位に置いた状態で、真空フランジ102を介してシャワーヘッド105に高周波電圧を印加すると、シャワープレート106の放出ロ106aから放出された原料ガス140は、シャワープレート106をカソードとし基板ホルダ(図示せず)をアノードとする容量結合方式(CCP方式)のグロー放電現象が発生しこれにより真空処理槽104の内部空間において活性化する。
この状態では、基板110はサセプタ107に内蔵されたヒータ108によって予め所定温度に加熱されており、活性化した原料ガス140が基板110表面に到達すると、加熱によって原料ガス140が反応し、基板110表面に反応生成物が堆積する。
ここで、例えば原料ガス140がモノシランと水素とを含む場合には、反応生成物として多量の水素を含有したシリコンが堆積して基板110表面にアモルファスシリコン膜が形成される。
なお、この従来技術では、フッ素ガス供給系112と外部プラズマ源113を設け、外部プラズマ源113でフッ素ガスを分解し、これによるフッ素ラジカルを成膜空間に供給することでシリコン系堆積物を昇華除去し、成膜空間の清浄性を保つようにしている。
このような従来のプラズマCVD法では通常13.56MHzを発振周波数とする高周波電源を使用することが一般的である(例えば、特許文献1〜3参照)。プラズマCVD装置で量産に対応できる成膜速度を得るには、成膜空間の圧力を100Pa〜300Paにすることが多く、この圧力条件においては電圧が印加されるシャワープレート106と接地電極であるサセプタ107の間の電極間距離は、15〜25mm程度にすることが一般的である。
このような成膜空間で一様の密度のプラズマを生成するためには、放電電極間の平行さが求められており、長期間に亘って加熱される板状金属部材(多くの場合はアルミニウム製)を平行に保つような加工を施すことは難しく、特に昨今の各辺の長さが2〜3m程度の矩形状基板面積の部材に対しては著しく困難である。
そして、このような例えば放電電極に1.5mmの歪みが生じた場合、本来の15mmという電極間距離に対し、相対的な誤差が10%にもなってしまう。
また、13.56MHzという高周波を発振周波数とすることは昨今のLCDや太陽電池の生産に使用される基板の大型化に伴う装置の大型化による、カソードとしてのシャワープレートの面積増大により、電極面内の電位も不均一性が増大し、従来の高周波電圧の印加方法では原料ガスを均一に活性化することが原理的に困難になっている。これは高周波特有の定在波の存在に起因する問題である。
また従来技術の方式では、電極間空間のほぼ全領域にプラズマが生成されるため、高周波印加電極と基板を置いた接地電極の両方にほぼ同量の堆積がなされる。
その結果、基板表面への堆積効率はおよそ50%程度に過ぎず、しかも基板表面以外ヘの堆積物除去のためのフッ素ラジカルによる除去時間が多く必要であり、生産効率性を落とす大きな要因になっている。
またプラズマCVDに使用するフッ素系ガスとしては一般的に三フッ化窒素ガス(NF3)が使用されるが、この種のガスは地球温暖化に悪影響を及ぼし、またガス自体が非常に高価であることも問題である。
特許第3563092号公報 特開平4−234121号公報 特開平5−16296号公報
本発明は上記従来技術の課題を考慮してなされたもので、その目的とするところは、膜特性が均一で、かつ、効率良く成膜及び装置のメンテナンスを行うことが可能なプラズマCVD技術を提供することにある。
また、本発明の他の目的は、地球温暖化に悪影響を及ぼすフッ素系ガスの消費量を削減可能なプラズマCVD技術を提供することにある。
上記目的を達成するためになされた請求項1記載の発明は、真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマCVD法によって成膜する薄膜の成膜方法であって、前記原料ガスとしてシリコンを含有するガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して100kHz以上1MHz以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上にシリコン系薄膜を成膜する工程を有し、前記基板配置電極は、ヒータを内蔵するサセプタ本体上に密着して設けられた平板状の絶縁板上に密着して設けられ、当該基板配置電極上に配置された前記基板を前記ヒータによって200〜300℃に加熱しながらアモルファスシリコン膜を形成するものである。
請求項2記載の発明は、請求項1記載の発明において、前記対向電極が接地電位となるように制御するものである。
請求項3記載の発明は、請求項1又は2のいずれか1項記載の発明において、前記原料ガスとして、ボロン又はリンを含有させた原料ガスを用いるものである
従来技術では、放電電極間への印加電圧は13.56MHzなどの高周波であり、放電電極間距離が20mm程度と近く、両電極近傍の薄いシースを除き、電極間のほぼ全域でグロー放電が生成される。このためグロー放電で分解されたラジカル種は基板表面と対向電極表面にほぼ50%づつ堆積する。
一方、本発明のように、放電電極のうち基板配置電極への印加電圧を100kHz以上1MHz以下にした場合、基板配置電極近傍にプラズマ放電が張り付く(偏在する)現象が見られる。その結果、本発明によれば、基板近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板表面に堆積を行うことができる。
このように基板配置電極近傍にプラズマが張り付くのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くなること、また質量の大きいイオンも低周波数に追従して振動することが主な理由と考えている。
また、本発明によれば、基板配置電極近傍へのプラズマの張り付きにより、成膜材料の堆積が基板表面に対して積極的に行われることから、成膜ガス噴出に起因する電極や真空処理槽内壁への成膜材料の付着の削減が可能になる。
このため、デバイス量産装置で従来行われていたNF3など温暖化ガスを使用した内部クリーニング作業の時間及び温暖化ガスの消費量が大幅に削減でき、地球環境悪化防止への貢献及び装置の運転費用の削減につながる。
さらに、印加電圧の周波数が従来の13.56MHzよりも1/10以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、放電電極間距離を広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として3m×3mサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
本発明において、当該成膜中に当該基板を加熱するようにすれば、シリコン系薄膜の導電性や膜内部の分子結合状態を制御することができる。
本発明において、例えば、シリコン太陽電池を作成する場合等において、原料ガスにボロン(ホウ素)を添加すれば、p型シリコン半導体層形成することができる。
また、原料ガスにリンを添加すれば、n型シリコン半導体層形成することができる。
そして、本発明に係る成膜装置によれば、上述したように均一なプラズマを生成して均一なシリコン系薄膜を効率良く成膜可能で、しかもメンテナンスが容易なプラズマCVD装置を提供することができる。
本発明によれば、膜特性が均一で、かつ、効率良く成膜及び装置のメンテナンスを行うことが可能なプラズマCVD技術を提供することができる。
また、本発明によれば、地球温暖化に悪影響を及ぼすフッ素系ガスの消費量を削減可能なプラズマCVD技術を提供することができる。
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
図1は、本発明に係る成膜装置の実施の形態の概略断面構成図である。
図1に示すように、本実施の形態の成膜装置1は、真空排気系20に接続され金属材料(アルミニウム等)から構成される真空処理槽2を有している。ここで、真空処理槽2は、接地電位となるようにその電位が設定されている。
真空処理槽2内部の天井部分にはシャワーヘッド3が配置され、このシャワーヘッド3には、後述する真空処理槽2底部のサセプタ5と対向するようにシャワープレート(放電電極)4が取り付けられている。このシャワープレート4には、多数の微細な放出口4aが設けられている。
なお、本実施の形態の場合、シャワープレート4は接地電位に設定されるため、温水循環方式の他、電気的な加熱手段によって加熱するように構成することもできる。
そして、真空処理槽2外部に設けられたガス供給系11からシャワーヘッド3内部に原料ガス(例えば、SiH4)を供給するように構成されている。
なお、シャワーヘッド3内部には、同図に示すように、リフレクタ板14が設けられている。
また、本実施の形態では、真空処理槽2の外部にフッ素ガス供給系12と外部プラズマ源13が設けられ、フッ素ガス供給系12から供給されたフッ素ガスを外部プラズマ源13で分解し、これによるフッ素ラジカルを、上述のシャワーヘッド3を介して真空処理槽2内の成膜空間に供給するように構成されている。
これは、シリコン系堆積物を昇華除去し、成膜空間の清浄性を保つためのものである。すなわち、この処理はシャワープレート4表面への堆積物が基板10表面に剥がれ落ち、異物となることを防止することを主な目的としており、液晶ディスプレイの量産装置などにおいては、代表的には数枚〜10数枚の基板を成膜処理する毎に行われる。
また、真空処理槽2内部の底部には、基板10を載置保持するサセプタ5が配置されている。
本実施の形態の場合、サセプタ5は、ヒータ7を内蔵する金属製のサセプタ本体6上に平板状の絶縁板8が密着して設けられ、さらに、この絶縁板8上に平板状の金属製の基板配置電極(放電電極、印加電極)9が密着して設けられている。
本発明の場合、特に限定されることはないが、フッ素による腐食が少ない観点からは、絶縁板8の材料としては、例えば、アルミナ(酸化アルミニウム)を用いることが好ましい。
この場合、基板10の加熱温度との関係にもよるが、基板10への熱伝導効率等を考慮すると、絶縁板8の厚さは、5〜10mmに設定することが好ましい。すなわち、絶縁板8の厚さが10mmより大きくなると、基板10に対する熱伝導効率が悪くなるおそれがある。他方、絶縁板8の厚さが5mmより薄くなると、静電容量の増大に起因する電力のロスの問題や、取り扱い時における破損の問題が発生するおそれがある。
また、本発明の場合、特に限定されることはないが、良好な熱伝導、低抵抗、高腐食耐性の観点からは、基板配置電極9の材料としては、例えば、アルミニウムを用いることが好ましい。
ここで、基板配置電極9は、交流電源31及びこれに対応する整合器32の組み合わせからなる電源供給部30に接続され、この電源供給部30から基板配置電極9に対して後述する低周波交流電圧を印加するようになっている。
一方、本発明の場合、放電電極のうち電圧を印加する電極に対する電圧の周波数が従来のMHz帯からkHz帯に低下するため、従来技術に比べて放電電極間の距離は大きくなる。
この場合、特に限定されることはないが、後述する100kHz以上1MHz以下の低周波交流電圧を印加する条件においては、放電電極であるシャワープレート4と基板配置電極9とを、30〜150mmのほぼ平行間隔に設定することが好ましい。
このような構成を有する本実施の形態の成膜装置1を用いて基板10表面に薄膜を形成するには、真空排気系20を動作させ、真空処理槽内を真空雰囲気にした後、この真空雰囲気を維持したまま基板10をサセプタ5の基板配置電極9上に載置保持させる。
そして、ガス供給系11からシャワーヘッド3の内部空間に原料ガスを供給し、シャワープレート4の放出ロ4aから放出された原料ガス40を基板10に向って導くようにする。
本発明の場合、特に限定されることはないが、アモルファスシリコン膜を形成する場合、汎用性の観点からは、シリコンを含有する原料ガスとしては、SiH4(モノシラン)ガス、Si26(ジシラン)ガス、これらに水素(H2)ガスを添加したガスを単独又は混合して用いることができる。
この他にも、シリコン窒化膜を形成する場合には、SiH4とNH3(アンモニア)、シリコン酸化膜を形成する場合には、SiH4とN2O(二酸化窒素)若しくはSiH4とO2(酸素)若しくはTEOS(テトラエトキシシラン)とO2(酸素)を用いてことができる。
また、上述した原料ガスに希釈ガス(例えば、Ar、N2)を添加したガスを用いることもできる。
なお、モノシランガスに対する水素ガスの流量を十分に大きく(10倍以上)すると、微結晶のシリコン薄膜を形成できることが本発明者らによって確認されている。
一方、本発明によって、SiH4とH2から得られるアモルファスシリコン膜は、真性半導体の特性を示す。
このため、例えば、シリコン太陽電池を作成する場合等において、原料ガスにボロン(ホウ素)を添加すれば、p型シリコン半導体層形成することができる。
また、原料ガスにリンを添加すれば、n型シリコン半導体層形成することができる。
本発明の場合、特に限定されることはないが、放電安定性、及び得られる成膜速度向上の観点からは、原料ガス40を導入した状態で、真空処理槽2内の圧力を、10Pa〜500Paに設定することが好ましく、より好ましくは、50Pa〜133Paである。
そして、この雰囲気下で電源供給部30を起動し、真空処理槽2内のシャワープレート4を接地電位に置いた状態で、基板配置電極9に対して電源供給部30から低周波交流電圧を印加する。
本発明では、上述したように、基板配置電極9に対して100kHz以上1MHz以下にする。
この場合、印加電圧の周波数が100kHzより小さいと、放電電極間においてグロー放電が生成しにくくなる。
他方、印加電圧の周波数が1MHzより大きいと、基板配置電極近傍にプラズマ放電が張り付く(偏在する)現象が起こりにくくなる。
そして、このような電圧の印加により、シャワープレート4の放出ロ4aから放出された原料ガス40は、基板配置電極9をカソードとしシャワープレート4をアノードとする容量結合方式(CCP方式)のグロー放電現象が発生し、これにより真空処理槽2内の基板配置電極9及びシャワープレート4間の空間において原料ガス40が活性化する。
ここで、基板10はサセプタ本体6内のヒータ7によって予め所定温度(200〜450℃)に加熱されており、活性化した原料ガス40が基板10表面に到達すると、加熱によってこの原料ガス40が反応し、基板10表面に反応生成物が堆積する。
ここで、例えば原料ガス40がシリコン含有ガス(例えば、SiH4)と希釈ガス(例えば、H2)とを有する場合には、反応生成物として多量の水素を含有したシリコンが基板10表面に堆積してアモルファスシリコン膜が形成される。
図2(a)(b)は、本発明の原理を示す説明図であり、図2(a)は、印加電極に13.56MHzの高周波電圧を印加した場合を示すもの、図2(b)は、印加電極に100kHz以上1MHz以下の低周波電圧を印加した場合を示すものである。
図2(a)に示すように、印加電極である基板配置電極9への印加電圧が高周波(13.56MHz等)の場合は、基板配置電極9と対向電極であるシャワープレート4間のほぼ全領域でグロー放電が生成される。このためグロー放電で分解されたラジカル種50aは基板10の表面とシャワープレート4の表面にそれぞれほぼ同量である50%程度の堆積がなされる。
一方、本実施の形態のように、印加電極である基板配置電極9への印加電圧を低周波(100kHz以上1MHz以下)にした場合には、基板配置電極9近傍にグロー放電によるプラズマが基板配置電極9側に偏在し、図2(b)に示すように、これにより基板配置電極9近傍にラジカル種50bが張り付く現象が見られる。
このように印加電極である基板配置電極9近傍にプラズマが偏在するのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くなること、また質量の大きいイオンも追従可能な低周波数でありイオンも振動すること等がその理由であると考えている。
このように、本実施の形態のように基板配置電極9に低周波電圧を印加することにより、基板10近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板10表面に堆積を行うことができる。
また、本実施の形態によれば、基板配置電極9近傍へのプラズマの張り付きにより、成膜材料の堆積が基板10表面に対して積極的に行われることから、原料ガス40噴出に起因する電極部分や真空処理槽2内壁への成膜材料の付着の削減が可能になる。
このため、デバイス量産装置で従来行われていたNF3など温暖化ガスを使用した内部クリーニング作業の時間及び温暖化ガスの消費量が大幅に削減でき、地球環境悪化防止への貢献及び装置の運転費用の削減につながる。
さらに、印加電圧の周波数が従来の13.56MHzよりも1/10以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、放電電極(基板配置電極9とシャワープレート4)間の距離を広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として3m×3mサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
図4は、本発明に係る成膜装置の他の実施の形態を示すの概略断面構成図であり、以下、上記実施の形態と共通する部分については、同一の符号を付しその詳細な説明を省略する。
図4に示すように、本実施の形態の成膜装置1Aは、真空処理槽2の内側壁に絶縁性の遮蔽部60が設けられ、これにより真空処理槽2の内側壁が覆われるようになっている。
この遮蔽部60は、基板配置電極9と真空処理槽2の内側壁との間の放電を確実に防止するためのものである。
このような観点からは、遮蔽部60の構成材料としては、例えば、酸化アルミニウムや石英からなるもの等を好適に用いることができる。
このような構成を有する本実施の形態によれば、上記実施の形態の効果に加えて、放電電極である基板配置電極9と真空処理槽2の内側壁との間の放電を確実に防止することができる。
その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態では、シャワープレートを上部側に配置し、基板配置電極を下部側に配置するようにしたが、本発明はこれに限られず、放電電極を傾斜させたり鉛直方向に向けることも可能である。
また、本発明において「基板」とは、平板状のガラス基板のみを示すものではなく、種々の形状・材質の成膜対象物を意味するものである。
さらに、本発明は太陽電池用のアモルファスシリコン膜の形成のみならず、種々の膜をCVDによって形成する場合に適用することができるものである。
以下、本発明の実施例を比較例とともに詳細に説明する。
<実施例1>
ここでは、基板サイズ2200×2400平方ミリメートル、ガラス基板へのアモルファスシリコン膜を形成する場合を例にとって説明する。
基板配置電極へのRF印加パワーは、4800Wとした。
成膜ガスとしては、SiH4(モノシラン)を、流量30slmの条件で使用した。また、放電電極間の距離は50mmとした。
上述の固定条件の下、成膜温度を200〜300℃、印加電圧の周波数を100〜2000kHzとして評価した。
その結果を図3に示す。なお、図3において、グラフの横軸は印加電圧の周波数を示し、縦軸は形成した膜の光照射時伝導度と非光照射時伝導度の比率を示す。
本実施例において、原料ガスがSiH4のみを用いて放電した場合、印加電圧の周波数が1MHz以上になると、本発明の特徴である、印加電極である基板配置電極側へのプラズマ貼り付き現象が見られなくなった。このため周波数は1MHz以下にする必要があると思料される。
一方、印加電圧の周波数が100kHz以下のときは、電源パワーと放電負荷の整合が難しく放電ができなかった。
図3に示すように、周波数100kHz〜1MHzの範囲で放電を行うと、アモルファスシリコン性能の目安である光照射時伝導度と非光照射時伝導度の比率は、ほぼ一定値を示した。この値は、印加電圧の周波数が高周波である13.56MHzの場合と、ほぼ同等の値であり、本実施例により、本発明の効果を確認することができた。
なお、成膜温度は200度以下のとき、アモルファスシリコンがぼそぼその膜になってしまい、評価することができなかった。
一方、成膜温度が200度以上では、温度を上げるほど性能の向上が確認できたが、基板加熱機能の性能制限上それ以上の温度での性能評価ができなかった。
<実施例2>
PIN型太陽電池を以下の手順で作成した。
基板としてガラス基板を使用し、基板表面温度を200℃に制御した。
この基板上には、別の成膜装置を使用して透明導電膜としてITO膜を成膜した。なお、ITO膜のほかにZnO膜などその他の透明な酸化系導電膜を使用してもよい。
次に、本発明による方法により、上記基板上にモノシラン及びホスフィン(PH3)を用いてn層を成膜し、次にモノシランを用いてi層を成膜し、さらに、モノシラン及びジボラン(B26)を用いてp層を成膜積層した。
この場合、膜厚は、p層20nm、i層300nm、n層50nmとした。
この成膜後、電極形成のため別の成膜装置を使用してアルミニウムからなるパターン電極を形成した。
このようにして製作したPIN型太陽電池デバイスに光照射したところ、電極間に電圧が発生し、太陽電池として機能することを確認した。
本発明に係る成膜装置の実施の形態の概略断面構成図 (a)(b):本発明の原理を示す説明図 放電電極に対する印加電圧の周波数変化と膜特性の関係を示すグラフ 本発明に係る成膜装置の他の実施の形態の概略断面構成図 従来技術に係る成膜装置の概略断面構成図
符号の説明
1…成膜装置 2…真空処理槽 3…シャワーヘッド 4…シャワープレート(放電電極) 5…サセプタ 6…サセプタ本体 7…ヒータ 8…絶縁板 9…基板配置電極(放電電極) 11…ガス供給系 30…電源供給部 31…交流電源 40…原料ガス

Claims (3)

  1. 真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマCVD法によって成膜する薄膜の成膜方法であって、
    前記原料ガスとしてシリコンを含有するガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して100kHz以上1MHz以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上にシリコン系薄膜を成膜する工程を有し、
    前記基板配置電極は、ヒータを内蔵するサセプタ本体上に密着して設けられた平板状の絶縁板上に密着して設けられ、当該基板配置電極上に配置された前記基板を前記ヒータによって200〜300℃に加熱しながらアモルファスシリコン膜を形成する薄膜の成膜方法。
  2. 請求項1記載の発明において、前記対向電極が接地電位となるように制御する薄膜の成膜方法。
  3. 請求項1又は2のいずれか1項記載の発明において、前記原料ガスとして、ボロン又はリンを含有させた原料ガスを用いる薄膜の成膜方法
JP2007040870A 2007-02-21 2007-02-21 シリコン系薄膜の成膜方法 Active JP5105898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007040870A JP5105898B2 (ja) 2007-02-21 2007-02-21 シリコン系薄膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007040870A JP5105898B2 (ja) 2007-02-21 2007-02-21 シリコン系薄膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2008205279A JP2008205279A (ja) 2008-09-04
JP5105898B2 true JP5105898B2 (ja) 2012-12-26

Family

ID=39782438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007040870A Active JP5105898B2 (ja) 2007-02-21 2007-02-21 シリコン系薄膜の成膜方法

Country Status (1)

Country Link
JP (1) JP5105898B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4870608B2 (ja) * 2007-04-12 2012-02-08 株式会社アルバック 成膜装置
JP4870615B2 (ja) * 2007-04-25 2012-02-08 株式会社アルバック プラズマcvd成膜装置およびプラズマcvd成膜方法
JPWO2012160718A1 (ja) * 2011-05-20 2014-07-31 株式会社島津製作所 薄膜形成装置
CN102677022B (zh) * 2012-01-04 2014-12-24 北京印刷学院 一种原子层沉积装置
CN102534570B (zh) * 2012-01-04 2014-02-19 北京印刷学院 一种等离子体增强化学气相沉积微晶硅薄膜的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254590A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2000286239A (ja) * 1999-03-30 2000-10-13 Rohm Co Ltd 半導体基板用プラズマ表面処理装置
JP2002110652A (ja) * 2000-10-03 2002-04-12 Rohm Co Ltd プラズマ処理方法およびその装置
JP2005166400A (ja) * 2003-12-02 2005-06-23 Samco Inc 表面保護膜

Also Published As

Publication number Publication date
JP2008205279A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
US20110272099A1 (en) Plasma processing apparatus and method for the plasma processing of substrates
JP2019515505A (ja) プラズマ処理チャンバでのインシトゥチャンバ洗浄効率向上のためのプラズマ処理プロセス
JP4557400B2 (ja) 堆積膜形成方法
JP5105898B2 (ja) シリコン系薄膜の成膜方法
JP2011023655A (ja) 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置
WO2015116430A1 (en) Gas confiner assembly for eliminating shadow frame
JP5377749B2 (ja) プラズマ生成装置
JP2004095953A (ja) 窒化シリコンの堆積膜形成方法
KR20130095119A (ko) 대기압 플라스마 발생 장치
JP4850762B2 (ja) 成膜方法
JPH07230960A (ja) プラズマcvd装置
JP2001214277A (ja) 堆積膜形成装置および堆積膜形成方法
JP2010161316A (ja) プラズマ処理装置
JPWO2009031520A1 (ja) プラズマ処理装置およびプラズマ処理方法ならびに半導体素子
KR101246859B1 (ko) 플라즈마 처리장치
JP4933979B2 (ja) 成膜装置のクリーニング方法
JP2001298020A (ja) セラミックヒータ及びそれを用いた成膜処理装置
KR20070094412A (ko) 이 중 열 차단 보호벽을 갖는 플라즈마 화학 증착 챔버
JP5817646B2 (ja) サンプルホルダ
JP4890313B2 (ja) プラズマcvd装置
TW201110828A (en) Plasma treatment apparatus
CN110832624A (zh) 等离子体处理方法及等离子体处理装置
JP4471887B2 (ja) プラズマプロセス装置
JP4778700B2 (ja) プラズマcvd方法及び装置
US6632284B2 (en) Apparatus and method for forming deposited film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110819

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120209

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

R150 Certificate of patent or registration of utility model

Ref document number: 5105898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250