JP4850762B2 - 成膜方法 - Google Patents
成膜方法 Download PDFInfo
- Publication number
- JP4850762B2 JP4850762B2 JP2007069874A JP2007069874A JP4850762B2 JP 4850762 B2 JP4850762 B2 JP 4850762B2 JP 2007069874 A JP2007069874 A JP 2007069874A JP 2007069874 A JP2007069874 A JP 2007069874A JP 4850762 B2 JP4850762 B2 JP 4850762B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- discharge
- film
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000151 deposition Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 151
- 239000010408 film Substances 0.000 claims description 59
- 238000012545 processing Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000007789 gas Substances 0.000 description 39
- 239000012636 effector Substances 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 23
- 238000012546 transfer Methods 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000003254 radicals Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- 238000010792 warming Methods 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Chemical Vapour Deposition (AREA)
- Photovoltaic Devices (AREA)
Description
本発明は、プラズマを用いて原料ガスを分解して基板上に薄膜を形成するプラズマＣＶＤに関する技術に関し、特に太陽電池等に用いるアモルファスシリコン薄膜を大型基板上に成膜可能な技術に関する。
従来より、半導体・薄型ディスプレイ・太陽電池製造デバイスの製造工程の薄膜形成においては、プラズマＣＶＤ法によって、アモルファスシリコン、シリコン窒化膜、シリコン酸化膜などのシリコン化合物を成膜するようにしている。
この場合、プラズマの生成方法としては、平行平板容量結合方式やコイル通電による誘導結合方式などがある。
平行平板容量結合方式では、１３．５６ＭＨｚなどの高周波電磁波によって、原料ガスのプラズマを生成して分解し、基板上に膜を堆積させる（例えば、特許文献１〜３参照）。
この場合、プラズマの生成方法としては、平行平板容量結合方式やコイル通電による誘導結合方式などがある。
平行平板容量結合方式では、１３．５６ＭＨｚなどの高周波電磁波によって、原料ガスのプラズマを生成して分解し、基板上に膜を堆積させる（例えば、特許文献１〜３参照）。
図７は、従来の平行平板容量結合方式のプラズマＣＶＤ装置の要部である電極部分を示す概略構成図である。
図７に示すように、平行平板容量結合方式では、高周波電源１３０によって高周波電圧が印加する高電圧印加電極１０１と、接地電位にする基板配置電極１０２をほぼ平行に対向させる必要がある。
そして、図示しない成膜室内の放電空間の圧力は、５０〜５００Ｐａ程度に調整し、放電電極間の距離ｄは、１０〜３０ｍｍに調整する。
図７に示すように、平行平板容量結合方式では、高周波電源１３０によって高周波電圧が印加する高電圧印加電極１０１と、接地電位にする基板配置電極１０２をほぼ平行に対向させる必要がある。
そして、図示しない成膜室内の放電空間の圧力は、５０〜５００Ｐａ程度に調整し、放電電極間の距離ｄは、１０〜３０ｍｍに調整する。
上記プロセスによって成膜が終わった基板は、新しい基板に入れ替える。このときの基板搬送の一例を説明する。
従来技術においては、下側に位置する基板配置電極１０２を下降させることによってホイストピン１０３が突出し、ホイストピン１０３によって基板１１０が基板配置電極１０２より上方に支持される。
従来技術においては、下側に位置する基板配置電極１０２を下降させることによってホイストピン１０３が突出し、ホイストピン１０３によって基板１１０が基板配置電極１０２より上方に支持される。
この状態で、真空ロボット（図示せず）のエンドエフェクター（図示せず）を基板配置電極１０２と基板１１０の間に進入させる。そして、真空ロボットなどによりエンドエフェクターを上昇させ、基板１１０をエンドエフェクターで持ちあげホイストピン１０３の上方に配置する。
この状態でエンドエフェクターを引き抜くことにより、成膜室から基板１１０を取り出す。成膜していない基板を成膜室内に搬入するときはこれとは逆のシーケンスを行う。
この種の平行平板容量結合方式の成膜方法においては、上述したように放電電極間の距離が１０〜３０ｍｍと狭いことから、真空ロボットなどを使用して基板を成膜チャンバーに搬入してこれら電極間に挿入するためには、挿入時に電極間距離を広げる必要がある。
この種の平行平板容量結合方式の成膜方法においては、上述したように放電電極間の距離が１０〜３０ｍｍと狭いことから、真空ロボットなどを使用して基板を成膜チャンバーに搬入してこれら電極間に挿入するためには、挿入時に電極間距離を広げる必要がある。
従来、このような動作を行うためには、印加側の電極あるいは接地側の電極に複雑かつ高価なモーターを用いた昇降機構を設ける必要があり、装置の複雑化を招く原因となる。
しかも、基板を配置する電極を昇降させるのには、１０数秒の時間が必要であり、量産効率の観点としては無駄な時間が発生している。
しかも、基板を配置する電極を昇降させるのには、１０数秒の時間が必要であり、量産効率の観点としては無駄な時間が発生している。
例えば、シリコン窒化膜が２００ｎｍ／分の成膜速度である場合、デバイス膜厚が２００ｎｍ必要なときの成膜時間は６０秒となり、従来技術では１枚の基板を成膜するのに、（１）電極を上昇し所定の成膜用電極間距離にするのに１０秒、（２）成膜時間が６０秒、（３）電極を下降し搬送用電極間距離にするのに１０秒かかる。
このように、従来技術では、成膜の際に、成膜正味時間に対して２０秒程度のロスがあり、このロスが成膜に要する全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になる。
また、基板の大型化により、エンドエフェクターのたわみ量が大きくなっている。このため、エンドエフェクターに保持された基板を高電圧を印加する高電圧印加電極１０１と、ホイストピン１０３上端の間に挿入することが困難となる。このために基板配置電極１０２の昇降手段とは別にホイストピン１０３の昇降手段を設けることも考えられるが、その場合には装置が複雑化する。
特許第３５６３０９２号公報
特開平４−２３４１２１号公報
特開平５−１６２９６号公報
また、基板の大型化により、エンドエフェクターのたわみ量が大きくなっている。このため、エンドエフェクターに保持された基板を高電圧を印加する高電圧印加電極１０１と、ホイストピン１０３上端の間に挿入することが困難となる。このために基板配置電極１０２の昇降手段とは別にホイストピン１０３の昇降手段を設けることも考えられるが、その場合には装置が複雑化する。
本発明は上記従来技術の課題を考慮してなされたもので、その目的とするところは、特に大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供することにある。
上記目的を達成するためになされた請求項１記載の発明は、真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマＣＶＤ法によって成膜する薄膜の成膜方法であって、前記一対の放電電極間の間隔を１００ｍｍ以上に保持して静止させた状態で、前記基板を前記基板配置電極上に配置し、前記原料ガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上に薄膜を成膜する工程を有するものである。
請求項２記載の発明は、請求項１記載の発明において、前記基板上への成膜が終了した後、前記一対の放電電極を静止させた状態で、前記基板を前記基板配置電極上から離脱させて当該真空処理槽から搬出する工程を有するものである。
請求項２記載の発明は、請求項１記載の発明において、前記基板上への成膜が終了した後、前記一対の放電電極を静止させた状態で、前記基板を前記基板配置電極上から離脱させて当該真空処理槽から搬出する工程を有するものである。
従来技術では、放電電極間への印加電圧は１３．５６ＭＨｚなどの高周波であり、放電電極間距離が２０ｍｍ程度と間隔が狭く、両電極近傍の薄いシースを除き、電極間のほぼ全域でグロー放電が生成される。このためグロー放電で分解されたラジカル種は基板表面と対向電極表面にほぼ５０％づつ堆積する。
一方、本発明のように、放電電極間の距離を広く（１００ｍｍ以上）し、放電電極のうち基板配置電極への印加電圧を１００ｋＨｚ以上１ＭＨｚ以下にした場合、基板配置電極近傍にプラズマ放電が張り付く（偏在する）現象が見られる。その結果、本発明によれば、基板近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板表面に堆積を行うことができる。
このように基板配置電極近傍にプラズマが張り付くのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くすることができること、また質量の大きいイオンも低周波数に追従して振動することが主な理由と考えている。
さらに、印加電圧の周波数が従来の１３．５６ＭＨｚよりも１／１０以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、放電電極間距離を広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として３ｍ×３ｍサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
本発明において、放電電極間の間隔を１００ｍｍ以上に設定するようにしているのは、以下に述べる理由によるものである。
すなわち、従来技術では、上述したように、成膜の際に、成膜正味時間に対して２０秒程度のロスがあり、このロスが成膜に要する全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になる。
すなわち、従来技術では、上述したように、成膜の際に、成膜正味時間に対して２０秒程度のロスがあり、このロスが成膜に要する全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になる。
しかも、昨今の液晶デバイス製造で使用される基板の寸法として２２００ｍｍ×２４００ｍｍ、厚さ０．７ｍｍのガラスからなる大型基板があるが、このような大型基板を成膜室に搬入するためのエンドエフェクターもこれ以上の長さが必要であり、この長さで撓まないように充分な厚みを持たせるために５０ｍｍ程度の厚さのセラミックからなるものを用いている。
また真空ロボットの搬送部分が伸縮移動する際、エンドエフェクターの先端は必ずしも水平軌跡をとらず、重力による影響によってやや下がりながら延びていく。
さらに、大型ガラス基板をホイストピンで持ち上げた際、ピンの数量にもよるが２０ｍｍ程度はガラス基板が僥む。これらを総合的に考慮すると、２２００ｍｍ×２４００ｍｍ、厚さ０．７ｍｍのガラス基板の搬送時には電極間距離を少なくとも１００ｍｍにする必要がある。
さらに、大型ガラス基板をホイストピンで持ち上げた際、ピンの数量にもよるが２０ｍｍ程度はガラス基板が僥む。これらを総合的に考慮すると、２２００ｍｍ×２４００ｍｍ、厚さ０．７ｍｍのガラス基板の搬送時には電極間距離を少なくとも１００ｍｍにする必要がある。
以上述べたように本発明では、放電電極間の距離を基板搬送に必要な距離と同じ（１００ｍｍ以上）にして電極昇降を不要とすることができる。
その結果、電極昇降の駆動機構が不要な簡素な構成になり、これまで昇降に要していた時間も基板成膜に当てることができ、生産量を上げることが可能になる。
その結果、電極昇降の駆動機構が不要な簡素な構成になり、これまで昇降に要していた時間も基板成膜に当てることができ、生産量を上げることが可能になる。
例えば、シリコン窒化膜が２００ｎｍ／分の成膜速度であるとき、デバイス膜厚が２００ｎｍ必要なときの成膜時間は６０秒となり、従来技術では１枚の基板を成膜するのに、（１）電極を上昇し所定の成膜用電極間距離にするのに１０秒、（２）成膜時間６０秒、（３）電極を下降し搬送用電極間距離にするのに１０秒の合計８０秒必要としていたものが、本発明では成膜時間の６０秒のみで済むようにできる。このケースでは、従来技術に比較して３３％の生産性を向上させることができる。
また、放電電極の昇降時間によるロスが成膜に要する全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になるので、条件によっては生産量を更に増やすことが可能である。
また、放電電極の昇降時間によるロスが成膜に要する全時間に占める割合は、成膜速度の速いとき、デバイス膜厚が薄いとき、より顕著になるので、条件によっては生産量を更に増やすことが可能である。
本発明によれば、大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供することができる。
以下、本発明の好ましい実施の形態を図面を参照して詳細に説明する。
図１は、本発明に係る成膜装置の実施の形態の概略断面構成図である。
図１に示すように、本実施の形態の成膜装置１は、真空排気系２０に接続され金属材料（アルミニウム等）から構成される真空処理槽２を有している。ここで、真空処理槽２は、接地電位となるようにその電位が設定されている。
図１は、本発明に係る成膜装置の実施の形態の概略断面構成図である。
図１に示すように、本実施の形態の成膜装置１は、真空排気系２０に接続され金属材料（アルミニウム等）から構成される真空処理槽２を有している。ここで、真空処理槽２は、接地電位となるようにその電位が設定されている。
この真空処理槽２は、ゲートバルブ２ａを介して例えば搬送室６０に接続されている。この搬送室６０内には、成膜対象物である基板１０を真空処理槽２内に搬出入するための例えば酸化アルミニウム製のエンドエフェクタ６１を有する基板出入機構（詳細図示せず）６２が設けられている。
真空処理槽２内部の天井部分にはシャワーヘッド３が配置され、このシャワーヘッド３には、後述する真空処理槽２底部に設けられたサセプタ５と対向するようにシャワープレート（放電電極）４が取り付けられている。このシャワープレート４には、多数の微細な放出口４ａが設けられている。
なお、本実施の形態の場合、シャワープレート４は真空処理槽２に電気的に接続され接地電位に設定されるため、温水循環方式の他、電気的な加熱手段によって加熱するように構成することもできる。
そして、真空処理槽２は、その外部に設けられたガス供給系１１からシャワーヘッド３内部に原料ガス（例えば、ＳｉＨ4）を供給するように構成されている。
なお、シャワーヘッド３内部には、同図に示すように、リフレクタ板１４が設けられている。
そして、真空処理槽２は、その外部に設けられたガス供給系１１からシャワーヘッド３内部に原料ガス（例えば、ＳｉＨ4）を供給するように構成されている。
なお、シャワーヘッド３内部には、同図に示すように、リフレクタ板１４が設けられている。
また、本実施の形態では、真空処理槽２の外部にフッ素ガス供給系１２と外部プラズマ源１３が設けられ、フッ素ガス供給系１２から供給されたフッ素ガスを外部プラズマ源１３で分解し、これによるフッ素ラジカルを、上述のシャワーヘッド３を介して真空処理槽２内の成膜空間に供給するように構成されている。
これは、シリコン系堆積物を昇華除去し、成膜空間の清浄性を保つためのものである。すなわち、この処理はシャワープレート４表面への堆積物が基板１０表面に剥がれ落ち、異物となることを防止することを主な目的としており、液晶ディスプレイの量産装置などにおいては、代表的には数枚〜１０数枚の基板を成膜処理する毎に行われる。
また、真空処理槽２内部の底部には、基板１０を載置保持するサセプタ５が配置されている。
また、真空処理槽２内部の底部には、基板１０を載置保持するサセプタ５が配置されている。
本実施の形態の場合、サセプタ５は、ヒータ７及び後述する基板搬送機構５０を内蔵する金属製のサセプタ本体６上に平板状の絶縁板８が密着して設けられている。さらに、この絶縁板８上に平板状の金属製の基板配置電極（放電電極、印加電極）９が密着して設けられている。
本発明の場合、特に限定されることはないが、フッ素による腐食が少ない観点からは、絶縁板８の材料としては、例えば、アルミナ（酸化アルミニウム）を用いることが好ましい。
この場合、基板１０の加熱温度との関係にもよるが、基板１０への熱伝導効率等を考慮すると、絶縁板８の厚さは、５〜１０ｍｍに設定することが好ましい。すなわち、絶縁板８の厚さが１０ｍｍより大きくなると、基板１０に対する熱伝導効率が悪くなるおそれがある。他方、絶縁板８の厚さが５ｍｍより薄くなると、静電容量の増大に起因する電力のロスの問題や、取り扱い時における破損の問題が発生するおそれがある。
この場合、基板１０の加熱温度との関係にもよるが、基板１０への熱伝導効率等を考慮すると、絶縁板８の厚さは、５〜１０ｍｍに設定することが好ましい。すなわち、絶縁板８の厚さが１０ｍｍより大きくなると、基板１０に対する熱伝導効率が悪くなるおそれがある。他方、絶縁板８の厚さが５ｍｍより薄くなると、静電容量の増大に起因する電力のロスの問題や、取り扱い時における破損の問題が発生するおそれがある。
また、本発明の場合、特に限定されることはないが、良好な熱伝導、低抵抗、高腐食耐性の観点からは、基板配置電極９の材料としては、例えば、アルミニウムを用いることが好ましい。
ここで、基板配置電極９は、交流電源３１及びこれに対応する整合器３２の組み合わせからなる電源供給部３０に接続され、この電源供給部３０から基板配置電極９に対して後述する低周波交流電圧を印加するようになっている。
ここで、基板配置電極９は、交流電源３１及びこれに対応する整合器３２の組み合わせからなる電源供給部３０に接続され、この電源供給部３０から基板配置電極９に対して後述する低周波交流電圧を印加するようになっている。
一方、本発明の場合、放電電極のうち電圧を印加する電極に対する電圧の周波数が従来のＭＨｚ帯からｋＨｚ帯に低下するため、従来技術に比べて放電電極間の距離は大きくすることができる。
この場合、特に限定されることはないが、後述する１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加する条件においては、放電電極であるシャワープレート４と基板配置電極９との表面の間隔Ｄを、１００ｍｍ以上２００ｍｍ以下のほぼ平行間隔に設定することが好ましい。
この場合、特に限定されることはないが、後述する１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加する条件においては、放電電極であるシャワープレート４と基板配置電極９との表面の間隔Ｄを、１００ｍｍ以上２００ｍｍ以下のほぼ平行間隔に設定することが好ましい。
図２（ａ）〜（ｃ）は、本実施の形態における基板搬送機構の要部の概略構成図で、図２（ａ）はシャワープレートより下方部分の平面図、図２（ｂ）（ｃ）は正面図である。なお、図２並びに以下の説明で引用する図３及び図５においては、本実施の形態のサセプタ５の構成のうち基板配置電極９以外の構成部材を省略してある。
図２（ａ）（ｂ）に示すように、本実施の形態の基板搬送機構５０は、真空処理槽２の底面２ｂに設けられ基板配置電極９を貫通するように複数設けられた直線状のホイストピン５１を有している。
この場合、例えば、矩形形状の基板配置電極９の表面上の基板１０が載置される領域に多数（本例では、２０本程度）のホイストピン５１が設けられている。
この場合、例えば、矩形形状の基板配置電極９の表面上の基板１０が載置される領域に多数（本例では、２０本程度）のホイストピン５１が設けられている。
そして、図２（ｃ）に示すように、各ホイストピン５１は、基板１０を支持した状態で鉛直方向に上下動するように構成されている。また、図２（ｂ）に示すように、各ホイストピン５１の先端部には、基板１０を支持するための、例えば水平面を有する円板状の支持部５１ａが設けられている。
一方、上述した基板出入機構６２は、図示しない駆動機構（真空ロボット）によって水平方向及び上下方向に駆動される駆動部６３を有している。本実施の形態の場合、駆動部６３は、基板配置電極９の幅より若干小さい長さを有し、この駆動部６３に複数のエンドエフェクタ６１が取り付けられている。
これらエンドエフェクタ６１は、基板１０の長さより若干長い直線状に延びる剛性部材（例えば酸化アルミニウム）から構成され、各エンドエフェクタ６１は、所定の間隔をおいて平行に配設されている。
そして、図２（ａ）（ｂ）に示すように、各ホイストピン５１を上昇させた状態で基板配置電極９とシャワープレート４（基板１０）の間にエンドエフェクタ６１を挿入させた場合に各エンドエフェクタ６１が各ホイストピン５１と接触しないように、各エンドエフェクタ６１の間隔等及び各ホイストピン５１の位置が設定されている。
そして、図２（ａ）（ｂ）に示すように、各ホイストピン５１を上昇させた状態で基板配置電極９とシャワープレート４（基板１０）の間にエンドエフェクタ６１を挿入させた場合に各エンドエフェクタ６１が各ホイストピン５１と接触しないように、各エンドエフェクタ６１の間隔等及び各ホイストピン５１の位置が設定されている。
このような構成を有する本実施の形態の成膜装置１を用いて基板１０表面に薄膜を形成するには、真空排気系２０を動作させ、真空処理槽２内を真空雰囲気にした後、この真空雰囲気を維持したまま以下に示すようにサセプタ５の基板配置電極９上に基板１０を載置保持させる。
図３（ａ）〜（ｄ）は、本実施の形態における基板配置電極９上への基板１０の配置動作を示す部分断面工程図である。
まず、図１に示す搬送室６０からゲートバルブ２ａを介して、基板１０を保持した基板出入機構６２のエンドエフェクタ６１を真空処理槽２内に搬入する。
まず、図１に示す搬送室６０からゲートバルブ２ａを介して、基板１０を保持した基板出入機構６２のエンドエフェクタ６１を真空処理槽２内に搬入する。
この場合、図３（ａ）に示すように、各ホイストピン５１の高さ位置を下げておき、エンドエフェクタ６２を基板配置電極９とシャワープレート４との間で、各ホイストピン５１の支持部５１ａの上方を通過させ、エンドエフェクタ６２の先端部が最奥側（図中右側端部）のホイストピン５１Ｅを所定距離だけ通り過ぎるように位置決めを行う。
次に、図３（ｂ）に示すように、各ホイストピン５１を鉛直上方向に上昇させ、それぞれの支持部５１ａによって基板１０を支持し、エンドエフェクタ６１から基板１０を離脱させエンドエフェクタ６１より高い位置に基板１０を配置する。
そして、図３（ｃ）に示すように、この状態でエンドエフェクタ６１を搬送室６０側に移動させて搬送室６０に戻すとともに、各ホイストピン５１を下降させるように動作させる。
そして、図３（ｃ）に示すように、この状態でエンドエフェクタ６１を搬送室６０側に移動させて搬送室６０に戻すとともに、各ホイストピン５１を下降させるように動作させる。
さらに、図３（ｄ）に示すように、各ホイストピン５１をその支持部５１ａが基板配置電極９の表面より若干低い位置となるように下降させる。これにより、基板配置電極９上の所定の位置に基板１０が載置される。
その後、ゲートバルブ２ａを閉じてガス供給系１１からシャワーヘッド３の内部空間に原料ガスを供給し、シャワープレート４の放出ロ４ａから放出された原料ガス４０を基板１０に向って導くようにする。
その後、ゲートバルブ２ａを閉じてガス供給系１１からシャワーヘッド３の内部空間に原料ガスを供給し、シャワープレート４の放出ロ４ａから放出された原料ガス４０を基板１０に向って導くようにする。
本発明の場合、特に限定されることはないが、アモルファスシリコン膜を形成する場合、汎用性の観点からは、シリコンを含有する原料ガスとしては、ＳｉＨ4（モノシラン）ガス、Ｓｉ2Ｈ6（ジシラン）ガス、これらに水素（Ｈ2）ガスを添加したガスを単独又は混合して用いることができる。
この他にも、シリコン窒化膜を形成する場合には、ＳｉＨ4とＮＨ3（アンモニア）、シリコン酸化膜を形成する場合には、ＳｉＨ4とＮＯ 2 （二酸化窒素）若しくはＳｉＨ4とＯ2（酸素）若しくはＴＥＯＳ（テトラエトキシシラン）とＯ2（酸素）を用いてことができる。
また、上述した原料ガスに希釈ガス（例えば、Ａｒ、Ｎ2）を添加したガスを用いることもできる。
なお、モノシランガスに対する水素ガスの流量を十分に大きく（１０倍以上）すると、微結晶のシリコン薄膜を形成できることが本発明者らによって確認されている。
また、上述した原料ガスに希釈ガス（例えば、Ａｒ、Ｎ2）を添加したガスを用いることもできる。
なお、モノシランガスに対する水素ガスの流量を十分に大きく（１０倍以上）すると、微結晶のシリコン薄膜を形成できることが本発明者らによって確認されている。
一方、本発明によって、ＳｉＨ4とＨ2から得られるアモルファスシリコン膜は、真性半導体の特性を示す。
このため、例えば、シリコン太陽電池を作成する場合等において、原料ガスにボロン（ホウ素）を添加すれば、ｐ型シリコン半導体層を形成することができる。
また、原料ガスにリンを添加すれば、ｎ型シリコン半導体層を形成することができる。
このため、例えば、シリコン太陽電池を作成する場合等において、原料ガスにボロン（ホウ素）を添加すれば、ｐ型シリコン半導体層を形成することができる。
また、原料ガスにリンを添加すれば、ｎ型シリコン半導体層を形成することができる。
本発明の場合、特に限定されることはないが、放電安定性、及び得られる成膜速度向上の観点からは、原料ガス４０を導入した状態で、真空処理槽２内の圧力を、１０Ｐａ〜５００Ｐａに設定することが好ましく、より好ましくは、５０Ｐａ〜１３３Ｐａである。
そして、この雰囲気下で電源供給部３０を起動し、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に対して電源供給部３０から低周波交流電圧を印加する。
そして、この雰囲気下で電源供給部３０を起動し、真空処理槽２内のシャワープレート４を接地電位に置いた状態で、基板配置電極９に対して電源供給部３０から低周波交流電圧を印加する。
本発明では、上述したように、基板配置電極９に対する印加電圧の周波数を１００ｋＨｚ以上１ＭＨｚ以下にする。
この場合、印加電圧の周波数が１００ｋＨｚより小さいと、放電電極間においてグロー放電が生成しにくくなる。
この場合、印加電圧の周波数が１００ｋＨｚより小さいと、放電電極間においてグロー放電が生成しにくくなる。
他方、印加電圧の周波数が１ＭＨｚより大きいと、基板配置電極近傍にプラズマ放電が張り付く（偏在する）現象が起こりにくくなる。
そして、このような電圧の印加により、シャワープレート４の放出ロ４ａから放出された原料ガス４０は、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式（ＣＣＰ方式）のグロー放電現象が発生し、これにより真空処理槽２内の基板配置電極９及びシャワープレート４間の空間において原料ガス４０が活性化する。
そして、このような電圧の印加により、シャワープレート４の放出ロ４ａから放出された原料ガス４０は、基板配置電極９をカソードとしシャワープレート４をアノードとする容量結合方式（ＣＣＰ方式）のグロー放電現象が発生し、これにより真空処理槽２内の基板配置電極９及びシャワープレート４間の空間において原料ガス４０が活性化する。
ここで、基板１０はサセプタ本体６内のヒータ７によって予め所定温度（２００〜４５０℃）に加熱されており、活性化した原料ガス４０が基板１０表面に到達すると、加熱によってこの原料ガス４０が反応し、基板１０表面に反応生成物が堆積する。
この場合、例えば原料ガス４０がシリコン含有ガス（例えば、ＳｉＨ4）と希釈ガス（例えば、Ｈ2）とを有する場合には、反応生成物として多量の水素を含有したシリコンが基板１０表面に堆積してアモルファスシリコン膜が形成される。
この場合、例えば原料ガス４０がシリコン含有ガス（例えば、ＳｉＨ4）と希釈ガス（例えば、Ｈ2）とを有する場合には、反応生成物として多量の水素を含有したシリコンが基板１０表面に堆積してアモルファスシリコン膜が形成される。
図４（ａ）（ｂ）は、本発明の放電原理を示す説明図であり、図４（ａ）は、印加電極に１３．５６ＭＨｚの高周波電圧を印加した場合を示すもの、図４（ｂ）は、印加電極に１００ｋＨｚ以上１ＭＨｚ以下の低周波電圧を印加した場合を示すものである。
図４（ａ）に示すように、印加電極である基板配置電極９への印加電圧が高周波（１３．５６ＭＨｚ等）の場合は、基板配置電極９と対向電極であるシャワープレート４間のほぼ全領域でグロー放電が生成される。このためグロー放電で分解されたラジカル種７０ａは基板１０の表面とシャワープレート４の表面にそれぞれほぼ同量である５０％程度の堆積がなされる。
一方、本実施の形態のように、印加電極である基板配置電極９への印加電圧を低周波（１００ｋＨｚ以上１ＭＨｚ以下）にした場合には、基板配置電極９近傍にグロー放電によるプラズマが基板配置電極９側に偏在し、これにより、図４（ｂ）に示すように、基板配置電極９近傍にラジカル種７０ｂが張り付く現象が見られる。
このように印加電極である基板配置電極９近傍にプラズマが偏在するのは、印加電圧の周波数が従来技術に比べて大幅に低いため放電電極間の距離が従来方式に比べ広くなること、また質量の大きいイオンも追従可能な低周波数でありイオンも振動すること等がその理由であると考えている。
図５（ａ）〜（ｄ）は、本実施の形態における基板配置電極９上から基板１０の搬出動作を示す部分断面工程図である。
この場合、概略的には、上述した基板配置動作の逆の工程を行う。
まず、図５（ａ）に示すように、各ホイストピン５１を基板配置電極９の上方の所定の高さ位置まで上昇させる。これにより、各ホイストピン５１の支持部５１ａ上に基板１０が載置されて上昇し、基板１０と基板配置電極９との間に隙間が生ずる。
この場合、概略的には、上述した基板配置動作の逆の工程を行う。
まず、図５（ａ）に示すように、各ホイストピン５１を基板配置電極９の上方の所定の高さ位置まで上昇させる。これにより、各ホイストピン５１の支持部５１ａ上に基板１０が載置されて上昇し、基板１０と基板配置電極９との間に隙間が生ずる。
次に、搬送室６０からゲートバルブ２ａを介して基板出入機構６２のエンドエフェクタ６１を真空処理槽２内に搬入し、基板１０と基板配置電極９との間の隙間にエンドエフェクタ６１を挿入する。
そして、図５（ｃ）に示すように、各ホイストピン５１を鉛直下方向に下降させ、エンドエフェクタ６１より下方の位置まで移動させる。これにより、基板１０がエンドエフェクタ６１上に載置支持される。
そして、図５（ｃ）に示すように、各ホイストピン５１を鉛直下方向に下降させ、エンドエフェクタ６１より下方の位置まで移動させる。これにより、基板１０がエンドエフェクタ６１上に載置支持される。
さらに、図５（ｄ）に示すように、この状態でエンドエフェクタ６１を搬送室６０側に移動させて搬送室６０に戻す。そして、上記図３（ａ）〜（ｄ）において説明した動作を再度行う。以下、このような動作を繰り返す。
このように、本実施の形態のように基板配置電極９に低周波電圧を印加することにより、基板１０近傍のみにガス分解源であるプラズマが生成できるため、極めて効率的に基板１０表面に堆積を行うことができる。
また、本実施の形態によれば、基板配置電極９近傍へのプラズマの張り付きにより、成膜材料の堆積が基板１０表面に対して積極的に行われることから、原料ガス４０噴出に起因する電極部分や真空処理槽２内壁への成膜材料の付着の削減が可能になる。
このため、デバイス量産装置で従来行われていたＮＦ3など温暖化ガスを使用した内部クリーニング作業の時間及び温暖化ガスの消費量が大幅に削減でき、地球環境悪化防止への貢献及び装置の運転費用の削減につながる。
さらに、印加電圧の周波数が従来の１３．５６ＭＨｚよりも１／１０以上低くなっていることから、定在波による電極面内電圧分布によるプラズマ不均一性の問題も皆無であり、上述したように、放電電極（基板配置電極９とシャワープレート４）間の距離を１００ｍｍ以上に広くすることができる。その結果、放電電極の物理的な歪みや僥みに対する許容値も従来技術と比較して大きくなり、最先端技術として３ｍ×３ｍサイズ以上の基板を用いるデバイス製造にも容易に対応が可能となる。
このように本実施の形態によれば、大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供することができる。
このように本実施の形態によれば、大型基板に対し、簡素な構成で、かつ、効率良く成膜を行うことが可能なプラズマＣＶＤ技術を提供することができる。
図６は、本発明に係る成膜装置の他の実施の形態を示すの概略断面構成図であり、以下、上記実施の形態と共通する部分については、同一の符号を付しその詳細な説明を省略する。
図６に示すように、本実施の形態の成膜装置１Ａは、真空処理槽２の内側壁に絶縁性の遮蔽部８０が設けられ、これにより真空処理槽２の内側壁が覆われるようになっている。
この遮蔽部８０は、基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止するためのものである。
図６に示すように、本実施の形態の成膜装置１Ａは、真空処理槽２の内側壁に絶縁性の遮蔽部８０が設けられ、これにより真空処理槽２の内側壁が覆われるようになっている。
この遮蔽部８０は、基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止するためのものである。
このような観点からは、遮蔽部８０の構成材料としては、例えば、酸化アルミニウムや石英からなるもの等を好適に用いることができる。
このような構成を有する本実施の形態によれば、上記実施の形態の効果に加えて、放電電極である基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止することができる。
その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
このような構成を有する本実施の形態によれば、上記実施の形態の効果に加えて、放電電極である基板配置電極９と真空処理槽２の内側壁との間の放電を確実に防止することができる。
その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態では、シャワープレートを上部側に配置し、基板配置電極を下部側に配置するようにしたが、本発明はこれに限られず、放電電極を傾斜させたり鉛直方向に向けることも可能である。
例えば、上述の実施の形態では、シャワープレートを上部側に配置し、基板配置電極を下部側に配置するようにしたが、本発明はこれに限られず、放電電極を傾斜させたり鉛直方向に向けることも可能である。
また、本発明において「基板」とは、平板状のガラス基板のみを示すものではなく、種々の形状・材質の成膜対象物を意味するものである。
さらに、本発明は太陽電池用のアモルファスシリコン膜の形成のみならず、種々の膜をＣＶＤによって形成する場合に適用することができるものである。
さらに、本発明は太陽電池用のアモルファスシリコン膜の形成のみならず、種々の膜をＣＶＤによって形成する場合に適用することができるものである。
１…成膜装置 ２…真空処理槽 ３…シャワーヘッド ４…シャワープレート（放電電極） ５…サセプタ ６…サセプタ本体 ７…ヒータ ８…絶縁板 ９…基板配置電極（放電電極） １１…ガス供給系 ３０…電源供給部 ３１…交流電源 ４０…原料ガス ５０…基板搬送機構 ５１…ホイストピン ６１…エンドエフェクタ ６２…基板出入機構
Claims (2)
- 真空中で原料ガス雰囲気下においてほぼ平行に対向離間配置された一対の放電電極間に交流電圧を印加し、当該一対の放電電極のうち基板配置電極側に配置した基板上に当該原料ガスの薄膜をプラズマＣＶＤ法によって成膜する薄膜の成膜方法であって、
前記一対の放電電極間の間隔を１００ｍｍ以上に保持して静止させた状態で、前記基板を前記基板配置電極上に配置し、前記原料ガスを前記基板配置電極と当該基板配置電極に対向する対向電極間において当該基板配置電極上の基板に向って導き、当該基板配置電極に対して１００ｋＨｚ以上１ＭＨｚ以下の低周波交流電圧を印加し、当該一対の放電電極間に生成されるグロー放電によって当該基板上に薄膜を成膜する工程を有する薄膜の成膜方法。 - 前記基板上への成膜が終了した後、前記一対の放電電極を静止させた状態で、前記基板を前記基板配置電極上から離脱させて当該真空処理槽から搬出する工程を有する請求項１記載の薄膜の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007069874A JP4850762B2 (ja) | 2007-03-19 | 2007-03-19 | 成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007069874A JP4850762B2 (ja) | 2007-03-19 | 2007-03-19 | 成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008235393A JP2008235393A (ja) | 2008-10-02 |
| JP4850762B2 true JP4850762B2 (ja) | 2012-01-11 |
Family
ID=39907885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007069874A Active JP4850762B2 (ja) | 2007-03-19 | 2007-03-19 | 成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4850762B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4870608B2 (ja) * | 2007-04-12 | 2012-02-08 | 株式会社アルバック | 成膜装置 |
| JP5907681B2 (ja) * | 2011-08-02 | 2016-04-26 | 東京エレクトロン株式会社 | 基板受け渡し方法 |
| JP7172163B2 (ja) | 2018-06-20 | 2022-11-16 | 日新電機株式会社 | 基板保持装置 |
| JP7340396B2 (ja) * | 2019-09-24 | 2023-09-07 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
| CN111778552B (zh) * | 2020-08-03 | 2021-10-08 | 中国科学院长春光学精密机械与物理研究所 | 一种mocvd组合喷淋头及mocvd设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144928A (ja) * | 1991-11-20 | 1993-06-11 | Fujitsu Ltd | プラズマ処理装置 |
| JP2502271B2 (ja) * | 1994-08-05 | 1996-05-29 | 株式会社日立製作所 | プラズマ処理装置 |
| JP2002289587A (ja) * | 2001-03-27 | 2002-10-04 | Matsushita Electric Ind Co Ltd | プラズマ処理装置およびプラズマ処理方法 |
| US20060105106A1 (en) * | 2004-11-16 | 2006-05-18 | Applied Materials, Inc. | Tensile and compressive stressed materials for semiconductors |
-
2007
- 2007-03-19 JP JP2007069874A patent/JP4850762B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008235393A (ja) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI391034B (zh) | 用於感應耦合室的減少污染襯墊 | |
| US9230796B2 (en) | A-Si seasoning effect to improve SiN run-to-run uniformity | |
| JP6215871B2 (ja) | ガス導入開口を備えた基板支持体 | |
| TWI507091B (zh) | 電漿處理設備 | |
| JP4540742B2 (ja) | 原子層成長装置および薄膜形成方法 | |
| KR101656790B1 (ko) | 기판 처리 장치, 반도체 장치의 제조 방법, 기록 매체 | |
| TW201604312A (zh) | 立式熱處理裝置、立式熱處理裝置之運轉方法及記錄媒體 | |
| JP2009152345A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JP2008010685A (ja) | 成膜方法及び成膜装置並びに記憶媒体 | |
| US20160032451A1 (en) | Remote plasma clean source feed between backing plate and diffuser | |
| JP4850762B2 (ja) | 成膜方法 | |
| JPWO2006118161A1 (ja) | 基板処理装置および電極部材 | |
| CN108807124B (zh) | 基板处理装置 | |
| US20130263782A1 (en) | Flip edge shadow frame | |
| KR20170077013A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
| KR20180014656A (ko) | 기판 처리 장치 및 기판 처리 방법 | |
| JP5105898B2 (ja) | シリコン系薄膜の成膜方法 | |
| EP2202785A1 (en) | Plasma treatment apparatus, plasma treatment method, and semiconductor element | |
| KR100921026B1 (ko) | 진공 처리 장치 및 진공 처리 방법 | |
| KR20110072354A (ko) | 기판처리시스템 및 그에 사용되는 세정모듈 | |
| TWI492305B (zh) | 製造半導體裝置之方法及設備 | |
| JP4890313B2 (ja) | プラズマｃｖｄ装置 | |
| JP2016058536A (ja) | プラズマ処理装置及びクリーニング方法 | |
| JP4838552B2 (ja) | 基板処理装置および半導体集積回路の製造方法 | |
| US20140251216A1 (en) | Flip edge shadow frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110909 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4850762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |