JP5101240B2 - Board component built-in wiring board - Google Patents
Board component built-in wiring board Download PDFInfo
- Publication number
- JP5101240B2 JP5101240B2 JP2007278197A JP2007278197A JP5101240B2 JP 5101240 B2 JP5101240 B2 JP 5101240B2 JP 2007278197 A JP2007278197 A JP 2007278197A JP 2007278197 A JP2007278197 A JP 2007278197A JP 5101240 B2 JP5101240 B2 JP 5101240B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- core
- plate
- accommodation hole
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、コア基板の内部に板状部品が収容される板状部品内蔵配線基板に関するものである。 The present invention relates to a wiring board with a built-in plate-like component in which a plate-like component is accommodated inside a core substrate.
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載し、そのICチップ搭載用配線基板をマザーボード上に搭載するという手法が採用される。この種のICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ(「キャパシタ」とも言う)を設けることが提案されている。その一例として、高分子材料製のコア基板内にセラミックコンデンサを埋め込み、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている(例えば、特許文献1,2参照)。
In recent years, semiconductor integrated circuit elements (IC chips) used as computer microprocessors and the like have become increasingly faster and more functional, with an accompanying increase in the number of terminals and a tendency to narrow the pitch between terminals. . In general, a large number of terminals are densely arranged on the bottom surface of an IC chip, and such a terminal group is connected to a terminal group on the motherboard side in the form of a flip chip. However, it is difficult to connect the IC chip directly on the mother board because there is a large difference in the pitch between the terminals on the IC chip side terminal group and the mother board side terminal group. For this reason, generally, a technique is adopted in which an IC chip is mounted on an IC chip mounting wiring board, and the IC chip mounting wiring board is mounted on a motherboard. In this type of IC chip mounting wiring board, it has been proposed to provide a capacitor (also referred to as a “capacitor”) in order to reduce switching noise of the IC chip and to stabilize the power supply voltage. As an example, a wiring substrate in which a ceramic capacitor is embedded in a core substrate made of a polymer material and buildup layers are formed on the front surface and the back surface of the core substrate has been conventionally proposed (for example, see
図15は、特許文献1に記載されている従来のICチップ搭載用配線基板200を示している。ICチップ搭載用配線基板200は、ガラスエポキシからなる平板状のコア基板201と、コア基板201の上面及び下面の上に形成されるビルドアップ層202,203とからなる。コア基板201は、上面及び下面にて開口する収容穴部205を有し、その収容穴部205にセラミックチップ206が収容されている。このICチップ搭載用配線基板200では、収容穴部205の内面とセラミックチップ206の側面との隙間を樹脂充填剤207で埋めることでセラミックチップ206が固定されている。この配線基板200において、ICチップ208を実装する際には、はんだ接合後の温度変化によってセラミックチップ206と収容穴部205との間に応力が発生するが、セラミックチップ206と収容穴部205との間に樹脂充填剤207を介在させることにより、その応力が吸収される。図15及び図16に示されるように、収容穴部205は、配線基板200の厚さ方向に貫通する貫通穴であり、平面視で略矩形状に形成されている。収容穴部205は、その内周縁が凹凸のない直線的な四辺形状であり、角部には面取り部209が形成されている。この面取り部209を形成することにより、樹脂充填剤207の充填時において収容穴部205の角部に気泡が形成されることが防止される。
ところが、配線基板200において、温度変化等による応力の吸収を確実に行うためには、収容穴部205を大きくしてセラミックチップ206との隙間に十分な樹脂充填剤207を充填する必要があるが、収容穴部205を大きくすると、配線基板200において配線パターンを設けるためのスペースが減少してしまう。このため、収容穴部205とセラミックチップ206との隙間は極力狭くしたいが、隙間を狭くすると樹脂充填剤207の充填が困難となり、その隙間の下方まで樹脂充填剤207を確実に充填することができなくなる。この場合、セラミックチップ206と収容穴部205との間に働く応力の吸収が不十分となり、配線基板200の信頼性が低下してしまう。
However, in order to reliably absorb stress due to temperature change or the like in the
因みに、特許文献2の配線基板では、コンデンサを収納する収容穴部において、その側面に電気的な導通を図るための凹溝及び凹溝導体が形成されている。この凹溝は、導通を図るために形成されたものであり比較的にサイズが小さい。従って、この凹溝(凹溝導体)の内側に充填剤が充填されたとしても、応力を十分に吸収することはできない。また、セラミックチップ内蔵配線基板では、セラミックチップの角部に応力が最も集中するが、その角部に対応した位置には凹溝が形成されていない。 Incidentally, in the wiring board of Patent Document 2, a concave groove and a concave groove conductor are formed on the side surface of the accommodation hole for accommodating the capacitor. These concave grooves are formed for the purpose of conduction and are relatively small in size. Therefore, even if the inner side of the concave groove (concave groove conductor) is filled with the filler, the stress cannot be sufficiently absorbed. Further, in the ceramic chip built-in wiring board, stress is concentrated most at the corner of the ceramic chip, but no concave groove is formed at a position corresponding to the corner.
本発明は上記の課題に鑑みてなされたものであり、その目的は、収容穴部と樹脂充填剤との接触面積を増すことにより、収容穴部と板状部材との間に働く応力を確実に吸収し、信頼性に優れた板状部品内蔵配線基板を提供することにある。 The present invention has been made in view of the above problems, and its purpose is to increase the contact area between the accommodation hole and the resin filler, thereby ensuring the stress acting between the accommodation hole and the plate-like member. It is an object of the present invention to provide a wiring board with a built-in plate-like component that absorbs heat and has excellent reliability.
そして上記課題を解決するための手段(手段1)としては、コア主面及びコア裏面を有し、前記コア主面及び前記コア裏面にて開口する収容穴部を有するコア基板と、部品第1主面及び部品第2主面を有する平面視で略矩形状をなし、その四隅が面取りされ、前記部品第1主面を前記コア主面側に向けかつ前記部品第2主面を前記コア裏面側に向けた状態で前記収容穴部内に収容された板状部品と、前記収容穴部の内面と前記板状部品の側面との隙間を埋めることで前記板状部品を前記コア基板に固定させている樹脂充填剤とを備え、前記収容穴部の外形線が平面視で凹凸状に形成されるとともに、少なくとも前記収容穴部の内面において前記板状部品の面取り部に対向する位置には、その開口幅が前記面取り部の幅よりも長く設定された凹状逃がし部が設けられているとともに、前記収容穴部の内面と前記面取り部との隙間も前記樹脂充填剤で埋められていることを特徴とする板状部品内蔵配線基板がある。 And as means (means 1) for solving the above-mentioned problems, there are a core substrate having a core main surface and a core back surface, and having an accommodation hole opening at the core main surface and the core back surface, and a component first It has a substantially rectangular shape in plan view having a main surface and a component second main surface, its four corners are chamfered, the component first main surface faces the core main surface side, and the component second main surface faces the core back surface. The plate-like component is fixed to the core substrate by filling a gap between the plate-like component housed in the housing hole portion in a state directed toward the side and the inner surface of the housing hole portion and the side surface of the plate-like component. And the resin filler, the outer shape line of the accommodation hole is formed in a concavo-convex shape in a plan view, and at the position facing the chamfered portion of the plate-shaped part at least on the inner surface of the accommodation hole, A recess whose opening width is set longer than the width of the chamfered portion. Have relief portion is provided Rutotomoni, it has a plate-like component built-in wiring board, characterized in that gaps are also filled with the resin filler and the inner surface and the chamfered portion of the accommodation hole.
従って、手段1の板状部品内蔵配線基板によると、収容穴部の外形線が平面視で凹凸状に形成されているので、その収容穴部の内面と樹脂充填剤との接触面積を増大させることができる。また、板状部品の四隅に形成された面取り部に応力が最も集中するが、その面取り部に対応する位置には、開口幅が面取り部の幅よりも長く設定された凹状逃がし部が設けられている。このように構成すれば、板状部品と収容穴部との間に働く応力を樹脂充填剤によって確実に吸収することができる。また、樹脂充填剤と収容穴部の内面との密着性が増し、アンカー効果によって板状部品をコア基板に確実に固定させることができる。
Therefore, according to the plate-like component built-in wiring board of
前記凹状逃がし部における開口部が曲線的な形状を呈していることが好ましい。このようにすれば、凹状逃がし部における開口部に応力が集中することがなく、凹状逃がし部の全体で応力を確実に吸収することができる。 It is preferable that the opening in the concave relief portion has a curvilinear shape. In this way, stress does not concentrate on the opening in the concave relief portion, and the stress can be reliably absorbed by the entire concave relief portion.
前記収容穴部の外形線が、連続曲線からなる波状を呈していることが好ましい。このようにすれば、収容穴部と樹脂充填剤との接触面には角部がないため、ボイドが生じることなく樹脂充填剤を確実に充填することができる。従って、その樹脂充填剤で応力を確実に吸収することができ、クラックの発生を防止することができる。 It is preferable that the outer shape line of the accommodation hole portion has a wavy shape composed of a continuous curve. In this way, since there is no corner on the contact surface between the accommodation hole and the resin filler, it is possible to reliably fill the resin filler without generating voids. Therefore, stress can be reliably absorbed by the resin filler, and generation of cracks can be prevented.
前記収容穴部は、前記樹脂充填剤を充填する充填側ほど開口面積が広くなるよう形成されていることが好ましい。このようにすれば、収容穴部と板状部品との隙間に樹脂充填剤を確実に充填することができる。また、配線基板に半導体集積回路素子をフリップチップ接続する場合、はんだ接合後の冷却時には、コア基板がコア裏面側に反りやすく、その反りに対して板状部品が追従できない。この場合、コア裏面側ほど応力が集中してしまうが、収容穴部と板状部品と間に介在される樹脂充填剤がコア裏面側ほど厚くなるので、その応力を確実に吸収することができ、配線基板の信頼性を高めることができる。 It is preferable that the accommodation hole portion is formed so that an opening area becomes wider toward a filling side where the resin filler is filled. If it does in this way, the resin filler can be reliably filled in the clearance gap between an accommodation hole part and plate-shaped components. Further, when the semiconductor integrated circuit element is flip-chip connected to the wiring board, the core substrate tends to warp to the back side of the core during cooling after soldering, and the plate-like component cannot follow the warpage. In this case, the stress concentrates on the back side of the core, but since the resin filler interposed between the receiving hole and the plate-like component becomes thicker on the back side of the core, the stress can be absorbed with certainty. The reliability of the wiring board can be improved.
前記コア基板を形成する材料は特に限定されないが、好ましいコア基板は有機材料を主体として形成される。コア基板を形成する有機材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。 A material for forming the core substrate is not particularly limited, but a preferable core substrate is formed mainly of an organic material. Specific examples of the organic material forming the core substrate include EP resin (epoxy resin), PI resin (polyimide resin), BT resin (bismaleimide / triazine resin), PPE resin (polyphenylene ether resin), and the like. In addition, composite materials of these resins and glass fibers (glass woven fabric or glass nonwoven fabric) or organic fibers such as polyamide fibers may be used.
前記板状部品としては、セラミック製板状部品、金属製板状部品、ガラス製板状部品などの無機材料製板状部品を挙げることができる。セラミック製板状部品を構成するセラミック材料としては、例えばアルミナ、ガラスセラミック、結晶化ガラス等の低温焼成材料、窒化アルミニウム、炭化珪素、窒化珪素などがある。また、金属製板状部品を構成する金属材料としては、鉄、金、銀、銅、銅合金、鉄ニッケル合金、珪素、ガリウム砒素などがある。なお、金属製板状部品としては、半導体集積回路チップ(ICチップ)や、半導体製造プロセスで製造されたMEMS(Micro Electro Mechanical Systems)素子などを挙げることができる。ここで、「半導体集積回路チップ」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。 Examples of the plate-like parts include inorganic plate-like parts such as ceramic plate-like parts, metal plate-like parts, and glass plate-like parts. Examples of the ceramic material constituting the ceramic plate-like component include low-temperature fired materials such as alumina, glass ceramic, and crystallized glass, aluminum nitride, silicon carbide, and silicon nitride. Examples of the metal material constituting the metal plate-like component include iron, gold, silver, copper, copper alloy, iron nickel alloy, silicon, and gallium arsenide. Examples of the metal plate-like component include a semiconductor integrated circuit chip (IC chip) and a MEMS (Micro Electro Mechanical Systems) element manufactured by a semiconductor manufacturing process. Here, “semiconductor integrated circuit chip” refers to an element mainly used as a microprocessor of a computer.
一方、好適なセラミック製板状部品の例としては、チップコンデンサや、複数のコンデンサ内ビア導体を有するビアアレイタイプのセラミックコンデンサなどを挙げることができる。なお、セラミックコンデンサは、複数のコンデンサ内ビア導体が全体としてアレイ状に配置されていることが好ましい。このような構造であれば、セラミックコンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。 On the other hand, examples of suitable ceramic plate-like parts include a chip capacitor and a via array type ceramic capacitor having a plurality of via conductors in the capacitor. In the ceramic capacitor, it is preferable that a plurality of via conductors in the capacitor are arranged in an array as a whole. With such a structure, the inductance of the ceramic capacitor can be reduced, and high-speed power supply for noise absorption and power supply fluctuation smoothing can be performed. In addition, the entire ceramic capacitor can be easily reduced in size, and as a result, the entire wiring board can be easily reduced in size. Moreover, a high electrostatic capacity is easily achieved for a small amount, and a more stable power supply can be achieved.
前記セラミックコンデンサを構成するセラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックコンデンサを実現しやすくなる。 As the ceramic dielectric layer constituting the ceramic capacitor, a sintered body of high-temperature fired ceramic such as alumina, aluminum nitride, boron nitride, silicon carbide, silicon nitride, or the like is preferably used, and borosilicate glass or borosilicate is used. A sintered body of low-temperature fired ceramic such as glass ceramic obtained by adding an inorganic ceramic filler such as alumina to lead acid glass is preferably used. In this case, it is also preferable to use a sintered body of a dielectric ceramic such as barium titanate, lead titanate, or strontium titanate depending on the application. When a dielectric ceramic sintered body is used, a ceramic capacitor having a large capacitance can be easily realized.
前記樹脂充填剤は、板状部品を固定するためのものであり、応力緩和特性、絶縁性、耐熱性などを考慮して適宜選択することができる。樹脂充填剤を形成するための樹脂材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂や、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、エポリプロピレン樹脂などの熱可塑性樹脂などが挙げられる。また、この樹脂充填剤としては、前記熱硬化性樹脂や熱可塑性樹脂にガラスフィラーを添加した材料等を使用してもよい。 The resin filler is for fixing the plate-like component, and can be appropriately selected in consideration of stress relaxation characteristics, insulation properties, heat resistance, and the like. Preferred examples of the resin material for forming the resin filler include thermosetting resins such as epoxy resins, phenol resins, urethane resins, silicone resins, polyimide resins, polycarbonate resins, acrylic resins, polyacetal resins, e-polypropylene resins. And thermoplastic resins. Moreover, as this resin filler, you may use the material etc. which added the glass filler to the said thermosetting resin or a thermoplastic resin.
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
図1に示されるように、本実施の形態のセラミックコンデンサ内蔵配線基板10(板状部品内蔵配線基板)は、ICチップ搭載用の配線基板であって、ガラスエポキシからなる略矩形板状のコア基板11と、コア基板11のコア主面12(図1では上面)の上に形成される第1ビルドアップ層31と、コア基板11のコア裏面13(図1では下面)の上に形成される第2ビルドアップ層32とからなる。コア基板11における複数箇所には厚さ方向に貫通するスルーホール用孔15が形成されており、そのスルーホール用孔15の内面に、銅めっきを施すことによって外径が300μm、厚さが20μmのスルーホール導体16が形成されている。かかるスルーホール導体16は、コア基板11のコア主面12側とコア裏面13側とを接続導通している。なお、スルーホール導体16の内部は、絶縁材料(例えば、シリカフィラーを含むエポキシ樹脂など)からなる閉塞体17で埋められている。また、コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。
As shown in FIG. 1, a ceramic capacitor built-in wiring board 10 (plate-like component built-in wiring board) of the present embodiment is a wiring board for mounting an IC chip, and is a substantially rectangular plate-shaped core made of glass epoxy. It is formed on the
コア基板11のコア主面12上に形成された第1ビルドアップ層31は、エポキシ樹脂からなる2層の樹脂絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。樹脂絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。また、樹脂絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44は、複数のはんだバンプ45を介してICチップ21の面接続端子22にフリップチップ接続される。なお、ICチップ21は、例えば、MPUとしての機能を有する半導体集積回路素子であり、縦14.0mm×横14.0mm×厚さ0.7mmの矩形平板状に形成されている。
The
各端子パッド44及び各はんだバンプ45が位置する領域は、ICチップ21を搭載可能な部品搭載領域23である。部品搭載領域23は、ビルドアップ層31の表面39に設定されており、縦14.0mm×横14.0mmの平面視正方形状の領域である。即ち、部品搭載領域23は、ICチップ21の下面の直下に配置された領域であって、厚さ方向から見た場合、ICチップ21の下面と同じ外形及び面積を有している。また、樹脂絶縁層33,35内には、それぞれビア導体43,47が設けられている。これらのビア導体43,47は、導体層42及び端子パッド44を相互に電気的に接続している。
A region where each
コア基板11のコア裏面13上に形成されたビルドアップ層32は、上述したビルドアップ層31とほぼ同じ構造を有している。即ち、ビルドアップ層32は、エポキシ樹脂からなる2層の樹脂絶縁層34,36と、導体層50とを交互に積層した構造を有している。樹脂絶縁層36の下面上における複数箇所には、ビア導体47を介して導体層50に電気的に接続されるBGA用パッド48が格子状に形成されている。また、樹脂絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、マザーボード60との電気的な接続を図るための複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、配線基板10はマザーボード60上に実装される。
The
前記コア基板11は、コア主面12の中央部及びコア裏面13の中央部にて開口する収容穴部91を1つ有している。即ち、収容穴部91は貫通穴部である。
The
収容穴部91内には、図2,図3に示すセラミックコンデンサ101が、埋め込んだ状態で収容されている。なお、セラミックコンデンサ101は、部品第1主面102(図1,2では上面)をコア基板11のコア主面12と同じ側に向け、かつ部品第2主面103(図1,2では下面)をコア基板11のコア裏面13と同じ側に向けた状態で収容されている。本実施形態のセラミックコンデンサ101は、縦10.0mm×横10.0mm×厚さ0.80mmの略矩形状であり、その四隅が面取りされた板状部材である。
The
また、収容穴部91の内面とセラミックコンデンサ101の側面との隙間は、高分子材料(本実施形態では熱硬化性樹脂)からなる樹脂充填剤92によって埋められている。樹脂充填剤92は、セラミックコンデンサ101をコア基板11に固定するとともに、セラミックコンデンサ101及びコア基板11の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。
Further, a gap between the inner surface of the
図4に示されるように、本実施の形態の収容穴部91は、その外形線が平面視で凹凸状に形成されるとともに、セラミックコンデンサ101の面取り部107に対向する位置には、開口幅L1がその面取り部107の幅L2よりも長く設定された凹状逃がし部93が設けられている。具体的には、凹状逃がし部93の開口幅L1は1.0mm程度であり、面取り部107の幅L2は0.7mm程度である。この凹状逃がし部93は、湾曲状に窪んだ凹部であり、その凹状逃がし部93における開口部94は曲線的な形状を呈している。また、収容穴部91の外形線は、連続曲線からなる波状を呈している。
As shown in FIG. 4, the receiving
図1〜図3に示されるように、本実施形態のセラミックコンデンサ101は、いわゆるビアアレイタイプのセラミックコンデンサである。セラミックコンデンサ101を構成するセラミック焼結体104は、部品第1主面102(上面)及び部品第2主面103(下面)を有する板状部品である。セラミック焼結体104は、セラミック誘電体層105を介して第1内部電極層141と第2内部電極層142とを交互に積層配置した構造を有している。セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、第1内部電極層141及び第2内部電極層142間の誘電体として機能する。第1内部電極層141及び第2内部電極層142は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体104の内部において一層おきに配置されている。
As shown in FIGS. 1 to 3, the
セラミック焼結体104には多数のビアホール130が形成されている。これらのビアホール130は、セラミック焼結体104をその厚さ方向に貫通するとともに、全面にわたって格子状(アレイ状)に配置されている。各ビアホール130内には、セラミック焼結体104の上面102及び下面103間を貫通する複数のビア導体131,132(コンデンサ内ビア導体)が、ニッケルを主材料として形成されている。各第1ビア導体131は、各第1内部電極層141を貫通しており、それら同士を互いに電気的に接続している。各第2ビア導体132は、各第2内部電極層142を貫通しており、それら同士を互いに電気的に接続している。
A number of via
セラミック焼結体104の上面102上には、複数の第1外部端子電極111,112が突設されている。また、セラミック焼結体104の下面103上には、複数の第2外部端子電極121,122が突設されている。上面102側にある第1外部端子電極111,112は、前記ICチップ21が有する面接続端子22に対して、ビア導体43、導体層42、ビア導体47、端子パッド44及びはんだバンプ45を介して電気的に接続される。一方、下面103側にある第2外部端子電極121,122は、マザーボード60が有する電極(接触子)に対して、ビア導体43、導体層50、ビア導体47、BGA用パッド48及びはんだバンプ49を介して電気的に接続される。また、第1外部端子電極111,112の底面略中央部は、ビア導体131,132の上面102側の端面に対して直接接続されており、第2外部端子電極121,122の底面略中央部は、ビア導体131,132の下面103側の端面に対して直接接続されている。よって、外部端子電極111,121はビア導体131及び第1内部電極層141に導通しており、外部端子電極112,122はビア導体132及び第2内部電極層142に導通している。
A plurality of first external
外部端子電極111,112,121,122は、ニッケルを主材料とするメタライズ層上に銅めっき層を形成した層構造を有している。銅めっき層は、メタライズ層を構成する金属よりも軟かい金属からなり、その表面は粗化されている。このため、第1外部端子電極111,112の表面は、セラミック焼結体104の上面102よりも粗くなっている。同様に、第2外部端子電極121,122の表面も、セラミック焼結体104の下面103よりも粗くなっている。また、上面102に垂直な方向(部品厚さ方向)から見たときの外部端子電極111,112,121,122は略円形状をなしている(図3参照)。
The external
上記構成のセラミックコンデンサ内蔵配線基板10において、マザーボード60側から第2外部端子電極121,122を介して通電を行い、第1内部電極層141−第2内部電極層142間に電圧を加えると、第1内部電極層141に例えばプラスの電荷が蓄積し、第2内部電極層142に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ101がキャパシタとして機能する。また、このセラミックコンデンサ101では、第1ビア導体131及び第2ビア導体132がそれぞれ交互に隣接して配置され、かつ、第1ビア導体131及び第2ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。また、各ビア導体131,132を介してICチップ21に電流が供給されるとともに、スルーホール導体16を介してICチップ21に電流が供給されることで、ICチップ21が動作する。
In the ceramic capacitor built-in
次に、本実施の形態のセラミックコンデンサ内蔵配線基板10の製造方法について述べる。
Next, a method for manufacturing the ceramic capacitor built-in
基板準備工程ではコア基板11を従来周知の手法により作製し、セラミックチップ準備工程では、セラミックコンデンサ101を従来周知の手法により作製し、コア基板11とセラミックコンデンサ101とをあらかじめ準備しておく。
In the substrate preparation step, the
基板準備工程において、コア基板11は以下のように作製される。まず、縦400mm×横400mm×厚み0.80mmの基材の両面に、厚み35μmの銅箔が貼付された銅張積層板を準備する。次に、銅張積層板に対してドリル機を用いて孔あけ加工を行い、スルーホール導体16を形成するための貫通孔を所定位置にあらかじめ形成しておく。そして、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体16を形成する。次に、スルーホール導体16の空洞部にエポキシ樹脂を主成分とするペーストを印刷した後、硬化することにより閉塞体17を形成する。さらに、銅張積層板の両面の銅箔のエッチングを行って導体層41を例えばサブトラクティブ法によってパターニングする(図5参照)。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔をエッチングで除去した後、ドライフィルムを剥離する。
In the substrate preparation process, the
次いで、コア基板11に対してルータを用いて穴加工工程を行い、収容穴部91を所定位置に形成する(図6参照)。この穴加工工程では、外形線が平面視で凹凸状となり、4隅となる位置に凹状逃がし部93を有する収容穴部91(図4参照)を形成する。
Next, a hole processing step is performed on the
セラミックチップ準備工程において、セラミックコンデンサ101は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に第1内部電極層141となる第1内部電極部と、第2内部電極層142となる第2内部電極部とが形成される。次に、第1内部電極部が形成されたグリーンシートと第2内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化してグリーンシート積層体を形成する。
In the ceramic chip preparation process, the
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール130を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール130内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように第1外部端子電極111,112のメタライズ層を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように第2外部端子電極121,122のメタライズ層を形成する。
Further, a number of via
この後、グリーンシート積層体の乾燥を行い、表面端子部をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体104となる。そして、得られたセラミック焼結体104が有する各外部端子電極111,112,121,122に対して電解銅めっき(厚さ10μm程度)を行う。その結果、各外部端子電極111,112,121,122の上に銅めっき層が形成され、セラミックコンデンサ101が完成する。
Thereafter, the green sheet laminate is dried to solidify the surface terminal part to some extent. Next, the green sheet laminate is degreased and fired at a predetermined temperature for a predetermined time. As a result, barium titanate and nickel in the paste are simultaneously sintered to form a ceramic
その後、部品収納工程において、収容穴部91のコア主面12側の開口96に、マスキング材としての剥離可能な粘着テープ152を密着するよう配置して、その開口96を封止する(図7参照)。なお、この粘着テープ152は、図示しない支持台によって支持されている。次に、マウント装置(ヤマハ発動機株式会社製)を用いて、収容穴部91内にセラミックコンデンサ101を収容配置する(図8参照)。このとき、粘着テープ152には、セラミックコンデンサ101が貼り付けられて仮固定される。なおここでは、チップ搭載時(図1に示す状態)において上面となる部品第1主面102を下方に向けた状態(上面と下面とを反転させた状態)で粘着テープ152に密着させている。同様に、コア基板11もチップ搭載時に上面となるコア主面12を下方に向けた状態となっている。
After that, in the component housing step, a peelable
そして、部品固定工程において、収容穴部91の内面とセラミックコンデンサ101の側面との隙間に、ディスペンサ装置(Asymtek社製)を用いて、コア裏面13側の開口97から熱硬化性樹脂製の樹脂充填剤92(株式会社ナミックス製)を充填する(図9参照)。その後、加熱処理を行うと、樹脂充填剤92が硬化してセラミックコンデンサ101が収容穴部91内に固定される。このとき、粘着テープ152と接する側となるコア主面12、部品第1主面102、及び樹脂充填剤92の表面の位置が揃いフラット(面一)に形成される。従って、部品第1主面102とコア主面12との段差は殆どなく、部品第2主面103とコア裏面13との段差よりも小さくなる。
In the component fixing step, a resin made of a thermosetting resin is provided from the
そして、セラミックコンデンサ101の固定後において、粘着テープ152を剥離する。その後、コア基板11のコア主面12及びセラミックコンデンサ101の部品第1主面102を酸性脱脂で溶剤洗浄をしてから研磨することで、コア主面12及び部品第1主面102に張り付いて残っている粘着材を除去する。
Then, after fixing the
さらに、外部端子電極111,112,121,122の上にある銅めっき層の表面の粗化(CZ処理)を行う。同時に、コア主面12及びコア裏面13に形成された導体層41の表面の粗化も行う。その後、洗浄工程を実施し、必要に応じて、シランカップリング剤(信越化学工業株式会社製)を用いて、コア主面12及びコア裏面13に対してカップリング処理を行ってもよい。
Further, the surface of the copper plating layer on the external
次に、ビルドアップ層形成工程において、従来周知の手法に基づいてコア主面12の上に第1ビルドアップ層31を形成するとともに、コア裏面13の上に第2ビルドアップ層32を形成する(図10参照)。さらに、端子パッド44上のはんだバンプ45やBGA用パッド48上のはんだバンプ49等を形成することで、セラミックコンデンサ内蔵配線基板10が完成する。なお、図10においては、図9のコア基板11及びセラミックコンデンサ101の上下面を反転させた状態(チップ搭載時の状態)で示している。ここで、部品第1主面102とコア主面12との段差は殆どなく、部品第2主面103とコア裏面13との段差よりも小さくなっているので、第1ビルドアップ層31の表面は、凹凸がなく平坦に形成される。その結果、第1ビルドアップ層31に形成された複数の端子パッド44に対し、ICチップ21を確実にフリップチップ接続することが可能となる。
Next, in the buildup layer forming step, the
従って、本実施の形態によれば以下の効果を得ることができる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1)本実施の形態のセラミックコンデンサ内蔵配線基板10では、収容穴部91は、その外形線が平面視で凹凸状に形成されているので、収容穴部91の内面と樹脂充填剤92との接触面積を増大させることができる。また、セラミックコンデンサ101の四隅(面取り部107)に応力が最も集中するが、収容穴部91において面取り部107に対応する位置には、凹状逃がし部93が設けられている。この凹状逃がし部93は、開口幅L1が面取り部107の幅L2よりも長く設定されている。このように形成すれば、セラミックコンデンサ101と収容穴部91との間に働く応力を樹脂充填剤92によって確実に吸収することができる。また、樹脂充填剤92と収容穴部91の内面との密着性が増し、アンカー効果によってセラミックコンデンサ101をコア基板11に確実に固定させることができる。
(1) In the ceramic capacitor built-in
(2)本実施の形態のセラミックコンデンサ内蔵配線基板10では、凹状逃がし部93における開口部94が曲線的な形状を呈しているので、開口部94に応力が集中することがなく、凹状逃がし部93の全体で応力を確実に吸収することができる。
(2) In the ceramic capacitor built-in
(3)本実施の形態のセラミックコンデンサ内蔵配線基板10では、収容穴部91は、その外形線が連続曲線からなる波状を呈している。この場合、収容穴部91と樹脂充填剤92との接触面には角部が存在しないため、ボイドが生じることなく樹脂充填剤92を確実に充填することができる。従って、その樹脂充填剤92で応力を確実に吸収することができ、クラックの発生を防止することができる。
(3) In the ceramic capacitor built-in
(4)本実施の形態のセラミックコンデンサ内蔵配線基板10では、板状部品としてビアアレイタイプのセラミックコンデンサ101が収容穴部91に収納されている。このセラミックコンデンサ101では、複数のビア導体131,132が全体としてアレイ状に配置されているので、セラミックコンデンサ101のインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、セラミックコンデンサ101全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、ICチップ21に対してより安定した電源供給が可能となる。
(4) In the ceramic capacitor built-in
(5)本実施の形態では、ルータ加工を行うことにより、外形線が連続曲線からなる波状の収容穴部91を正確に形成することができる。
(5) In the present embodiment, by performing router processing, it is possible to accurately form the wavy
なお、本発明の実施の形態は以下のように変更してもよい。 In addition, you may change embodiment of this invention as follows.
・上記実施の形態のセラミックコンデンサ内蔵配線基板10において、収容穴部91は、その外形線が連続曲線からなる波状に形成されていたが、これに限定されるものではない。例えば、図11に示される収容穴部91Aのように、直線的な凹凸95Aがある形状や、図12に示される収容穴部91Bのように、半円状の凹部95Bがある形状に変更してもよい。これら収容穴部91A,91Bのように、外形線が凹凸状となるよう形成することにより、樹脂充填剤92との接触面積を増大させることができ、収容穴部91A,91Bとセラミックコンデンサ101の間に働く応力を樹脂充填剤92によって確実に吸収することができる。
In the ceramic capacitor built-in
・上記実施の形態のセラミックコンデンサ内蔵配線基板10において、収容穴部91は、コア主面12側とコア裏面13側とで同じ開口面積を有するものであったが、これに限定されるものではなく、図13及び図14に示されるような収容穴部91Cに変更してもよい。すなわち、収容穴部91Cは、コア基板11をその厚さ方向に切断したときに現れる断面形状がコア主面12側からコア裏面13側に行くに従って徐々に広くなるよう形成されている。このように収容穴部91を形成することにより、樹脂充填剤92を充填するコア裏面13側ほど開口面積が大きくなるので、収容穴部91Cとセラミックコンデンサ101との隙間に樹脂充填剤92を確実に充填することができる。
In the ceramic capacitor built-in
また、セラミックコンデンサ内蔵配線基板10にICチップ21を搭載する際、ICチップ接合後の冷却時には、コア裏面13側に位置する第2ビルドアップ層32は収縮するが、コア主面12側に位置する第1ビルドアップ層31はICチップ21があるため殆ど収縮しない。この結果、コア基板11はコア裏面13側に反る。また、セラミックコンデンサ101はコア基板11やビルドアップ層31,32よりも可塑性が小さいため、その反りに対してセラミックコンデンサ101は追従できない。そのため、コア裏面13側ほど応力が集中してしまうが、収容穴部91とセラミックコンデンサ101と間に介在される樹脂充填剤92は、コア裏面13側ほど平面方向の厚さが厚く形成されるので、その応力集中を確実に吸収することができる。
Further, when the
・上記実施の形態では、収容穴部91の内面とセラミックコンデンサ101の側面との隙間にディスペンサ装置を用いて樹脂充填剤92を充填していたが、第2ビルドアップ層32の最下層に位置する樹脂絶縁層34の一部を前記隙間に落とし込んでその隙間を埋めることによりセラミックコンデンサ101をコア基板11に固定してよい。この場合、樹脂絶縁層34が樹脂充填剤92を兼ねるため、樹脂充填剤92の形成に際して、樹脂絶縁層34とは別の材料を準備しなくても済み、製造コストを抑えることができる。
In the above embodiment, the
・上記実施の形態のセラミックコンデンサ内蔵配線基板10では、コア基板11の収容穴部91に1つのセラミックコンデンサ101を収納していたが、収容穴部91に複数の板状部品(例えば、チップコンデンサ)を埋め込むように構成してもよい。
In the ceramic capacitor built-in
・上記実施の形態では、セラミックコンデンサ内蔵配線基板10のパッケージ形態はBGA(ボールグリッドアレイ)であるが、BGAのみに限定されず、例えばPGA(ピングリッドアレイ)やLGA(ランドグリッドアレイ)等であってもよい。
In the above embodiment, the package form of the ceramic capacitor built-in
10…板状部品内蔵配線基板としてのセラミックコンデンサ内蔵配線基板
11…コア基板
12…コア主面
13…コア裏面
21…半導体集積回路素子としてのICチップ
91,91A,91B,91C…収容穴部
92…樹脂充填剤
93…凹状逃がし部
94…開口部
101…板状部品としてのセラミックコンデンサ
102…部品第1主面
103…部品第2主面
107…面取り部
131,132…コンデンサ内ビア導体としてのビア導体
L1…凹状逃がし部の開口幅
L2…面取り部の幅
DESCRIPTION OF
Claims (5)
部品第1主面及び部品第2主面を有する平面視で略矩形状をなし、その四隅が面取りされ、前記部品第1主面を前記コア主面側に向けかつ前記部品第2主面を前記コア裏面側に向けた状態で前記収容穴部内に収容された板状部品と、
前記収容穴部の内面と前記板状部品の側面との隙間を埋めることで前記板状部品を前記コア基板に固定させている樹脂充填剤と
を備え、前記収容穴部の外形線が平面視で凹凸状に形成されるとともに、少なくとも前記収容穴部の内面において前記板状部品の面取り部に対向する位置には、その開口幅が前記面取り部の幅よりも長く設定された凹状逃がし部が設けられているとともに、前記収容穴部の内面と前記面取り部との隙間も前記樹脂充填剤で埋められている
ことを特徴とする板状部品内蔵配線基板。 A core substrate having a core main surface and a core back surface, and having an accommodation hole opening at the core main surface and the core back surface;
It has a substantially rectangular shape in plan view having a component first main surface and a component second main surface, its four corners are chamfered, the component first main surface faces the core main surface side, and the component second main surface is A plate-like component housed in the housing hole in a state directed toward the back side of the core;
A resin filler that fixes the plate-like component to the core substrate by filling a gap between the inner surface of the accommodation hole and the side surface of the plate-like component, and the outline of the accommodation hole is in plan view And a concave relief portion whose opening width is set to be longer than the width of the chamfered portion at least at a position facing the chamfered portion of the plate-like component on the inner surface of the accommodation hole portion. provided not Rutotomoni, plate-like component built-in wiring board also clearance between the inner surface and the chamfered portion of the accommodation hole, characterized in <br/> that are filled with the resin filler.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278197A JP5101240B2 (en) | 2007-10-25 | 2007-10-25 | Board component built-in wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007278197A JP5101240B2 (en) | 2007-10-25 | 2007-10-25 | Board component built-in wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105345A JP2009105345A (en) | 2009-05-14 |
JP5101240B2 true JP5101240B2 (en) | 2012-12-19 |
Family
ID=40706721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278197A Active JP5101240B2 (en) | 2007-10-25 | 2007-10-25 | Board component built-in wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5101240B2 (en) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8400782B2 (en) | 2009-07-24 | 2013-03-19 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
TWI418272B (en) * | 2009-08-25 | 2013-12-01 | Samsung Electro Mech | Method of processing a cavity of core substrate |
JP5327654B2 (en) * | 2010-03-18 | 2013-10-30 | マーベル ワールド トレード リミテッド | Apparatus and method comprising an interposer |
US8654538B2 (en) * | 2010-03-30 | 2014-02-18 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5658474B2 (en) * | 2010-04-01 | 2015-01-28 | 日本特殊陶業株式会社 | Wiring board built-in capacitor and wiring board |
WO2012089275A1 (en) * | 2010-12-30 | 2012-07-05 | Option Wireless Limited | Multi board module with implant |
KR101422437B1 (en) | 2011-05-13 | 2014-07-22 | 이비덴 가부시키가이샤 | Circuit board and manufacturing method thereof |
TWI425886B (en) * | 2011-06-07 | 2014-02-01 | Unimicron Technology Corp | Package structure having embedded electronic components and method of making same |
US20130025914A1 (en) * | 2011-07-25 | 2013-01-31 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5635958B2 (en) * | 2011-09-08 | 2014-12-03 | 日本特殊陶業株式会社 | Component built-in wiring board and manufacturing method thereof |
US9113574B2 (en) | 2012-10-25 | 2015-08-18 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
JP2014107431A (en) * | 2012-11-28 | 2014-06-09 | Ibiden Co Ltd | Electronic component built-in wiring board, and manufacturing method for electronic component built-in wiring board |
JP2014216580A (en) * | 2013-04-27 | 2014-11-17 | 京セラSlcテクノロジー株式会社 | Wiring board and manufacturing method of the same |
JP5462404B1 (en) * | 2013-09-12 | 2014-04-02 | 太陽誘電株式会社 | Component embedded substrate and core substrate for component embedded substrate |
CN105103664B (en) * | 2013-10-15 | 2018-06-22 | 株式会社村田制作所 | The manufacturing method and substrate having built-in components of substrate having built-in components |
JP6303443B2 (en) * | 2013-11-27 | 2018-04-04 | Tdk株式会社 | IC built-in substrate manufacturing method |
CN107041082A (en) * | 2016-11-18 | 2017-08-11 | 江门崇达电路技术有限公司 | The PCB process for pressing of dissymmetrical structure |
JP6798895B2 (en) * | 2017-01-25 | 2020-12-09 | 京セラ株式会社 | Wiring board |
JP6890496B2 (en) * | 2017-07-27 | 2021-06-18 | 京セラ株式会社 | Manufacturing method of electronic component mounting board, electronic device and electronic component mounting board |
CN111385959A (en) * | 2018-12-27 | 2020-07-07 | 欣兴电子股份有限公司 | Circuit board with heat dissipation block and manufacturing method thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5814545A (en) * | 1981-07-17 | 1983-01-27 | Citizen Watch Co Ltd | Mounting method for ic |
JPH04243152A (en) * | 1991-01-17 | 1992-08-31 | Ibiden Co Ltd | Electronic parts mounting board having storage recess |
JPH06120673A (en) * | 1992-10-07 | 1994-04-28 | Matsushita Electric Ind Co Ltd | Multilayer printed wiring board and production thereof |
JP3425058B2 (en) * | 1997-04-03 | 2003-07-07 | 新光電気工業株式会社 | Semiconductor package |
WO2000063970A1 (en) * | 1999-04-16 | 2000-10-26 | Matsushita Electric Industrial Co., Ltd. | Module component and method of manufacturing the same |
JP2004119732A (en) * | 2002-09-26 | 2004-04-15 | Kyocera Corp | Multilayer wiring board with built-in capacitor |
JP4006686B2 (en) * | 2002-10-01 | 2007-11-14 | 日立金属株式会社 | Ceramic multilayer substrate and manufacturing method thereof |
JP2007027527A (en) * | 2005-07-20 | 2007-02-01 | Shinko Electric Ind Co Ltd | Board and its manufacturing method |
JP4965237B2 (en) * | 2005-12-22 | 2012-07-04 | 日本特殊陶業株式会社 | Wiring board built-in capacitor and wiring board |
-
2007
- 2007-10-25 JP JP2007278197A patent/JP5101240B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009105345A (en) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101240B2 (en) | Board component built-in wiring board | |
JP4509972B2 (en) | Wiring board, embedded ceramic chip | |
JP4838068B2 (en) | Wiring board | |
JP5129645B2 (en) | Manufacturing method of wiring board with built-in components | |
JP5089880B2 (en) | Capacitor for wiring board built-in, wiring board with built-in capacitor and manufacturing method thereof | |
US7932471B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
JP4964481B2 (en) | Wiring board | |
JP2007096258A (en) | Wiring substrate and ceramic capacitor | |
JP2010171413A (en) | Method of manufacturing wiring board with built-in component | |
JP4405477B2 (en) | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME | |
JP4954824B2 (en) | Wiring board with built-in components, capacitor for wiring board | |
JP5179856B2 (en) | Wiring board built-in component and manufacturing method thereof, wiring board | |
JP5112005B2 (en) | Wiring board with built-in plate-shaped component and manufacturing method thereof | |
JP5078759B2 (en) | Wiring board built-in electronic components and wiring board | |
JP5512558B2 (en) | Manufacturing method of wiring board with built-in components | |
JP4405478B2 (en) | WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME | |
JP5306797B2 (en) | Manufacturing method of wiring board with built-in components | |
JP2009004459A (en) | Capacitor built-in wiring board | |
JP4814129B2 (en) | Wiring board with built-in components, Wiring board built-in components | |
JP4975655B2 (en) | Wiring board, semiconductor package | |
JP2009147177A (en) | Capacitor incorporated in wiring board, and wiring board | |
JP4668822B2 (en) | Wiring board manufacturing method | |
JP2008244029A (en) | Wiring board with built-in component, and component used therefor | |
JP5330105B2 (en) | Wiring board built-in capacitor, wiring board | |
JP5260067B2 (en) | Wiring board, semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5101240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |