JP5098997B2 - 半導体装置とそのリペア方法、及び半導体装置の製造方法 - Google Patents
半導体装置とそのリペア方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5098997B2 JP5098997B2 JP2008326142A JP2008326142A JP5098997B2 JP 5098997 B2 JP5098997 B2 JP 5098997B2 JP 2008326142 A JP2008326142 A JP 2008326142A JP 2008326142 A JP2008326142 A JP 2008326142A JP 5098997 B2 JP5098997 B2 JP 5098997B2
- Authority
- JP
- Japan
- Prior art keywords
- thermosetting resin
- resin layer
- aqueous solution
- circuit board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
Claims (7)
- 表面に電極パッドが形成された回路基板と、
前記回路基板の表面に形成され、酸性水溶液又はアルカリ性水溶液で分解する成分を有する第1の熱硬化性樹脂層と、
前記第1の熱硬化性樹脂層の上に形成され、紫外線で分解する成分を有する第2の熱硬化樹脂層と、
前記第2の熱硬化性樹脂層上に固着され、前記電極パッドに接続された端子を備えた半導体素子と、
を有することを特徴とする半導体装置。 - 前記第1の熱硬化性樹脂層は、前記回路基板の素子搭載領域に選択的に形成され、
前記第2の熱硬化性樹脂層は、前記第1の熱硬化性樹脂層の外周側面を覆うフィレット部を有することを特徴とする請求項1に記載の半導体装置。 - 紫外線で分解する前記成分は、シクロブタン環を有するChalconeエポキシであることを特徴とする請求項1又は請求項2に記載の半導体装置。
- アルカリ性水溶液で分解する前記成分は、シルセスキオキサン骨格を持つエポキシであることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 酸性水溶液で分解する前記成分は、脂環式エポキシであることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 回路基板と半導体素子との間にアンダーフィル樹脂が充填された半導体装置のリペア方法であって、
前記アンダーフィル樹脂として順に形成された第1の熱硬化性樹脂と第2の熱硬化性樹脂のうち、紫外線で分解する成分を有する第2の熱硬化樹脂層のフィレット部に紫外線を照射し、前記成分を分解する工程と、
前記紫外線が照射された部分の前記第2の熱硬化性樹脂層を溶剤で除去し、前記第1の熱硬化性樹脂の一部を露出させる工程と、
前記露出した部分の第1の熱硬化性樹脂に酸性水溶液又はアルカリ性水溶液を浸透させることにより、前記第1の熱硬化性樹脂中で前記酸性水溶液又は前記アルカリ性水溶液で分解する成分を分解する工程と、
前記第1の熱硬化性樹脂に前記酸性水溶液又は前記アルカリ性水溶液を浸透させた後、前記回路基板から前記半導体素子を剥離する工程と、
前記剥離の後、前記回路基板に残存する前記第1の熱硬化性樹脂層を溶剤によって除去する工程と、
前記剥離の後、前記半導体素子に残存する前記第2の熱硬化性樹脂層に紫外線を照射し、前記成分を分解する工程と、
前記紫外線を照射した後、前記半導体素子に残存する前記第2の熱硬化性樹脂層を溶剤で除去する工程と、
を有することを特徴とする半導体装置のリペア方法。 - 表面に電極パッドが形成された回路基板の上に、酸性水溶液又はアルカリ性水溶液で分解する成分を有する第1の熱硬化性樹脂層を形成する工程と、
前記第1の熱硬化性樹脂層の上に、紫外線で分解する成分を有する第2の熱硬化樹脂層を形成する工程と、
前記第2の熱硬化性樹脂層に半導体素子を圧着して、該半導体素子の端子を前記回路基板の電極パッドに接続する工程と、
前記圧着の後、前記第1の熱硬化性樹脂層と前記第2の熱硬化性樹脂層を熱硬化させる工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326142A JP5098997B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体装置とそのリペア方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326142A JP5098997B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体装置とそのリペア方法、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147423A JP2010147423A (ja) | 2010-07-01 |
JP5098997B2 true JP5098997B2 (ja) | 2012-12-12 |
Family
ID=42567499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008326142A Expired - Fee Related JP5098997B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体装置とそのリペア方法、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098997B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6313932B2 (ja) * | 2013-05-29 | 2018-04-18 | 富士通株式会社 | 回路基板用の修復部材、回路基板の製造方法、及び回路基板用の修復部材の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140624A (ja) * | 1997-07-22 | 1999-02-12 | Mitsubishi Electric Corp | 半導体装置のリペア方法 |
WO2000079582A1 (en) * | 1999-06-17 | 2000-12-28 | Loctite Corporation | Controllably degradable composition of heteroatom carbocyclic or epoxy resin and curing agent |
JP3430096B2 (ja) * | 1999-12-22 | 2003-07-28 | Necエレクトロニクス株式会社 | 半導体装置の実装方法 |
JP4609617B2 (ja) * | 2000-08-01 | 2011-01-12 | 日本電気株式会社 | 半導体装置の実装方法及び実装構造体 |
-
2008
- 2008-12-22 JP JP2008326142A patent/JP5098997B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010147423A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI396478B (zh) | 印刷布線板 | |
JP5160895B2 (ja) | 電子モジュールの製造方法 | |
TWI334634B (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
WO2015199030A1 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
WO2014033983A1 (ja) | 部品実装構造体 | |
JP4939916B2 (ja) | 多層プリント配線板およびその製造方法 | |
JPWO2005036633A1 (ja) | 電子部材の製造方法、及び、接着材付icチップ | |
JP5098997B2 (ja) | 半導体装置とそのリペア方法、及び半導体装置の製造方法 | |
JP6447073B2 (ja) | 配線基板及びラミネート装置 | |
JP2008235840A (ja) | 半導体装置の製造方法、半導体製造装置および半導体モジュール | |
JPH09246423A (ja) | 半導体装置 | |
JP2006196792A (ja) | 立体配線形成体及びその製造方法 | |
JP5292848B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP3430096B2 (ja) | 半導体装置の実装方法 | |
JP2005340317A (ja) | 半導体パッケージの製造方法、半導体パッケージ、および半導体パッケージの製造装置 | |
JP5541307B2 (ja) | 電子部品及びその製造方法 | |
JP2007227961A (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
JP6776686B2 (ja) | 配線基板及び配線基板、半導体装置の製造方法 | |
JP2001313315A (ja) | 実装用半導体装置とその実装方法 | |
JPH0832199A (ja) | Icチップの回路基板への実装構造と実装方法 | |
JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
JPH03177034A (ja) | 電子部品の接続方法 | |
JP2016134496A (ja) | 平板プレス装置及び基板の製造方法 | |
JP2001118883A (ja) | 回路基板、電子部品及び電子部品装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |