JP5098224B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP5098224B2
JP5098224B2 JP2006154921A JP2006154921A JP5098224B2 JP 5098224 B2 JP5098224 B2 JP 5098224B2 JP 2006154921 A JP2006154921 A JP 2006154921A JP 2006154921 A JP2006154921 A JP 2006154921A JP 5098224 B2 JP5098224 B2 JP 5098224B2
Authority
JP
Japan
Prior art keywords
substrate
getter
semiconductor package
electrode
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006154921A
Other languages
English (en)
Other versions
JP2007324466A (ja
Inventor
康弘 福山
正樹 廣田
誠 岩島
志恵 広瀬
最実 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2006154921A priority Critical patent/JP5098224B2/ja
Publication of JP2007324466A publication Critical patent/JP2007324466A/ja
Application granted granted Critical
Publication of JP5098224B2 publication Critical patent/JP5098224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、素子基板の表面に形成した機能性素子を密閉空間内に封止した半導体装置およびその製造方法に関する。
デバイス素子の素子電極上に突起電極を設け、基板の底部に設けられた基板電極に突起電極を加圧することによって素子電極と基板電極とを電気的かつ機械的に接合する気密封止パッケージが従来技術として知られている(たとえば、特許文献1)。また、気密封止されたパッケージ内の不純物ガスを吸着するゲッタによりパッケージ内の真空度を長期間維持するものが従来から知られている(たとえば、特許文献2)。
特開2000−337959号公報 特開2000−337959号公報
従来の気密封止パッケージの構造のまま、パッケージの実装面積を大きくすることなく、ゲッタを設けようとすると、ゲッタ量が少なく、真空度の維持期間が短いという問題点がある。
本発明の半導体パッケージは、表面に機能性素子が形成された素子基板と、ゲッタを設けた第1の基板と、第1の基板と接合して、第1の基板との間に素子基板を密閉する空間を形成する第2の基板とを備え、第1の基板と素子基板との間には、第1の基板と間隔を開けて素子基板を空間内で保持する保持部材備え、第1の基板と素子基板のいずれか一方には保持部材を嵌合する凹部が設けられていることを特徴とする。
本発明によれば、ゲッタ基板と素子基板との間には、ゲッタ基板と間隔を開けて素子基板を空間内で保持する保持部材を備え、第1の基板と素子基板のいずれか一方には保持部材を嵌合する凹部が設けられている。したがって、ゲッタ基板と素子基板との間にゲッタを設けることができ、パッケージサイズを大きくすることなくゲッタ量を大きくすることができる。
本発明の実施形態の赤外線センサ1について図1および図2を参照して説明する。図1(a)は赤外線センサ1の斜視図であり、図1(b)は図1(a)のA−A’線断面図である。図2は赤外線センサ1の分解図である。
赤外線センサ1は素子基板2と蓋基板3とゲッタ基板4とを備えている。素子基板2は、たとえばSiからなる半導体材料であり、表面に赤外線検出素子5を形成する。赤外線検出素子5は赤外線を検出する素子であり、赤外線検出素子5に設けられた受光部に赤外線が照射すると、受光部の温度が上昇し、その温度上昇を検出することによって赤外線を検出する。素子基板2の形成面には、赤外線検出素子5からの信号を出力し、Auや半田などからなる、突起電極6を突設する。素子基板2の形成面と反対側の面には、突起電極6を設けた位置と素子基板2に対して対象の位置に凹部2aを形成する。
蓋基板3は、たとえば、ZnSやGe、Siなど赤外線を透過する材料からなる。蓋基板3には、赤外線検出素子5の突起電極6から出力される信号を外部に取り出す貫通電極7を設ける。貫通電極7は、蓋基板3を貫通して蓋基板3の外面まで延設されており、素子基板2の突起電極6と機械的かつ電気的に接続している。
ゲッタ基板4は、蓋基板3と接合可能であり、かつ気密性を有する材料からなり、素子基板2を載置する凹部4aが形成される。凹部4aの底面には突起部4bを形成し、素子基板2の凹部2aと嵌合させる。また凹部4aの底面には、突起部4bを除いて、たとえばZrやV、Feなどの多孔質な合金からなるゲッタ8を設ける。ゲッタ8は、数百℃程度の温度で加熱処理することによって活性化される。ゲッタ基板4の凹部4aは蓋基板3によって塞がれ、素子基板2は真空に密閉封止される。また、ゲッタ基板4の凹部4a内の不純物ガスはゲッタ8に吸着される。
次に、赤外線センサ1の製造方法について説明する。素子基板2の赤外線検出素子5は、公知のマイクロマシン技術によって素子基板2の表面に形成される。突起電極6は、ワイヤバンプ形成法やメッキバンプ法を用いて素子基板2の表面に形成される。凹部2aは、エッチングやレーザ加工、サンドブラスト加工などによって形成される。
蓋基板3の貫通電極7は次のようにして形成される。蓋基板3にドリルやレーザ、サンドブラスト、エッチングなどにより貫通孔を形成する。そして、電界メッキ法やスパッタ法によって貫通孔の円筒面に金属層を形成した後、無電界メッキ法によって貫通孔を導電材料で充填し、貫通電極7を形成する。蓋基板3の材質がSiやGeといった抵抗値が低いものの場合は、貫通孔の円筒面に絶縁層を形成した後、金属層を形成する。
ゲッタ基板4の凹部4aは、サンドブラストやエッチングなどによって形成される。凹部4aを形成した後、同様にして突起部4bをサンドブラストやエッチングなどによって形成する。ゲッタ8は、蒸着法などによって凹部4aの底面に形成される。ゲッタ8を形成した後、ゲッタ基板4を300℃、15分程度加熱し、ゲッタ8を活性化する。
以上のように作製した素子基板2、蓋基板3およびゲッタ基板4を、図3に示すようにして組み立てる。素子基板2をゲッタ基板4の凹部4aに配置した後、図3(a)に示すように、ゲッタ基板4に振動を加える。その結果、素子基板2の凹部2aはゲッタ基板4の突起部4bに嵌合し、所望の位置に素子基板2が搭載される。このとき、素子基板2の突起電極6の一部はゲッタ基板4の蓋基板3との接合面4cから突出している。
次に、図3(b)に示すように、真空中で、ビーム源31,32から蓋基板3およびゲッタ基板4の接合面にArイオンビームを照射し、それぞれの接合面を清浄化し活性化する。そして、図3(c)に示すように、接合面が活性状態のまま真空中で蓋基板3とゲッタ基板4とを重ね合わせて加圧し、蓋基板3とゲッタ基板4とを表面活性接合により接合する。また、このとき、突起電極6は、蓋基板3からの加圧によって変形し、表面活性接合も伴い素子基板2の突起電極6と蓋基板3の貫通電極7との接続は強固なものとなる。以上のようにして赤外線検出素子5を真空封止した赤外線センサ1は作製される。
以上の実施形態による赤外線センサ1は次のような作用効果を奏する。
(1)ゲッタ基板4に突起部4bを突設し、素子基板2とゲッタ基板4との間に空間を形成した。したがって、素子基板2とゲッタ基板4との間にゲッタ8を設けることができ、赤外線センサ1のパッケージサイズを大きくすることなくゲッタ量を大きくすることができる。その結果、ゲッタ8が吸着することができる不純物ガス量が増え、ゲッタ基板4の凹部4a内の雰囲気を長期間維持することができ、赤外線検出素子5の信頼性を高めることができる。
(2)素子基板2の赤外線素子5形成面とは反対側の面に凹部2aを形成し、ゲッタ基板4の突起部4bと嵌合するようにした。したがって、素子基板2の位置ズレを防止することができる。とくに、赤外線検出素子のような光学的デバイスの場合、光軸がずれると性能が劣化するので、その効果は大きい。また、位置ズレが大きいと、素子基板2の突起電極6と蓋基板3の貫通電極7との間に導通不良が発生する。
(3)素子基板2に対して突起電極6の位置の背面側の位置に素子基板2の凹部2aを形成した。したがって、蓋基板3から突起電極6に加わる応力は、ゲッタ基板4の突起部4bから素子基板2の凹部2aに加わる応力によって相殺され、素子基板2のそりを防止できる。
(4)ゲッタ基板4の突起部4bには、ゲッタ8を設けない。したがって、素子基板2の凹部2aをゲッタ基板4の突起部4bに嵌合するとき、ゲッタ8のゲッタ材料が欠け落ちない。一方、ゲッタ基板4の突起部4bにゲッタ8が設けると、素子基板2の凹部2aをゲッタ基板4の突起部4bに嵌合するときにゲッタ8のゲッタ材料が粉状に欠け落ち、その粉状のゲッタ材料が赤外線検出素子5を汚染する。
(5)素子基板2をゲッタ基板4の凹部4aに配置した後、ゲッタ基板4に振動を加えることによって、素子基板2の凹部2aをゲッタ基板4の突起部4bに嵌合させる。したがって、素子基板2をゲッタ基板4の凹部4a内に配置する位置精度が悪くても、ゲッタ基板4に振動を加えることによって正確な位置に素子基板2を搭載することができる。
以上の実施形態の赤外線センサ1を次のように変形することができる。
(1)素子基板2に形成された機能性素子は赤外線検出素子5であったが、密閉空間内に形成する機能性素子であれば実施形態に限定されない。たとえば、ジャイロセンサ素子や圧力センサ素子でもよい。この場合、蓋基板は赤外線を透過する必要がないので、気密性を有する材料であれば蓋基板3の材質は特に限定されない。たとえば、ガラスやセラミックでもよい。
(2)蓋基板3によって密閉されるゲッタ基板4の凹部4a内の雰囲気は、素子基板2に形成する機能性素子によって適宜選択することができる。たとえば、赤外線検出素子5の場合は真空にし、圧力センサ素子やジャイロセンサ素子の場合は希ガス雰囲気にしてもよい。
(3)表面活性接合によって蓋基板3とゲッタ基板4とを接合したが、蓋基板3の材質とゲッタ基板4の材質との組み合わせが、パイレックス(登録商標)ガラスとSiとの組み合わせなどの場合、陽極接合によって素子基板3とゲッタ基板4とを接合してもよい。また、基板加熱による直接接合によって接合してもよい。
(4)ゲッタ基板4に設けた突起部4bが素子基板2に当接することによって形成された、素子基板2とゲッタ基板4との間の空間に、ゲッタ8を設けたが、図4に示すように、素子基板2に設けた突起部9がゲッタ基板4に当接することによって形成された、素子基板2とゲッタ基板4との間の空間に、ゲッタを設けてもよい。この場合も、パッケージサイズを大きくすることなくゲッタ量を増やすことができる。また、突起部9を突起電極6と同じ材料にすることによって、突起電極6と同様なプロセスによって素子基板2の突起部9を形成することができ、製造工程を簡略化することができる。たとえば、メッキバンプ法によって、素子基板2にAuメッキバンプの突起電極6とAuメッキバンプの突起部9とを形成する。この場合、素子基板2の位置決めのために、ゲッタ基板4の凹部4aの底面に凹部4dを形成する。また、ゲッタ基板4の凹部4dにゲッタ8を設けないことによって、ゲッタ材料の欠け落ちを防止することができる。
(5)素子基板2の位置決めのために、素子基板2に凹部2aを形成し、ゲッタ基板4に突起部4bを形成したが、図5に示すように、素子基板2およびゲッタ基板4に凹部2a,4dを形成し、素子基板2およびゲッタ基板4の凹部2a,4dにボールやロッドなどの挟持部材10を嵌合して、素子基板2を位置決めするようにしてもよい。挟持部材10を素子基板2とゲッタ基板4とによって挟み込むことによって、素子基板2とゲッタ基板4との間に空間が形成され、その空間にゲッタ8を設けることができる。
(6)ゲッタ基板4に凹部4aを形成して、素子基板2を密閉封止する空間を形成したが、図6に示すように、蓋基板3Aに凹部3aを形成して、素子基板2を密閉封止する空間を形成してもよい。
(7)ゲッタ基板4に振動を加えることによって、ゲッタ基板4の凹部4a内に素子基板2を精度よく搭載したが、素子基板2の突起電極6やゲッタ基板4の突起部4b、蓋基板3の貫通電極7などを目印として、アライメント手法によって位置決めし、素子基板2を精度よく搭載できるようにしてもよい。
本発明は、その特徴的構成を有していれば、以上説明した実施の形態になんら限定されない。
図1(a)は本発明の実施形態の赤外線センサの斜視図であり、図1(b)は図1(a)のA−A’線断面図である。 本発明の実施形態の赤外線センサの分解図である。 本発明の実施形態の赤外線センサの組立工程を説明するための図である。 図4(a)は素子基板の両面に突起部を設けた赤外線センサの構成を説明するための図であり、図4(b)はその分解図である。 図5(a)は素子基板およびゲッタ基板に形成した凹部に挟持部材を嵌合させる赤外線センサの構成を説明するための図であり、図5(b)はその分解図である。 蓋基板に凹部を形成して素子基板を密閉封止した赤外線センサを説明するための図である。
符号の説明
1、1A,1B,1C 赤外線センサ 2 素子基板
2a,3a,4a,4d 凹部 3,3A 蓋基板
4,4A ゲッタ基板 4b,9 突起部
5 赤外線検出素子 6 突起電極
7 貫通電極 8 ゲッタ
10 挟持部材

Claims (9)

  1. 表面に機能性素子が形成された素子基板と、
    ゲッタを設けた第1の基板と、
    前記第1の基板と接合して、前記第1の基板との間に前記素子基板を密閉する空間を形成する第2の基板とを備え、
    前記第1の基板と前記素子基板との間には、前記第1の基板と間隔を開けて前記素子基板を前記空間内で保持する保持部材を備え、
    前記第1の基板と前記素子基板のいずれか一方には前記保持部材の端部を嵌合する凹部が設けられていることを特徴とする半導体パッケージ。
  2. 請求項1に記載の半導体パッケージにおいて、
    前記保持部材は、前記第1の基板に突設された突起部であり、前記素子基板に前記突起部と嵌合する前記凹部が形成されていることを特徴とする半導体パッケージ。
  3. 請求項1に記載の半導体パッケージにおいて、
    前記保持部材は、前記素子基板に突設された突起部であり、前記第1の基板に前記突起部と嵌合する前記凹部が形成されていることを特徴とする半導体パッケージ。
  4. 請求項1に記載の半導体パッケージにおいて、
    前記保持部材は、前記第1の基板と前記素子基板との間に挟持される挟持部材であり、
    前記第1の基板と前記素子基板に前記挟持部材を挟み込む面に前記凹部が形成され、
    前記挟持部材は、前記第1の基板の前記凹部および前記素子基板の前記凹部に嵌合されることを特徴とする半導体パッケージ。
  5. 請求項2または4に記載の半導体パッケージにおいて、
    前記第2の基板は、前記密閉空間内の機能性素子からの信号を外部に取り出すための電極を備え、
    前記素子基板は、前記機能性素子からの信号を出力し、前記第2の基板の電極に当接する突起電極を備え、
    前記突起電極を、前記素子基板に対して前記素子基板に設けられた前記凹部の位置の面対象の位置に設けることを特徴とする半導体パッケージ。
  6. 請求項3または4に記載の半導体パッケージにおいて、
    前記第1の基板に、前記凹部以外にゲッタを設けることを特徴とする半導体パッケージ。
  7. 請求項3に記載の半導体パッケージにおいて、
    前記第2の基板は、前記密閉空間内の機能性素子からの信号を外部に取り出すための電極を備え、
    前記素子基板は、前記突起部が形成された面の反対側の面に、前記機能性素子からの信号を出力し、前記第2の基板の電極に当接する突起電極を備え、
    前記素子基板の突起部は前記突起電極と同じ材料であることを特徴とする半導体パッケージ。
  8. 第1の基板と第2と基板とを接合して、前記第1の基板と前記第2の基板との間に形成された空間に、機能性素子が形成された素子基板を密閉した半導体パッケージの製造方法において、
    前記素子基板の表面または前記第1の基板の表面のいずれか一方に凹部を形成し、他方に前記凹部に対応する突起部を形成し、
    前記第1の基板の表面にゲッタを形成し、
    前記素子基板と前記第1の基板とを、前記凹部を形成した面と前記突起部を形成した面とが対向するように、前記素子基板を前記第1の基板に配置した後、前記第1の基板に振動を加えることによって、前記突起部を前記凹部に嵌合させることを特徴とする半導体パッケージの製造方法。
  9. 第1の基板と第2と基板とを接合して、前記第1の基板と前記第2の基板との間に形成された空間に、機能性素子が形成された素子基板を密閉した半導体パッケージの製造方法において、
    素子基板の一面に前記機能性素子の信号を出力する突起電極を形成すると共に前記突起電極が形成され前記一面と反対側の面に凹部を形成し、
    前記第1の基板の表面にはゲッタと、突起部を形成し、
    前記第2の基板には前記密閉空間内の機能性素子からの信号を外部に取り出すための電極を形成し、
    前記素子基板の前記突起電極、前記第1の基板の前記突起部および前記第2の基板の電極を目印にして、前記素子基板、前記第1の基板および前記第2の基板の位置合わせをすることを特徴とする半導体パッケージの製造方法。
JP2006154921A 2006-06-02 2006-06-02 半導体パッケージ Active JP5098224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006154921A JP5098224B2 (ja) 2006-06-02 2006-06-02 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154921A JP5098224B2 (ja) 2006-06-02 2006-06-02 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2007324466A JP2007324466A (ja) 2007-12-13
JP5098224B2 true JP5098224B2 (ja) 2012-12-12

Family

ID=38856973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154921A Active JP5098224B2 (ja) 2006-06-02 2006-06-02 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP5098224B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078933B2 (ja) * 2009-03-23 2012-11-21 京セラ株式会社 パッケージ及びパッケージの製造方法
JP2010251702A (ja) * 2009-03-27 2010-11-04 Kyocera Corp 電子部品、パッケージおよび赤外線センサ
FR2946777B1 (fr) * 2009-06-12 2011-07-22 Commissariat Energie Atomique Dispositif de detection et/ou d'emission de rayonnement electromagnetique et procede de fabrication d'un tel dispositif
JP2012064673A (ja) * 2010-09-14 2012-03-29 Daishinku Corp 電子部品パッケージ、及び電子部品パッケージの製造方法
JP6110673B2 (ja) * 2012-02-17 2017-04-05 エスアイアイ・セミコンダクタ株式会社 光センサ装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221137A (ja) * 1986-03-24 1987-09-29 Hitachi Ltd 半導体装置及びその製造方法
US20050253283A1 (en) * 2004-05-13 2005-11-17 Dcamp Jon B Getter deposition for vacuum packaging

Also Published As

Publication number Publication date
JP2007324466A (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
US8334639B2 (en) Package for electronic component, piezoelectric device and manufacturing method thereof
JP5098224B2 (ja) 半導体パッケージ
CN102194712B (zh) 电子器件封装的制造方法、电子器件封装及振荡器
TW200947630A (en) Electronic component, electronic equipment, and base member manufacturing method
US7196405B1 (en) Silicon package with integral heater
JP2011139024A (ja) パッケージ、および、それを用いた振動デバイス
JP2003337075A (ja) 絶対圧型圧力センサ
JP2008211570A (ja) 振動子封止体の製造方法及び振動子封止体ならびに物理量センサ
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2009241164A (ja) 半導体センサー装置およびその製造方法
KR102483117B1 (ko) 비자성 패키지 및 제조 방법
JP5687528B2 (ja) 電子回路基板、電子部品パッケージおよび電子回路基板の製造方法
WO2004100364A1 (ja) 音叉型圧電デバイスの製造方法および音叉型圧電デバイス
JP6230286B2 (ja) 電子デバイス及び電子デバイスの製造方法
JP6429266B2 (ja) 電子部品装置
JP6230285B2 (ja) 電子デバイス、memsセンサ及び電子デバイスの製造方法
JP2007019053A (ja) ウェハ上で実装および封止を行う光モジュール
JP2000077965A (ja) 圧電振動子及び圧電振動素子の封止方法
JPH11326366A (ja) 半導体電子部品装置及びその製造方法
JP4799211B2 (ja) 蓋体およびそれを用いた電子装置
JP2013024828A (ja) 物理量検出器、物理量検出デバイス、電子機器及び物理量検出器の製造方法
JP4922856B2 (ja) 気密パッケージ、角速度センサ及び気密パッケージの製造方法
JP2015002414A (ja) 電子デバイス
JP5642436B2 (ja) 電子デバイス、電子機器及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150