JP5086862B2 - 発光素子実装用配線基板の製造方法 - Google Patents
発光素子実装用配線基板の製造方法 Download PDFInfo
- Publication number
- JP5086862B2 JP5086862B2 JP2008088977A JP2008088977A JP5086862B2 JP 5086862 B2 JP5086862 B2 JP 5086862B2 JP 2008088977 A JP2008088977 A JP 2008088977A JP 2008088977 A JP2008088977 A JP 2008088977A JP 5086862 B2 JP5086862 B2 JP 5086862B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- emitting element
- light emitting
- green sheet
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000919 ceramic Substances 0.000 claims description 116
- 239000010410 layer Substances 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 31
- 238000007747 plating Methods 0.000 claims description 26
- 239000011148 porous material Substances 0.000 claims description 26
- 239000002344 surface layer Substances 0.000 claims description 26
- 238000010304 firing Methods 0.000 claims description 25
- 239000011521 glass Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 10
- 238000004080 punching Methods 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000011347 resin Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 238000007789 sealing Methods 0.000 description 20
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Led Device Packages (AREA)
Description
しかも、前記ベース体やカバー体のように、発光素子を実装するためのキャビティの底面および側面を形成するセラミック層に気孔が多く含まれていると、該セラミック層自体の強度が低下してしまうため、発光素子を実装するためのセラミック多層配線基板の品質が低下するおそれがある、という問題もある。
即ち、本発明による発光素子実装用配線基板の製造方法(請求項1)は、焼成後の基板本体を構成し、ガラス成分の含有量が5〜10質量%である複数のグリーンシートうち、少なくとも1つのグリーンシートに貫通孔を形成する打ち抜き工程と、焼成後の基板本体を構成し、上記グリーンシートの貫通孔の内面および他のグリーンシートにおいて追ってキャビティの底面となる表面に対し、ガラス成分の含有量が2.0質量%以下であるセラミックペーストを塗布または印刷する塗布工程と、表面にセラミックペーストが塗布または印刷された上記他のグリーンシートの上層側に、貫通孔の内面にセラミックペーストが塗布された上記グリーンシートを積層する積層工程と、該積層工程において上記セラミックペーストが塗布または印刷された複数の前記グリーンシートを積層して得られた未焼成の基板本体を焼成し、上記セラミックペーストを焼成して得られたセラミック表層部における気孔の分布密度が、上記各グリーンシートを焼成して得られた各セラミック層における気孔の分布密度よりも高い基板本体を得る焼成工程と、を含む、ことを特徴とする。
しかも、光の反射面付近以外は、気孔が少ないセラミックであるので、追って施す電解メッキ工程で、前記グリーンシートが焼成されたセラミック層の気孔内へのメッキ液の侵入を抑制し、その後に行うキャビティ内に充填した封止樹脂の加熱時に、メッキ液の蒸発量を抑えられる。その結果、封止樹脂内の気泡を低減できるため、発光素子の光を一層効率良く反射でき、且つ封止樹脂のハガレも抑制することができる。従って、光の反射率が向上し、且つ封止樹脂のハガレも防止できると共に、得られる発光素子実層配線基板の強度を保つことも可能となる。
また、前記セラミックペーストにおけるガラス成分の含有量を2.0質量%以下(0を含む)としたのは、焼成後のセラミック表層部内に平均粒径が1μm以下の気孔が生じ易くなるためである。一方、2.0質量%を越えると、セラミック粒子の焼成が容易となり、平均粒径が1μm以下の気孔が生じにくくなるため、かかる範囲を除外した。
更に、前記気孔は、セラミックペーストや前記グリーンシートを焼成して得られるセラミック表層部やセラミック層内において、隣接するセラミック粒子間に位置する微小な空間であり、その平均直径は、1μm以下である。
また、前記貫通孔には、単数または複数のグリーンシートを貫通する同じ内径である断面円形や長円形などの形態のほか、複数のグリーンシートを一定の傾斜角度で連続して貫通するほぼ逆円錐形などの傾斜面を内面とする形態も含まれる。
更に、前記セラミックペーストは、前記ガラス成分の含有量の他は、前記グリーンシートとほぼ同様な組成からなり、且つ塗布や印刷に適した柔軟性を有する。
加えて、前記発光素子には、発光ダイオード(LED)の他、半導体レーザも含まれる。
これによれば、上記セラミックペーストの焼成後における厚みが前記範囲で塗布または印刷されるため、前記キャビティの側面および底面において、光を反射させるのに必要な1μm以下の気泡の分布密度が不足しないと共に、比較的均一な厚みで塗布ないし印刷することが可能となる。
前記セラミックペーストの焼成後の厚みが10μm未満になると、前記光を反射させるのに必要な気泡分布密度が不足となり、一方、上記厚みが500μmを越えると、セラミックペーストを均一な厚みで塗布ないし印刷し難くなる。このため、セラミックペーストの焼成後の厚みを前記の範囲とした。
これによれば、追ってキャビティの底面となる前記他のグリーンシートの表面において、前記セラミックペーストが塗布または印刷された部分を除いた位置に、導電性ペーストを印刷することで、発光素子を実装するためのメタライズ層、および該発光素子と導通される電極用のメタライズ層を形成できる。その結果、発光素子に通電することで、所定の光を発光させ、且つその光を前記セラミックペーストが焼成されたキャビティの底面で、効率良く反射させることが可能となる。
これによれば、表面にNi、Au、およびAgメッキ層などが被覆された発光素子実装用のメタライズ層、およびこれに導通される電極用のメタライズ層を、キャビティの底面に確実に形成することが可能となる。
しかも、光の反射面付近以外は、気孔が少ないセラミックであるので、前記メッキ時において、前記グリーンシートが焼成されたセラミック層の気孔へのメッキ液の侵入を抑制し、その後においてキャビティに充填した封止樹脂を硬化させるべく加熱する際に、該メッキ液の蒸発量も低減できる。その結果、封止樹脂中での気泡の発生を防げ、発光素子の光の反射率を一層高められると共に、上記封止樹脂自体のハガレを防ぎ、その封止性も確保できる。
図1は、本発明によって製造される一形態の発光素子実装用配線基板(以下、単に配線基板と称する)1aを示す模式的な垂直断面図である。
配線基板1aは、図1に示すように、複数のセラミック層S1〜S4を積層してなり、平面視がほぼ正方形(矩形)の表面3および裏面4を有する基板本体2aと、該基板本体2aの表面3に開口し、平面視が円形の底面6およびその周囲から垂直に立設する円柱形の側面7からなるキャビティ5と、を備えている。
前記セラミック層S1〜S4は、アルミナおよび10質量%以下のガラス成分を含む。また、前記キャビティ5の底面6および側面7の表層は、ガラス成分の含有量が約0.2〜2.0質量%で且つ厚み10〜500μmであり、前記セラミック層S1〜S4に比べて、気孔の分布密度が高いセラミック表層部10,12に覆われている。尚、図1中において、セラミック層S2〜S4とセラミック表層部10,12との境界を示す破線は、明確に出現していない場合もある。
更に、セラミック層S1,S2間には、所定パターンの配線層18が形成され、基板本体2の裏面4における各コーナ付近には、裏面端子電極19が形成されている。前記メタライズ層16,17、上記配線層18、および裏面端子電極19は、セラミック層S1,S2を貫通するビア導体Vを介して、相互に導通している。尚、配線層18、裏面端子電極19、およびビア導体Vも、Wなどからなる。 また、前記メタライズ層16の表面には、追って発光ダイオード(発光素子)が実装され、前記メタライズ層17との間に、Auの細線からなるボンディングワイヤが接続された後、キャビティ5の内側に、封止用の樹脂(図示せず)が充填される。
配線基板1bは、図2に示すように、複数のセラミック層S1,S2,S5,S6を積層してなり、前記同様の表面3および裏面4を有する基板本体2bと、該基板本体2bの表面3に開口し、平面視が円形の底面6およびその周囲から表面3に向かって斜めに立ち上がるほぼ逆円錐形の側面9からなるキャビティ8と、を備えている。セラミック層S5,S6も、アルミナおよび10質量%以下のガラス成分を含む。また、前記キャビティ8の底面6および側面9の表層は、ガラス成分の含有量が2.0質量%以下で且つ厚み10〜500μmであり、前記セラミック層S1,S2,S5,S6に比べて、気孔の分布密度が高いセラミック表層部10,14に覆われている。
尚、図2中において、セラミック層S2,S5,S6とセラミック表層部10,14との境界を示す破線は、明確に出現していない場合もある。
更に、セラミック層S1,S2間には、前記同様の配線層18が形成され、基板本体2の裏面4には、前記同様の裏面端子電極19が形成されており、上記メタライズ層16,17、上記配線層18、および裏面端子電極19は、前記同様のビア導体Vを介して、相互に導通している。
尚、前記メタライズ層16の表面には、追って発光ダイオード(発光素子)が実装され、前記メタライズ層17との間に、Auの細線からなるボンディングワイヤが接続された後、キャビティ8の内側に、封止用の樹脂(何れも図示せず)が充填される。
従って、配線基板1a,1bによって、実装される発光ダイオードの光を効率良く反射して外部に放射できると共に、封止樹脂のハガレを防ぎ、セラミック層S1〜S6から構成される基板本体2a,2bの強度も保つことができる。
予め、アルミナ粉末、10質量%以下(例えば、8.5質量%)のガラス成分、所定量の有機バインダ、および溶剤を個別に瓶量し、これらを攪拌して得られたセラミックスラリをドクターブレード法によってシート状に成形することで、図3に示すように、グリーンシートg1〜g4を製作した。
次に、追って前記セラミックS3,S4となるグリーンシートg3,g4の中央部に対し、パンチングによる打ち抜き加工を施して、図3に示すように、断面が円形の貫通孔H1をそれぞれ形成した。また、追って前記セラミックS1,S2となるグリーンシートg1,g2ごとの所定の位置に対し、上記同様の打ち抜き加工を施して、個別にビアホールhを形成した。
更に、グリーンシートg3,g4の貫通孔H1ごとの内面に対し、アルミナ粉末、2.0質量%以下(例えば、0.5質量%)のガラス成分、所定量の有機バインダ、および溶剤などからなるセラミックペーストspを、反対側の開口部側から吸引しつつ負圧とした状態で、一方の開口部側から塗布した。その結果、図4に示すように、グリーンシートg3,g4の貫通孔H1ごとの内面には、焼成後の厚みが10〜500μm(例えば、50μm)となるセラミックペーストspが塗布された。
更に、グリーンシートg2の表面において、上記メタライズ層16,17を除いた中央部に対し、前記同様のセラミックペーストspをスクリーン印刷した。その結果、図5に示すように、グリーンシートg2の表面に、平面視が円形で且つメタライズ層16,17を囲むセラミックペーストspが形成された。該セラミックペーストspの厚みも、焼成後の厚みが10〜500μm(例えば、50μm)となるように印刷された。
その結果、図7に示すように、グリーンシートg1〜g4を積層してなり、表面3および裏面4を有する未焼成の基板本体2aと、その表面3に開口し、円形の底面6および円柱形の側面7からなるキャビティ5と、を備えたグリーンシート積層体Saが形成された。更に、前記積層・圧着工程において、グリーンシートg3,g4の貫通孔H1ごとの内面に塗布されたセラミックペーストspが垂直方向に連続し、該セラミックペーストspの下端は、キャビティ5の底面6を覆うセラミックペーストspと接続された。この際、キャビティ5の内側に突出したセラミックペーストspの一部は、除去した。
そして、上記基板本体2aを図示しない電解Ni、電解Au、および電解Agメッキ槽に順次浸漬し、且つ基板本体2aに設けた図示しないメッキ用結線などを用いて外部電極と通電してそれぞれごとの電解メッキを施した。その結果、キャビティ5の底面6に露出する前記メタライズ層16,17、および基板本体2aの裏面4に露出する裏面端子電極19の表面に、厚みが約4μmのNiメッキ層、厚みが約0.05μmのAuメッキ層、および厚みが約10μmのAgメッキ層(金属メッキ層)が、順次被覆された。この際、メタライズ層16,17の表面とセラミック表層部10の表面とは、ほぼ面一となった。
尚、配線基板1aは、多数個取りのプロセスによって製造することもできる。
予め、前記同様にして、グリーンシートg1,g2,g5,g6を製作した。このうち、追って前記セラミック層S5,S6となるグリーンシートg5,g6の中央部に対し、パンチとその外径よりも大きな内径の受入れ孔を有するダイとによる打ち抜き加工を施して、図8に示すように、ほぼ逆円錐形の貫通孔H2,H3を形成した。尚、該貫通孔H2,H3の傾斜角度(仰角)は同じである。
また、追って前記セラミックS1,S2となるグリーンシートg1,g2ごとの所定の位置に対し、前記同様の打ち抜き加工を施して、個別にビアホールhを形成した。次いで、該グリーンシートg1,g2のビアホールhごとに、前記同様の導電性ペーストを充填して、未焼成のビア導体vを形成した。
一方、グリーンシートg1,g2の表・裏面の一方または双方に対し、前記同様の導電性ペーストをスクリーン印刷して、図8に示すように、グリーンシートg1の表・裏面に未焼成の配線層18および裏面端子電極19を個別に形成し、グリーンシートg2の表面に未焼成のメタライズ層16,17を形成した。
次に、貫通孔H2,H3の内面にセラミックペーストspが塗布された前記グリーンシートg5,g6、表面にメタライズ層16,17が形成され、且つその周囲にセラミックペーストspが印刷された前記グリーンシートg2、および表・裏面に配線層18,裏面端子電極19が形成された前記グリーンシートg1を、図8中の矢印で示すように、それらの厚み方向に積層した後、圧着した。
次いで、前記グリーンシート積層体Sbを、前記同様にして所定の温度帯で焼成した。その結果、グリーンシートg1,g2,g5,g6は、相対的に気孔を少なく含む前記セラミック層S1,S2,S5,S6となり、前記基板本体2bを構成した。
そして、上記基板本体2bを図示しない電解Ni、電解Au、および電解Agメッキ槽に順次浸漬して、それぞれ前記同様の電解メッキを施した。その結果、キャビティ5の底面6に露出する前記メタライズ層16,17の表面、および基板本体2bの裏面4に露出する裏面端子電極19の表面に、前記同様のNi、Au、およびAgメッキ層が順次被覆された。この際、メタライズ層16,17の表面とセラミック表層部10とは、ほぼ面一となった。
以上のような各工程を経ることによって、前記図2で示した配線基板1bを製造することができた。
尚、配線基板1bも、多数個取りのプロセスによって製造することもできる。
例えば、追ってキャビティの側面となる前記貫通孔を形成するグリーンシートは、1層のみでも、3層以上であっても良い。
また、追ってキャビティの底面となる前記他のグリーンシートは、その下層に別のグリーンシートが積層されず、且つ基板本体の裏面をも形成するものであっても良い。
更に、前記キャビティは、平面視が長円形で且つ全体が長円柱形、平面視が長円形で且つ全体がほぼ長円錐形、平面視が楕円形で且つ全体が楕円柱形、あるいは、平面視が楕円形で且つ全体がほぼ楕円錐形を呈する形態であっても良い。これらのキャビティを有する配線基板の基板本体の表・裏面は、平面視で長方形の形態が望ましい。
加えて、前記キャビティの底面には、複数の発光素子を実装するためのメタライズ層、およびこれと同数の電極用のメタライズ層を形成しても良い。
5,8………キャビティ
6……………キャビティの底面
16,17…メタライズ層
20…………発光ダイオード(発光素子)
g1〜g6…グリーンシート
H1〜H3…貫通孔
sp…………セラミックペースト
Sa,Sb…グリーンシート積層体
Claims (4)
- 焼成後の基板本体を構成し、ガラス成分の含有量が5〜10質量%である複数のグリーンシートうち、少なくとも1つのグリーンシートに貫通孔を形成する打ち抜き工程と、
焼成後の基板本体を構成し、上記グリーンシートの貫通孔の内面および他のグリーンシートにおいて追ってキャビティの底面となる表面に対し、ガラス成分の含有量が2.0質量%以下であるセラミックペーストを塗布または印刷する塗布工程と、
表面にセラミックペーストが塗布または印刷された上記他のグリーンシートの上層側に、貫通孔の内面にセラミックペーストが塗布された上記グリーンシートを積層する積層工程と、
上記積層工程において上記セラミックペーストが塗布または印刷された複数の前記グリーンシートを積層して得られた未焼成の基板本体を焼成し、上記セラミックペーストを焼成して得られたセラミック表層部における気孔の分布密度が、上記各グリーンシートを焼成して得られた各セラミック層における気孔の分布密度よりも高い基板本体を得る焼成工程と、を含む、
ことを特徴とする発光素子実装用配線基板の製造方法。 - 前記グリーンシートの貫通孔の内面、および前記他のグリーンシートの表面に、塗布または印刷されたセラミックペーストは、焼成後の厚みが10μm以上で且つ500μm以下となるように塗布あるいは印刷される、
請求項1に記載の発光素子実装用配線基板の製造方法。 - 前記他のグリーンシートにおいて、前記セラミックペーストが塗布または印刷された表面を除く前記キャビティの底面となる表面に対し、発光素子を実装するためのメタライズ層、および該発光素子と導通される電極用のメタライズ層を形成するための導電性ペーストを印刷するための印刷工程を、更に有する、
請求項1または2に記載の発光素子実装用配線基板の製造方法。 - 前記焼成工程の後に、更に前記メタライズ層の表面に金属メッキ層を被覆するメッキ工程を施される、
請求項1乃至3の何れか一項に記載の発光素子実装用配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008088977A JP5086862B2 (ja) | 2008-03-31 | 2008-03-31 | 発光素子実装用配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008088977A JP5086862B2 (ja) | 2008-03-31 | 2008-03-31 | 発光素子実装用配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246057A JP2009246057A (ja) | 2009-10-22 |
JP5086862B2 true JP5086862B2 (ja) | 2012-11-28 |
Family
ID=41307647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008088977A Expired - Fee Related JP5086862B2 (ja) | 2008-03-31 | 2008-03-31 | 発光素子実装用配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5086862B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012054383A (ja) * | 2010-09-01 | 2012-03-15 | Citizen Holdings Co Ltd | 半導体発光装置及びその製造方法 |
JP5574900B2 (ja) * | 2010-09-29 | 2014-08-20 | 京セラ株式会社 | 発光素子搭載用基体および発光装置 |
JP5693411B2 (ja) * | 2010-11-02 | 2015-04-01 | 京セラ株式会社 | 発光素子搭載用基板の製造方法 |
KR101098549B1 (ko) | 2010-12-06 | 2011-12-26 | (주) 아모엘이디 | Led 기판 제조 방법 |
JP2012164774A (ja) * | 2011-02-04 | 2012-08-30 | Nippon Carbide Ind Co Inc | セラミックパッケージの製造方法 |
JP6169836B2 (ja) * | 2012-10-23 | 2017-07-26 | 京セラ株式会社 | 発光素子搭載用基板およびそれを用いた発光装置 |
JP2016201570A (ja) * | 2016-08-08 | 2016-12-01 | 京セラ株式会社 | 発光素子搭載用基板およびそれを用いた発光装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136044A (ja) * | 2003-10-29 | 2005-05-26 | Kyocera Corp | ガラスセラミック基板の製造方法 |
JP5094118B2 (ja) * | 2004-08-03 | 2012-12-12 | 株式会社トクヤマ | 発光素子収納用パッケージおよび発光素子収納用パッケージの製造方法 |
JP2006261286A (ja) * | 2005-03-16 | 2006-09-28 | Sumitomo Metal Electronics Devices Inc | 発光素子収納用パッケージ及びその製造方法 |
JP2008034513A (ja) * | 2006-07-27 | 2008-02-14 | Sumitomo Metal Electronics Devices Inc | 発光素子搭載用基板とその製造方法 |
-
2008
- 2008-03-31 JP JP2008088977A patent/JP5086862B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246057A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5086862B2 (ja) | 発光素子実装用配線基板の製造方法 | |
JP4737842B2 (ja) | 発光素子収納用パッケージの製造方法 | |
JP4659421B2 (ja) | 発光素子収納用パッケージの製造方法 | |
JP2009071013A (ja) | 発光素子実装用基板 | |
JP4436265B2 (ja) | 発光素子実装用配線基板 | |
JP4309897B2 (ja) | 配線基板 | |
JP2008016593A (ja) | 発光素子搭載用配線基板 | |
JP2006287126A (ja) | Ledランプ、およびそのユニット板の製造方法 | |
JP4822980B2 (ja) | 電子部品搭載用基板および電子装置、ならびに電子装置の製造方法 | |
JP6010333B2 (ja) | 配線基板および電子装置 | |
JP2008041811A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP4639103B2 (ja) | 発光素子用セラミックパッケージ及びその製造方法 | |
EP1720386B1 (en) | Wiring board | |
JP2009239017A (ja) | 発光素子実装用配線基板 | |
JP4369899B2 (ja) | 配線基板 | |
JP2006261286A (ja) | 発光素子収納用パッケージ及びその製造方法 | |
JP2005159082A (ja) | 発光素子収納用パッケージおよび発光装置ならびに発光素子収納用パッケージの製造方法。 | |
JP2006324398A (ja) | 配線基板 | |
JP2004311916A (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP4183175B2 (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP2006156747A (ja) | 配線基板 | |
JP2006269603A (ja) | 配線基板および多数個取り用配線基板 | |
JP4336137B2 (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP6936774B2 (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120907 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |