JP4436265B2 - 発光素子実装用配線基板 - Google Patents

発光素子実装用配線基板 Download PDF

Info

Publication number
JP4436265B2
JP4436265B2 JP2005038775A JP2005038775A JP4436265B2 JP 4436265 B2 JP4436265 B2 JP 4436265B2 JP 2005038775 A JP2005038775 A JP 2005038775A JP 2005038775 A JP2005038775 A JP 2005038775A JP 4436265 B2 JP4436265 B2 JP 4436265B2
Authority
JP
Japan
Prior art keywords
plating layer
light
layer
emitting element
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005038775A
Other languages
English (en)
Other versions
JP2006228856A (ja
JP2006228856A5 (ja
Inventor
久 若子
敦士 内田
誠 永井
雅仁 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005038775A priority Critical patent/JP4436265B2/ja
Priority to KR1020050116162A priority patent/KR101154801B1/ko
Priority to US11/291,965 priority patent/US7648775B2/en
Priority to EP11007897.9A priority patent/EP2405723B1/en
Priority to EP05026495A priority patent/EP1670295B1/en
Publication of JP2006228856A publication Critical patent/JP2006228856A/ja
Publication of JP2006228856A5 publication Critical patent/JP2006228856A5/ja
Application granted granted Critical
Publication of JP4436265B2 publication Critical patent/JP4436265B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、例えば発光ダイオードのような発光素子を実装するための発光素子実装用配線基板に関する。
発光素子を実装する配線基板においては、かかる発光素子を実装するキャビティの側面に金属からなる光反射層を形成すると共に、当該キャビティ内に封止用樹脂を表面が平坦になるようにして充填することで、上記発光素子から発光された光を鮮明なものとすることができる。
そこで、発光素子からの光を外部に効率良く反射するため、セラミックからなる基体の上面に貫通孔を内側に有し且つセラミックからなる枠体を接合し、前記貫通孔の内面に、WおよびMoを含む金属層を被着し、かかる金属層の上にNiメッキ層およびAgメッキ層あるいはAuメッキ層を順次被着する発光素子収納用パッケージが提案されている(例えば、特許文献1参照)。
特開2004−207672号公報(第1〜8頁、図1,4)
しかしながら、前記発光素子収納用パッケージでは、発光素子から発光された光を直に反射すべく表層に位置するAgメッキ層あるいはAuメッキ層の厚みが0.1〜3μmであるため、例えば、メッキの厚みが不均一によるメッキムラによって、下地のNiメッキ層や前記金属層が貫通孔の内面に露出するおそれがある。この結果、実装した発光素子からの光を効率良く反射できなくなる、という問題点があった。
本発明は、前述した背景技術における問題点を解決し、実装すべき発光素子の発光効率を確実に向上し得る発光素子実装用配線基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、発光素子を底面に実装する基板本体のキャビティの側面に形成する光反射層に含まれ、且つ上記発光素子からの光を反射するAgメッキ層の厚み、光沢度、あるいは、表面粗さを所定の範囲に規定する、ことに着目して成されたものである。
即ち、本発明の発光素子実装用配線基板(請求項1)は、表面および裏面を有し且つセラミックからなる基板本体と、かかる基板本体の表面に開口し且つ発光素子を実装する底面を有し、打ち抜き加工により形成されたキャビティと、かかるキャビティの側面に形成される光反射層と、を含み、かかる光反射層は、上記キャビティの側面に形成される金属層と、その上に順次形成されるNiメッキ層、Auメッキ層、およびAgメッキ層とから構成され、上記Auメッキ層の厚みは、0.03〜0.2μmの範囲にあり、上記Agメッキ層の厚みは、3μm超〜10μmの範囲にあり、且つ該Agメッキ層の光沢度は、0.4〜1.9である、ことを特徴とする。
上記Agメッキ層の厚みが3μm未満になると、メッキムラにより、被着部分を生じるおそれがあり、一方、Agメッキ層の厚みが10μmを越えると、コスト高になるため、かかるAgメッキ層の厚みは、望ましくは4μm〜10μm、より望ましくは6μm〜10μmの範囲とした。
また、上記Agメッキ層の光沢度が0.4未満になると、照射される光の正反射する割合が少なくなるため、かかる範囲を除外した。かかるAgメッキ層の光沢度は、望ましくは0.9〜1.9の範囲である。かかる光沢度は、後述するように、そのGAM値が2に近いほど高く且つGAM値が0に近いほど低いことを示す
前記発光素子実装用配線基板によれば、キャビティの側面に形成される光反射層に含まれるAgメッキ層の厚みが3μm超〜10μmの範囲にあるため、メッキムラを低減でき且つ比較的均一な厚みでキャビティの側面に形成される
しかも、光沢度が0.4〜1.9のAgメッキ層に所定の角度で照射された光のほとんどが正反射するため、追ってキャビティの底面上に実装する発光素子から発光される光を一層効率良く確実に反射することが可能となる
従って、追ってキャビティの底面上に実装する発光素子から発光される光を効率良く反射して外部に放射することが可能となる
尚、前記基板本体は、例えば、アルミナを主成分とするセラミック、低温焼成セラミックであるガラス−セラミックからなる
また、前記キャビティは、円形、楕円形、または長円形の底面の周囲から傾斜して基板本体の表面に向けて広がる側面を有する全体がほぼ円錐形、ほぼ楕円錐形、あるいは、ほぼ長円錐形のほか、円筒形、楕円筒形、または長円筒形の側面を有する全体が円柱形、楕円柱形、または長円柱形の形態も含まれる
更に、前記発光素子には、発光ダイオードのほか、半導体レーザも含まれる
更に、本発明には、前記Agメッキ層の表面粗さは、Raで3μm以下である、発光素子実装用配線基板(請求項)も含まれる。
これによれば、前記表面粗さのAgメッキ層に所定の角度で照射された光は、かかるAgメッキ層の平滑な表面によって、ほとんどの光が正反射するため、追ってキャビティの底面上に実装する発光素子から発光される光を一層効率良く確実に反射することが可能となる。
尚、上記Agメッキ層の表面粗さ(Ra)が3μmを越えると、照射される光のうち相当量が乱反射するため、かかる範囲を除外した。かかるAgメッキ層の表面粗さ(Ra)は、望ましくは1.5μm以下、より望ましくは1μm以下の範囲である。
付言すれば、本発明には、前記光反射層に含まれるAg層の厚みを3μm超〜10μm、望ましくは4μm〜10μm、より望ましくは6μm〜10μmの範囲とし、上記Ag層の光沢度を0.2以上、望ましくは0.4〜1.9、より望ましくは0.9〜1.9の範囲とする、発光素子実装用配線基板も含まれ得る。
また、本発明には、前記光反射層に含まれるAg層の厚みを3μm超〜10μm、望ましくは4μm〜10μm、より望ましくは6μm〜10μmの範囲とし、上記Ag層の表面粗さをRaで3μm以下、望ましくは1.5μm以下、より望ましくは1μm以下の範囲とする、発光素子実装用配線基板も含まれ得る。
これらによる場合、前記発光素子から発光される光を、一層効率良く確実に反射することが可能となる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明による発光素子実装用配線基板(以下、単に配線基板と称する)1を示す垂直断面図、図2は、図1中の一点鎖線部分Xの部分拡大図である。
配線基板1は、図1に示すように、表面3および裏面4を有する基板本体2と、かかる基板本体2の表面3に開口し且つ底面7に発光ダイオード(発光素子)8を実装するキャビティ5と、かかるキャビティ5の傾斜した側面6に形成される光反射層10と、を含んでいる。
上記基板本体2は、一体に積層された例えばアルミナ系のセラミック層s1〜s7からなり、平面視が約5mm角の正方形で約1mmの厚みを有する。
尚、前記セラミック層s1〜s7に替えて、ガラス−セラミック層を用いても良い。上記ガラス−セラミックは、焼成温度が1000℃以下のガラス−アルミナ系などの低温焼成セラミックである。
図1に示すように、キャビティ5は、平面視が円形の底面7と、かかる底面7の周囲から傾斜しつつセラミック層s5〜s7を貫通し且つ基板本体2の表面3に向けて広がる側面6と、を有し、全体がほぼ円錐形を呈する。尚、側面6の仰角は、30度以上で且つ80度以下の範囲において適宜選定される。また、上記キャビティ5は、焼成によりセラミック層s5〜s7となる3層の単位グリーンシートまたは大版のグリーンシートを積層して得られた上側グリーンシート積層体に、所要のクリアランスを介する打ち抜き加工、あるいは、予め打ち抜き加工により形成した円柱形の貫通孔に円錐形の金型を押し込んで、側面がほぼ円錐形の貫通孔を形成し、その下に焼成によりセラミック層s1〜s4となる下側グリーンシート積層体を積層することで形成される。
図1に示すように、前記キャビティ5の側面6のほぼ全面には、後述するAgメッキ層16などを含む光反射層10がほぼ円錐形にして形成されている。
尚、かかる光反射層10の下地には、基板本体2の絶縁材に前記アルミナ系セラミックを用いる際には、例えばWやMoのような高融点合金が適用され、前記ガラス−セラミックを用いる際には、同時焼成が可能なAgやCuが適用される
また、図1に示すように、キャビティ5の底面7上には、W、Mo、Ag、またはCuからなり且つ互いに異なる回路を形成する一対のパッド17が、底面7中央に位置する発光ダイオード8の実装エリアを挟んで離間しつつ形成されている。
キャビティ5の底面7上には、追って、ロウ材9またはエポキシ系樹脂の接着剤を介して、発光ダイオード8が実装される。その際に、一対のパッド17との間でボンディングワイヤwが個別に結線される。かかるキャビティ5内には、固化前の封止用樹脂が充填され、その表面が基板本体2の表面3と面一にして固化される。尚、上記ロウ材9は、例えば、Sn−Ag系などの低融点合金からなる。
更に、図1に示すように、前記一対のパッド17には、セラミック層s1〜s4を貫通する一対のビア導体18の上端が個別に接続され、各ビア導体18の下端は、基板本体2の裏面4に形成される一対の裏面電極19に個別に接続されている。各ビア導体18には、セラミック層s1〜s4間に形成される図示しない配線層と個別に接続されている。尚、図1で左右対称に位置するパッド17、ビア導体18、および裏面電極19からなる2組の回路は、例えば一方が接地回路で他方が信号回路を構成している。また、ビア導体18、上記配線層、および裏面電極19は、W、Mo、Ag、またはCuからなる。更に、セラミック層s5〜s7間にも、各回路に導通する図示しない配線層やビア導体が形成されている。
光反射層10は、図2に示すように、キャビティ5の側面6の上に形成されるW、Mo、Ag、またはCuからなる下地の金属層11、その上に形成されるNiメッキ層12、かかるNiメッキ層12の上に形成されるAuメッキ層15、およびかかるAuメッキ層15の上に形成されるAgメッキ層16からなる。
上記金属層11は、前記セラミック層s1〜s7と同時焼成されるWまたはMoであるか、あるいはガラス−セラミックと同時焼成されるCuまたはAgであり、約10〜数10μmの厚みを有する
また、前記Niメッキ層12は、金属メッキの下地層であり、図2に示すように、厚みが0.5〜2μmの第1Niメッキ層13と、その上に位置し且つ厚みが1〜9μmの第2Niメッキ層14とからなり、全体の厚みの範囲は、1.5〜11μmである。第1Niメッキ層13は、無電解Niメッキまたは電解Niメッキにより形成され、第2Niメッキ層14は、電解Niメッキにより形成される。
更に、前記Auメッキ層15は、主に第2Niメッキ層14とAgメッキ層16との密着性を十分なものとするために被覆され、電解Auメッキによって、厚みを0.03〜0.2μmの範囲にして形成される。
前記Agメッキ層16は、前記発光ダイオード8から発光される光を直に反射する層であり、電解Agメッキにより、厚みを3〜10μmの範囲にして形成される。尚、かかるAgメッキ層16の望ましい厚みは4〜10μm、より望ましくは6〜10μmの範囲である。また、光反射層10の上・下端付近では、Agメッキ層16の厚みが薄くなり易いので、上記厚みの下限値は、少なくとも光反射層10の上・下端付近において満たすようにされる。
また、Agメッキ層16の表面粗さ(Ra)は、3μm以下、望ましくは1.5μm以下、より望ましくは1μm以下の範囲である。
更に、上記Agメッキ層16の光沢度(GAM値)は、0.4〜1.9、望ましくは0.9〜1.9の範囲である。
尚、上記光沢度(GAM値)は、数式1により算出される。
Figure 0004436265
前記光沢度(GAM値)は、図3に示す方法により測定される。
予め、図示しない定盤の上にAgメッキ層16を含む前記光反射層10を、Agメッキ層16を上にして固定する。また、図3に示すように、上記定盤の上方には、斜め45度で投光器20を、垂直方向に沿って受光器22を配置しておく。
次に、上記光反射層10に対し、投光器20から45度の入射角度で光Aを放射する。かかる光Aは、光反射層10の表層に位置するAgメッキ層16に正反射するため、その大半が45度の反射角度の光Cとなる。しかし、一部の光Bは、Agメッキ層16の表面におけるうねりや表面粗さにより、乱反射する光Bとなって受光器22に受光される。かかる光Bの量を当該受光器22などで測定する。
前記数式1で示すように、光Bが少なくなるほど、光沢度は2に近付き、且つ光Bが多くなるほど、光沢度は0に近付くことになる。
即ち、前記光沢度が0.4〜1.9、望ましくは0.9〜1.9の範囲の範囲にあるAgメッキ層16は、前記厚みおよび表面粗さ(Ra)と併せて、表面がかなり平滑で且つ均一な厚みを有することが理解される。このため、前記厚み、光沢度、および表面粗さ(Ra)の範囲にあるAgメッキ層16を含む光反射層10は、前記キャビティ5の側面6に形成されているため、追って底面7上に実装される発光ダイオード8から発光される光を効率良く確実に反射して外部に放射する。
従って、以上のような配線基板1によれば、追ってキャビティ5の底面7上に実装されるダイオード8の光を、効率良く確実に反射することができる。
図4は、異なる形態の配線基板1aを示す前記と同様の垂直断面図である。
配線基板1aは、図4に示すように、表面3および裏面4を有する前記同様の基板本体2aと、かかる基板本体2aの表面3に開口し且つ底面7に発光ダイオード8を実装するキャビティ5aと、かかるキャビティ5aの垂直な側面6aに形成される光反射層10と、を含んでいる。
尚、以下においては、前記配線基板1と相違する部分について説明する。
キャビティ5aは、図4に示すように、平面視が円形の底面7と、かかる底面7の周囲から垂直に立設し且つセラミック層s8〜s10を貫通する円筒形の側面6aとを有し、全体が円柱形を呈する。
尚、前記キャビティ5aは、焼成によりセラミック層s8〜s10となる3層のグリーンシートを、最小限クリアランスを介するパンチとダイとによる打ち抜き加工で、側面が円筒形の貫通孔を有する上側グリーンシート積層体を形成し、これと前記下側グリーンシート積層体とを積層することで形成される。
円筒形の側面6aに、前記図2で示したように、W、Mo、Ag、またはCuからなる金属層11、Niメッキ層12(13,14)、Auメッキ層15、およびAgメッキ層16からなる円筒形の光反射層10が、前記同様にして形成されている。
以上のような配線基板1aによっても、前記配線基板1と同様に作用を発揮し且つ効果を奏することが可能である。
図5は、前記配線基板1aの応用形態である配線基板1bを示す前記と同様の垂直断面図、図6は、図5中の一点鎖線部分Yの部分拡大図である。
配線基板1bは、図5に示すように、表面3および裏面4を有する前記同様の基板本体2bと、かかる基板本体2bの表面3に開口し且つやや大径の底面7に発光ダイオード8を実装するキャビティ5bと、かかるキャビティ5bの垂直な側面6bと底面7とにまたがって形成される光反射層10bと、を含んでいる。
尚、以下においては、前記配線基板1aと相違する部分について説明する。
図5,図6に示すように、光反射層10bは、平面視がリング形で且つ垂直断面がほぼ直角三角形を呈し、キャビティ5bの底面7と側面6bとに沿ってほぼL字形に形成されるW、Mo、Ag、またはCuからなる金属層11と、その内側に沿ってほぼL字形に形成される第1Niメッキ層13と、を含み、金属層11は、セラミック層s4,s8間に沿って水平に延びる配線部11bを含んでいる。
図6に示すように、ほぼL字形を呈する第1Niメッキ層13の内隅側には、断面がほぼ直角三角形のAgロウ材16bが形成されている。
図6に示すように、上記Agロウ材16bの傾斜した外側面と、その上下に露出する第1Niメッキ層13の上・下端部にまたがって、第2Niメッキ層14が形成され、その上にAuメッキ層15およびAgメッキ層16が、前記同様の厚みで順次形成されている。かかるAg層16も、前記範囲の厚み、光沢度、および表面粗さ(Ra)を備えている。尚、図6に示すように、Agメッキ層16の上・下端部は、その厚みが薄くなり易いので、前記3μm以上の厚みは、少なくともかかる位置に適用される。
以上のような配線基板1bによっても、前記配線基板1,1aと同様に作用を発揮し且つ効果を奏することが可能である。
本発明は、以上において説明した各形態に限定されるものではない。
キャビティは、全体がほぼ長円錐形、ほぼ楕円錐形、長円柱形、楕円柱形を呈する形態とすると共に、それらの側面に、前記光反射層10,10bを形成しても良い。あるいは、平面視が正方形で且つ全体がほぼ正四角錐形、あるいは平面視が長方形で且つ全体がほぼ四角錐形を呈するキャビティとし、それらの隣接する各側面間のコーナに表面が凹んでカーブするようにロウ材を充填すると共に、かかるロウ材と各側面とに前記光反射層10,10bを形成しても良い。
また、キャビティは、1つの基板本体に複数個を併設して形成しても良い。あるいは、同一の基板本体に異なる形状のキャビティを併設して形成しても良い
本発明における一形態の配線基板を示す垂直断面図。 図1中の一点鎖線部分Xの部分拡大図。 光沢度の測定方法を示す概略図。 異なる形態の配線基板を示す垂直断面図。 上記配線基板の応用形態を示す垂直断面図。 図5中の一点鎖線部分Yの部分拡大図。
符号の説明
1,1a,1b…発光素子実装用配線基板
2,2a,2b…基板本体
3…………………表面
4…………………裏面
5,5a,5b…キャビティ
6,6a,6b…側面
7…………………底面
8…………………発光ダイオード(発光素子)
10,10b……光反射層
16………………Agメッキ

Claims (2)

  1. 表面および裏面を有し且つセラミックからなる基板本体と、
    上記基板本体の表面に開口し且つ発光素子を実装する底面を有し、打ち抜き加工により形成されたキャビティと、
    上記キャビティの側面に形成される光反射層と、を含み、
    上記光反射層は、上記キャビティの側面に形成される金属層と、その上に順次形成されるNiメッキ層、Auメッキ層、およびAgメッキ層とから構成され、
    上記Auメッキ層の厚みは、0.03〜0.2μmの範囲にあり、上記Agメッキ層の厚みは、3μm超〜10μmの範囲にあり、且つ該Agメッキ層の光沢度は、0.4〜1.9である、
    ことを特徴とする発光素子実装用配線基板。
  2. 前記Agメッキ層の表面粗さは、Raで3μm以下である、
    ことを特徴とする請求項1に記載の発光素子実装用配線基板。
JP2005038775A 2004-12-03 2005-02-16 発光素子実装用配線基板 Expired - Fee Related JP4436265B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005038775A JP4436265B2 (ja) 2005-02-16 2005-02-16 発光素子実装用配線基板
KR1020050116162A KR101154801B1 (ko) 2004-12-03 2005-12-01 세라믹 기판 및 발광 소자 수납용 세라믹 패키지
US11/291,965 US7648775B2 (en) 2004-12-03 2005-12-02 Ceramic substrate, ceramic package for housing light emitting element
EP11007897.9A EP2405723B1 (en) 2004-12-03 2005-12-05 Ceramic package for housing light emitting element
EP05026495A EP1670295B1 (en) 2004-12-03 2005-12-05 Ceramic substrate, ceramic package for housing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005038775A JP4436265B2 (ja) 2005-02-16 2005-02-16 発光素子実装用配線基板

Publications (3)

Publication Number Publication Date
JP2006228856A JP2006228856A (ja) 2006-08-31
JP2006228856A5 JP2006228856A5 (ja) 2009-01-29
JP4436265B2 true JP4436265B2 (ja) 2010-03-24

Family

ID=36989974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005038775A Expired - Fee Related JP4436265B2 (ja) 2004-12-03 2005-02-16 発光素子実装用配線基板

Country Status (1)

Country Link
JP (1) JP4436265B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010007781A1 (ja) * 2008-07-17 2010-01-21 株式会社 東芝 発光装置とそれを用いたバックライト、液晶表示装置および照明装置
JP5220522B2 (ja) * 2008-09-09 2013-06-26 昭和電工株式会社 発光装置、発光モジュール
JP5220527B2 (ja) * 2008-09-11 2013-06-26 昭和電工株式会社 発光装置、発光モジュール
JP5220526B2 (ja) * 2008-09-11 2013-06-26 昭和電工株式会社 発光装置、発光モジュール、表示装置
US8378369B2 (en) * 2008-09-09 2013-02-19 Showa Denko K.K. Light emitting unit, light emitting module, and display device
JP2011040668A (ja) * 2009-08-18 2011-02-24 Shin-Etsu Chemical Co Ltd 光半導体装置
JP2011216588A (ja) * 2010-03-31 2011-10-27 Toshiba Corp 発光素子モジュール基板、発光素子モジュール及び照明装置
TWI495170B (zh) * 2010-11-25 2015-08-01 Kyocera Corp A light-emitting element mounting substrate, and a light-emitting device
JP5198638B2 (ja) * 2011-09-21 2013-05-15 株式会社東芝 発光素子モジュール基板の製造方法
US11322667B2 (en) 2017-09-22 2022-05-03 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting device package

Also Published As

Publication number Publication date
JP2006228856A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
JP4436265B2 (ja) 発光素子実装用配線基板
JP4856470B2 (ja) 配線基板
KR101154801B1 (ko) 세라믹 기판 및 발광 소자 수납용 세라믹 패키지
JP4638761B2 (ja) 配線基板
JP2009071013A (ja) 発光素子実装用基板
CN111727513B (zh) 电子部件搭载用封装件、电子装置以及电子模块
JP4383088B2 (ja) 発光素子収納用パッケージ
JP4309897B2 (ja) 配線基板
JP2008016593A (ja) 発光素子搭載用配線基板
US8809080B2 (en) Electronic assembly
JP4776175B2 (ja) 発光素子収納用パッケージおよびその製造方法および発光装置および照明装置
JP2007258619A (ja) 発光素子収納用パッケージ
JP4369899B2 (ja) 配線基板
EP2822367B1 (en) Wiring board
JP2006222358A (ja) 発光素子実装用配線基板
JP2006324398A (ja) 配線基板
JP2006261286A (ja) 発光素子収納用パッケージ及びその製造方法
JP2004311920A (ja) 発光素子収納用パッケージおよび発光装置
JP2004335495A (ja) 発光素子収納用パッケージおよび発光装置
JP2009267274A (ja) 発光素子実装用配線基板
JP2006237049A (ja) 発光素子実装用配線基板
JP4132039B2 (ja) 発光素子収納用パッケージおよび発光装置
JP2006156747A (ja) 配線基板
JP2006332320A (ja) 発光素子実装用配線基板
JP4336137B2 (ja) 発光素子収納用パッケージおよび発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081209

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090108

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091225

R150 Certificate of patent or registration of utility model

Ref document number: 4436265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees