JP5085813B2 - 半導体素子のトレンチ素子分離膜の製造方法 - Google Patents
半導体素子のトレンチ素子分離膜の製造方法 Download PDFInfo
- Publication number
- JP5085813B2 JP5085813B2 JP2000391198A JP2000391198A JP5085813B2 JP 5085813 B2 JP5085813 B2 JP 5085813B2 JP 2000391198 A JP2000391198 A JP 2000391198A JP 2000391198 A JP2000391198 A JP 2000391198A JP 5085813 B2 JP5085813 B2 JP 5085813B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- sccm
- flow rate
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002955 isolation Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 239000000460 chlorine Substances 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229920000642 polymer Polymers 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体メモリ素子の製造方法に関し、特に、残留応力（Ｒｅｓｉｄｕａｌ Ｓｔｒｅｓｓ）の集中を防止できるように形状を改良したトレンチ素子分離膜の製造方法に関する。
【０００２】
【従来の技術】
周知のように、トランジスタとキャパシタとから構成されたメモリセルを有するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、主に微細化を介した小型化により高集積化されている。
【０００３】
したがってメモリセルの装置容積が低減することによって、活性化領域（Ａｃｔｉｖｅ Ｒｅｇｉｏｎ）とその間の空間もともに減ることとなる。このように、二つの隣接装置間の電流漏洩を防止する重要な役割をする素子分離膜領域が益々近接することによって、高集積化による多くの問題点が発生することとなる。すなわち、狭い素子分離膜構造が隣接した活性化領域間の狭い空間にあるフィールド酸化（Ｆｉｅｌｄ Ｏｘｉｄｅ：ＦＯＸ）膜を薄くするため、ＦＯＸ膜は素子分離目的を効果的に行えなくなる。さらには、ＦＯＸ膜が形成される間活性化領域の外郭部分にバーズビーキング（Ｂｉｒｄ′ｓ Ｂｅａｋｉｎｇ）が発生してゲート酸化膜に漏洩電流が発生することもある。
【０００４】
上記した問題点を解決のために、１Ｇｂｉｔ ＤＲＡＭから４Ｇｂｉｔ ＤＲＡＭまで応用される高集積半導体メモリ装置が提案されて広く用いられており、隣接した装置を分離させるために充分な深さのトレンチ域が半導体シリコン基板に形成される。
【０００５】
要するに、従来のトレンチ素子分離膜の製造方法は、シリコン基板にパッド酸化物や窒化物膜を形成し、パッド酸化膜や窒化膜を選択的にエッチングするステップ、及びパターンされた酸化膜や窒化膜を、マスクを利用してシリコン基板をドライエッチングするステップからなっていた。
【０００６】
しかし、従来の製造方法により形成されたトレンチ素子分離膜は、アニ−ル及び他の熱処理工程中、熱により圧縮応力がトレンチの下部に集まるという短所がある。したがって、シリコン基板内の欠陥が移動してトレンチ側面の形態が悪化して転位（Ｄｉｓｌｏｃａｔｉｏｎ）が発生し易いこととなる。特にトレンチが熱を受けると、トレンチ下部周囲に圧縮応力が集中してさらに転位がし易くなる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、トレンチ素子分離膜の形状を改良して、残留応力の集中を防止し得るようにした半導体素子の製造方法を提供することにある。
【０００８】
前記目的を達成するため、本発明は、トレンチ素子分離膜の製造方法において、第１エッチングによりトレンチの上部に円い凸面を形成する第１ステップと、第２エッチングによりトレンチの中心に垂直した側面を形成する第２ステップと、第３エッチングによりトレンチの下部に前記凸面より狭くて円い凹面を形成し、トレンチ素子分離膜を形成する第３ステップと、を含んでなる半導体素子のトレンチ素子分離膜の製造方法において、前記第１ステップは、ＲＦ電力が、１００〜２００Ｗ、圧力が、５０〜６０ｍＴｏｒｒ、塩素ガス（Ｃｌ ２ ）の流量が、１０〜２０ｓｃｃｍ、そして窒素ガス（Ｎ ２ ）の流量が、１５〜２５ｓｃｃｍである条件で実施され、前記第２ステップは、ＲＦ電力が、４００〜５００Ｗ、圧力が、３０〜４０ｍＴｏｒｒ、Ｃｌ ２ の流量が、１５〜２５ｓｃｃｍ、六フッ化イオウ（ＳＦ ６ ）の流量が、２５〜４０ｓｃｃｍ、そしてＮ ２ の流量が、０〜１０ｓｃｃｍである条件で実施され、前記第３ステップは、ＲＦ電力が、１００〜２００Ｗ、圧力が、５０〜６０ｍＴｏｒｒ、Ｃｌ ２ の流量が、１０〜２０ｓｃｃｍ、そしてＮ ２ の流量が、２３〜３０ｓｃｃｍである条件で実施されることを特徴とする。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の最も好ましい実施形態を説明する。
【００１０】
図１〜図３は、本発明の好ましい実施形態にかかるトレンチ素子分離膜の製造方法を示した断面図である。ここで、図１〜図３の同じ部分は同じ図面符号で示す。
【００１１】
まず、シリコン基板１０は、選択エッチングして幾何学的にトレンチ周辺の圧縮応力を低減し得るようにトレンチ形状を形成する。すなわち、エッチング工程は、パッド酸化膜や窒化膜（図示せず）を備えたマスク（Ｍａｓｋ）パターンを用いて実施するが、第１エッチング工程は、低電圧と多量のポリマーを生成する条件で実施してトレンチ８の円い上部２を得ることとなり、第２エッチング工程は、高電圧と少量のポリマーを生成する条件で実施して垂直した中央部分４を得る。そして、第３エッチング工程は、第１エッチングの条件のように低電圧と多量のポリマーを生成する条件で実施して円い下部６を得ることとなる。以下、各々のエッチングステップを詳細に説明する。
【００１２】
第１エッチングステップでは、好ましくは、ＲＦ電力が１００〜２００Ｗ、圧力が５０〜６０ｍＴｏｒｒ、塩素ガス（Ｃｌ２）の流量が１０〜２０ｓｃｃｍ、そして窒素ガス（Ｎ２）の流量が１５〜２５ｓｃｃｍ（Ｓｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅｒｓ ｐｅｒ Ｍｉｎｕｔｅ）の条件で実施される。第１エッチングステップは、多量のポリマーを生成させるために、低いＲＦ電力とＮ２雰囲気で行うことによって、前記トレンチ８の上部２に円い形状の凸面が得られる。
【００１３】
第２エッチングステップは、好ましくは、ＲＦ電力が４００〜５００Ｗ、圧力が３０〜４０ｍＴｏｒｒ、Ｃｌ２の流量が１５〜２５ｓｃｃｍ、ＳＦ６（Ｓｕｌｆｕｒ ｈｅｘａｆｌｕｏｒｉｄｅ）の流量が、２５〜４０ｓｃｃｍ、そしてＮ２の流量が、０〜１０ｓｃｃｍの条件で実施される。高いＲＦ電力と低い圧力条件でフッ素ラジカル（Ｆｌｕｏｒｉｎｅ Ｒａｄｉｃａｌ）が増加することにつれてポリマー及びシリコンの除去能力も共に増加することとなってトレンチ８の中央部は垂直した側壁に近くなる。
【００１４】
第３エッチングステップでは、好ましくは、ＲＦ電力が１００〜２００Ｗ、圧力が５０〜６０ｍＴｏｒｒ、Ｃｌ２の流量が１０〜２０ｓｃｃｍ、そしてＮ２の流量が２３〜３０ｓｃｃｍである。第３エッチングステップが多数のポリマーを生成するために、低いＲＦ電力とＮ２雰囲気で、第１エッチングステップと近似の条件で実施され、トレンチ８の下部６に円い形状の凹面が得られる。
【００１５】
第３エッチングステップ以後、トレンチ８の縁の形状によって生成した応力の集中を緩和し、トレンチの表面に対するエッチングステップの時に生じた欠陥を移動させるためにアニールのような熱処理を実施する。アニール工程は、好ましくは、９５０〜１、２００℃で１０〜４０分間実施される。トレンチ形状を有した基板１０をアニールした後、基板１０は、８０〜１２０℃で燐酸（Ｈ３ＰＯ４）により洗浄してトレンチ８の表面にある欠陥を除去する。除去能力を向上させるためにＨ３ＰＯ４洗浄ステップを、２回以上繰り返して実施してもよい。
【００１６】
次いで、アニール工程でトレンチ表面に移動した欠陥は、湿式酸化と湿式エッチングの方法で除去される。ここで、酸化膜をおおよそ１００Åから３００Åの厚さに形成させるには、湿式酸化工程は、温度４００〜５００℃、Ｏ２、Ｈ２及びＮ２の流速がそれぞれ２〜８ｓｃｃｍ、３〜８ｓｃｃｍ、１〜３ｓｃｃｍで行なうことが好ましい。そして湿式エッチング工程は、ＨＦ（Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）溶液やＢＯＥ（Ｂｕｆｆｒｅｄ Oｘｉｄｅ Ｅｔｃｈａｎｔ）等のエッチャントを使用して実施する。除去能力を向上させるために、湿式酸化とエッチング工程は各々２回以上繰り返して行なってもよい。
【００１７】
次いで、薄い窒化物膜１１を、おおよそ２０〜１００Åの厚さにトレンチ８の表面に均一に蒸着し、次いで図２に示したように乾式酸化工程により酸化膜１２を窒化物膜１１上におおよそ５００Åの厚さに形成させる。さらに詳細には、窒化物膜１１の形成は、圧力が２００〜３００ｍＴｏｒｒ、温度が６００〜７００℃、ＮＨ３とＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）の濃度が１ｓｃｃｍ未満で実施するのが好ましい。酸化膜１２の形成は、温度が７００〜８００℃、Ｏ２、Ｈ２及びＮ２の流速がそれぞれ５〜２０ｓｃｃｍ、１〜３ｓｃｃｍ及び１〜６ｓｃｃｍで実施するのが好ましい。
【００１８】
次いで、シリコンと酸化膜１２の膨脹により発生した応力の集中を緩和するために、さらにもう一度アニール工程を実施する。この場合、応力は、窒化物膜１１によりシリコン基板１０から酸化物膜１２に向かうこととなる。
【００１９】
最後に、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）やドーピングされないポリシリコン等からなる絶縁物質でトレンチ内部を埋め込んだ後，化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの方法により平坦化する。
【００２０】
図３は、本発明に係るトレンチ下部周囲の圧縮応力を低減するように形状を改良したトレンチ素子分離膜を備えた半導体素子を示している。ここで図面符号１３、１４、１５は、各々トランジスタ、拡散領域、及び絶縁物質である。
【００２１】
本発明は、これまでの技術と比較して、トレンチの形状を改良して、圧縮応力を幾何学的に均一に分配させることができるという利点がある。すなわち、トレンチ形状は、上部２と下部６とが各々広くて円い凸面と狭くて円い凹面の形状を有する。そしてシリコン基板１０の欠陥は、アニールと酸化工程の間除去される。さらに、転位を引き起こすトレンチ表面の変形は窒化物膜を形成することによって、効果的に防止できる。装置の特性上、ダングリングボンドは除去され、電流漏れも転位の移動と生成の抑制により防止することができる。
【００２２】
尚、本発明は、本実施例に限られたものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００２３】
【発明の効果】
上述のように、本発明は、トレンチエッチング形状を改良することでトレンチ底面の応力集中現象を抑制する効果があり、これによって転位をはじめとする欠陥発生を抑制して素子の信頼度を向上させることができる。一方、トレンチエッチング後形成する薄い窒化膜を適用する場合、応力がシリコン基板方向に向かうことも抑制することができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施形態にかかるトレンチ素子分離膜を形成するための製造方法を示した断面図である。
【図２】本発明の好ましい実施形態にかかるトレンチ素子分離膜を形成するための製造方法を示した断面図である。
【図３】本発明のトレンチ分離膜を有する半導体素子を示した断面図である。
【符号の説明】
２ ： 円い上部
４ ： 垂直した中央部分
６ ： 円い下部
８ ： トレンチ
１０ ： 基板
１１ ： 窒化膜
１２ ： 酸化膜
１３Ａ、１３Ｂ ： トランジスタ
１４Ａ、１４Ｂ、１４Ｃ ： 拡散領域
１５ ： 絶縁物質
【発明が属する技術分野】
本発明は、半導体メモリ素子の製造方法に関し、特に、残留応力（Ｒｅｓｉｄｕａｌ Ｓｔｒｅｓｓ）の集中を防止できるように形状を改良したトレンチ素子分離膜の製造方法に関する。
【０００２】
【従来の技術】
周知のように、トランジスタとキャパシタとから構成されたメモリセルを有するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、主に微細化を介した小型化により高集積化されている。
【０００３】
したがってメモリセルの装置容積が低減することによって、活性化領域（Ａｃｔｉｖｅ Ｒｅｇｉｏｎ）とその間の空間もともに減ることとなる。このように、二つの隣接装置間の電流漏洩を防止する重要な役割をする素子分離膜領域が益々近接することによって、高集積化による多くの問題点が発生することとなる。すなわち、狭い素子分離膜構造が隣接した活性化領域間の狭い空間にあるフィールド酸化（Ｆｉｅｌｄ Ｏｘｉｄｅ：ＦＯＸ）膜を薄くするため、ＦＯＸ膜は素子分離目的を効果的に行えなくなる。さらには、ＦＯＸ膜が形成される間活性化領域の外郭部分にバーズビーキング（Ｂｉｒｄ′ｓ Ｂｅａｋｉｎｇ）が発生してゲート酸化膜に漏洩電流が発生することもある。
【０００４】
上記した問題点を解決のために、１Ｇｂｉｔ ＤＲＡＭから４Ｇｂｉｔ ＤＲＡＭまで応用される高集積半導体メモリ装置が提案されて広く用いられており、隣接した装置を分離させるために充分な深さのトレンチ域が半導体シリコン基板に形成される。
【０００５】
要するに、従来のトレンチ素子分離膜の製造方法は、シリコン基板にパッド酸化物や窒化物膜を形成し、パッド酸化膜や窒化膜を選択的にエッチングするステップ、及びパターンされた酸化膜や窒化膜を、マスクを利用してシリコン基板をドライエッチングするステップからなっていた。
【０００６】
しかし、従来の製造方法により形成されたトレンチ素子分離膜は、アニ−ル及び他の熱処理工程中、熱により圧縮応力がトレンチの下部に集まるという短所がある。したがって、シリコン基板内の欠陥が移動してトレンチ側面の形態が悪化して転位（Ｄｉｓｌｏｃａｔｉｏｎ）が発生し易いこととなる。特にトレンチが熱を受けると、トレンチ下部周囲に圧縮応力が集中してさらに転位がし易くなる。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、トレンチ素子分離膜の形状を改良して、残留応力の集中を防止し得るようにした半導体素子の製造方法を提供することにある。
【０００８】
前記目的を達成するため、本発明は、トレンチ素子分離膜の製造方法において、第１エッチングによりトレンチの上部に円い凸面を形成する第１ステップと、第２エッチングによりトレンチの中心に垂直した側面を形成する第２ステップと、第３エッチングによりトレンチの下部に前記凸面より狭くて円い凹面を形成し、トレンチ素子分離膜を形成する第３ステップと、を含んでなる半導体素子のトレンチ素子分離膜の製造方法において、前記第１ステップは、ＲＦ電力が、１００〜２００Ｗ、圧力が、５０〜６０ｍＴｏｒｒ、塩素ガス（Ｃｌ ２ ）の流量が、１０〜２０ｓｃｃｍ、そして窒素ガス（Ｎ ２ ）の流量が、１５〜２５ｓｃｃｍである条件で実施され、前記第２ステップは、ＲＦ電力が、４００〜５００Ｗ、圧力が、３０〜４０ｍＴｏｒｒ、Ｃｌ ２ の流量が、１５〜２５ｓｃｃｍ、六フッ化イオウ（ＳＦ ６ ）の流量が、２５〜４０ｓｃｃｍ、そしてＮ ２ の流量が、０〜１０ｓｃｃｍである条件で実施され、前記第３ステップは、ＲＦ電力が、１００〜２００Ｗ、圧力が、５０〜６０ｍＴｏｒｒ、Ｃｌ ２ の流量が、１０〜２０ｓｃｃｍ、そしてＮ ２ の流量が、２３〜３０ｓｃｃｍである条件で実施されることを特徴とする。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の最も好ましい実施形態を説明する。
【００１０】
図１〜図３は、本発明の好ましい実施形態にかかるトレンチ素子分離膜の製造方法を示した断面図である。ここで、図１〜図３の同じ部分は同じ図面符号で示す。
【００１１】
まず、シリコン基板１０は、選択エッチングして幾何学的にトレンチ周辺の圧縮応力を低減し得るようにトレンチ形状を形成する。すなわち、エッチング工程は、パッド酸化膜や窒化膜（図示せず）を備えたマスク（Ｍａｓｋ）パターンを用いて実施するが、第１エッチング工程は、低電圧と多量のポリマーを生成する条件で実施してトレンチ８の円い上部２を得ることとなり、第２エッチング工程は、高電圧と少量のポリマーを生成する条件で実施して垂直した中央部分４を得る。そして、第３エッチング工程は、第１エッチングの条件のように低電圧と多量のポリマーを生成する条件で実施して円い下部６を得ることとなる。以下、各々のエッチングステップを詳細に説明する。
【００１２】
第１エッチングステップでは、好ましくは、ＲＦ電力が１００〜２００Ｗ、圧力が５０〜６０ｍＴｏｒｒ、塩素ガス（Ｃｌ２）の流量が１０〜２０ｓｃｃｍ、そして窒素ガス（Ｎ２）の流量が１５〜２５ｓｃｃｍ（Ｓｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅｒｓ ｐｅｒ Ｍｉｎｕｔｅ）の条件で実施される。第１エッチングステップは、多量のポリマーを生成させるために、低いＲＦ電力とＮ２雰囲気で行うことによって、前記トレンチ８の上部２に円い形状の凸面が得られる。
【００１３】
第２エッチングステップは、好ましくは、ＲＦ電力が４００〜５００Ｗ、圧力が３０〜４０ｍＴｏｒｒ、Ｃｌ２の流量が１５〜２５ｓｃｃｍ、ＳＦ６（Ｓｕｌｆｕｒ ｈｅｘａｆｌｕｏｒｉｄｅ）の流量が、２５〜４０ｓｃｃｍ、そしてＮ２の流量が、０〜１０ｓｃｃｍの条件で実施される。高いＲＦ電力と低い圧力条件でフッ素ラジカル（Ｆｌｕｏｒｉｎｅ Ｒａｄｉｃａｌ）が増加することにつれてポリマー及びシリコンの除去能力も共に増加することとなってトレンチ８の中央部は垂直した側壁に近くなる。
【００１４】
第３エッチングステップでは、好ましくは、ＲＦ電力が１００〜２００Ｗ、圧力が５０〜６０ｍＴｏｒｒ、Ｃｌ２の流量が１０〜２０ｓｃｃｍ、そしてＮ２の流量が２３〜３０ｓｃｃｍである。第３エッチングステップが多数のポリマーを生成するために、低いＲＦ電力とＮ２雰囲気で、第１エッチングステップと近似の条件で実施され、トレンチ８の下部６に円い形状の凹面が得られる。
【００１５】
第３エッチングステップ以後、トレンチ８の縁の形状によって生成した応力の集中を緩和し、トレンチの表面に対するエッチングステップの時に生じた欠陥を移動させるためにアニールのような熱処理を実施する。アニール工程は、好ましくは、９５０〜１、２００℃で１０〜４０分間実施される。トレンチ形状を有した基板１０をアニールした後、基板１０は、８０〜１２０℃で燐酸（Ｈ３ＰＯ４）により洗浄してトレンチ８の表面にある欠陥を除去する。除去能力を向上させるためにＨ３ＰＯ４洗浄ステップを、２回以上繰り返して実施してもよい。
【００１６】
次いで、アニール工程でトレンチ表面に移動した欠陥は、湿式酸化と湿式エッチングの方法で除去される。ここで、酸化膜をおおよそ１００Åから３００Åの厚さに形成させるには、湿式酸化工程は、温度４００〜５００℃、Ｏ２、Ｈ２及びＮ２の流速がそれぞれ２〜８ｓｃｃｍ、３〜８ｓｃｃｍ、１〜３ｓｃｃｍで行なうことが好ましい。そして湿式エッチング工程は、ＨＦ（Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）溶液やＢＯＥ（Ｂｕｆｆｒｅｄ Oｘｉｄｅ Ｅｔｃｈａｎｔ）等のエッチャントを使用して実施する。除去能力を向上させるために、湿式酸化とエッチング工程は各々２回以上繰り返して行なってもよい。
【００１７】
次いで、薄い窒化物膜１１を、おおよそ２０〜１００Åの厚さにトレンチ８の表面に均一に蒸着し、次いで図２に示したように乾式酸化工程により酸化膜１２を窒化物膜１１上におおよそ５００Åの厚さに形成させる。さらに詳細には、窒化物膜１１の形成は、圧力が２００〜３００ｍＴｏｒｒ、温度が６００〜７００℃、ＮＨ３とＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）の濃度が１ｓｃｃｍ未満で実施するのが好ましい。酸化膜１２の形成は、温度が７００〜８００℃、Ｏ２、Ｈ２及びＮ２の流速がそれぞれ５〜２０ｓｃｃｍ、１〜３ｓｃｃｍ及び１〜６ｓｃｃｍで実施するのが好ましい。
【００１８】
次いで、シリコンと酸化膜１２の膨脹により発生した応力の集中を緩和するために、さらにもう一度アニール工程を実施する。この場合、応力は、窒化物膜１１によりシリコン基板１０から酸化物膜１２に向かうこととなる。
【００１９】
最後に、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）やドーピングされないポリシリコン等からなる絶縁物質でトレンチ内部を埋め込んだ後，化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などの方法により平坦化する。
【００２０】
図３は、本発明に係るトレンチ下部周囲の圧縮応力を低減するように形状を改良したトレンチ素子分離膜を備えた半導体素子を示している。ここで図面符号１３、１４、１５は、各々トランジスタ、拡散領域、及び絶縁物質である。
【００２１】
本発明は、これまでの技術と比較して、トレンチの形状を改良して、圧縮応力を幾何学的に均一に分配させることができるという利点がある。すなわち、トレンチ形状は、上部２と下部６とが各々広くて円い凸面と狭くて円い凹面の形状を有する。そしてシリコン基板１０の欠陥は、アニールと酸化工程の間除去される。さらに、転位を引き起こすトレンチ表面の変形は窒化物膜を形成することによって、効果的に防止できる。装置の特性上、ダングリングボンドは除去され、電流漏れも転位の移動と生成の抑制により防止することができる。
【００２２】
尚、本発明は、本実施例に限られたものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００２３】
【発明の効果】
上述のように、本発明は、トレンチエッチング形状を改良することでトレンチ底面の応力集中現象を抑制する効果があり、これによって転位をはじめとする欠陥発生を抑制して素子の信頼度を向上させることができる。一方、トレンチエッチング後形成する薄い窒化膜を適用する場合、応力がシリコン基板方向に向かうことも抑制することができる。
【図面の簡単な説明】
【図１】本発明の好ましい実施形態にかかるトレンチ素子分離膜を形成するための製造方法を示した断面図である。
【図２】本発明の好ましい実施形態にかかるトレンチ素子分離膜を形成するための製造方法を示した断面図である。
【図３】本発明のトレンチ分離膜を有する半導体素子を示した断面図である。
【符号の説明】
２ ： 円い上部
４ ： 垂直した中央部分
６ ： 円い下部
８ ： トレンチ
１０ ： 基板
１１ ： 窒化膜
１２ ： 酸化膜
１３Ａ、１３Ｂ ： トランジスタ
１４Ａ、１４Ｂ、１４Ｃ ： 拡散領域
１５ ： 絶縁物質
Claims (6)
- トレンチ素子分離膜の製造方法において、
第１エッチングによりトレンチの上部に円い凸面を形成する第１ステップと、
第２エッチングによりトレンチの中心に垂直した側面を形成する第２ステップと、
第３エッチングによりトレンチの下部に前記凸面より狭くて円い凹面を形成し、トレンチ素子分離膜を形成する第３ステップと、
を含んでなる半導体素子のトレンチ素子分離膜の製造方法において、
前記第１ステップは、ＲＦ電力が、１００〜２００Ｗ、圧力が、５０〜６０ｍＴｏｒｒ、塩素ガス（Ｃｌ ２ ）の流量が、１０〜２０ｓｃｃｍ、そして窒素ガス（Ｎ ２ ）の流量が、１５〜２５ｓｃｃｍである条件で実施され、
前記第２ステップは、ＲＦ電力が、４００〜５００Ｗ、圧力が、３０〜４０ｍＴｏｒｒ、Ｃｌ ２ の流量が、１５〜２５ｓｃｃｍ、六フッ化イオウ（ＳＦ ６ ）の流量が、２５〜４０ｓｃｃｍ、そしてＮ ２ の流量が、０〜１０ｓｃｃｍである条件で実施され、
前記第３ステップは、ＲＦ電力が、１００〜２００Ｗ、圧力が、５０〜６０ｍＴｏｒｒ、Ｃｌ ２ の流量が、１０〜２０ｓｃｃｍ、そしてＮ ２ の流量が、２３〜３０ｓｃｃｍである条件で実施されることを特徴とする半導体素子のトレンチ素子分離膜の製造方法。 - 前記第３ステップの後に、
第１及び第２エッチングにより発生された欠陥をアニール（Ａｎｎｅａｌｉｎｇ）工程により前記トレンチの表面に移動させ、前記基板を燐酸（Ｈ３ＰＯ４）で少なくとも一回以上洗浄して前記欠陥を除去する第４ステップと、
前記トレンチの前記表面を酸化して第１酸化膜を形成し、前記第１酸化膜を少なくとも一回以上湿式エッチングして除去する第５ステップと、
前記トレンチ表面に窒化物膜及び第２酸化膜を形成する第６ステップと、
前記基板を再びアニールして応力の方向が前記基板から前記第２酸化膜に向かうようにする第７ステップとをさらに含むことを特徴とする請求項１記載の半導体素子のトレンチ素子分離膜の製造方法。 - 前記窒化物膜は、２０Åから１００Åまでの厚さに形成されることを特徴とする請求項２記載の半導体素子のトレンチ素子分離膜の製造方法。
- 前記アニール工程は、９５０〜１２００℃で１０〜４０分間実施されることを特徴とする請求項２記載の半導体素子のトレンチ素子分離膜の製造方法。
- 前記第５ステップにおける前記第１酸化膜の形成は、温度が４００〜５００℃、そしてＯ２、Ｈ２及びＮ２の流量が各々２〜８ｓｃｃｍ、３〜８ｓｃｃｍ及び１〜３ｓｃｃｍの条件の下で、第１酸化膜の厚さが１００〜３００Åに形成されることを特徴とする請求項２記載の半導体素子のトレンチ素子分離膜の製造方法。
- 前記第１酸化膜は、フッカ水素（Ｈｙｄｒｏｇｅｎ ｆｌｕｏｒｉｄｅ）溶液またはバッファード オキサイド エッチャント（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）のようなエッチャント（Ｅｔｃｈａｎｔ）を用いて除去されることを特徴とする請求項５記載の半導体素子のトレンチ素子分離膜の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999/P62192 | 1999-12-24 | ||
| KR1019990062192A KR100358130B1 (ko) | 1999-12-24 | 1999-12-24 | 트렌치 저면의 스트레스 집중 현상을 완화시킬 수 있는 트렌치형 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223265A JP2001223265A (ja) | 2001-08-17 |
| JP5085813B2 true JP5085813B2 (ja) | 2012-11-28 |
Family
ID=19629745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000391198A Expired - Fee Related JP5085813B2 (ja) | 1999-12-24 | 2000-12-22 | 半導体素子のトレンチ素子分離膜の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6287938B2 (ja) |
| JP (1) | JP5085813B2 (ja) |
| KR (1) | KR100358130B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702723B1 (ko) * | 2001-06-22 | 2007-04-03 | 동경 엘렉트론 주식회사 | 드라이 에칭 방법 |
| EP1376683B1 (en) * | 2002-06-28 | 2007-03-07 | STMicroelectronics S.r.l. | Process for forming trenches with oblique profile and rounded top corners |
| KR100895828B1 (ko) * | 2002-12-26 | 2009-05-06 | 주식회사 하이닉스반도체 | 트렌치 형성 방법 |
| US6800530B2 (en) * | 2003-01-14 | 2004-10-05 | International Business Machines Corporation | Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors |
| US7528051B2 (en) * | 2004-05-14 | 2009-05-05 | Applied Materials, Inc. | Method of inducing stresses in the channel region of a transistor |
| US7339253B2 (en) * | 2004-08-16 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company | Retrograde trench isolation structures |
| KR100886641B1 (ko) | 2006-09-29 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US8120094B2 (en) * | 2007-08-14 | 2012-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation with improved structure and method of forming |
| CN101397668B (zh) * | 2007-09-27 | 2011-06-15 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅浅槽刻蚀工艺 |
| US8691696B2 (en) * | 2012-05-21 | 2014-04-08 | GlobalFoundries, Inc. | Methods for forming an integrated circuit with straightened recess profile |
| CN110211919B (zh) * | 2019-07-15 | 2022-05-10 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4784720A (en) * | 1985-05-03 | 1988-11-15 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| JPH01248523A (ja) * | 1988-03-29 | 1989-10-04 | Nec Corp | 半導体装置の製造方法 |
| US5618379A (en) * | 1991-04-01 | 1997-04-08 | International Business Machines Corporation | Selective deposition process |
| KR940016773A (ko) * | 1992-12-30 | 1994-07-25 | 김주용 | 트렌치에 의한 분리 산화막의 형성 방법 |
| JP3397275B2 (ja) * | 1995-08-22 | 2003-04-14 | ソニー株式会社 | トレンチの形成方法 |
| US5719085A (en) * | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
| US5807789A (en) * | 1997-03-20 | 1998-09-15 | Taiwan Semiconductor Manufacturing, Co., Ltd. | Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI) |
| KR19990034473A (ko) * | 1997-10-29 | 1999-05-15 | 구본준 | 반도체소자 제조방법 |
| US5994229A (en) * | 1998-01-12 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Achievement of top rounding in shallow trench etch |
-
1999
- 1999-12-24 KR KR1019990062192A patent/KR100358130B1/ko not_active IP Right Cessation
-
2000
- 2000-12-14 US US09/735,952 patent/US6287938B2/en not_active Expired - Lifetime
- 2000-12-22 JP JP2000391198A patent/JP5085813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001223265A (ja) | 2001-08-17 |
| US6287938B2 (en) | 2001-09-11 |
| KR20010064072A (ko) | 2001-07-09 |
| KR100358130B1 (ko) | 2002-10-25 |
| US20010005615A1 (en) | 2001-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4152276B2 (ja) | 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法 | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| US6261921B1 (en) | Method of forming shallow trench isolation structure | |
| JP5085813B2 (ja) | 半導体素子のトレンチ素子分離膜の製造方法 | |
| US6649503B2 (en) | Methods of fabricating integrated circuit devices having spin on glass (SOG) insulating layers and integrated circuit devices fabricated thereby | |
| JP2001044273A (ja) | 半導体装置の製造方法 | |
| US7476622B2 (en) | Method of forming a contact in a semiconductor device | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| JP3896881B2 (ja) | 半導体装置の製造方法 | |
| TWI730718B (zh) | 記憶體結構的製造方法 | |
| JP5194328B2 (ja) | 半導体装置及びその製造方法 | |
| US6281063B1 (en) | Method for manufacturing trench isolation | |
| JP2000353688A (ja) | 半導体装置の製造方法 | |
| KR100515034B1 (ko) | 트렌치 격리 제조 방법 | |
| US7361547B2 (en) | Method for forming a capacitor for use in a semiconductor device | |
| JPH11177044A (ja) | 半導体素子のキャパシタ製造方法及びこれによって製造される半導体キャパシタ | |
| KR100532963B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100470160B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20060104829A (ko) | 플래쉬 메모리 소자의 소자 분리막 형성 방법 | |
| JP2003051536A (ja) | 基板処理方法および半導体装置の製造方法 | |
| KR20010045420A (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| KR100286775B1 (ko) | 에스오아이 소자의 제조방법 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| KR100278681B1 (ko) | 트렌치 격리의 제조 방법 | |
| KR20000075301A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |